JP3064998B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3064998B2 JP3064998B2 JP9311116A JP31111697A JP3064998B2 JP 3064998 B2 JP3064998 B2 JP 3064998B2 JP 9311116 A JP9311116 A JP 9311116A JP 31111697 A JP31111697 A JP 31111697A JP 3064998 B2 JP3064998 B2 JP 3064998B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor element
- wiring board
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 107
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229920005989 resin Polymers 0.000 claims description 76
- 239000011347 resin Substances 0.000 claims description 76
- 239000004020 conductor Substances 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 20
- 229920001187 thermosetting polymer Polymers 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 13
- 230000001070 adhesive effect Effects 0.000 claims description 13
- 238000003825 pressing Methods 0.000 claims description 3
- 230000035882 stress Effects 0.000 description 36
- 230000008602 contraction Effects 0.000 description 15
- 230000009477 glass transition Effects 0.000 description 14
- 238000001816 cooling Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 150000008065 acid anhydrides Chemical class 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- RSWGJHLUYNHPMX-UHFFFAOYSA-N 1,4a-dimethyl-7-propan-2-yl-2,3,4,4b,5,6,10,10a-octahydrophenanthrene-1-carboxylic acid Chemical compound C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
端子、狭ピッチのIC、LSI等のパッケージング構造
を工夫した半導体装置とその製造方法の技術に関するも
のである。
電極を基板上の配線に接続する一方法として、熱硬化型
樹脂の収縮力を利用する技術がある。この方法を説明す
る。
ス、ガラスエポキシ等よりなる配線基板1の基材2の導
体配線(導体パッド)3を有する面に、接着用絶縁性樹
脂4を塗布する。導体配線3はCr−Au、Al、C
u、ITO等でありスパッタリング法、蒸着法により基
板配線用金属を形成した後、フォトレジスト法によりレ
ジストを導体配線を形成する部分に残して導体配線用金
属をエッチングするか、又は印刷法を用い形成する。絶
縁性樹脂4は熱硬化型のエポキシ、シリコーン、アクリ
ル等の樹脂である。
子5の突起電極6を導体配線3と位置あわせして一致さ
せ、半導体素子5を冶具Gにて加圧し、配線基板1の基
材2に押し当てる。このときの突起電極6近傍の状態は
図5(d)の様に、半導体素子5のアルミ電極7上に電
気メッキ法等により形成したAu、Ag、Cuよりなる
突起電極6が、配線基板1に押し当てられると突起電極
6と導体配線3の間の熱硬化型の接着用絶縁性樹脂4が
押し出されてフィレットを形成し、突起電極6と導体配
線3とは電気的な接続を得る。
を導体配線3に押し当てた状態で接着用絶縁性樹脂4に
熱を加えて硬化させ、その後加圧を解除し半導体素子5
を配線基板1に固着する。この時、半導体素子5の突起
電極6と配線基板1は熱硬化型の接着用絶縁性樹脂4の
収縮力により、電気的に接触した状態を保持することが
できるというものである。
素子5と配線基板1とを接着し、しかもその収縮力によ
り突起電極6を導体配線3に接続する方法では、特公平
6−105727号公報に記載のように絶縁性樹脂の硬
化収縮力が、所望の温度での前記絶縁性樹脂の熱応力よ
りも大きくしてなる構造にしている。図6(a)にこう
した従来構造の半導体装置の常温時の状態を示し、図6
(b)に加熱時の状態を示している。
半導体素子と配線基板を固定している絶縁性樹脂の収縮
力は半導体素子と配線基板の領域にほぼ均等に発生し、
その発生分布は図7に示すように、常温時はS領域、高
温時はS’領域となる。その差sは当該半導体装置使用
に伴う熱の発生消滅に従って樹脂に繰り返し発生し、樹
脂を疲労させ、その劣化を早め収縮力を低下させる。そ
の結果、樹脂の膨張量が収縮量を上回るようになって半
導体素子の突起電極と配線基板の導体配線との隙間に発
生させ導通不良を発生させるという不具合があった。
旨は、配線基板の導体配線と半導体素子の突起電極とを
合致させ、それら配線基盤と半導体素子との間を硬化に
よって収縮する接着用絶縁性樹脂で固着する構造の半導
体装置において、前記接着用絶縁性樹脂の硬化の際に発
生する残留応力の領域が前記突起電極付近で最大となる
構成とし、前記配線基板部分のうち、その配線基板上の
半導体素子の突起電極と相対して配置された導体配線よ
り内側の領域部分を外側の領域部分よりも薄く形成した
ことを特徴とする半導体装置に存する。請求項2記載の
発明の要旨は、前記接着用絶縁性樹脂の硬化の際に発生
する残留応力が、その最大応力の発生する領域を前記突
起電極付近とし、さらに半導体素子中央付近を最小また
はゼロとし、前記突起電極付近の残留応力による引っ張
り力により接続を保つ構成としたことを特徴とする、請
求項1記載の半導体装置に存する。請求項3記載の発明
の要旨は、前記配線基板部分のうち、その配線基板上の
半導体素子の突起電極と相対して配置された導体配線よ
り外側の領域部分を多層基板とし、内側の領域部分を外
側より層数を減らしてフレキシブル性のある配線基板と
することを特徴とする、請求項1又は2に記載の半導体
装置に存する。請求項4記載の発明の要旨は、前記配線
基板が有機配線基板であることを特徴とする、請求項1
〜3の何れかに記載の半導体装置に存する。請求項5記
載の発明の要旨は、前記接着用絶縁性樹脂が熱硬化型樹
脂であることを特徴とする、請求項1〜4の何れかに記
載の半導体装置に存する。請求項6記載の発明の要旨
は、複数の導体配線を有する配線基板上の所望の位置に
一定量の熱硬化性樹脂を塗布する第1の工程と、複数の
突起電極を有する80℃以上に加熱した半導体素子を、
50℃以上に加熱した前記配線基板に位置合わせして接
触させる第2の工程と、前記半導体素子を前記配線基板
に対して加圧して前記突起電極を前記導体配線に押し付
けて前記突起電極を変形させつつ前記導体配線を基板表
面の位置より沈み込ませる第3の工程と、この状態で加
熱を続けることにより前記熱硬化性樹脂を熱硬化させ、
硬化による体積収縮で前記半導体素子の下の前記配線基
板を半導体素子側に引き上げる第4の工程とを含むこと
を特徴とする、半導体装置の製造方法に存する。請求項
7記載の発明の要旨は、前記熱硬化性樹脂の硬化による
体積収縮に伴って発生する残留応力が、その最大応力の
発生する領域を前記突起電極付近とし、さらに半導体素
子中央付近を最小またはゼロとし、前記突起電極付近の
残留応力による引っ張り力により接続を保つようにする
ことを特徴とする、請求項6記載の半導体装置の製造方
法に存する。請求項8記載の発明の要旨は、前記配線基
板部分のうち、その配線基板上の半導体素子の突起電極
と相対して配置された導体配線より内側の領域部分を外
側の領域部分よりも薄く形成しておくことを特徴とす
る、請求項6又は7記載の半導体装置の製造方法に存す
る。請求項9記載の発明の要旨は、前記配線基板部分の
うち、その配線基板上の半導体素子の突起電極と相対し
て配置された導体配線より外側の領域部分を多層基板と
し、内側の領域部分を外側より層数を減らしてフレキシ
ブル性のある配線基板としておくことを特徴とする、請
求項6〜8の何れかに記載の半導体装置の製造方法に存
する。
より半導体素子と配線基板とを接着し、しかもその収縮
力により突起電極を導体配線に接続する方法において、
絶縁性樹脂の収縮力の緩和による接続不良という本質的
な問題を解決するものである。本発明では、接着用絶縁
性樹脂の残留応力を半導体素子の突起電極付近に最大と
なるように発生させる。半導体素子の中央付近は最小か
またはほとんど溜まらないようにする。
介して配線基板と接着させ、硬化後常温に戻すと、樹脂
の硬化収縮と熱収縮により半導体素子と配線基板は互い
に引き寄せられる。半導体素子の突起電極は金あるいは
はんだでできており、その熱収縮量は樹脂に比べ非常に
少ないため、突起電極付近ではその突起電極に阻止され
て半導体素子と配線基板間の樹脂は十分に収縮できな
い。その結果、突起電極付近の樹脂には引っ張り応力
が、突起電極と配線基板の導体配線間には圧縮応力が、
残留応力として発生する。この圧縮応力の存在により、
半導体素子の突起電極と配線基板の導体配線との電気的
接続を保持する事ができる。
が十分生じ、残留応力の発生が最小となるようにする。
その結果、残留応力の発生分布は図2に示すように常温
時がR領域となるのに対し、高温時はR’領域となる。
その差rの残留応力が当該半導体装置使用に伴う熱の発
生消滅に従って、樹脂に繰り返し発生する事となる。従
来の構造では図7に示すようにsの残留応力が半導体装
置使用に伴う熱の発生消滅により樹脂に発生しており、
本発明による場合その発生量は従来構造より少なく、樹
脂を疲労させて収縮力を緩和させる時間を長くすること
ができる。
について、図面を参照して説明する。図1は、本実施の
形態に係る半導体装置の構造を示すもので、図1(a)
は常温時の状態を、図1(b)は加熱時の状態を示して
いる。図2は残留応力の溜まり方を概念的に示した説明
図であり、図3は製造工程図である。
示すように、導体配線14(導体パッド)を有する有機
配線基板15のその導体配線14と、半導体素子11の
突起電極12が合致し、半導体素子11と有機配線基板
15の間を熱硬化型の接着用絶縁性樹脂13で固着する
構造を有する半導体装置において、接着用絶縁性樹脂1
3の硬化の際に発生する残留応力が、その最大応力の発
生する領域を突起電極12付近とし、さらに半導体素子
11の中央付近を最小またはゼロの領域とし、その突起
電極12付近の残留応力による引っ張り力により接続を
保つ構成としている。これにより、常温時の厚さdと加
熱時の厚さd’は、d<d’の関係になる。
し、その製造方法と共により具体的に説明する。同図
は、複数の突起電極を有する半導体素子11の突起電極
12を、導体配線14を有するガラスエポキシやポリイ
ミドよりなる配線基板5の前記導体配線14に位置合わ
せして接続する工程を示す。
リコーン、アクリル等の樹脂13を供給した配線基板1
5の導体配線14に半導体素子11のAu、Agまたは
Cuよりなる突起電極12を図3(b)に示すように位
置合わせして接触させる。このとき、半導体素子11は
熱源17により150−230℃に加熱されており、配
線基板15は50−100℃に加熱されている。
子11を加熱した状態で加圧し、突起電極12を導体配
線14に押しつけて突起電極12を変形させる。突起電
極12を押し当てた状態で所定の時間加熱を続ける。こ
の間、加圧を一定に保ち導体配線14を通常の位置より
沈み込ませ、折り曲げる。
突起電極12と導体配線14の位置より半導体素子内側
の領域部分にある樹脂層の厚みが薄くなり、接着強度が
増す。このため、樹脂13が加熱により硬化反応を起こ
し、収縮するときに半導体素子の突起電極部12、導体
配線14内側の樹脂層cの薄くなった部分の配線基板1
5が図3(d)に示すように引き上げられる。16はソ
ルダレジストを示している。
る樹脂13のガラス転移点が配線基板15のガラス転移
点より高いとこの現象は容易に起きる。また、配線基板
15のガラス転移点が高くても、樹脂13より強度が低
ければ可能である。
周りの樹脂13には収縮力による残留応力が溜まるが、
突起電極部12,導体配線14より内側の樹脂13は突
起電極部12,導体配線14周りの樹脂13より十分に
収縮できるので残留応力が少ないかまたは溜まらない。
℃、配線基板11温度は50℃に設定する。図3(a)
の加熱冶具17による加熱と加圧を解放後、自然冷却に
よって半導体素子と配線基板の間のエポキシ樹脂はガラ
ス転移点から冷却による収縮を始め、該樹脂よりガラス
転移点の低い配線基板15は該樹脂の収縮力によって樹
脂厚みが減少する方向に引っ張られる。配線基板15の
ガラス転移点まで温度が下がっても該樹脂の弾性率が配
線基板15よりも高いためさらに配線基板は変形するた
め、半導体素子11の中心領域の樹脂は十分に収縮でき
残留応力を発生しない。しかし、突起電極12と導体配
線14周りの樹脂は突起電極12と基板配線14の両方
との収縮差が大きいために残留応力が発生する。残留応
力分布は図2の通りになる。
℃、配線基板11温度は80℃に設定する。図3(a)
の加熱冶具17による加熱と加圧を解放後、冷却によっ
て半導体素子11と配線基板15の間のエポキシ樹脂は
ガラス転移点から冷却による収縮を始め、該樹脂より弾
性率の低い配線基板15は該樹脂の収縮力によって樹脂
厚みcが減少する方向に引っ張られる。半導体素子11
の中心領域部分の樹脂13は十分に収縮でき収縮後に残
留応力を発生しない。しかし、突起電極12と導体配線
14周りの樹脂13は突起電極12と導体配線14の両
方との収縮差が大きいため、残留応力が発生する。残留
応力分布は図2の通りになる。
7の温度は200℃、配線基板21温度は80℃に設定
する。図4(a)の加熱冶具27による加熱と加圧を解
放後、冷却によって半導体素子21と配線基板25の間
のエポキシ樹脂23はガラス転移点から冷却による収縮
を始め、導体配線24の位置より内側の配線基板の薄肉
部分25aは屈曲性があるため樹脂23の収縮力によっ
て図4(c)、(d)に示すように樹脂23の厚みcが
減少する方向に引っ張られる。半導体素子21の中心領
域の樹脂23は十分に収縮でき収縮後に残留応力を発生
しない。しかし、突起電極22と導体配線24周りの樹
脂23は突起電極22と導体配線24の両方との収縮差
が大きいため残留応力が発生する。残留応力分布は図2
の通りとなる。図4において26はソルダレジストを示
している。
素子の突起電極と配線基板の導体配線との圧接のみの接
続を、半導体素子と配線基板の間に配した絶縁性接着剤
の収縮が半導体素子の突起電極と配線基板の導体配線の
熱収縮より大きいことから、それらを取り囲む十分に収
縮できない樹脂に発生する残留応力で保っている。本発
明では、その残留応力を緩和する原因となる樹脂の総熱
ストレスを減らすことにより緩和時間をのばせるため、
従来の構造よりも接続信頼性に関して長期的に向上させ
ることができる。
素子を配線基板に対して加圧して突起電極を導体配線に
押し付けて突起電極を変形させつつ前記導体配線を基板
表面の位置より沈み込ませる工程を行うようにしている
ので、特別に追加の工程を行うことなく、樹脂の残留応
力分布を目的とする状態に容易に設定することができ
る。
造状態示す側面図である。
まり方を概念的に示した説明図である。
である。
を示す工程図である。
る。
を示す側面図である。
を概念的に示した説明図である。
Claims (9)
- 【請求項1】 配線基板の導体配線と半導体素子の突起
電極とを合致させ、それら配線基盤と半導体素子との間
を硬化によって収縮する接着用絶縁性樹脂で固着する構
造の半導体装置において、前記接着用絶縁性樹脂の硬化
の際に発生する残留応力の領域が前記突起電極付近で最
大となる構成とし、前記配線基板部分のうち、その配線基板上の半導体素子
の突起電極と相対して配置された導体配線より内側の領
域部分を外側の領域部分よりも薄く形成した ことを特徴
とする半導体装置。 - 【請求項2】 前記接着用絶縁性樹脂の硬化の際に発生
する残留応力が、その最大応力の発生する領域を前記突
起電極付近とし、さらに半導体素子中央付近を最小また
はゼロとし、前記突起電極付近の残留応力による引っ張
り力により接続を保つ構成としたことを特徴とする、請
求項1記載の半導体装置。 - 【請求項3】 前記配線基板部分のうち、その配線基板
上の半導体素子の突起電極と相対して配置された導体配
線より外側の領域部分を多層基板とし、内側の領域部分
を外側より層数を減らしてフレキシブル性のある配線基
板とすることを特徴とする、請求項1又は2に記載の半
導体装置。 - 【請求項4】 前記配線基板が有機配線基板であること
を特徴とする、請求項1〜3の何れかに記載の半導体装
置。 - 【請求項5】 前記接着用絶縁性樹脂が熱硬化型樹脂で
あることを特徴とする、請求項1〜4の何れかに記載の
半導体装置。 - 【請求項6】 複数の導体配線を有する配線基板上の所
望の位置に一定量の熱硬化性樹脂を塗布する第1の工程
と、複数の突起電極を有する80℃以上に加熱した半導
体素子を、50℃以上に加熱した前記配線基板に位置合
わせして接触させる第2の工程と、前記半導体素子を前
記配線基板に対して加圧して前記突起電極を前記導体配
線に押し付けて前記突起電極を変形させつつ前記導体配
線を基板表面の位置より沈み込ませる第3の工程と、こ
の状態で加熱を続けることにより前記熱硬化性樹脂を熱
硬化させ、硬化による体積収縮で前記半導体素子の下の
前記配線基板を半導体素子側に引き上げる第4の工程と
を含むことを特徴とする、半導体装置の製造方法。 - 【請求項7】 前記熱硬化性樹脂の硬化による体積収縮
に伴って発生する残留応力が、その最大応力の発生する
領域を前記突起電極付近とし、さらに半導体素子中央付
近を最小またはゼロとし、前記突起電極付近の残留応力
による引っ張り力により接続を保つようにすることを特
徴とする、請求項6記載の半導体装置の製造方法。 - 【請求項8】 前記配線基板部分のうち、その配線基板
上の半導体素子の突起電極と相対して配置された導体配
線より内側の領域部分を外側の領域部分よりも薄く形成
しておくことを特徴とする、請求項6又は7記載の半導
体装置の製造方法。 - 【請求項9】 前記配線基板部分のうち、その配線基板
上の半導体素子の突起電極と相対して配置された導体配
線より外側の領域部分を多層基板とし、内側の領域部分
を外側より層数を減らしてフレキシブル性のある配線基
板としておくことを特徴とする、請求項6〜8の何れか
に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9311116A JP3064998B2 (ja) | 1997-10-28 | 1997-10-28 | 半導体装置及びその製造方法 |
US09/179,557 US6197617B1 (en) | 1997-10-28 | 1998-10-27 | Semiconductor device with high reliability of connection between projective electrode of semiconductor element and conductive wire of substrate and method of manufacturing the same |
US09/521,890 US6344372B1 (en) | 1997-10-28 | 2000-03-09 | Semiconductor device with reliable connection between projective electrode and conductive wire of the substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9311116A JP3064998B2 (ja) | 1997-10-28 | 1997-10-28 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11135568A JPH11135568A (ja) | 1999-05-21 |
JP3064998B2 true JP3064998B2 (ja) | 2000-07-12 |
Family
ID=18013342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9311116A Expired - Fee Related JP3064998B2 (ja) | 1997-10-28 | 1997-10-28 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6197617B1 (ja) |
JP (1) | JP3064998B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6410364B1 (en) * | 1998-09-30 | 2002-06-25 | Seiko Epson Corporation | Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment |
JP2001257239A (ja) * | 2000-03-13 | 2001-09-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2002270642A (ja) * | 2001-03-12 | 2002-09-20 | Sony Corp | 半導体装置の製造方法 |
US6638067B2 (en) * | 2001-09-04 | 2003-10-28 | Ultradent Products, Inc. | Flocked endodontic files and other flocked devices |
JP4659634B2 (ja) * | 2006-02-08 | 2011-03-30 | 富士通株式会社 | フリップチップ実装方法 |
JP4755222B2 (ja) * | 2008-05-16 | 2011-08-24 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
TW201826333A (zh) * | 2016-11-16 | 2018-07-16 | 日商尼康股份有限公司 | 保持構件、接合裝置、及接合方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06105727A (ja) | 1992-09-25 | 1994-04-19 | Tachi S Co Ltd | シートクッション構造 |
JP3258764B2 (ja) * | 1993-06-01 | 2002-02-18 | 三菱電機株式会社 | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 |
JPH07221105A (ja) * | 1994-01-31 | 1995-08-18 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
US5864178A (en) * | 1995-01-12 | 1999-01-26 | Kabushiki Kaisha Toshiba | Semiconductor device with improved encapsulating resin |
KR100443484B1 (ko) * | 1996-02-19 | 2004-09-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치및그제조방법 |
US5926694A (en) * | 1996-07-11 | 1999-07-20 | Pfu Limited | Semiconductor device and a manufacturing method thereof |
JPH10335383A (ja) * | 1997-05-28 | 1998-12-18 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US6100112A (en) * | 1998-05-28 | 2000-08-08 | The Furukawa Electric Co., Ltd. | Method of manufacturing a tape carrier with bump |
JP3842447B2 (ja) * | 1998-08-17 | 2006-11-08 | シチズン時計株式会社 | Icの実装構造 |
US6263649B1 (en) * | 1999-02-01 | 2001-07-24 | Thomas R. Gross | Leaf gathering and compressing machine and method |
-
1997
- 1997-10-28 JP JP9311116A patent/JP3064998B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-27 US US09/179,557 patent/US6197617B1/en not_active Expired - Lifetime
-
2000
- 2000-03-09 US US09/521,890 patent/US6344372B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11135568A (ja) | 1999-05-21 |
US6197617B1 (en) | 2001-03-06 |
US6344372B1 (en) | 2002-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2833326B2 (ja) | 電子部品実装接続体およびその製造方法 | |
JP2891184B2 (ja) | 半導体装置及びその製造方法 | |
US6239489B1 (en) | Reinforcement of lead bonding in microelectronics packages | |
US5739053A (en) | Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step | |
US5525545A (en) | Semiconductor chip assemblies and components with pressure contact | |
US6433426B1 (en) | Semiconductor device having a semiconductor with bump electrodes | |
US7015131B2 (en) | Semiconductor device using bumps, method for fabricating same, and method for forming bumps | |
JP3064998B2 (ja) | 半導体装置及びその製造方法 | |
EP0596393B1 (en) | Method of applying bumps on a semiconductor device and connecting it with a printed circuit board | |
JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
JP3269390B2 (ja) | 半導体装置 | |
JP2502794B2 (ja) | 半導体装置 | |
WO2000019516A1 (en) | Semiconductor device, connection method for semiconductor chip, circuit board and electronic apparatus | |
JP2002141444A (ja) | 半導体装置およびその製造方法 | |
JPS60113931A (ja) | 半導体装置 | |
JP3274619B2 (ja) | 半導体装置およびその製造方法 | |
JP4239528B2 (ja) | 半導体装置の製造方法 | |
JPH02285650A (ja) | 半導体装置及びその製造方法 | |
US6406989B1 (en) | Method of fabricating semiconductor device with bump electrodes | |
JP3572254B2 (ja) | 回路基板 | |
JPH03209831A (ja) | 半導体装置 | |
JPH01192125A (ja) | 半導体装置の実装構造 | |
JP2780499B2 (ja) | 半導体装置の実装方法 | |
JP3051617B2 (ja) | 半導体装置の製造方法 | |
JPH06151505A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |