JP2806348B2 - 半導体素子の実装構造及びその製造方法 - Google Patents

半導体素子の実装構造及びその製造方法

Info

Publication number
JP2806348B2
JP2806348B2 JP8051614A JP5161496A JP2806348B2 JP 2806348 B2 JP2806348 B2 JP 2806348B2 JP 8051614 A JP8051614 A JP 8051614A JP 5161496 A JP5161496 A JP 5161496A JP 2806348 B2 JP2806348 B2 JP 2806348B2
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
mounting structure
adhesive resin
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8051614A
Other languages
English (en)
Other versions
JPH09246325A (ja
Inventor
太 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8051614A priority Critical patent/JP2806348B2/ja
Priority to TW086102678A priority patent/TW352450B/zh
Priority to US08/813,032 priority patent/US5895971A/en
Priority to KR1019970007700A priority patent/KR100244047B1/ko
Publication of JPH09246325A publication Critical patent/JPH09246325A/ja
Application granted granted Critical
Publication of JP2806348B2 publication Critical patent/JP2806348B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の実装
構造及びその製造方法に関し、特に、接続端子を用いて
フェイスダウンボンディングにより半導体素子を基板上
に実装する半導体素子の実装構造及びその製造方法に関
する。
【０００２】
【従来の技術】従来より、半導体素子を導体配線が設け
られた基板に樹脂を用いて固着して電気的接続を得る実
装方法においては、様々な方法が提案されている。
【０００３】図４は、従来の半導体素子の実装構造の一
例を示す断面図である。
【０００４】本従来例は図４に示すように、ＩＴＯ，Ｃ
ｒ，Ａｌ，Ａｕ等からなる導体配線７が設けられたガラ
ス，セラミックス等からなる基板８上にＡｕ等からなる
接続端子６が設けられた半導体素子２が位置合わせされ
た状態で絶縁性のエポキシ系あるいはアクリル系等の光
硬化型樹脂からなる接着樹脂６を用いて固着された構造
となっている（特開平２−２８９４６号公報参照）。
【０００５】ここで、図４に示す実装構造においては、
接着樹脂６の収縮作用により、接着樹脂６と半導体素子
２との境界面において半導体素子２の中心方向に向かっ
て収縮応力９が発生し、そのために半導体素子２が凸状
に反り、半導体素子２が基板８から剥離する方向ヘ力が
作用している。
【０００６】以下に、上述した実装構造における半導体
素子の実装工程について説明する。
【０００７】図５は、図４に示した実装構造における半
導体素子の実装工程を示す図である。
【０００８】まず、基板８の導体配線７が設けられた面
に接着樹脂６が塗布される（図５（ａ））。
【０００９】次に、半導体素子２の基板８に対する位置
合わせが行われ、その後、半導体素子２を基板８に圧接
させるための加圧ツール４によって半導体素子２が基板
８に圧接される（図５（ｂ））。ここで、加圧ツール４
による加圧の大きさは、加圧による接続端子３の変形量
において接続端子３の厚さのばらつきや基板８の平面度
のばらつきを吸収できる程度である。
【００１０】その後、加圧ツール４による加圧の大きさ
が、半導体素子２及び基板８において加圧による反り及
び歪みが生じなくなる程度に軽減され、その状態におい
て紫外線照射等が行われて接着樹脂６が硬化される。こ
れにより、半導体素子２が基板８に固着されるととも
に、接続端子３と導体配線７とが電気的に接続される
（図５（ｃ））。
【００１１】また、半導体素子の封止材料と同一の材料
を用いて半導体素子を基板に固着させることにより、半
導体素子にかかる熱応力を均一にする技術が、特開平５
−２３５０６３号公報に開示されている。
【００１２】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の半導体装置の実装構造においては、以下
に記載するような問題点がある。
【００１３】（１）接着樹脂が硬化する際に、接着樹脂
の収縮作用により、接着樹脂と半導体素子との境界面に
おいて収縮応力が半導体素子の中心方向に発生し、半導
体素子が基板から剥離する方向ヘ力が作用してしまうた
め、半導体素子と基板との接続における信頼性が低下し
てしまう。
【００１４】（２）接着樹脂の収縮作用を低減させるた
めに加圧ツールによる半導体素子の基板への加圧の大き
さを二段階としているため、実装設備の制御が複雑にな
り、コストアップが生じてしまい、また、工程数が増え
てリードタイムが長期化してしまう。
【００１５】（３）ハンドリング時及び加圧時において
は、半導体素子に直接接触して作業が行われるため、実
装工程において半導体素子のかけ等の破損が生じる虞れ
がある。
【００１６】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、コストアッ
プ及び工数の増大を生じさせることなく、電気的接続に
おける信頼性が高く、また、実装工程において破損の虞
れのない半導体装置の実装構造及びその製造方法を提供
することを目的とする。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に本発明は、 導体配線が設けらた基板と、前記導体配線と電気的に接
続されるための接続端子が設けられた半導体素子とを有
し、前記半導体素子が前記基板に熱硬化性接着樹脂を介
して固着されている半導体素子の実装構造において、 前記半導体素子は、前記基板に接着される面とは反対側
の面に前記熱硬化性接着樹脂と同等の材料物性値を有す
る物質からなるコーティング樹脂が塗布されていること
を特徴とする。
【００１８】また、前記コーティング樹脂の厚さは、前
記半導体素子が前記基板に固着された後の前記熱硬化性
接着樹脂の厚さと等しいことを特徴とする。
【００１９】また、前記コーティング樹脂及び前記熱硬
化性接着樹脂は、熱硬化型エポキシ系樹脂であることを
特徴とする。
【００２０】また、前記半導体素子の実装構造の製造方
法であって、前記半導体素子の前記接続端子が設けられ
た面と反対側の面に前記コーティング樹脂を塗布する工
程と、前記基板の前記導体配線が設けられた面に前記熱
硬化性接着樹脂を塗布する工程と、前記半導体素子を前
記基板に圧接させた状態において前記熱硬化性接着樹脂
を加熱する工程とを順次行うことにより前記半導体素子
を前記基板に前記熱硬化性接着樹脂を介して固着させる
ことを特徴とする。
【００２１】また、前記熱硬化性接着樹脂の加熱は、前
記半導体素子を前記基板に対して圧接する手段によって
行うことを特徴とする。
【００２２】（作用）上記のように構成された本発明に
おいては、接着樹脂の収縮作用により、接着樹脂と半導
体素子との境界面において半導体素子の中心方向に向か
って収縮応力が発生し、そのために半導体素子が凸状に
反る方向に力が作用する一方、コーティング樹脂と半導
体素子との境界面においても、コーティング樹脂の収縮
作用により半導体素子の中心方向に向かって収縮応力が
発生し、そのために半導体素子が凹状に反る方向に力が
作用する。
【００２３】そのため、接着樹脂と半導体素子との境界
面において発生する収縮応力により半導体素子に加わる
力と、コーティング樹脂と半導体素子との境界面におい
て発生する収縮応力により半導体素子に加わる力とが相
殺され、半導体素子に反りが生じることはない。
【００２４】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
【００２５】図１は、本発明の半導体素子の実装構造の
実施の一形態を示す断面図である。
【００２６】本形態は図１に示すように、０．０１〜２
μｍ程度の厚さのＩＴＯ，Ｃｒ，Ａｌ，Ａｕ等からなる
導体配線７が設けられた基板８上に、基板８と接する面
に２０μｍ程度の厚さのＡｕ等からなる接続端子３が設
けられ、接続端子３が設けられた面とは反対側の面に熱
硬化型エポキシ系樹脂からなるコーティング樹脂１が設
けられた半導体素子２が、位置合わせが行われた状態で
熱硬化型エポキシ系樹脂からなる接着樹脂６を用いて固
着された構造となっている。
【００２７】ここで、図１に示す実装構造においては、
接着樹脂６の収縮作用により、接着樹脂６と半導体素子
２との境界面において半導体素子２の中心方向に向かっ
て収縮応力９が発生し、そのために半導体素子２が凸状
に反る方向に力が作用する。一方、コーティング樹脂１
と半導体素子２との境界面においても、コーティング樹
脂１の収縮作用により半導体素子２の中心方向に向かっ
て収縮応力５が発生し、そのために半導体素子２が凹状
に反る方向に力が作用する。そのため、収縮応力５によ
り半導体素子２に加わる力と収縮応力９により半導体素
子２に加わる力とが相殺され、半導体素子２に反りが生
じることはない。
【００２８】以下に、上述した実装構造における半導体
素子の実装工程について説明する。
【００２９】図２は、図１に示した実装構造における半
導体素子の実装工程を示す図である。
【００３０】まず、半導体素子２の接続端子３が設けら
れている面とは反対側の面に、ウェハー状態でスピンコ
ート等の工法によってコーティング樹脂１が塗布され、
加熱により硬化される（図２（ａ））。ここで、コーテ
ィング樹脂１と半導体素子２との境界面において、コー
ティング樹脂１の収縮作用により半導体素子２の中心方
向に向かって収縮応力５が発生し、そのために半導体素
子２が凹状に反る方向に力が作用する。
【００３１】また、基板８の導体配線７が設けられた面
に接着樹脂６が塗布される。なお、接着樹脂６の塗布に
おいては、接着樹脂６が液状であればディスペンス，印
刷等により、膜状であれば貼付，スタンプ等の工法によ
り行われる。
【００３２】次に、接着樹脂６が塗布された基板８に対
して半導体素子２の位置合わせが行われ、その後、加圧
ツール４により半導体素子２が基板８に圧接された状態
において接着樹脂６が加熱される（図２（ｂ））。ここ
で、加圧ツール４による加圧の大きさは、加圧による接
続端子３の変形量において接続端子３の厚さのばらつき
や基板８の平面度のばらつきを吸収できる程度とする必
要があり、接続端子３における荷重を例えば５０ｇ程度
とする。なお、この時の接続端子３の変形量は３μｍ程
度であり、接着樹脂６の厚さは１７μｍ程度となる。ま
た、接着樹脂６の加熱においては、接着樹脂６が硬化さ
れる程度の加熱が必要であり、通常、熱硬化型エポキシ
系樹脂は、１５０〜２２０℃程度、５〜３０秒程度の加
熱により硬化する。さらに、加熱の方法においては、加
圧ツール４に熱源を設けること等が考えられる。また、
コーティング樹脂１のガラス転移温度においては、通
常、１００〜１５０℃程度であり、接着樹脂６を硬化さ
せるために加えられる熱の温度よりも低いため、接着樹
脂６を硬化させるために加圧ツール４から加えられる熱
によってコーティング樹脂１が軟化されて加圧ツール４
の平坦度のばらつきが吸収される。
【００３３】その後、加圧ツール４による加圧が解除さ
れ、半導体素子２が基板８に固着されるとともに、接続
端子３と導体配線７とが電気的に接続される（図２
（ｃ））。この際、接着樹脂６の収縮作用により、接着
樹脂６と半導体素子２との境界面において半導体素子２
の中心方向に向かって収縮応力９が発生し、そのために
半導体素子２が凸状に反る方向に力が作用する。そのた
め、収縮応力５により半導体素子２に加わる力と収縮応
力９により半導体素子２に加わる力とが相殺され、半導
体素子２に反りが生じることはない。
【００３４】なお、コーティング樹脂１と接着樹脂６と
の関係においては、熱膨張係数、ヤング率及びポアッソ
ン比等の材料物性値が同等である場合は、半導体素子２
が実装された後の接着樹脂６の厚さとコーティング樹脂
１の厚さとがほぼ同じであることが望ましく、本形態に
おいては、コーティング樹脂１の厚さは１７μｍ程度と
する。
【００３５】（他の実施の形態）図３は、本発明の半導
体素子の実装構造の実施の他の形態を示す断面図であ
る。
【００３６】本形態は図３に示すように、半導体素子２
の発熱量が大きいために、自然放熱以外の放熱手段とし
てヒートシンク１０がコーティング樹脂１によって半導
体素子２に接着された構造となっている。
【００３７】ここで、図３に示す実装構造においては、
図１に示した実装構造と同様に、半導体素子２と接着樹
脂６との境界面において発生する収縮応力９により半導
体素子２に加わる力と、コーティング樹脂１と半導体素
子２との境界面において発生する収縮応力５により半導
体素子２に加わる力とが相殺され、半導体素子２に反り
が生じることはない。
【００３８】図３に示す半導体素子の実装方法において
は、予め接着樹脂６が塗布された基板８に対して半導体
素子２の位置合わせが行われ、その後、半導体素子２の
接続端子３が設けられている面にコーティング樹脂１が
ディスペンサ等により供給され、さらに、ヒートシンク
１０が搭載された後、加圧及び加熱が行われ、半導体素
子２が基板８に固着されるとともに接続端子３と導体配
線７とが電気的に接続される。
【００３９】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載するような効果を奏する。
【００４０】（１）半導体素子の基板に接着される面と
は反対側の面に接着樹脂と同等の材料物性値を有する物
質からなるコーティング樹脂が塗布されているため、接
着樹脂と半導体素子との境界面において発生する収縮応
力により作用する力と相殺しあう力を作用させる収縮応
力がコーティング樹脂と半導体素子との境界面において
発生し、半導体素子の反りにより生じる半導体素子と基
板との接続における信頼性の低下を防ぐことができる。
【００４１】（２）半導体素子を基板に圧接する際の加
圧の大きさが一段階であるため、工程数が増えることは
なく、また、既存設備の流用が可能となりコストの低減
を図ることができる。
【００４２】（３）半導体素子の基板に接着される面と
は反対側の面にコーティング樹脂が塗布されているた
め、ハンドリング時及び加圧時においては、コーティン
グ樹脂に接触して作業が行われるため、実装工程におい
て半導体素子のかけ等の破損が生じる虞れはない。
【図面の簡単な説明】
【図１】本発明の半導体素子の実装構造の実施の一形態
を示す断面図である。
【図２】図１に示した実装構造における半導体素子の実
装工程を示す図である。
【図３】本発明の半導体素子の実装構造の他の実施の形
態を示す断面図である。
【図４】従来の半導体素子の実装構造の一例を示す断面
図である。
【図５】図４に示した実装構造における半導体素子の実
装工程を示す図である。
【符号の説明】
１ コーティング樹脂 ２ 半導体素子 ３ 接続端子 ４ 加圧ツール ５，９ 収縮応力 ６ 接着樹脂 ７ 導体配線 ８ 基板 １０ ヒートシンク

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 導体配線が設けらた基板と、前記導体配
    線と電気的に接続されるための接続端子が設けられた半
    導体素子とを有し、前記半導体素子が前記基板に熱硬化
    性接着樹脂を介して固着されている半導体素子の実装構
    造において、 前記半導体素子は、前記基板に接着される面とは反対側
    の面に前記熱硬化性接着樹脂と同等の材料物性値を有す
    る物質からなるコーティング樹脂が塗布されていること
    を特徴とする半導体素子の実装構造。
  2. 【請求項２】 請求項１に記載の半導体素子の実装構造
    において、 前記コーティング樹脂の厚さは、前記半導体素子が前記
    基板に固着された後の前記熱硬化性接着樹脂の厚さと等
    しいことを特徴とする半導体素子の実装構造。
  3. 【請求項３】 請求項１または請求項２に記載の半導体
    素子の実装構造において、 前記コーティング樹脂及び前記熱硬化性接着樹脂は、熱
    硬化型エポキシ系樹脂であることを特徴とする半導体素
    子の実装構造。
  4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
    半導体素子の実装構造の製造方法であって、 前記半導体素子の前記接続端子が設けられた面と反対側
    の面に前記コーティング樹脂を塗布する工程と、 前記基板の前記導体配線が設けられた面に前記熱硬化性
    接着樹脂を塗布する工程と、 前記半導体素子を前記基板に圧接させた状態において前
    記熱硬化性接着樹脂を加熱する工程とを順次行うことに
    より前記半導体素子を前記基板に前記熱硬化性接着樹脂
    を介して固着させることを特徴とする半導体素子の実装
    構造の製造方法。
  5. 【請求項５】 請求項４に記載の半導体素子の実装構造
    の製造方法において、 前記熱硬化性接着樹脂の加熱は、前記半導体素子を前記
    基板に対して圧接する手段によって行うことを特徴とす
    る半導体素子の実装構造の製造方法。
JP8051614A 1996-03-08 1996-03-08 半導体素子の実装構造及びその製造方法 Expired - Lifetime JP2806348B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8051614A JP2806348B2 (ja) 1996-03-08 1996-03-08 半導体素子の実装構造及びその製造方法
TW086102678A TW352450B (en) 1996-03-08 1997-03-05 Semiconductor device with electrical connection between semiconductor chip and substrate less breakable during shrinkage of adhesive compound and process of assemblage thereof
US08/813,032 US5895971A (en) 1996-03-08 1997-03-06 Semiconductor device with electrical connection between semiconductor chip and substrate less breakable during shrinkage of adhesive compound
KR1019970007700A KR100244047B1 (ko) 1996-03-08 1997-03-07 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8051614A JP2806348B2 (ja) 1996-03-08 1996-03-08 半導体素子の実装構造及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09246325A JPH09246325A (ja) 1997-09-19
JP2806348B2 true JP2806348B2 (ja) 1998-09-30

Family

ID=12891781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8051614A Expired - Lifetime JP2806348B2 (ja) 1996-03-08 1996-03-08 半導体素子の実装構造及びその製造方法

Country Status (4)

Country Link
US (1) US5895971A (ja)
JP (1) JP2806348B2 (ja)
KR (1) KR100244047B1 (ja)
TW (1) TW352450B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041694A (ja) * 1996-07-25 1998-02-13 Sharp Corp 半導体素子の基板実装構造及びその実装方法
JP4448617B2 (ja) * 1998-07-01 2010-04-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6730998B1 (en) * 2000-02-10 2004-05-04 Micron Technology, Inc. Stereolithographic method for fabricating heat sinks, stereolithographically fabricated heat sinks, and semiconductor devices including same
US6502926B2 (en) 2001-01-30 2003-01-07 Lexmark International, Inc. Ink jet semiconductor chip structure
JP4714026B2 (ja) * 2006-01-10 2011-06-29 株式会社東芝 電子部品実装装置、電子部品実装方法及び電子部品装置
KR20090044636A (ko) * 2007-11-01 2009-05-07 삼성전자주식회사 반도체 칩 패키지 및 그의 형성방법
JP5088489B2 (ja) * 2008-03-03 2012-12-05 セイコーエプソン株式会社 半導体モジュール及びその製造方法
JP5533199B2 (ja) * 2010-04-28 2014-06-25 ソニー株式会社 素子の基板実装方法、および、その基板実装構造
CN114746988A (zh) * 2019-12-04 2022-07-12 3M创新有限公司 包括微图案并使用部分固化以粘附管芯的电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671028B2 (ja) * 1988-07-19 1994-09-07 松下電器産業株式会社 半導体素子の実装方法
JP3150351B2 (ja) * 1991-02-15 2001-03-26 株式会社東芝 電子装置及びその製造方法
JPH05235063A (ja) * 1992-02-21 1993-09-10 Nippon Steel Corp 半導体装置
CA2157148A1 (en) * 1994-09-08 1996-03-09 Masatsugu Akiba Epoxy resin composition and resin-encapsulated semiconductor device
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
US5627407A (en) * 1995-04-28 1997-05-06 Lucent Technologies Inc. Electronic package with reduced bending stress

Also Published As

Publication number Publication date
KR970067732A (ko) 1997-10-13
KR100244047B1 (ko) 2000-02-01
TW352450B (en) 1999-02-11
US5895971A (en) 1999-04-20
JPH09246325A (ja) 1997-09-19

Similar Documents

Publication Publication Date Title
JP2891184B2 (ja) 半導体装置及びその製造方法
JP2596960B2 (ja) 接続構造
JP2833326B2 (ja) 電子部品実装接続体およびその製造方法
JP3225062B2 (ja) 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
JP2806348B2 (ja) 半導体素子の実装構造及びその製造方法
JP3225906B2 (ja) 表面弾性波素子の実装構造および実装方法
JPH0727924B2 (ja) 実装体の製造方法
JPH0777227B2 (ja) 半導体装置の製造方法
JP3064998B2 (ja) 半導体装置及びその製造方法
JPH11168122A (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JPS62281360A (ja) 半導体装置の製造方法
JPH09293823A (ja) 半導体チップへのリード取付方法
JP2797650B2 (ja) 半導体素子の実装方法
JP3572254B2 (ja) 回路基板
JPH012331A (ja) 半導体装置の製造方法
JPS62132331A (ja) 半導体装置の製造方法
JP2780499B2 (ja) 半導体装置の実装方法
JP3419398B2 (ja) 半導体装置の製造方法
JPS6313337A (ja) 半導体素子の実装方法
JPH02135762A (ja) 半導体装置
JPH06275675A (ja) Ｔａｂパッケージとその接続方法
JPH10340927A (ja) 半導体装置の製造方法およびボンディング装置
JP2523641B2 (ja) 半導体装置
JPH0671027B2 (ja) 半導体素子の実装方法
JPH0513120A (ja) 異方性導電テープコネクタと光硬化性樹脂を用いた電子部品実装構造

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070724

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080724

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090724

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100724

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100724

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100724

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110724

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110724

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 15

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 15

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term