KR0181615B1 - 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재 - Google Patents

반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재 Download PDF

Info

Publication number
KR0181615B1
KR0181615B1 KR1019960001634A KR19960001634A KR0181615B1 KR 0181615 B1 KR0181615 B1 KR 0181615B1 KR 1019960001634 A KR1019960001634 A KR 1019960001634A KR 19960001634 A KR19960001634 A KR 19960001634A KR 0181615 B1 KR0181615 B1 KR 0181615B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
sealing material
mounting
rheology modifier
substrate
Prior art date
Application number
KR1019960001634A
Other languages
English (en)
Other versions
KR960030354A (ko
Inventor
가즈노리 오모야
다카시 오바야시
와타루 사쿠라이
미쓰루 하라다
요시히로 벳쇼
Original Assignee
모리시다 요이치
마쯔시다 덴키 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다 요이치, 마쯔시다 덴키 산교 가부시키가이샤 filed Critical 모리시다 요이치
Publication of KR960030354A publication Critical patent/KR960030354A/ko
Application granted granted Critical
Publication of KR0181615B1 publication Critical patent/KR0181615B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

전극 패드를 가지는 반도체 장치와, 단자 전극을 가지는 기판과, 전극 패드의 일부에 설치된 전극과, 가요성이 있는 도전성 접착층과, 점도가 100Pa . s 이하이고 틱소트로피 지수가 1.1 이하인 조성물을 경화하여 구성되는 밀봉층을 설치하고, 반도체 장치의 실장체를 실현한다. 조성물로는 예를 들어 폴리에폭시드, 산무수물 및 레올로지 개질제를 포함하는 수지 바인더와 충전재를 주성분으로 하고, 레올로지 개질제로 산무수물중의 유리산과 충전재의 표면상 극성기의 상호작용을 저해하는 기능을 가지는 것을 이용한다. 밀봉재의 유동성 개량에 의해 좁은 간격을 기포 생성없이 빠르게 메꾸는 밀봉층이 형성되기 때문에 신뢰성 및 생산성이 높은 반도체 장치의 실장체를 형성할 수 있다.

Description

반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
제1도는 실시예에 관한 반도체 장치의 구조를 나타내는 단면도.
제2도는 제1도에 나타내는 반도체 장치의 접속부를 확대하여 자세히 나타내는 부분 단면도.
제3도는 실시예에 관한 스터드(stud) 범프방식으로 형성되는 반도체 장치의 구조를 나타내는 단면도.
제4a도~e도는 실시예에 관한 반도체 장치의 플립칩 실장공정에서 구조 변화를 나타내는 단면도.
제5도는 실시예에 관한 반도체 장치의 플립칩 실장공정의 수순을 나타내는 흐름도.
제6도는 실시예에서 사용되는 수지바인더중 비스페놀형 에폭시 수지의 일반적인 구조식을 나타내는 도면.
제7도는 실시예에서 사용되는 수지 바인더중 트리알킬테트라하이드로프탈산의 일반 구조식을 나타내는 도면.
제8도는 납땜 범프 전극에 의해 접속된 종래 반도체 장치의 구조를 나타내는 단면도.
제9도는 저융점 금속층에 의해 접속된 종래 반도체 장치의 구조를 나타내는 단면도.
제10도는 밀봉수지의 경화 수축응력에 의해 접속된 종래 반도체 장치의 구조를 나타내는 단면도.
제11도는 이방 도전성 접착제에 의해 접속된 종래 반도체 장치의 구조를 나타내는 단면도.
제12도는 도전성 접착제에 의해 접속된 종래 반도체 장치의 구조를 나타내는 단면도.
*도면의 주요부분에 대한 부호의 설명
1 : 반도체 디바이스 2 : 전극패드
3 : 범프 전극 4 : 도전성 접착층
5 : 단자 전극 6 : 기판
7 : 밀봉층
[발명의 배경]
본 발명은 도전성 접착제를 통하여 플립칩 실장방식에 의해 반도체 장치를 기판상에 탑재하고, 수지밀봉층을 통하여 기판과 반도체 디바이스를 기계적으로 접속하여 이루어지는 반도체 장치의 실장체 및 그 실장방법에 관한 것이다. 종래, 반도체 디바이스 등의 전자부품 접속단자와 기판상 회로 패턴의 단자 전극의 접속에는 일반적으로 납땜이 이용되어 왔다. 그러나, 현재 반도체 패키지등이 소형화되어 있는 데다, 접속단자수의 증가 등에 의해 접속단자 사이가 좁아지고 있다. 이 때문에, 접착부의 면적이 큰 종래 납땜으로 대처할 수 없게 되었다.
그래서, 최근에는 칩의 능동소자면을 하방으로 향한 상태에서 기판상의 단자전극에 직접 붙여(플립칩실장) 실장면적의 효율화를 꾀하는 시도가 성행하고 있다. 이 플립칩 실장방식에는 여러 가지가 제안되어 실시되고 있지만, 이하에 그 대표적 예를 소개한다.
(1) 납땜 등의 저융점 금속접합
제8도에 나타내는 바와 같이 반도체 디바이스(1)의 전극 패드(2)상에 납땜 범프전극(8)을 설치하고, 기판(6)상의 단자전극(5)과 위치를 맞춘 후 납땜을 용융시켜 반도체 디바이스(1)와 기판(6)을 전기적으로 접속한다. 이것과 유사한 방법으로서 제9도에 나타내는 바와 같이 금범프 전극(3)을 형성하고, 범프 전극(3)과 기판(6)상의 단자전극(5) 사이에 저융점 금속의 도금층, 예를 들어 인듐도금층(9)을 형성하고, 이 인듐도금층(9)의 저융점금속을 용융시켜 전기적으로 접속시킨 후, 반도체 디바이스(1)와 기판(6)을 밀봉층(10)을 통하여 기계적으로 접합하는 방법도 제안되어 있다.
(2) 밀봉수지의 경화수축응력에 의한 접합
제10도에 나타내는 바와 같이 반도체 디바이스(1)의 전극 패드(2)에 금 범프전극(3)을 설치하고, 반도체 디바이스(1)상의 범프 전극(3)과 기판(6)상의 단자전극(5)을 위치맞춤한 상태에서 반도체 디바이스(1)와 기판(6)의 간격에 밀봉재를 충전한 후, 밀봉재를 경화(cure)시켜 밀봉층(12)을 형성하고, 밀봉층(12)의 경화수축력에 의해 범프전극(3)과 단자전극(5) 사이에 압축응력을 생기게 하여 양자를 전기적으로 접속하는 동시에, 반도체 디바이스(1)와 기판(6)을 기계적으로 접합한다. 또, 접속 신뢰성을 높이기 위해, 제10도에 나타내는 바와 같이 단자전극(5)상에 금 도금층(11)이 형성되는 경우가 있다.
(3) 이방 도전성 접착제에 의한 접합
제11도에 나타내는 바와 같이, 반도체 디바이스(1)의 전극 패드(2)에 금으로 구성되는 범프전극(3)을 설치하고, 반도체 디바이스(1)와 기판(6)의 간격에, 바인더중에 도전입자를 분산시킨 이방 도전성 접착제를 충전하고, 압력을 가한 상태에서 가열하여 이방 도전성 접착제를 경화시켜 이방도전성 접착층(13)을 형성함으로써, 범프전극(3)과 기판(6)상의 단자전극(5)을 전기적으로 접속하는 동시에, 반도체 디바이스(1)와 기판(6)을 기계적으로 접합한다.
(4) 도전성 접착제에 의한 접합
제12도에 나타내는 바와 같이, 반도체 디바이스(1)의 전극 패드(2)에 금으로 구성되는 범프전극(3)을 설치하고, 범프 전극(3)에 도전접착제를 전사하며, 범프 전극(3)과 기판(6)상의 단자 전극(5)의 위치맞춤하고나서 도전성 접착제를 경화시키는 것에 의하여, 도전성 접착층(4)을 통하여 범프전극(3)과 단자전극(5)을 전기적으로 접속한다. 그 후, 반도체 디바이스(1)와 기판(6)의 간격에 밀봉재를 충전하고, 이것을 경화하여 밀봉층(7)을 형성함으로써, 반도체 디바이스(1)와 기판(6)을 기계적으로 접합한다. 이 밀봉재로는 크레졸노볼락형 에폭시 수지 및 노볼락형 페놀수지(경화제)를 포함하는 수지 바인더와 절연성 입자로 이루어지는 충전재를 주성분으로 하는 조성물이 일반적으로 이용되고 있다.
그러나, 상기 각 실장방식에 관해서는 각각 이하와 같은 문제가 있었다.
실장방식 (1) 및 (2)에 대해서는 반도체 디바이스와 기판과의 팽창계수차에 의해 발생하는 열응력을 완화시키는 것이 곤란한 구조이기 때문에, 광범위한 온도영역에 걸쳐 접속안정성이 요구되는 용도에는 한계가 있다.
실장방식 (3)에 대해서는 이방 도전성 접착제중의 수지 바인더에 가요성(flexibility)이 높은 수지재료를 이용하여 열응력의 완화가 가능해지지만, 그 경우, 바인더의 흡습성이 높아지기 때문에 고습도 환경하에서의 접속 안정성이 문제가 된다. 또 바인더의 열팽창율을 반도체 디바이스나 기판에 맞춰도 열응력의 완화가 가능하지만, 그 경우에는 저팽창율의 충전재를 다량으로 포함하기 때문에 초기의 접속 신뢰성이 악화할 우려가 있다.
실장방식 (4)에 대해서는 도전성 접착제에 가요성을 갖게 하여 밀봉재의 열팽창율을 반도체 디바이스와 기판에 맞춤으로써 열응력을 완화할 수 있다.
따라서, 이 실장방식 (4)는 상기 플립칩 실장방식중의 각 방식 중에서는 유망한 방식이라 말할 수 있다.
그러나, 상기 실장방식 (4)에서도 상술한 바와 같이 크레졸노볼락형 에폭시수지와 노볼락형 페놀수지 등을 혼합한 조성물로 구성되는 밀봉재는 점도가 높고, 열팽창율을 반도체 디바이스와 기판에 맞추기 위해서는 밀봉재중 충전재량의 비율을 높일 수밖에 없고, 결과적으로 밀봉재가 고점도가 되어버린다. 이 때문에, 밀봉재를 반도체 디바이스와 기판 사이에 충전할 때, 밀봉재를 70~80℃ 이상으로 가열하여 점도를 저하시킬 필요가 있었다. 그 결과, 생산성이 나쁘고, 온도상승시에 열팽창율차에 기인하는 열응력에 의해 밀봉재 봉입시에 도전 접속부가 손상을 받아 접속 신뢰성이 저하되는 문제가 있었다.
한편, 실온하에서 매우 점도가 낮은 폴리에폭시드(epoxy resin and / or epoxy compound)와 산무수물(酸無水物, acid anhydride)을 주성분으로 하는 수지 바인더를 밀봉재로 이용하는 것도 고려할 수 있다. 그러나, 이 수지 바인더에 열팽창율을 낮게 하기 위해 다량의 충전재를 첨가하면, 밀봉재의 점도는 낮지만 틱소트로피 지수가 높아져 버린다. 이 결과, 반도체 디바이스와 기판 사이에 봉입할 수 없거나, 봉입할 수 있어도 다량의 기포를 끌어들여 이 기포에 의해 경화한 밀봉재의 열팽창등이 장소에 따라 불균일해지고, 접속 신뢰성을 저하시키는 문제가 있었다. 그 때문에, 폴리에폭시드와 산무수물로 구성되는 수지를 바인더로 하는 밀봉재는 실용성이 떨어진다.
[발명의 개요]
본 발명의 목적은 밀봉재의 양호한 밀봉특성을 얻기 위해 필요한 점도와 틱소트로피(thixotropy) 특성의 한계를 규명하고, 이러한 점도와 틱소트로피 특성을 만족하는 밀봉재를 이용함으로써 접속신뢰성 및 생산성이 높은 반도체 장치 및 그 실장 방법을 제공함에 있다.
본 발명의 발명자는 종래 재료가 밀봉재로 이용하기 곤란한 이유가 점도뿐 아니라 밀봉재의 틱소트로피(thixotropy) 지수가 높은데 있는 것을 규명하였다. 예를 들어 폴리에폭시드와 산무수물을 포함하는 수지 바인더에서는 산무수물 중의 유리산과 충전재 표면상의 극성기와의 상호 작용에 의해 유동성이 저해되는 것을 규명하였다. 그리고, 이 규명된 사실에 감안하여 상기 목적을 달성하기 위해 이하의 수단을 강구하고 있다.
본 발명이 강구한 수단은 플립칩 실장방식에서 밀봉재로 점도가 100Pa · s 이하이고 틱소트로피 지수가 1.1 이하인 조성물을 사용하고, 이것을 경화하여 얻을 수 있는 밀봉층에 의해 반도체 장치와 기판을 기계적으로 접속하는 데 있다.
본 발명에 관한 반도체 장치의 실장체는 전극 패드를 가지는 반도체 장치와, 단자전극을 가지는 기판과, 상기 반도체 장치의 전극 패드 상에 설치된 패드전극과, 가요성을 가지는 도전성 접착제로 구성되고 상기 범프 전극과 기판상의 단자 전극을 전기적으로 접속하는 도전성 접착층과, 점도가 100Pa . s 이하이고 틱소트로피 지수가 1.1 이하인 조성물을 경화하여 구성되고, 상기 반도체 장치와 상기 기판의 간격을 메꾸어 양자를 기계적으로 접합하는 밀봉층을 구비하고 있다.
이 구성으로 반도체 장치를 기판상에 탑재하여 이루어지는 반도체 장치에서 반도체 장치와 기판을 기계적으로 접합하는 밀봉층이 액상인 실장공정에서는 낮은 점도(100Pa . s 이하)에서 낮은 틱소트로피 지수(1.1이하)를 갖기 때문에 실장공정에서 밀봉재의 주입에도 빠르고, 기포 생성 없이 작은 틈새에도 충분히 침투하고, 또한 주입온도를 낮게 하는 것도 가능해진다. 이들의 성질에 의해 반도체 장치 - 기판간의 밀착성 및 내열 충격성을 시작으로 하는 전기적 접속 신뢰성이 향상하는 동시에 생산성도 향상한다.
상기 조성물에 폴리에폭시드, 카본(Carbon)산무수물, 레올로지(rheology) 개질제 및 잠재성 경화촉매(latent curing accelerator)를 적어도 포함하는 수지 바인더와, 절연성 물질로 이루어지는 충전재를 주성분으로 포함시키고, 상기 레올로지 개질제를 상기 카본산무수물중의 유리산과 상기 충전재 표면상의 극성기와의 상호작용을 저해하는 기능을 가지는 것으로 구성할 수 있다.
상기 레올로지 개질제에는 카본산무수물중의 유리산을 선택적으로 흡착하는 물질을 포함시키는 것이 바람직하다.
상기 레올로지 개질제를 루이스염기 화합물로 구성하는 것이 바람직하다.
또, 상기 레올로지 개질제를 3급 아민 화합물, 3급 포스핀 화합물, 4급 암모늄염, 4급 포스포늄염 및 질소원자를 고리안에 포함하는 복소환화합물(複素環化合物)중 적어도 하나로 구성하는 것이 바람직하다.
이들 구성에서는 밀봉재가 주성분으로 산무수물 경화형 에폭시 수지와 절연성 물질 등과의 열팽창율이 적은 것을 사용하므로, 밀봉층에 작용하는 열응력이 감소한다. 더구나, 레올로지 개질제로 산무수물중의 유리산과 충전재 표면상의 극성기와의 상호작용을 저해하는 기능을 가지는 것을 이용하기 때문에, 청구항 1에서 저점도와 저틱소트로피 지수를 실현하게 된다.
상기 수지 바인더중 카본산무수물에 적어도 환상 지방족 산무수물을 포함시키는 것이 바람직하다.
이 경우, 상기 환상 지방족 무수물에 적어도 트리알킬테트라하이드로프탈산무수물을 포함시킬 수 있다.
이들의 구성에 의해 흡수성이 낮은 환상 지방족산무수물의 특성을 이용하여 수지 바인더의 양호한 내습성을 확보할 수 있다. 또, 반도체 장치의 실장공정에서는 액상인 수지 바인더의 점도도 낮기 때문에, 밀봉재의 봉입을 단시간에 마치므로 반도체 장치의 비용을 감소할 수 있다.
상기 반도체 장치 범프 전극을 2단 돌기형상의 스퍼드 범프전극으로 구성하는 것이 바람직하다.
이 구성에 의해 반도체 장치의 범프 전극수를 고밀도로 설치하는 것이 가능해진다. 그리고, 반도체 장치를 기판에 탑재할 때, 고밀도로 설치한 범프 전극과 기판상의 단자 전극을 전기적으로 접속한 후 밀봉재를 양자간의 간격에 주입할 때, 낮은 점도와 낮은 틱소트로피 지수의 밀봉재를 사용하여 작은 간격에도 충분히 밀봉재를 골고루 미치게 하는 것이 가능해진다. 따라서, 고밀도 실장에 의해 형성되는 반도체 장치에서도 반도체 장치와 기판의 전기적 접속 및 기계적 접합의 신뢰성이 향상한다.
본 발명에 관한 반도체 장치의 실장방법은 단자전극을 가지는 기판상에 전극 패드를 가지는 반도체 장치를 탑재하도록 한 반도체 장치의 실장방법이고, 상기 반도체 장치의 전극 패드에 범프 전극을 형성하는 제1공정과, 상기 범프 전극의 선단부근에 도전성 접착제를 부착시키는 제2공정과, 상기 범프전극과 기판 단자전극의 위치를 맞춰 반도체 장치를 기판상에 설치하고, 상기 도전성 접착제를 통하여 반도체 장치의 범프 전극과 기판의 단자 전극을 전기적으로 접속하는 제 3공정과, 점도가 100Pa · s 이하이고 틱소트로피 지수가 1.1 이하인 조성물로 이루어진 밀봉재를 조정하는 제4공정과, 상기 밀봉재를 상기 반도체 장치와 기판의 간격에 충전하는 제5공정과, 상기 밀봉재를 경화시켜 상기 반도체 장치와 기판을 기계적으로 접합하는 제6공정을 구비하고 있다.
이 방법에 의해 낮은 점도(100Pa · s 이하)와 낮은 틱소트로피 지수(1.1이하)를 가지는 밀봉재를 사용하므로, 실장공정에서 밀봉재의 주입시, 간격에 빠르고 기포가 생기지 않게 작은 간격에도 충분히 침투하고, 또 주입온도를 낮게 하는 것도 가능해진다. 따라서, 실장된 반도체 장치 기판간의 밀착성 및 내열충격성을 시작으로 하는 전기적 접속 신뢰성이 향상하는 동시에 실장에 필요한 시간도 단축된다.
상기 제4공정에서는 상기 조성물로서 폴리에폭시드, 카본산무수물, 레올로지 개질제 및 잠재성 경화 촉매를 적어도 포함하는 수지 바인더와, 절연성 물질로 구성되는 충전재를 주성분으로 하는 조성물을 사용할 수 있고, 상기 레올로지 개질제에, 상기 카본산무수물중의 유리산과 상기 충전재 표면상 극성기와의 상호작용을 저해하는 기능을 갖게 하는 것이 바람직하다.
이 방법에 의해 제5공정에서 밀봉재의 점도와 틱소트로피 지수를 저하시킬 수 있다. 또, 밀봉재의 주성분에 산무수물 경화형 에폭시수지와 절연성 물질 등과의 열팽창율이 작은 것을 사용하고 있으므로, 실장후의 밀봉층에 작용하는 열응력이 감소한다.
상기 레올로지 개질제에 2액성 밀봉재의 경화촉매(curing accelerator)로 이용되는 것을 경화기능(curing function)을 발휘하지 않는 정도의 미량만 포함시킬 수 있다.
이 방법에 의해 제4공정후 제5공정을 행하기 전에 밀봉재의 경화를 개시시키지 않고, 제6공정에서 밀봉재를 경화시킬 때 레올로지 개질제가 밀봉 수지층을 구성하는 그물코 구조내에 짜넣어진다. 따라서, 레올로지 개질제를 첨가함에 따라 생길 우려가 있는 내열성이나 내습성 저하 등의 악영향을 방지할 수 있다.
상기 제4공정에서는 상기 수지 바인더중의 카본산무수물로서 적어도 환상지방족 산무수물을 포함시키는 것이 바람직하다.
그 경우, 청구항 13에 기재되는 바와 같이 상기 환상지방족 산무수물로서 적어도 트리알킬테트라하이드로프탈산무수물을 포함시킬 수 있다.
이들 방법에 의해 환상지방족 산무수물이 점도가 낮고 흡수율이 낮기 때문에 제6공정에서 밀봉재의 봉입시간이 단축되고, 내습성이 높아진다.
상기 제1공정에서는 상기 반도체 장치의 범프 전극으로서 2단 돌기모양의 스터드 범프 전극을 형성하는 것이 바람직하다.
이 방법에 의해 반도체 장치의 범프 전극수를 고밀도로 설치하는 것이 가능해지고, 제 5 공정에서 고밀도로 설치된 범프 전극과 기판상의 단자 전극 사이에 점도가 낮고 저틱소트로피 지수의 밀봉재가 기포 생성없이 작은 간격에도 충분히 골고루 미친다. 따라서, 고밀도로 실장된 반도체 장치와 기판과의 전기적 접속 및 기계적 접합의 신뢰성이 향상한다.
상기 제5공정에서는 밀봉재를 실온조건하에서 흘려 집어넣는 것이 바람직하다.
이 방법에 의해 열응력의 감소에 의해 내열충격성이 향상하는 등, 전기적 접속 신뢰성이 매우 높은 반도체 장치의 실장체를 얻을 수 있다.
상기 제5공정에서는 밀봉재를 감압 조건하에서 흘려 집어넣는 것이 바람직하다.
이 방법에 의해 생산성이 향상하는 동시에 전기적 접속 신뢰성이 매우 높은 반도체 장치의 실장체를 얻을 수 있다.
상기 제4공정에서는 우선 카본산무수물과 충전재의 일부를 혼합하고, 이 혼합물을 에이징한 후, 폴리에폭시드 및 충전재의 나머지를 더할 수 있다.
이 방법에 의해 산무수물중의 유리산과 충전재 표면상의 극성기와의 상호작용이 완화되기 때문에, 밀봉재의 저점도 특성과 저틱소트로피 특싱이 실현된다.
상기 레올로지 개질제에 카본산무수물중의 유리산을 선택적으로 흡착하는 물질을 포함시킬 수 있다.
이 방법에 의해 레올로지 개질제에 의해 산무수물중의 유리산이 선택적으로 흡착되면 유리산과 충전재 표면상의 극성기와의 상호작용이 저해되므로, 밀봉재의 저점도 특성과 저틱소트로피 특성이 실현된다.
상기 레올로지 개질제를 루이스염기 화합물로 하는 것이 바람직하다.
또, 상기 레올로지 개질제를 3급 아민화합물, 3급 포스핀화합물, 4급 암모늄염, 4급 포스포늄염 및 질소원자를 환내에 포함하는 복소환화합물중 적어도 하나로 할 수 있다.
이들 방법에 의해 레올로지 개질제에 의해 유리산과 충전재 표면상 극성기의 상호작용이 저해되기 때문에, 밀봉재의 저점도 특성과 저틱소트로피 특성이 실현된다.
본 발명에 관한 제1반도체 장치 실장용 밀봉재는 반도체 장치와 기판의 간격을 메꾸어 양자를 접속하기 위한 밀봉재로, 폴리에폭시드, 카본산무수물, 레올로지 개질제 및 잠재성 경화촉매를 적어도 포함하는 중량비 80~25%의 수지 바인더와, 절연성 물질로 이루어지는 중량비 20~75%의 충전재를 구비하고 있다. 그리고, 상기 레올로지 개질제는 상기 카본산무수물중의 유리산과 상기 충전재 표면상 극성기의 상호작용을 저해하는 기능을 가지는 것이다.
이 구성에 의해, 밀봉재가 저점도(100Pa · s 이하)에서 낮은 틱소트로피 지수(1.1 이하)를 가지므로, 실장공정에서 밀봉재 주입시에 기포를 생성하지 않고 작은 간격에도 빠르게 충분히 침투하고, 주입온도를 낮게 하는 것도 가능해진다. 더구나, 잠재성 경화촉매에 의해 밀봉재의 보존 상태에서 안정성과 실용적인 경화 촉진기능이 확보된다. 따라서, 실장체에서 반도체 장치-기판간의 밀착성 및 내열충격성을 위시한 전기적 접속신뢰성이 향상하는 동시에, 생산성도 향상한다.
상기 레올로지 개질제에 카본산무수물중의 유리산을 선택적으로 흡착하는 물질을 포함시키는 것이 바람직하다.
또, 상기 레올로지 개질제를 루이스염기화합물로 구성하는 것이 바람직하다.
상기 레올로지 개질제를 3급 아민 화합물, 3급 포스핀화합물, 4급 암모늄염, 4급 포스포늄염 및 질소원자를 고리안에 포함하는 복소환화합물중 적어도 하나로 할 수 있다.
이들 구성에 의해 밀봉재로서 주성분에 산무수물 경화형 에폭시수지와 절연성물질 등과의 열팽창율이 작은 것을 사용하기 때문에, 형성되는 실장체중의 밀봉층에 작용하는 열응력이 감소한다. 더구나, 레올로지 개질제로서 산무수물중의 유리산과 충전재의 표면상 극성기와의 상호작용을 저해하는 기능을 가지는 것을 이용하기 때문에, 저점도와 저틱소트로피 지수가 실현된다.
상기 수지 바인더중의 카본산무수물에 적어도 환상 지방족 산무수물을 포함시킬 수 있다.
그 경우, 상기 환상 지방족 산무수물에 적어도 트리알킬테트라하이드로프탈산무수물을 포함시킬 수 있다.
이들의 구성에 의해 흡수성이 낮은 환상 지방족 산무수물의 특성을 이용하여 수지 바인더의 양호한 내습성을 확보할 수 있다. 또, 반도체 장치의 실장공정에서는 액상인 수지 바인더의 점도도 낮기 때문에, 밀봉재의 봉입을 단시간에 끝내서 실장 비용을 감소할 수 있다.
상기 수지 바인더 및 상기 충전재를 일액화해 두는 것이 바람직하다.
이 구성에 의해 충전재를 균일하게 분산시켜 두는 것이 쉬워지고, LSI의 제조에 적합한 밀봉재가 된다.
상기 수지 바인더를 상기 카본산무수물과 상기 폴리에폭시드와의 당량비가 0.8~1.1이고, 상기 경화촉매의 수지 바인더 전체에 대한 중량비가 0.3~3%이고, 상기 레올로지 개질제의 수지 바인더 전체에 대한 중량비가0.02~0.3%인 조성을 갖도록 구성하는 것이 바람직하다.
본 발명에 관한 제2반도체 장치의 실장용 밀봉재는 반도체 장치와 기판과의 간격을 메꾸어 양자를 접속하기 위한 밀봉재로서, 폴리에폭시드, 카본산무수물, 레올로지 개질제 및 잠재성 경화촉매를 적어도 포함하는 중량비 80~25%의 수지 바인더와, 절연성 물질로 이루어지는 중량비 20~75%의 충전재를 구비하고 있다. 그리고, 우선 카본산무수물과 충전재의 일부를 혼합하고, 이 혼합물을 에이징한 후, 폴리에폭시드 및 충전제의 나머지 부분을 더함으로써 조정된 것이다.
이 구성에 의해, 카본산무수물중의 유리산과 충전재 표면 극성기와의 상호작용이 억제되므로, 밀봉재의 틱소트로피 지수가 저하한다.
[실시예]
이하, 본 발명의 실시예에 대해 도면을 참조하면서 설명한다.
제1도는 실시예에 관한 반도체 장치의 실장체를 나타내는 단면도이고, 제2도는 그 접속부 부근을 확대하여 자세히 나타내는 부분 단면도로써, 이 반도체 장치의 실장체는 상술한 플립칩 실장방식에 의해 형성되는 것이다. 제1도 및 제2도에서, 부호 1은 LSI칩 등의 반도체 디바이스를 나타내고, 부호 2는 반도체 디바이스(1)의 일부에 설치된 전극 패드를 나타낸다. 부호 3은 금으로 이루어지는 범프 전극을 나타내고, 부호 4는 특수 에폭시 수지와 은팔라듐(AgPd) 합금 등의 도전분을 주성분으로 하는 조성물(도전성 접착제)로 구성되는 도전성 접착층을 나타낸다. 부호 6은 반도체 디바이스(1)를 탑재하기 위한 세라믹 기판 등의 기판을 나타내고, 부호 5는 기판(6)상의 단자 전극을 나타낸다. 부호 7은 산무수물 경화형 에폭시수지를 주성분으로 하는 밀봉재로 구성되는 밀봉층을 나타낸다. 이 밀봉재(7)는 경화전의 유동상태에서 틱소트로피 지수가 1.1 이하이고 점도가 100Pa·s인 것을 이용하고, 반도체 디바이스(1)-기판(6) 간에 이 밀봉재를 모세관현상을 이용하여 주입한 후, 경화시킨 것이다. 단, 틱소트로피 지수란 슬라이딩 속도를 ε,점도를 η로 했을 때, △η/△ε로 표시하는 지표이고, 여기서는 슬라이딩 속도가 2( 1/ sec) ~ 20( 1/ sec)일 때의 값을 나타낸다.
또, 제3도는 소위 스터드 범프 전극을 이용한 플립칩 실장방식에 의해 형성되는 반도체 장치의 실장체를 나타내는 단면도이다. 제3도에 나타내는 반도체 장치의 실장체는 기본적으로는 상기 제1도에 나타내는 반도체 장치의 실장체와 거의 같지만, 제3도에 나타내는 반도체 장치의 실장체에서는 제1도에 나타내는 범프 전극(3) 대신에 2단 돌기형상의 스터드 범프 전극(14)을 이용하는 점만이 다르다. 이처럼, 스터드범프 전극(14)에 의한 플립칩 실장체를 채용함으로써, 뒤에 자세히 서술하는 바와 같이, 더 많은 다수의 전극 패드를 높은 밀도로 설치한 반도체 디바이스에도 대응할 수 있는 이점이 있다.
다음에, 제3도에 나타내는 스터드 범프 전극(14)을 이용한 플립칩 실장공정에 대해, 제4도(a)~(e) 및 제5도를 참조하면서 설명한다. 제4a도~e도는 플립칩 실장공정에서 반도체 장치의 실장체 변화를 나타내는 단면도이고, 제5도는 플립칩 실장공정의 흐름을 나타내는 흐름도이다. 이하, 제5도에 나타내는 각 스텝에 따라 실장공정을 설명한다.
우선, 스텝STI에서 Au와이어를 이용하여 반도체 디바이스1(LSI칩)의 각 전극패드(2)에 스터드 범프 전극(14)을 형성하고, 스텝ST2에서 각 스터드 범프 전극(14)에서 평탄면을 밀어누르는 레벨링공정을 행하여 각 스터드 범프 전극(14)의 선단면위치를 가지런히 한다.
다음에, 스텝ST3에서 제4도(a)~(c)에 나타내는 바와 같이 이 반도체 디바이스(1)를 스터드 범프 전극(14)측을 하방으로 향한 상태에서 도전성 접착제(4a)가 도포된 기판(20)의 상방에 위치시키고, 그 상태에서 하강시켜 스터드 범프 전극(14)을 도전성 접착제(4a)중에 침지한 후, 반도체 디바이스를 상방으로 끌어올려 각 스터드 범프 전극(14)에 도전성 접착제(4a)를 일괄하여 전사한다.
다음에, 스텝ST4, ST5에서 제4도(d)에 나타내는 바와 같이 다수의 단자 전극(5)이 설치된 세라믹 기판(6)위에 반도체 디바이스(1)를 탑재한다. 이 때, 반도체 디바이스(1)의 각 스터드 범프 전극(14)과 기판(6)상의 각 단자전극(5)을 각각 위치맞춤시키고, 가열에 의해 도전성 접착제를 경화시키고, 도전성 접착층(4)을 형성한다. 이로써, 반도체 디바이스(1)의 스터드 범프 전극(14)과 기판(6)의 단자 전극(5)을 전기적으로 접속한다.
다음에, 스텝ST6에서 접속상태의 검사를 행하고, 전기적인 접속상태가 불량이면(NG일 때), 스텝ST7에서 칩(반도체 디바이스)의 교환을 행한 후 스텝ST4에 되돌아가는 한편, 전기적인 접속상태가 양호하면(OK일 때), 스텝ST8로 진행한다.
다음에 스텝ST8에서 저점도(100Pa·s 이하)이고 낮은 틱소트로피 지수(1.1이하)를 가지는 조성물로 되는 밀봉재를 실온하에서 반도체 디바이스(1)와 기판(6)의 간격에 주입하여 접속부의 수지밀봉을 행한 후, 스텝ST9에서 가열하여 밀봉재중 수지 바인더를 경화시킨다. 이 때, 제4e도에 나타내는 바와 같이 밀봉층(7)이 형성되고, 이 밀봉층(7)에 의해 반도체 디바이스(1)와 기판(6)을 기계적으로 접합한다.
그 후, 스텝ST10에서 최종 검사를 행하고 플립칩 실장공정을 종료한다.
상기 플립칩 실장공정에서 사용되는 밀봉재는 점도가 낮고 저틱소트로피 지수이기 때문에, 실온정도의 저온에서도 밀봉재의 주입이 빠르게 행해지는 동시에 작은 간격에도 밀봉재가 충분히 골고루 미친다. 따라서, 밀봉을 위해 필요한 시간이 단축되는 동시에, 도전성 접착제(4)를 통하여 접속되어 있는 접합부의 접속 신뢰성을 유지할 수 있다. 게다가, 밀봉재는 유동성을 개질한 산무수물 경화형 에폭시 수지와 휴즈드실리카 등의 충전재를 주성분으로 하는 조성물이기 때문에, 경화후의 열팽창율도 낮은 특성을 갖는다. 이처럼, 밀봉층(7)의 열팽창율이 낮기 때문에, 반도체 디바이스(1)를 구성하는 실치콘 기판과, 기판(6)을 구성하는 예를 들어 알루미나 기판의 열팽창율에서 발생하는 열응력을 억제할 수 있다. 또, 이와 같은 에폭시계 수지로 구성되는 밀봉재는 내열성이 높고 접착강도가 높기 때문에, 고온고습환경하에서도 안정한 접속신뢰성을 달성할 수 있다.
또, 도전성 접착제(4)는 높은 가요성을 갖고 있기 때문에 열응력을 완화시킬 수 있고, 접속 안정성이 향상한다.
이상과 같이 상술한 플립칩 실장공정에 의하면, 반도체 디바이스(1)와 기판(6)을 매우 신뢰성이 높고 안정되게 접속할 수 있게 된다.
또, 실시예에서는 범프 전극(3)을 금으로 하였지만, 그 재질은 금으로 한정되는 것이 아니라, 예를 들어 동(銅) 등의 다른 금속으로 형성해도 좋다. 또, 범프 전극의 형상은 특히 상술한 바와 같은 스터드 범프 전극에 한정되는 것이 아니라, 일반적으로 플립칩 실장에 이용되는 것이면 적용할 수 있다. 단, 제3도 및 제4a도~e도에 나타내는 바와 같은 스터드 범프 전극을 사용함으로써, 도전성 접착층(4)이 횡방향으로 퍼지는 것을 억제할 수 있기 때문에, 실장밀도의 대폭적인 향상을 도모할 수 있다.
또, 도전성 접착제(4)의 재질은 에폭시계에 한정되지 않고, 가요성을 갖고 있으면 재질은 문제되지 않는다. 예를 들어 SBR, NBR, IR, BR, CR 등의 고무계, 아크릴계, 폴리에스테르계, 폴리아미드계, 폴리에테르계, 폴리우레탄계, 폴리이미드계, 실리콘계 등을 이용할 수 있다. 도전성 접착제에 포함되는 도전분의 재질로는 일반적으로 이용되는 것이면 무엇이라도 좋고, 예를 들어 은, 금, 팔라듐 등의 귀금속분, 니켈, 동 등의 비금속분, 납땜, 은팔라듐 등의 합금분, 은도금동분 등과 같은 복합분, 게다가 카본과 같은 도전성을 가지는 비금속분 등을 사용할 수 있다. 이들의 도전분은 단독이거나 2종 이상의 혼합으로도 사용할 수 있다. 또 이들 도전분의 입자지름이나 형상은 특별히 한정되는 것은 아니다.
한편, 밀봉재는 주로 수지 바인더와 충전재로 구성되지만, 수지 바인더로는 폴리에폭시드와 산무수물과 레올로지 개질제를 필수성분으로 하고 있다. 여기서 사용되는 수지 바인더중 폴리에폭시드는 특히 성분으로서 한정은 없고, 보통 에폭시 화합물, 에폭시 수지라 호칭되어 있는 것이 이용된다. 예를 들어 제6도에 나타내는 일반적인 구조식으로 나타내는 비스페놀형 에폭시 수지나, 노볼락형 에폭시수지, 글루시딜에테르형 에폭시수지, 글루시딜에스테르형 에폭시수지, 글리시딜아민형 에폭시 수지, 지환형(脂環型) 에폭시수지, 비페닐형 에폭시수지, 나프탈렌형 에폭시수지, 스틸렌옥시드, 알칼글리시딜에테르, 알킬글리시딜에스테르 등을 들 수 있다. 이들은 단독이나 2종 이상의 혼합물로도 사용가능하다.
또, 여기서 이용되는 산무수물로는 보통 에폭시 화합물, 에폭시 수지의 경화제로 이용되는 것을 사용할 수 있다. 가장 바람직한 예로는 제7도에 나타나는 일반 구조식으로 나타나는 구조를 가지는 트리알킬테트라하이드로프탈산무수물이 있다. 또 다른 바람직한 예로서 메틸테트라하이드로프탈산무수물이나, 메틸헥사하이드로프탈산무수물, 메틸하이믹산무수물 등의 환상 지방족계이고 25℃에서 액체인 것을 들 수 있지만 이들에 한정되지 않는다. 이들은 단독이나 2종 이상의 혼합물로도 사용가능하다. 특히, 상기한 것을 수지 바인더의 주성분으로 이용함으로써, 매우 점도가 낮고 고내열성, 고내습성, 고밀착성의 밀봉재를 얻을 수 있다.
밀봉재의 수지 바인더로는 상기 필수성분 이외, 내열성 향상, 내습성 향상, 밀착강도향상, 열팽창율 조정, 레올로지 조정, 반응성 조정 등을 목적으로 하여 제3바인더 성분이 필요에 따라 첨가되어도 된다.
밀봉재중의 충전재로는 평균입자지름이 1~50㎛의 분말체이면 상관없지만 바람직한 예로는 실리카, 알루미나 등의 산화화합물이나 질소알루니늄 등의 질화화합물, 탄화규소 등의 탄화화합물, 규화화합물 등, 열적으로 안정하고 저열팽창율인 것이 바람직하다. 이들의 충전재 성분은 2종 이상의 임의의 조합도 사용가능하다. 충전재의 양으로는 특별히 제한은 없지만, 밀봉재 전체량에 대한 중량비로 20~80%가 바람직하다. 이들의 충전재 성분을 사용하여 절연성이 뛰어나고 열응력의 발생도 작은 밀봉재를 실현할 수 있다.
또, 밀봉재의 유동성을 개질하는 레올로지 개질제로서는 산무수물 중의 유리산과 충전재 표면상 극성기의 상호작용을 끊어 밀봉재의 틱소트로피 지수를 내리는 작용을 가지는 것이면, 특별히 방법에 한정은 없다.
바람직한 예로는,
(1) 산무수물의 일부와 충전재와를 미리 혼합하여 에이징(100℃이하에서 가열한 에이징이어도 좋다)한 후, 폴리에폭시 화합물과 남은 충전재 및 그 외 첨가제를 더하여 밀봉재를 얻는 방법.
(2) 산무수물중의 유리산을 선택적으로 흡착하는 물질을 밀봉재중에 첨가하는 방법.
(3) 충전재 표면상의 극성기보다 강하고 유리산과 상호작용을 생기게 하는 물질(N-H기, O-H기 등을 포함하지 않는 루이스염기화합물 등)을 밀봉재중에 첨가하는 방법 등을 들 수 있다.
단, 여기서 말하는 루이스염기화합물에는 3급 아민화합물, 3급 포스핀화합물, 테트라부틸암모늄브로마이드 등의 4급 암모늄염, 테트라브틸포스늄벤조트리아졸라이트 등의 4급 포스포늄염, 1-시아노에틸-2-에틸-4메틸이미다졸 등의 질소원자를 고리안에 함유하는 복소환화합물 등이 있다. 단, 이들은 예시이고, 루이스염기 화합물에는 매우 다수의 물질이 있고, 이와 같은 루이스염기 화합물을 단독 또는 여러 종류 혼합하여 사용할 수 있다.
밀봉재의 구성성분으로는 이 이외 필요에 따라 용제, 분산제, 레벨링제 등의 레올로지 조정제나 결합제 등의 밀착성 개량제, 경화촉매 등의 반응조정제를 사용할 수 있다.
본 발명에 사용하는 아민 화합물 등의 루이스염기 화합물로 구성되는 레올로지 개질제는 보통 폴레에폭시드를 카본산무수물과 경화시킬 때의 경화촉매로도 사용되고 있다.
단, 이 레올로지 개질제를 밀봉재의 경화촉매로 이용한 경우, 저온보관중에도 반응이 진행하여 겔화하기 때문에, 밀봉재는 사용직전에 혼합하여 이용하는 2액성형으로 할 수 밖에 없다. 한편, LSI용 밀봉재는 충전재가 다량으로 균일하게 분산되어 있어야 하기 때문에 1액성형으로 하는 것이 불가피하다. 결국, 본 발명에서 말하는 레올로지 개질제는 2액성 밀봉재의 경화촉매에는 이용할 수 있지만, 1액성 밀봉재에는 이용할 수 없다.
한편, 보관중에 겔화하지 않는 정도로 첨가량을 감소시켜 이용하면, 1액성 밀봉재의 경화촉매로 적용할 수 없는 것은 아니지만, 그 경우에는 경화촉진기능(curing accelerant function)이 너무 낮아지기 때문에, 실용적인 경화조건으로는 고도의 밀봉재 경화특성을 얻을 수 없다.
본 발명의 특성은, 1액성인 보존안정성과 실용적인 경화촉진기능을 겸비하기 위한 경화촉매로서 잠재성 경화촉매를 이용하고, 아민 등의 보통 2액성 밀봉재의 경화촉매로 이용되고 있는 물질을 레올로지 개질제로 이용하는 점에 있다. 이와 같은 레올로지 개질제는 경화기능을 발휘하지 않는 정도의 미량이지만, 계면특성을 개선하는 기능을 가지는 정도의 양만큼 첨가되어 있는 것이다.
단, 잠재성 경화촉매란 열 등의 에너지를 부여하여 급격하게 촉매활성이 높아지는 촉매를 말하고, 보통 에너지를 가하면 용융(액화)하거나, 반응 해리하여 활성이 높아지는 것이다.
이상의 관점에서 밀봉재의 조성 및 밀봉재중의 수지 바인더는 하기의 조성비를 가지는 것이 바람직하다.
수지 바인더 80 ~ 25 중량 %
충전재 성분 20 ~ 75 중량 %
단, 수지 바인더중의 성분인 폴리에폭시드, 카본산무수물, 경화촉매 및 레올로지 개질제는 하기 성분비를 가지는 것이 바람직하다.
카본산무수물 / 폴리에폭시드 0.8 ~ 1.1 당량비
경화촉매 / 수지바인더 0.3 ~ 3 중량 %
레올로지 개질제 / 수지 바인더 0.02 ~ 0.3 중량 %
한편, 기판(6)에 대해서는 알루니마 등의 세라믹 기판 외에, 메탈글레이즈기판, 유리기판, 유리에폭시 등의 수지기판, 폴리머필름기판 등과 같은 재질의 기판이어도 적용가능하다.
또, 단자 전극(5)의 재질에 대해서는 다른 제한은 없다.
다음에, 상술한 플립칩 실장공정으로 얻을 수 있는 반도체 장치의 특성을 조사하기 위해 행한 구체적인 실시예에 대해 설명한다.
[실시예 1]
상기 제1도에 나타내는 구조를 가지는 반도체 장치를 상기 제4도(a)~(e)에 나타내는 공정으로 형성한다. 그 때, 범프 전극(3)은 금도금으로 형성한다. 도전성 접착제(4a)는 은팔라듐분과 가요성 에폭시 수지를 주성분으로 하는 조성물로 구성하고, 120℃로 가열하여 경화시킨다. 게다가, 하기 표1에 나타나는 배합a의 밀봉재를 이용하여 150℃에서 밀봉재를 경화시킨다.
[실시예 2]
제3도에 나타나는 스터드 범프 전극(14)을 반도체 디바이스(1)의 전극 패드(2)상에 금을 이용한 와이어본더로 형성한다. 그 후의 공정은 상기 실시예 1과 같은 공정 및 조건에서 행한다.
[실시예 3]
밀봉재의 주입을 감압하에서 행하는 것 이외는 상기 실시예 1과 같은 조건으로 반도체 디바이스(1)를 기판(6)에 실장한다.
[실시예 4]
밀봉재의 조성을 표 1에 나타나는 배합b로 하는 것 이외는 상기 실시예 2와 같은 조건에서 반도체 디바이스(1)를 기판(6)에 실장한다.
[실시예 5]
기판(6)을 유리에폭시 기판에 밀봉재의 조성을 표 1의 배합c로 하는 것 이외는 상기 실시예 2와 같은 조건에서 반도체 디바이스(1)를 기판(6)에 실장한다.
[실시예 6]
기판(6)을 유리에폭시기판에 도전성 접착제(4)중의 도전분을 은분으로, 밀봉재의 조성을 표 1의 배합d로 하는 것 이외는 상기 실시예 2와 같은 조건에서 반도체 디바이스(1)를 기판(6)에 실장한다.
[실시예 7]
기판(6)을 유리기판에 도전성 접착제(4)를 은분과 우레탄 수지를 주성분으로 하는 것에, 밀봉재의 조성을 표 1의 배합e로 하고, 밀봉재의 주입을 감압하에 행하는 것 이외는 상기 실시예 2와 같은 조건으로 반도체 디바이스(1)를 기판(6)에 실장한다.
[실시예 8]
제1도에 나타내는 범프 전극(3)을 반도체 디바이스(1)의 전극패드(2)상에 금도금으로 형성한다. 그 후의 공정은 실시예 7과 같은 공정 및 조건에서 반도체 디바이스(1)를 기판(6)상에 실장한다.
[비교예 1]
밀봉재의 조성을 표 1의 배합f로 하는 것 외에는 실시예 2 와 같은 조건에서 반도체 디바이스(1)를 기판(6)에 실장한다.
[비교예 2]
밀봉재의 조성을 표 1의 배합g로 하는 것 외에는 실시예 2와 같은 조건에서 반도체 디바이스(1)를 기판(6)에 실장한다.
하기 표 1에 상기 배합 a~g의 내용을 나타낸다.
※ : UCC사제
※※ : 아지노모토사제
※※※ : 후지가세이사제
[비교예 3]
종래예의 제9도에 나타내는 방식으로 반도체 디바이스(1)를 기판(6)에 실장한다.
이 때, 기판(6)으로서 알루미나 기판을 이용하고, 범프 전극(3)은 금으로 형성하고, 단자전극(5)에는 인듐도금을 시행한다. 범프전극(3)과 단자전극(5)을 위치맞춤시킨 후, 지그로 반도체디바이스(1)를 가압하면서 170℃로 가열하여 범프 전극(3)과 단자전극(5)을 접속한다. 게다가, 반도체 디바이스(1)와 기판(6)의 간격에 실리콘 밀봉재(무응력 타입)를 주입하여 경화시키고, 밀봉층(10)을 형성한다.
[비교예 4]
종래예의 제10도에 나타내는 방식으로 반도체 디바이스(1)를 기판(6)에 실장한다. 그 때, 범프 전극(3)은 금으로 형성하고, 단자전극(5) 위에 금도금층(11)을 형성하고, 그 위에 아크릴계 밀봉재를 코팅한다. 범프 전극(3)과 단자 전극(5)을 위치맞춤시킨 후, 지그로 반도체 디바이스(1)를 가압하면서 밀봉재를 자외선 조사 또는 가열로 경화시켜, 밀봉층(12)을 형성한다.
[비교예 5]
종래예의 제11도에 나타내는 방식으로 반도체 디바이스(1)를 기판(6)에 실장한다. 그 때, 범프 전극(3)은 금으로 형성하고, 기판(6)을 알루미나로 구성한다. 기판(6)상에 에폭시계 바인더중에 금입자를 분산시킨 이방도전성 접착제를 코팅한다. 범프 전극(3)과 단자전극(5)을 위치맞춤시킨 후, 지그로 반도체 디바이스(1)를 가압하면서 이방도전성 접착제를 자외선 조사 또는 가열로 경화시키고, 이방도전성 접착층(13)을 형성하고, 범프전극(3)과 단자전극(5)을 전기적 및 기계적으로 접속한다.
실시예 1~8, 비교예 1~5에 나타난 반도체 디바이스에 사용한 밀봉재의 점도와 틱소트로피 지수 및 밀봉재 주입에 요하는 시간을 하기 표 2에 나타낸다.
점도 : E형 점도계로 측정 25℃ 10rpm
틱소트로피 지수 : E형 점도계로 측정 25℃ 1rpm / 10rpm
주입시간 : 25℃로 5mm 모서리 칩의 반도체를 밀봉하는데 필요한 시간
실시예 1~8에서는 주입시간이 수분 이내로 짧고, 실용화에 적합한 것을 알았다. 그에 대해 비교예 1, 2에서는 주입시간이 수십분 이상으로 길어지고, 실용화에는 접합하지 않다. 그리고, 이와 같은 주입시간과 점도 및 틱소트로피 지수와는 상관관계가 있음을 나타내고 있다. 즉, 실시예 1~8에서는 모두 점도가 낮고 (100Pa·s 이하), 낮은 틱소트로피 지수(1.1 이하)를 갖고 있으므로, 밀봉재의 봉입시간도 짧다. 한편, 비교예 2와 같이 점도가 100Pa·s를 넘든가 또는 비교예 1과 같이 틱소트로피 지수가 1.1을 넘으면, 주입시간이 매우 커진다. 따라서, 밀봉재의 점도가 100Pa·s 이하이고 틱소트로피 지수가 1.1 이하일 때 밀봉재의 유동성이 실용화에 견딜 정도까지 향상하는 것을 알 수 있다.
또, 실시예 1~8, 비교예 1~5에 나타난 반도체 디바이스의 접속안정성을 평가하기 위해, 내환경성 시험을 행한 결과 및 환경시험의 방법, 조건을 아래 기재한 표 3, 표 4에 각각 나타낸다.
이하, 상기 각 표에 나타나는 평가 결과에 대해 설명한다.
실시예 1~8에서는 모두 각 신뢰성 시험을 통해서도 접속 안정성에 문제가 발생하지 않는다. 또, 거기에 사용되어 있는 밀봉재는 모두 저점도(100Pa·s이하)이고, 낮은 틱소트로피 지수(1.1 이하)를 갖고, 밀봉재의 봉입시간도 짧다.
결국, 범프 전극의 구조나, 기판의 종류, 각종 첨가제, 도전성 접착제의 종류 등에 구애되지 않고, 저점도(100Pa·s이하)이고 낮은 틱소트로피 지수(1.1 이하)를 가지는 밀봉재를 사용하여 내열 충격성을 위시한 내환경성에 뛰어나고 생산성도 높은 반도체 장치의 실장체를 얻을 수 있는 것을 나타내고 있다.
또, 실시예 1~8에서는 레올로지 개질제로서 충전재 표면상의 극성기가 유리산과 상호작용을 행하는 기능보다 강하게 유리산과의 상호작용을 행하는 기능을 가지는 루이스염기 화합물을 사용하고 있지만, 이들은 레올로지를 개질할 뿐 아니라, 폴리에폭시드와 산무수물의 반응촉매로도 작용하기 때문에, 밀봉재의 내열성등 대환경성을 높이고 있다.
한편, 비교예 1과 같이 저점도의 밀봉재를 이용한 경우라도 틱소트로피 지수가 높은 경우에는 밀봉재 주입에 시간이 필요하고, 그 후 각 신뢰성 시험을 거치면, 납땜 내열시험이나 열충격시험에서 단선하는 접속부도 발생한다. 이것은 밀봉재 주입시에 밀봉재층에 기포가 들어가고, 시험시에 밀봉층에 부하되는 열응력이 불균질하게 되어 도전 접속부에 손상을 주기 때문이라고 생각할 수 있다.
또, 도전성 접착제에 높은 가요성을 가지는 것을 이용한 경우에도, 밀봉재에 페놀 경화형 에폭시 수지계 등의 고점도 수지를 이용한 비교예 2에서는 밀봉재를 가열하여 주입할 수 밖에 없고 주입시에 접속저항값이 높아지는 접속부가 나타난다. 게다가, 그 후 각 신뢰성 시험을 거치면, 열충격 시험에서 접속부가 불안정한 개소는 단선되어 버리는 곳도 발생한다. 이것은 밀봉재의 점도가 높고, 밀봉재 주입시의 응력에 의해 도전성 접착제의 접합부가 손상하기 때문이라고 생각할 수 있다.
비교예 3, 4에서는 열충격 시험에서 비교적 단시간에 접속이 단선한다.
또, 비교예 4에서는 고습도 시험에서도 납땜 내열성 시험에서도 접속저항값의 변화가 크다. 이들의 이유는 비교예 3에서는 접합부가 열응력을 완화할 수 없기 때문에 단선이 발생한다고 생각할 수 있다. 또, 비교예 4에서는 밀봉재에서 발생하는 열응력이 큰 것과 밀봉재의 흡수율이 높기 때문이라고 생각할 수 있다.
비교예 5에서는 고온방치시험, 고습도방치 시험 및 납땜 내열시험에서 접속 저항값의 상승이 뚜렷하다. 이것은 이방 도전성 접착제 바인더의 내습성이 낮은 것과 고온에서 밀착성이 낮기 때문이라 생각할 수 있다. 또, 내습성이 높은 바인더로 구성되어 있는 이방도전성 접착제를 이용한 경우에는 열충격 시험에서 접속부의 단선이 생긴다.
이들의 평가 결과로 알 수 있듯이, 본 발명에 의한 반도체 장치의 실장체는 어떠한 환경에서도 높은 신뢰성을 얻고 있다. 그러나, 종래는 수지 바인더로서 폴리에폭시드와 산무수물(경화제)을 포함하는 것은 종래 도전성 접착제에 의한 플립칩 실장공정의 밀봉재로 일반적으로 사용되지 않았다. 그 이유는 폴리에폭시드와 산무수물(경화제)로 이루어지는 수지 바인더를 반도체 장치의 실장에서 밀봉재로 이용하면, 밀봉재의 틱소트로피 지수가 높아지기 때문에 반도체 디바이스와 기판의 간격 일부밖에 주입할 수 없다는 문제가 생기기 때문이라 생각할 수 있다.
그래서, 본 발명에서는 틱소트로피 지수가 높다는 문제가 산무수물에 포함되는 유리산과 절연성 충전물(필러)표면상의 극성기간의 상호작용때문인 것을 알아내고, 이 문제를 상기 상호작용을 저해하는 수단을 강구하여 해소할 수 있는 것을 발견하였다.
또, 수지 바인더로 폴리에폭시드와 산무수물(경화제)을 포함하는 것이 종래 밀봉재로 사용되지 않았던 또 하나의 이유는 폴리에폭시드와 산무수물(경화제)로 이루어지는 수지 바인더는 고습도 분위기중에는 가수분해를 일으키는 것이 일반적으로 알려져 있기 때문에, 이들을 밀봉재로 이용하면, 도전성 접착제에 의한 접속의 내습성, 신뢰성에 문제가 생긴다고 생각했기 때문이라 생각된다.
그래서, 본 발명에서는 상기 각 실시예에 나타나는 바와 같이 산무수물(특히 트리알킬테트라에틸렌하이드로프탈산무수물을 주성분으로 하는 것)을 경화제로 이용한 수지 바인더를 반도체 장치의 플립칩 실장공정에서 밀봉재로 사용해도 형성되는 밀봉층은 충분히 실용적일 만큼 내습성을 가지는 것을 확인하였다. 또, 이러한 조성을 가지는 수지 바인더를 주성분으로 하는 밀봉재는 점도가 낮고, 틱소트로피 지수도 낮기 때문에, 실온정도의 저온 상태에서 주입해도 빠르고, 작은 간격에 침투할 수 있는 양호한 특성을 가지는 것을 발견하였다. 그리고, 이들의 특성에서 높은 내열 충격성 등이 뛰어난 각 특성을 발휘할 수 있다. 그에 대해, 표 1의 배합 f로 이루어지는 수지 바인더를 플립칩 실장공정에 사용한 종래 반도체 장치의 실장체에서는 밀봉재가 높은 틱소트로피 지수를 갖기 때문에, 밀봉층에 기포가 생기고 납땜 내열시험이나 열충격 시험시에 도전 접속부가 손상을 받는 것이라 생각된다.
또, 표 1의 배합 g로 이루어지는 수지 바인더를 플립칩 실정공정에 사용한 종래의 반도체 장치 실장체에서는 높은 점도를 갖기 때문에 70~80℃정도로 수지 바인더를 가열한 상태에서 주입할 필요가 있으므로, 도전 접속부에 손상을 주고 내충격 특성이 악화하는 것이라 생각된다.

Claims (29)

  1. 전극 패드를 가지는 반도체 장치와, 단자 전극을 가지는 기판과, 상기 반도체 장치의 전극 패드 상에 설치된 범프 전극과, 가요성을 가지는 도전성 접착제로 구성되고, 상기 범프 전극과 기판상의 단자 전극을 전기적으로 접속하는 도전성 접착층과, 점도가 100Pa·s 이하이고 틱소트로피 지수가 1.1 이하인 조성물을 경화하여 구성되고 상기 반도체 장치와 상기 기판의 간격을 메꾸어 양자를 기계적으로 접합하는 밀봉층을 구비한 것을 특징으로 하는 반도체 장치의 실장체.
  2. 제1항에 있어서, 상기 조성물은 폴리에폭시드, 카본산무수물, 레올로지 개질제 및 잠재성 경화촉매를 적어도 포함하는 수지 바인더와, 절연성 물질로 이루어지는 충전재를 주성분으로 포함하고, 상기 레올로지 개질제는 상기 카본산무수물 중의 유리산과 상기 충전재 표면상 극성기의 상호작용을 저해하는 기능을 가지는 것을 특징으로 하는 반도체 장치의 실장체.
  3. 제2항에 있어서, 상기 레올로지 개질제는 카본산무수물중의 유리산을 선택적으로 흡착하는 물질을 포함하는 것을 특징으로 하는 반도체 장치의 실장체.
  4. 제2항에 있어서, 상기 레올로지 개질제는 루이스염기화합물인 것을 특징으로 하는 반도체 장치의 실장체.
  5. 제2항에 있어서, 상기 레올로지 개질제는 3급 아민화합물, 3급 포스핀화합물, 4급 암모늄염, 4급 포스포늄염 및 질소원자를 고리안에 포함하는 복소환화합물중 적어도 하나인 것을 특징으로 하는 반도체 장치의 실장체.
  6. 제2항에 있어서, 상기 수지 바인더중의 카본산무수물은 적어도 환상 지방족 산무수물을 포함하는 것을 특징으로 하는 반도체 장치의 실장체.
  7. 제6항에 있어서, 상기 환상 지방족 산무수물은 적어도 트리알킬테트라하이드로프탈산무수물을 포함하는 것을 특징으로 하는 반도체 장치의 실장체.
  8. 제1항에 있어서, 상기 반도체 장치의 범프 전극은 2단 돌기 형상의 스터드 범프 전극인 것을 특징으로 하는 반도체 장치의 실장체.
  9. 단자 전극을 가지는 기판상에 전극 패드를 가지는 반도체 장치를 탑재하도록 한 반도체 장치의 실장방법에 있어서, 상기 반도체 장치의 전극 패드에 범프 전극을 형성하는 제1공정과, 상기 범프 전극의 선단 부근에 도전성 접착제를 부착시키는 제2공정과, 상기 범프 전극과 기판의 단자전극의 위치맞춤하여 반도체 장치를 기판상에 설치하고, 사기 도전성 접착제를 통하여 반도체 장치의 범프 전극과 기판의 단자 전극을 전 기적으로 접속하는 제3공정과, 점도가 100Pa·s 이하이고 틱소트로피 지수가 1.1 이하인 조성물로 이루어지는 밀봉재를 조성하는 제4공정과, 상기 밀봉재를 상기 반도체 장치와 기판의 간격에 충전하는 제5공정과, 상기 밀봉재를 경화시켜 상기 반도체 장치와 기판을 기계적으로 접합하는 제6공정을 구비한 것을 특징으로 하는 반도체 장치의 실장방법.
  10. 제9항에 있어서, 상기 제4공정에서는 상기 조성물로서 폴리에폭시드, 카본산무수물, 레올로지 개질제 및 잠재성 경화촉매를 적어도 포함하는 수지 바인더와, 절연성 물질로 이루어지는 충전재를 주성분으로 하는 조성물을 사용하고, 상기 레올로지 개질제는 상기 카본산무수물중의 유리산과 상기 충전재 표면상 극성기와의 상호작용을 저해하는 기능을 가지는 것을 특징으로 하는 반도체 장치의 실장방법.
  11. 제9항에 있어서, 상기 레올로지 개질제는 2액성 밀봉재의 경화촉매로서 이용되는 것을 경화기능을 발휘하지 않을 정도의 미량만 포함하는 것을 특징으로 하는 반도체 장치의 실장방법.
  12. 제10항에 있어서, 상기 제4공정에서는 상기 수지 바인더중의 카본산무수물로서 적어도 환상 지방족 산무수물을 포함시키는 것을 특징으로 하는 반도체 장치의 실장방법.
  13. 제12항에 있어서, 상기 제4공정에서는 상기 환상 지방족 산무수물로서 적어도 트리알킬테트라하이드로탈산무수물을 포함시키는 것을 특징으로 하는 반도체 장치의 실장방법.
  14. 제9항에 있어서, 상기 제1공정에서는 상기 반도체 장치의 범프 전극으로서 2단돌기모양의 스터드 범프 전극을 형성하는 것을 특징으로 하는 반도체 장치의 실장방법.
  15. 제9항에 있어서, 상기 제5공정에서는 밀봉재를 조건하에서 흘려 넣는 것을 특징으로 하는 반도체 실장방법.
  16. 제9항에 있어서, 상기 제5공정에서는 밀봉재를 감압조건하에서 흘려 넣는 것을 특징으로 하는 반도체 장치의 실장방법.
  17. 제9항에 있어서, 상기 제4공정에서는 우선 카본산무수물과 충전재의 일부를 혼합하고, 이 혼합물을 에이징한 후, 폴리에폭시드 및 충전재의 나머지를 더하는 것을 특징으로 하는 반도체 장치의 실장방법.
  18. 제10항에 있어서, 상기 레올로지 개질제는 카본산무수물중의 유리산을 선택적으로 흡착하는 물질을 포함하는 것을 특징으로 하는 반도체 장치의 실장방법.
  19. 제10항에 있어서, 상기 레올로지 개질제는 루이스염기화합물인 것을 특징으로 하는 반도체 장치의 실장방법.
  20. 제10항에 있어서, 상기 레올로지 개질제는 3급 아민화합물, 3급 포스핀화합물, 4급 암모늄염, 4급 포스포늄염 및 질소원자를 고리안에 포함하는 복소환화합물중 적어도 하나인 것을 특징으로 하는 반도체 장치의 실장방법.
  21. 반도체 장치와 기판의 간격을 메꾸어 양자를 접속하기 위한 밀봉재로서, 폴리에폭시드, 카본산무수물, 레올로지 개질제 및 잠재성 경화촉매를 적어도 포함하는 중량비 80~25%의 수지 바인더와, 절연성 물질로 이루어지는 중량비 20~75%의 충전재를 구비하고, 상기 레올로지 개질제는 상기 카본산무수물중의 유리산과 상기 충전재 표면상 극성기와의 상호작용을 저해하는 기능을 가지는 것을 특징으로 하는 반도체 장치의 실장용 밀봉재.
  22. 제21항에 있어서, 상기 레올로지 개질제는 카본산무수물중의 유리산을 선택적으로 흡착하는 물질을 포함하는 것을 특징으로 하는 반도체 장치의 실장용 밀봉재.
  23. 제21항에 있어서, 상기 레올로지 개질제는 루이스염기화합물인 것을 특징으로 하는 반도체 장치의 실장용 밀봉재.
  24. 제21항에 있어서, 상기 레올로지 개질제는 3급 아민화합물, 3급 포스핀화합물, 4급 암모늄염, 4급 포스포늄염 및 질소원자를 고리안에 포함하는 복소환화합물중 적어도 하나인 것을 특징으로 하는 반도체 장치의 실장용 밀봉재.
  25. 제21항에 있어서, 상기 수지 바인더중의 카본산무수물은 적어도 환상 지방족 산무수물을 포함하는 것을 특징으로 하는 반도체 장치의 실장용 밀봉재.
  26. 제25항에 있어서, 상기 환상 지방족 산무수물은 적어도 트리알킬테트라하이드로프탈산무수물을 포함하는 것을 특징으로 하는 반도체 장치의 실장용 밀봉재.
  27. 제21항에 있어서, 상기 수지 바인더 및 상기 충전재가 일액화(一液化)되어 있는 것을 특징으로 하는 반도체 장치의 실장용 밀봉재.
  28. 제21항에 있어서, 상기 수지 바인더는, 상기 카본산무수물과 상기 폴리에폭시드의 당량비가 0.8~1.1이고, 상기 경화촉매의 수지 바인더 전체에 대한 중량비가 0.3~3%이고, 상기 레올로지 개질제의 수지 바인더 전체에 대한 중량비가 0.02~0.3%인 조성을 가지는 것을 특징으로 하는 반도체 장치의 실장용 밀봉재.
  29. 반도체 장치와 기판의 간격을 메꾸어 양자를 접속하기 위한 밀봉재로서, 폴리에폭시드, 카본산무수물, 레올로지 개질제 및 잠재성 경화촉매를 적어도 포함하는 중량비 80~25%의 수지 바인더와, 절연성 물질로 이루어지는 중량비 20~75%의 충전재를 구비하고, 우선 카본산무수물과 충전제의 일부를 혼합하며, 이 혼합물을 에이징한 후, 폴리에폭시드 및 충전재의 나머지를 더함으로써 조정된 것을 특징으로 하는 반도체 장치의 실장용 밀봉재.
KR1019960001634A 1995-01-30 1996-01-25 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재 KR0181615B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1277995 1995-01-30
JP95-012779 1995-01-30
JP14437395 1995-06-12
JP95-144373 1995-06-12

Publications (2)

Publication Number Publication Date
KR960030354A KR960030354A (ko) 1996-08-17
KR0181615B1 true KR0181615B1 (ko) 1999-04-15

Family

ID=26348441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001634A KR0181615B1 (ko) 1995-01-30 1996-01-25 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재

Country Status (4)

Country Link
US (1) US5641996A (ko)
EP (3) EP1154470A3 (ko)
KR (1) KR0181615B1 (ko)
DE (1) DE69628767T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808613B1 (ko) * 2006-02-06 2008-02-28 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR20110132428A (ko) * 2009-03-06 2011-12-07 다나카 기킨조쿠 고교 가부시키가이샤 범프, 그 범프의 형성방법 및 그 범프가 형성된 기판의 실장방법

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US7041771B1 (en) * 1995-08-11 2006-05-09 Kac Holdings, Inc. Encapsulant with fluxing properties and method of use in flip-chip surface mount reflow soldering
US5783867A (en) * 1995-11-06 1998-07-21 Ford Motor Company Repairable flip-chip undercoating assembly and method and material for same
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US5804881A (en) * 1995-11-27 1998-09-08 Motorola, Inc. Method and assembly for providing improved underchip encapsulation
JP3127812B2 (ja) * 1995-12-27 2001-01-29 株式会社デンソー 電気回路装置の封止構造
US5861661A (en) * 1995-12-27 1999-01-19 Industrial Technology Research Institute Composite bump tape automated bonded structure
JP2806348B2 (ja) * 1996-03-08 1998-09-30 日本電気株式会社 半導体素子の実装構造及びその製造方法
US5761048A (en) * 1996-04-16 1998-06-02 Lsi Logic Corp. Conductive polymer ball attachment for grid array semiconductor packages
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
JP3201957B2 (ja) * 1996-06-27 2001-08-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属バンプ、金属バンプの製造方法、接続構造体
US6034331A (en) 1996-07-23 2000-03-07 Hitachi Chemical Company, Ltd. Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
JP3928753B2 (ja) * 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
JPH1064956A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd フェースダウンボンディング半導体装置
US6027791A (en) * 1996-09-30 2000-02-22 Kyocera Corporation Structure for mounting a wiring board
KR100616479B1 (ko) 1996-10-17 2006-08-28 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조방법, 회로기판 및 플렉시블 기판
EP0840374B1 (en) * 1996-10-30 2003-05-07 STMicroelectronics S.A. A semiconductor package having mechanically and electrically bonded supportive elements
JP3065549B2 (ja) * 1997-01-09 2000-07-17 富士通株式会社 半導体チップ部品の実装方法
US5929512A (en) * 1997-03-18 1999-07-27 Jacobs; Richard L. Urethane encapsulated integrated circuits and compositions therefor
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP3030271B2 (ja) * 1997-05-19 2000-04-10 富士通株式会社 半導体部品の実装方法
JPH10335383A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
DE69835747T2 (de) * 1997-06-26 2007-09-13 Hitachi Chemical Co., Ltd. Substrat zur montage von halbleiterchips
US6367150B1 (en) * 1997-09-05 2002-04-09 Northrop Grumman Corporation Solder flux compatible with flip-chip underfill material
JP3000975B2 (ja) * 1997-10-20 2000-01-17 富士通株式会社 半導体素子の実装構造
US6324069B1 (en) 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6495083B2 (en) 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US6038136A (en) * 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
SG71734A1 (en) * 1997-11-21 2000-04-18 Inst Materials Research & Eng Area array stud bump flip chip and assembly process
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
JP3367886B2 (ja) * 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
US6303408B1 (en) * 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
US6326696B1 (en) * 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
WO1999056509A1 (en) * 1998-04-24 1999-11-04 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
JP4448617B2 (ja) * 1998-07-01 2010-04-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6329832B1 (en) 1998-10-05 2001-12-11 Micron Technology, Inc. Method for in-line testing of flip-chip semiconductor assemblies
US6054761A (en) 1998-12-01 2000-04-25 Fujitsu Limited Multi-layer circuit substrates and electrical assemblies having conductive composition connectors
US6592943B2 (en) 1998-12-01 2003-07-15 Fujitsu Limited Stencil and method for depositing solder
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
US6549821B1 (en) 1999-02-26 2003-04-15 Micron Technology, Inc. Stereolithographic method and apparatus for packaging electronic components and resulting structures
JP3667184B2 (ja) * 1999-02-26 2005-07-06 住友ベークライト株式会社 半導体装置
US6194788B1 (en) * 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US6261871B1 (en) * 1999-03-11 2001-07-17 Conexant Systems, Inc. Method and structure for temperature stabilization in flip chip technology
EP1195083B1 (en) * 1999-07-08 2006-01-11 Sunstar Giken Kabushiki Kaisha Underfilling material for semiconductor package
US6492738B2 (en) 1999-09-02 2002-12-10 Micron Technology, Inc. Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer
WO2001018864A1 (fr) * 1999-09-03 2001-03-15 Seiko Epson Corporation Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique
JP2001093938A (ja) * 1999-09-20 2001-04-06 Nec Kansai Ltd 半導体装置及びその製造方法
AU1219001A (en) * 1999-10-19 2001-04-30 Motorola, Inc. Method of forming a microelectronic assembly
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US7244675B2 (en) * 2000-03-23 2007-07-17 Sony Corporation Electrical connection materials and electrical connection method
TW517263B (en) * 2000-03-29 2003-01-11 Nitto Denko Corp Semiconductor device and process for producing the same, and tablet comprising epoxy resin composition
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP2002118199A (ja) * 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置
US6703566B1 (en) * 2000-10-25 2004-03-09 Sae Magnetics (H.K.), Ltd. Bonding structure for a hard disk drive suspension using anisotropic conductive film
JP2002190497A (ja) * 2000-12-21 2002-07-05 Sony Corp フリップチップ実装用の封止樹脂
US6518096B2 (en) 2001-01-08 2003-02-11 Fujitsu Limited Interconnect assembly and Z-connection method for fine pitch substrates
TW527676B (en) * 2001-01-19 2003-04-11 Matsushita Electric Ind Co Ltd Photo-semiconductor module and method for manufacturing
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
GB0107236D0 (en) * 2001-03-22 2001-05-16 Microemissive Displays Ltd Method of creating an electroluminescent device
JP5280597B2 (ja) * 2001-03-30 2013-09-04 サンスター技研株式会社 一液加熱硬化型エポキシ樹脂組成物および半導体実装用アンダーフィル材
JP2002353251A (ja) * 2001-05-22 2002-12-06 Rohm Co Ltd 半導体素子の実装構造
US7323360B2 (en) 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US6732643B2 (en) * 2001-11-07 2004-05-11 Lg. Philips Lcd Co., Ltd. Method for forming pattern using printing process
JP3942017B2 (ja) * 2002-03-25 2007-07-11 富士フイルム株式会社 発光素子
EP1502135A2 (en) * 2002-04-16 2005-02-02 Xloom Photonics Ltd. Electro-optical circuitry having integrated connector and methods for the production thereof
US20040021214A1 (en) * 2002-04-16 2004-02-05 Avner Badehi Electro-optic integrated circuits with connectors and methods for the production thereof
JP2003332379A (ja) * 2002-05-16 2003-11-21 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
US6786391B2 (en) * 2002-10-16 2004-09-07 Kac Holdings, Inc. Method of controlling solder deposition utilizing two fluxes and preform
US7087458B2 (en) * 2002-10-30 2006-08-08 Advanpack Solutions Pte. Ltd. Method for fabricating a flip chip package with pillar bump and no flow underfill
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
WO2004082344A1 (en) * 2003-03-14 2004-09-23 Telefonaktiebolaget Lm Ericsson (Publ) A substrate structure, a method and an arrangement for producing such substrate structure
US6902954B2 (en) 2003-03-31 2005-06-07 Intel Corporation Temperature sustaining flip chip assembly process
JP2004342993A (ja) * 2003-05-19 2004-12-02 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
TWI234867B (en) * 2003-06-03 2005-06-21 Gigno Technology Co Ltd Flip-chip attach structure and method
KR100886292B1 (ko) 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
US20050056365A1 (en) * 2003-09-15 2005-03-17 Albert Chan Thermal interface adhesive
AU2003272062A1 (en) 2003-10-15 2005-04-27 Xloom Photonics Ltd. Electro-optical circuitry having integrated connector and methods for the production thereof
JP4627632B2 (ja) * 2004-05-17 2011-02-09 Ｏｋｉセミコンダクタ株式会社 半導体装置
US20050287350A1 (en) * 2004-06-28 2005-12-29 Crouthamel David L Encapsulating compound having reduced dielectric constant
US8009436B2 (en) * 2005-04-28 2011-08-30 Stats Chippac Ltd. Integrated circuit package system with channel
CN100449744C (zh) * 2005-08-23 2009-01-07 南茂科技股份有限公司 引脚在芯片上的集成电路封装构造及其芯片承载件
DE102005041354B3 (de) * 2005-08-31 2007-01-25 Siemens Audiologische Technik Gmbh Verfahren zum Bestücken einer Leiterplatine durch isostatische Kräfte
US20070051774A1 (en) * 2005-09-06 2007-03-08 Stipp John N Method of controlling solder deposition on heat spreader used for semiconductor package
KR101363463B1 (ko) 2005-12-08 2014-02-14 페어차일드 세미컨덕터 코포레이션 도전성 잉크를 가진 플립 칩 ｍｌｐ
US20070158796A1 (en) * 2005-12-09 2007-07-12 International Rectifier Corporation Semiconductor package
JP4882570B2 (ja) * 2006-07-20 2012-02-22 パナソニック株式会社 モジュールの製造方法と、それにより製造したモジュール
JP5170685B2 (ja) * 2006-08-28 2013-03-27 株式会社村田製作所 導電性接合材料、及び電子装置
US20080169574A1 (en) * 2007-01-12 2008-07-17 Nokia Corporation Direct Die Attachment
WO2008153125A1 (ja) * 2007-06-15 2008-12-18 Sekisui Chemical Co., Ltd. 光半導体素子用封止剤及び光半導体素子
US20090093137A1 (en) * 2007-10-08 2009-04-09 Xloom Communications, (Israel) Ltd. Optical communications module
DE102007055017B4 (de) * 2007-11-14 2010-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verbinden zweier Fügeflächen und Bauteil mit zwei verbundenen Fügeflächen
WO2009083849A2 (en) * 2007-12-20 2009-07-09 Koninklijke Philips Electronics, N.V. Direct conversion detector
US20100123258A1 (en) * 2008-11-14 2010-05-20 Myung Jin Yim Low Temperature Board Level Assembly Using Anisotropically Conductive Materials
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
JP4875790B2 (ja) * 2010-04-09 2012-02-15 オリンパスメディカルシステムズ株式会社 内視鏡装置
US8241964B2 (en) * 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
JP5772050B2 (ja) 2011-02-22 2015-09-02 富士通株式会社 半導体装置及びその製造方法、電源装置
DE102011088216A1 (de) * 2011-12-12 2013-06-13 Continental Automotive Gmbh Motorsteuergerät mit Opferstruktur
DE102012007804B4 (de) * 2012-02-24 2022-06-02 Few Fahrzeugelektrikwerk Gmbh & Co. Kg Verfahren zum technologisch optimierten Ausführen von bleifreien Lötverbindungen
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JPS63268724A (ja) * 1987-04-24 1988-11-07 Matsushita Electric Works Ltd 液状エポキシ樹脂組成物
JP2515344B2 (ja) * 1987-07-24 1996-07-10 松下電工株式会社 封止用一液性の液状エポキシ樹脂組成物
US4999699A (en) * 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
JPH04130633A (ja) * 1990-09-20 1992-05-01 Matsushita Electron Corp 半導体装置とその製造方法およびそれに用いるキャピラリ
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
US5194930A (en) * 1991-09-16 1993-03-16 International Business Machines Dielectric composition and solder interconnection structure for its use
US5218234A (en) * 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JP2826049B2 (ja) * 1992-11-18 1998-11-18 松下電子工業株式会社 半導体装置およびその製造方法
US5550408A (en) * 1992-11-18 1996-08-27 Matsushita Electronics Corporation Semiconductor device
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
JPH06279654A (ja) * 1993-02-26 1994-10-04 Matsushita Electric Works Ltd 液状エポキシ樹脂組成物
JPH06313027A (ja) * 1993-05-06 1994-11-08 Matsushita Electric Works Ltd 封止用エポキシ樹脂成形材料
US5391397A (en) * 1994-04-05 1995-02-21 Motorola, Inc. Method of adhesion to a polyimide surface by formation of covalent bonds

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808613B1 (ko) * 2006-02-06 2008-02-28 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR20110132428A (ko) * 2009-03-06 2011-12-07 다나카 기킨조쿠 고교 가부시키가이샤 범프, 그 범프의 형성방법 및 그 범프가 형성된 기판의 실장방법

Also Published As

Publication number Publication date
US5641996A (en) 1997-06-24
KR960030354A (ko) 1996-08-17
EP0724289A3 (en) 1996-12-04
EP1154470A2 (en) 2001-11-14
DE69628767D1 (de) 2003-07-24
EP1154470A3 (en) 2001-12-19
DE69628767T2 (de) 2004-02-12
EP0878839A1 (en) 1998-11-18
EP0878839B1 (en) 2003-06-18
EP0724289A2 (en) 1996-07-31

Similar Documents

Publication Publication Date Title
KR0181615B1 (ko) 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JP2007056070A (ja) フリップチップ型半導体装置用アンダーフィル材、並びにそれを用いたフリップチップ型半導体装置及びその製造方法
JP4816333B2 (ja) 半導体装置の製造方法
JP4753329B2 (ja) 熱硬化性樹脂組成物および半導体装置
AU695142B2 (en) Semiconductor unit package, semiconductor unit packaging method and encapsulant for use in semiconductor unit packaging
JP3868179B2 (ja) 液状封止樹脂組成物、半導体装置の製造方法及び半導体装置
JPH10335389A (ja) 半導体装置およびそれに用いるシート状封止材料
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
JP3093621B2 (ja) 半導体装置の実装方法
JP3446730B2 (ja) エポキシ樹脂組成物及び半導体装置
JPH09266229A (ja) 半導体装置の実装方法および半導体装置の実装体
JP2003128874A (ja) 液状樹脂組成物、半導体装置の製造方法及び半導体装置
JP2003100809A (ja) フリップチップ実装方法
JP3319741B2 (ja) 半導体装置の実装体及びその実装用封止材
JP2010192525A (ja) 半導体装置およびその製造方法
JP3183272B2 (ja) 半導体装置およびその製造方法
JP2008189760A (ja) アンダーフィル剤、それを用いた半導体装置および半導体装置の製造方法
KR101557123B1 (ko) 언더필용 조성물 및 이를 이용한 전자 소자 실장 방법
JP7149099B2 (ja) 半導体装置の製造方法
JP2000036506A (ja) 半導体装置の製法
JPH10242211A (ja) 半導体装置の製法
JP3422243B2 (ja) 樹脂フィルム
JPH11233560A (ja) 半導体装置の製法
JP3260249B2 (ja) 半導体装置の実装方法とその実装体
JPH11354575A (ja) 半導体ユニットおよび半導体素子の実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101124

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee