JPH11354575A - 半導体ユニットおよび半導体素子の実装方法 - Google Patents

半導体ユニットおよび半導体素子の実装方法

Info

Publication number
JPH11354575A
JPH11354575A JP10155552A JP15555298A JPH11354575A JP H11354575 A JPH11354575 A JP H11354575A JP 10155552 A JP10155552 A JP 10155552A JP 15555298 A JP15555298 A JP 15555298A JP H11354575 A JPH11354575 A JP H11354575A
Authority
JP
Japan
Prior art keywords
sealing resin
semiconductor element
circuit board
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10155552A
Other languages
English (en)
Other versions
JP2892348B1 (ja
Inventor
Yoshihiro Bessho
芳宏 別所
Tsukasa Shiraishi
司 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10155552A priority Critical patent/JP2892348B1/ja
Application granted granted Critical
Publication of JP2892348B1 publication Critical patent/JP2892348B1/ja
Publication of JPH11354575A publication Critical patent/JPH11354575A/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子をフェースダウンで回路基板に実
装した半導体ユニットにおいて、半導体素子と回路基板
の接続の信頼性を向上させる。 【解決手段】 半導体素子1をフェースダウンで回路基
板4に導電性接着剤3を用いて実装する半導体素子1の
実装体において、ポーラスな導電性接着剤の接合層6の
ポーラスな空間13に液状の封止樹脂7を含浸させるこ
とにより、ボイドなく完全充填された封止樹脂の充填層
10を得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子をフェ
ースダウン状態で回路基板上に実装してなる半導体ユニ
ットおよびそれに適する半導体素子の実装方法に関する
ものである。
【0002】
【従来の技術】従来、半導体素子を回路基板上へ実装す
る際には、半田付けが広く利用されていた。しかし、近
年、半導体素子のパッケージの小型化及び接続端子数の
増加により接続端子間隔が狭くなり、従来の半田付け技
術で対処することが次第に困難になってきた。
【0003】そこで、裸の半導体素子を回路基板上に直
付けし、実装面積の小型化と効率的使用を図ろうとする
方法が考えだされた。例えば、半導体素子を回路基板に
接続する際、あらかじめ半導体素子の端子電極上に密着
金属や拡散防止金属の蒸着膜を形成し、さらにその上に
メッキにより形成した半田の突起電極を構成する。次
に、半導体素子をフェースダウンにし、高温に加熱して
半田を回路基板の接続電極に融着させる。この実装方法
は、接続後の機械的強度が強く、接続が一括にできるこ
となどから有効な方法であるとされている(例えば、工
業調査会、1980年1月15日発行、日本マイクロエ
レクトロニクス協会編、『IC化実装技術』)。
【0004】さらに、米国特許5121190号や特開
平6−61303号公報等に示されるように、半田によ
る接合部の安定性を確保するために、封入剤を用いた実
装方法および半導体ユニットが提案されている。以下、
図5を参照しながら、この従来の半導体素子の実装方法
及びそれにより実装された半導体ユニットについて説明
する。図5は、フェースダウンで実装された従来の半導
体ユニットの要部断面図である。
【0005】図5に示すように、フェースダウンで実装
された従来の半導体ユニットは、半導体素子1と、半導
体素子1の端子電極2と、回路基板4と、回路基板4の
表面に形成された接続電極5と、接続電極5と端子電極
2を接合した半田接合部15と、半導体素子1を封止し
た封止樹脂16等で構成されている。
【0006】次に、図6を参照しながら、上記従来の半
導体ユニットを形成するための半導体素子の実装方法を
説明する。まず、半田の突起電極17を有する半導体素
子1をフェースダウン状態で回路基板4に搭載し、半田
の突起電極17を接続端子5の所定の位置に位置合わせ
を行う(図6(a))。次に、200〜300℃の高温
に加熱して半田を溶融し、半田の突起電極17と接続端
子5を接合し、半導体素子1を半田接合部15により回
路基板4に固定する(図6(b))。その後、半導体素
子1と回路基板4との間隙に液状の封止樹脂7を流し込
み(図6(c))、液状の封止樹脂を充填し、120℃
程度で加熱硬化することにより、封止樹脂を固化させる
(図6(d))。このようにして、半導体素子1の回路
基板4への実装が完了する。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体ユニットおよび半導体素子の実装方法におい
ては、次のような問題がある。
【0008】第1に、半田接合部15は金属塊で半導体
素子1と回路基板4との間隙に液状の封止樹脂7を流し
込む際に、半田接合部15の後ろ(液状の封止樹脂7の
進行方向に対して)に液状の封止樹脂が廻り込まない空
隙18ができたり、その液状の封止樹脂が廻り込まない
空隙18が分断されて液状の封止樹脂中の気泡19とな
ったりする。そのため、半導体素子1と回路基板4との
間隙に充填した液状の封止樹脂はボイドを含んだ液状の
封止樹脂20となり、これを熱硬化する際に、ボイドの
熱膨張により生じる熱応力が半田接合部15に加わり、
大きな内部歪が生ずる。
【0009】第2に、半導体ユニットを使用する際に、
半導体素子1と回路基板4の間隙にはボイドを残したま
ま硬化した封止樹脂の充填層21が存在しており、この
封止樹脂の充填層中のボイドの熱膨張により生ずる熱応
力が半田接合部15に加わり、特に半導体ユニットを放
置後に高温領域(例えば、半田付けなど作業時)で使用
する際には、半導体素子1と回路基板4との間隙のボイ
ドを残したまま硬化した封止樹脂の充填層21のボイド
中の湿気が水蒸気となって熱膨張することにより生じる
新たな熱応力が半田接合部15に加わる。
【0010】上記問題により、従来の半導体素子の実装
方法及びそれにより実装された半導体ユニットは、半導
体素子1と回路基板4との接続の信頼性が低く、あまり
実用的とはいえなかった。とくに、近年の半導体素子の
多端子化に対応する半導体素子の端子電極の二次元的な
エリア配置化(従来は、半導体装置の四辺での一次元的
な配置であった)の場合には、半導体素子1と回路基板
4との接続点が半導体装置1の内部にまで多く存在する
こととなり、上記のような問題点はますます深刻化す
る。
【0011】本発明は、上記従来例の問題点を解決する
ためになされたものであり、半導体素子と回路基板との
接続の信頼性を向上させる半導体ユニットおよび半導体
素子の実装方法を提供することを目的とするものであ
る。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、第1の本発明(請求項1に記載の本発明に対応)
は、回路基板と、前記回路基板にフェースダウン状態で
実装された半導体素子と、前記半導体素子の端子電極と
前記回路基板の接続電極とを電気的及び機械的に接続す
る接合層と、前記半導体素子と前記回路基板との間隙に
充填された封止樹脂の充填層とを備え、前記接合層は、
ポーラスな導電性材料部と、前記導電性材料部のポーラ
スな空間に存在する前記封止樹脂の一部とから構成され
ていることを特徴とする半導体ユニットである。
【0013】第2の本発明(請求項2に記載の本発明に
対応)は、前記半導体素子が、前記端子電極と前記接合
層との間に突起電極を有することを特徴とする第1の本
発明の半導体ユニットである。
【0014】第3の本発明(請求項3に記載の本発明に
対応)は、前記接合層の熱膨張係数が、前記充填層の熱
膨張係数と実質的に等しいことを特徴とする第1または
第2の本発明の半導体ユニットである。
【0015】第4の本発明(請求項4に記載の本発明に
対応)は、前記封止樹脂が、少なくとも有機樹脂および
無機フィラーを含むことを特徴とする第1〜第3のいず
れかの本発明の半導体ユニットである。
【0016】第5の本発明(請求項5に記載の本発明に
対応)は、前記無機フィラーが、その大きさが前記ポー
ラスな空間よりも大きいものを含むことを特徴とする第
4の本発明の半導体ユニットである。
【0017】第6の本発明(請求項6に記載の本発明に
対応)は、前記ポーラスな空間に存在する前記封止樹脂
の一部が、前記有機樹脂を含み、前記無機フィラーを含
まないことを特徴とする第5の本発明の半導体ユニット
である。
【0018】第7の本発明(請求項7に記載の本発明に
対応)は、前記無機フィラーが、その大きさが前記ポー
ラスな空間よりも小さなものを含むことを特徴とする第
4の本発明の半導体ユニットである。
【0019】第8の本発明(請求項8に記載の本発明に
対応)は、前記ポーラスな空間に存在する前記封止樹脂
の一部が、前記有機樹脂および前記無機フィラーを含む
ことを特徴とする第7の本発明の半導体ユニットであ
る。
【0020】第9の本発明(請求項9に記載の本発明に
対応)は、前記ポーラスな導電性材料部の主成分は、導
電性接着剤であることを特徴とする第1〜第8のいずれ
かの本発明の半導体ユニットである。
【0021】第10の本発明(請求項10に記載の本発
明に対応)は、前記ポーラスな導電性材料部の主成分
が、ポーラスな金属であることを特徴とする第1〜第8
のいずれかの本発明の半導体ユニットである。
【0022】第11の本発明(請求項11に記載の本発
明に対応)は、半導体素子をフェースダウン状態で回路
基板に実装する半導体素子の実装方法において、前記半
導体素子の端子電極と前記回路基板の接続電極とをポー
ラスな導電性材料を用いて電気的に接続することによっ
て、ポーラスな導電性材料部を形成する電極接続工程
と、前記電極接続工程の後、前記半導体素子と前記回路
基板との間隙に液状の封止樹脂を充填する樹脂充填工程
と、前記樹脂充填工程と同時に、前記液状の封止樹脂を
前記ポーラスな導電性材料部のポーラスな空間に含浸さ
せる含浸工程と、前記含浸工程の後、前記液状の封止樹
脂を硬化させる樹脂硬化工程とを含むことを特徴とする
半導体素子の実装方法である。
【0023】第12の本発明(請求項12に記載の本発
明に対応)は、半導体素子をフェースダウン状態で回路
基板に実装する半導体素子の実装方法において、前記半
導体素子の端子電極と前記回路基板の接続電極とを、導
電性接着剤を用いて電気的に接続する電極接続工程と、
前記電極接続工程の後、前記導電性接着剤を硬化して、
ポーラスな導電性材料部を形成する導電性材料部形成工
程と、前記導電性材料部形成工程の後、前記半導体素子
と前記回路基板との間隙に液状の封止樹脂を充填する樹
脂充填工程と、前記樹脂充填工程と同時に、前記液状の
封止樹脂を前記ポーラスな導電性材料部のポーラスな空
間に含浸させる含浸工程と、前記含浸工程の後、前記液
状の封止樹脂を硬化させる樹脂硬化工程とを含むことを
特徴とする半導体素子の実装方法である。
【0024】第13の本発明(請求項13に記載の本発
明に対応)は、前記導電性接着剤が、少なくとも溶剤
と、有機樹脂と、導電フィラーを含むことを特徴とする
第12の本発明の半導体素子の実装方法である。
【0025】第14の本発明(請求項14に記載の本発
明に対応)は、前記液状の封止樹脂が、硬化後の前記導
電性接着剤に対して溶解性を有しないことを特徴とする
第13の本発明の半導体素子の実装方法である。
【0026】第15の本発明(請求項15に記載の本発
明に対応)は、前記液状の封止樹脂が、少なくとも有機
樹脂および無機フィラーを含むことを特徴とする第11
〜第14のいずれかの本発明の半導体素子の実装方法で
ある。
【0027】第16の本発明(請求項16に記載の本発
明に対応)は、前記含浸工程において、前記ポーラスな
空間に、前記無機フィラーが含浸しないように、前記液
状の封止樹脂を含浸させることを特徴とする第15の本
発明の半導体素子の実装方法である。
【0028】第17の本発明(請求項17に記載の本発
明に対応)は、前記含浸工程において、前記ポーラスな
空間に、前記有機樹脂および前記無機フィラーが含浸す
るように、前記液状の封止樹脂を含浸させることを特徴
とする第15の本発明の半導体素子の実装方法である。
【0029】第18の本発明(請求項18に記載の本発
明に対応)は、前記電極接続工程の前に、前記端子電極
上に突起電極を形成する突起電極形成工程を含み、前記
電極接続工程においては、前記端子電極と前記接続電極
とを、前記突起電極を介して、電気的に接続することを
特徴とする第11〜第17のいずれかの本発明の半導体
素子の実装方法である。
【0030】
【発明の実施の形態】本発明の半導体ユニットおよびそ
れに適する半導体素子の実装方法は、半導体素子を回路
基板にフェースダウン状態で搭載し、半導体素子の端子
電極と回路基板の接続電極とを導電性材料を用いて接続
し、前記導電性材料にポーラスな空間を形成した状態
で、接合層半導体素子と回路基板との間隙に充填する液
状の封止樹脂を導電性材料のポーラスな空間に含浸さ
せ、この液状の封止樹脂を硬化させる。それにより、半
導体素子と回路基板との間隙に液状の封止樹脂を流し込
む際に、液状の封止樹脂がポーラスな導電性材料を通過
することができるため、導電性材料による接合部の後ろ
(液状の封止樹脂の進行方向に対して)にも液状の封止
樹脂が充填でき、液状の封止樹脂の中に空隙や気泡のな
い充填層が得られる。その結果、液状の封止樹脂を熱硬
化する際に、空隙や気泡のボイドの熱膨張により生じる
熱応力が導電性材料による接合部に加わることを全く無
くすることができ、半導体素子と回路基板の接合を確実
なものとすることができる。また、半導体素子と回路基
板との間隙にはボイドのない封止樹脂の充填層が得られ
るため、半導体ユニットを使用する際にも、ボイドの熱
膨張により生ずる熱応力や高温領域でのボイド中の湿気
が水蒸気となって熱膨張することにより生ずる新たな熱
応力が導電性材料による接合部に加わることを全く無く
することができ、接合の安定性を極めて向上させること
ができる。
【0031】以下に、本発明の実施の形態を図面を参照
して説明する。
【0032】(第1の実施の形態)まず、本発明の第1
の実施の形態を図面を参照して説明する。
【0033】図1は、本発明の第1の実施の形態におけ
る半導体素子の実装方法の工程を示す断面図であり、同
時に図1(e)は、本発明の第1の実施の形態における
半導体ユニットの構成を示す要部断面図である。また、
図2はポーラスな導電性接着剤の接合層を示す要部断面
図であり、図3はポーラスな導電性接着剤の接合層に液
状の封止樹脂が含浸された状態を示す要部断面図であ
る。
【0034】図1(e)に示すように、本実施の形態に
おける半導体ユニットは、半導体素子1と、半導体素子
1に形成された端子電極2と、回路基板4と、回路基板
4の表面に形成された接続電極5と、端子電極2と接続
電極5とを電気的及び機械的に接続する接合層と、半導
体素子1と回路基板4との隙間に完全充填された封止樹
脂の充填層10等で構成されている。なお、図1(a)
〜(d)中、3は半導体素子1を実装するのに用いる溶
剤型の導電性接着剤、6はポーラスな導電性接着剤の接
合層、7は液状の封止樹脂、8は液状の封止樹脂7が含
浸した導電性接着剤の接合層、9は半導体素子1と回路
基板4との隙間に完全充填された液状の封止樹脂であ
る。
【0035】次に、本実施の形態における半導体素子の
実装方法について説明する。まず、あらかじめ半導体素
子1の端子電極2に溶剤型の導電性接着剤3を塗布して
おく。溶剤型の導電性接着剤3は、少なくとも溶剤(例
えばBCA)と有機樹脂(例えばフェノキシ樹脂)と導
電フィラー(例えばAg粉)とを含む組成物である。溶
剤型の導電性接着剤3としては、例えば、ナミックス
(株)製の「ユニメックH9806−1」が代表例であ
る。そして、この半導体素子1をフェースダウン(下向
き)にして回路基板4の接続電極5に位置合わせを行
い、回路基板4上に半導体素子1を搭載し、半導体素子
1の端子電極2と回路基板4の接続電極5を導電性接着
剤3によって電気的に接続する(図1(a))。位置合
わせ以降の工程は、本発明の電極接続工程に対応するも
のである。
【0036】その後、溶剤型の導電性接着剤3を硬化さ
せる(図1(b))。このとき溶剤型の導電性接着剤3
を硬化させることにより含有する溶剤が蒸発し、図2に
示すように、導電フィラー11と有機樹脂12が残り、
ポーラスな空間13を有するポーラスな導電性接着剤の
接合層6が形成される。本工程は、本発明の導電性材料
部形成工程に対応するものである。
【0037】次に、半導体素子1と回路基板4との間隙
に液状の封止樹脂7(例えばビスフェノールF型液状樹
脂とフェノール化合物の硬化剤とシリカフィラーとを含
む組成物)を充填する(図1(c))。液状の封止樹脂
7としては、例えば、ナミックス(株)製の「チップコ
ート8408」が代表例である。このとき、液状の封止
樹脂7はポーラスな導電性接着剤の接合層6のポーラス
な空間13に含浸され、液状の封止樹脂7が含浸した導
電性接着剤の接合層8が得られる。同時に、液状の封止
樹脂7はポーラスな導電性接着剤の接合層6を通過して
流れるため、液状の封止樹脂が含浸した導電性接着剤の
接合層8の後ろ(液状の封止樹脂7の進行方向に対し
て)にも液状の封止樹脂7が充填でき、空隙や気泡のな
い完全充填された液状の封止樹脂9の充填層が得られる
(図1(d))。このとき、導電性接着剤による電気的
接続を保つために、液状の封止樹脂7には導電性接着剤
に対して溶解性を持たないものを用いる。本工程は、本
発明の樹脂充填工程および含浸工程に対応するものであ
る。
【0038】このとき、液状の封止樹脂7に含まれるシ
リカフィラーを、接合層のポーラスな空間13よりも大
きくすると、接合層のポーラスな空間13には液状の封
止樹脂7に含まれる有機樹脂のみが含浸される。この場
合には、導電性接着剤による電気的な接合を全く阻害し
ないといった効果が得られる。
【0039】その後、完全充填された液状の封止樹脂9
の硬化を行うことにより、半導体素子1と回路基板4と
の間隙に空隙や気泡のない完全充填された硬化後の封止
樹脂の充填層10が得られると同時に、封止樹脂と一体
化した導電性接着剤の接合層が得られる(図1
(e))。このとき封止樹脂と一体化した導電性接着剤
の接合層においては、図3に示すように、ポーラスな導
電性接着剤のポーラスな空間13に封止樹脂が含浸され
た状態となる。そのため、封止樹脂の充填層10と一体
化した半導体ユニットが得られる。本工程は、本発明の
樹脂硬化工程に対応するものである。
【0040】樹脂充填工程においては、ポーラスな導電
性接着剤の接合層6のポーラスな空間13に含浸した液
状の封止樹脂7が、液状の封止樹脂が含浸した導電性接
着剤の接合層8の後ろ(液状の封止樹脂7の進行方向に
対して)にも流れるために、完全充填された液状の封止
樹脂9が得られる。このため、液状の封止樹脂7の硬化
工程においては、半導体素子1と回路基板4との間隙の
完全充填された液状の封止樹脂9には空隙や気泡のボイ
ドが無いために、硬化工程中に生じるボイドの熱膨張に
よる接合部への熱応力を全く無くすることができ、半導
体素子1と回路基板4の接合を確実なものとすることが
できる。
【0041】以上のようにして形成された半導体ユニッ
トにおいて、半導体素子1の端子電極2と回路基板4の
接続電極5との接合層において、ポーラスであった空間
が封止樹脂により充填され、かつ、半導体素子1と回路
基板4との間隙には硬化後の封止樹脂の充填層10が空
隙や気泡のボイドが無く完全充填されている。そのた
め、半導体ユニットを使用する際にも、封止樹脂の充填
層中のボイドの熱膨張により生ずる熱応力が接合層に加
わることもなく、さらに、半導体ユニットを長時間放置
後に半田付け作業などの高温領域で使用する際にも、ボ
イド中に侵入した湿気が水蒸気となって熱膨張すること
により生ずる新たな熱応力が接合層に加わることも全く
無くすることができるため、半導体素子1と回路基板4
の接続の信頼性の高い半導体ユニットが得られる。
【0042】このとき、封止樹脂と一体化した導電性接
着剤の接合層と半導体素子1と回路基板4との間隙の封
止樹脂の充填層10の熱膨張係数が同じとなるように封
止樹脂中のシリカフィラーの配合量を調整することが望
ましい。
【0043】(第2の実施の形態)次に、本発明の第2
の実施の形態を図面を参照して説明する。本実施の形態
における半導体ユニットは、その半導体素子が本発明の
突起電極を有することに関する点以外は、上述した第1
の実施の形態における半導体ユニットと同様である。し
たがって、本実施の形態において、第1の実施の形態と
基本的に同様のものについては、同一符号を付与し、説
明を省略する。また、特に説明のないものについては、
第1の実施の形態と同じとする。
【0044】図4は、本発明の第2の実施の形態に係る
半導体ユニットの構成を示す要部断面図である。上述し
た第1の実施の形態の場合と比較して、半導体素子1の
端子電極2に突起電極14を形成されている点が異なる
他は、第1の実施の形態の場合と実質的に同じ構成であ
る。
【0045】次に、本実施の形態における半導体素子の
実装方法について説明する。本実施の形態における半導
体素子の実装方法は、第1の実施の形態における半導体
素子の実装方法の電極接続工程の前に、端子電極2上に
突起電極14を形成する突起電極形成工程を含み、電極
接続工程においては、端子電極2と接続電極5とを、突
起電極14を介して、接合層により電気的に接続するこ
と以外は、第1の実施の形態の場合と実質的に同じ手順
である。
【0046】突起電極14の材料としては、Au等を用
いる。端子電極2に突起電極14を形成することによ
り、上記第1の実施の形態の効果に加えて、半導体素子
1を回路基板4に実装する際の導電性接着剤3の広がり
を規制することができ、微細ピッチでの接合が可能にな
る。また、突起電極14の高さ分だけ半導体素子1と回
路基板4との隙間を広くすることができ、熱応力をより
緩和させることができる。
【0047】なお、上述した第1および第2の実施の形
態における半導体素子の実装方法では、導電性接着剤3
を半導体素子1側に塗布するとして説明したが、回路基
板4の接続電極5側に導電性接着剤3を塗布しても同様
の効果が得られる。
【0048】また、導電性接着剤3は溶剤型の導電性接
着剤に限られず、その硬化後にポーラスな空間を有し、
かつ電気的導通を有するものであればいかなるものであ
ってもよい。
【0049】さらに、半導体素子1を回路基板4に接合
する材料はポーラスな導電性接着剤に限られたものでな
く、いかなるポーラスな導電性部材でよく、例えば、ポ
ーラスな金属であってもよい。加えて、熱膨張係数を調
整するために封止樹脂層9に配合するシリカ等の無機フ
ィラーの大きさとして、ポーラスな導電性接着剤のポー
ラスな空間13よりも小さなものを含んで用いると導電
性接着剤の接合層の後ろにも無機フィラーを含んだ封止
樹脂の充填層が形成でき、さらにその効果を発揮するこ
とができる。
【0050】なお、上述した第1および第2の実施の形
態における半導体素子の実装方法では、半導体素子の端
子電極と回路基板の接続電極とを、導電性接着剤を用い
て電気的に接続する電極接続工程と、前記電極接続工程
の後、前記導電性接着剤を硬化して、ポーラスな導電性
材料部を形成する導電性材料部形成工程とを含むとして
説明したが、上記電極接続工程および導電性材料部形成
工程の替わりに、ポーラスな空間を有するとともに接着
性を有する導電性材料を用いて、半導体素子の端子電極
と回路基板の接続電極とを電気的に接続することによっ
て、ポーラスな導電性材料部を形成する工程を含むとし
ても、同様の効果が得られる。
【0051】
【発明の効果】以上説明したところから明らかなよう
に、本発明は、半導体素子と回路基板との接続の信頼性
を向上させる半導体ユニットおよび半導体素子の実装方
法を提供することができる。
【0052】すなわち、本発明の半導体ユニットは、半
導体素子と回路基板との接合部と半導体素子と回路基板
との間隙の充填部とが一体化されたものである。これに
より、半導体ユニットを使用する際にも、ボイドの熱膨
張により生ずる熱応力や高温領域でのボイド中の湿気が
水蒸気となって熱膨張することにより生ずる新たな熱応
力が導電性部材による接合部に加わることを全く無くす
ることができ、半導体素子と回路基板の接合を確実なも
のとすることができる。また、接合部の導電性部材は、
封止樹脂によりポーラスであった空間が充填されるた
め、半導体素子と回路基板の導電性部材による接合部の
強度や密着力が増し、接合の安定性を向上させることが
できる。
【0053】また、半導体素子の端子電極上に突起電極
を設けることにより、半導体素子を回路基板に実装する
際の導電性部材の広がりを規制することができ、微細ピ
ッチでの接合が可能になる。また、突起電極の高さ分だ
け半導体素子と回路基板との隙間を広くすることがで
き、熱応力をより緩和させることができる。
【0054】また、接合層と封止樹脂層の熱膨張係数を
同じにすることにより、接合層と封止樹脂層の界面にお
ける剥離やひび割れ等の発生を防止することができる。
【0055】また、封止樹脂層に、ポーラスな導電性部
材のポーラスな空間よりも大きな無機フィラーを含める
ことにより、接合層と封止樹脂層の熱膨張係数の調整が
容易になる。
【0056】一方、本発明の半導体素子の実装方法は、
本発明の半導体ユニットを容易に製造することができ
る。
【0057】また、ポーラスな導電性部材として、少な
くとも溶剤と、有機樹脂と、導電フィラーを含む溶剤型
の導電性接着剤を硬化させることにより、溶剤の揮発に
より容易にポーラスな空間を形成することができる。
【0058】また、液状の封止樹脂として、硬化後の導
電性接着剤に対して溶解性を有しないものを用いること
により、封止樹脂の注入によっていったん形成された結
合層の破損を防止することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における半導体素子
の実装方法の工程を示す要部断面図である。
【図2】本発明の第1の実施の形態におけるポーラスな
導電性接着剤の接合層を示す要部断面図である。
【図3】本発明の第1の実施の形態におけるポーラスな
導電性接着剤の接合層に液状の封止樹脂が含浸された状
態を示す要部断面図である。
【図4】本発明の第2の実施の形態に係る半導体ユニッ
トの構成を示す要部断面図である。
【図5】フェースダウンで実装された従来の半導体ユニ
ットの構成を示す要部断面図である。
【図6】従来の半導体素子の実装方法の工程を示す要部
断面図である。
【符号の説明】
1 半導体素子 2 端子電極 3 溶剤型の導電性接着剤 4 回路基板 5 接続電極 6 ポーラスな導電性接着剤の接合層 7 液状の封止樹脂 8 液状の封止樹脂が含浸した導電性接着剤の接合層 9 完全充填された液状の封止樹脂 10 硬化後の封止樹脂の充填層 11 導電フィラー 12 有機樹脂 13 ポーラスな空間 14 突起電極 15 半田接合部 16 封止樹脂 17 半田の突起電極 18 液状の封止樹脂が廻り込まない空隙 19 液状の封止樹脂中の気泡 20 ボイドを含んだ液状の封止樹脂 21 ボイドを残したまま硬化した封止樹脂の充填層

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 回路基板と、前記回路基板にフェースダ
    ウン状態で実装された半導体素子と、前記半導体素子の
    端子電極と前記回路基板の接続電極とを電気的及び機械
    的に接続する接合層と、前記半導体素子と前記回路基板
    との間隙に充填された封止樹脂の充填層とを備え、前記
    接合層は、ポーラスな導電性材料部と、前記導電性材料
    部のポーラスな空間に存在する前記封止樹脂の一部とか
    ら構成されていることを特徴とする半導体ユニット。
  2. 【請求項2】 前記半導体素子は、前記端子電極と前記
    接合層との間に突起電極を有することを特徴とする請求
    項1に記載の半導体ユニット。
  3. 【請求項3】 前記接合層の熱膨張係数は、前記充填層
    の熱膨張係数と実質的に等しいことを特徴とする請求項
    1または2に記載の半導体ユニット。
  4. 【請求項4】 前記封止樹脂は、少なくとも有機樹脂お
    よび無機フィラーを含むことを特徴とする請求項1〜3
    のいずれかに記載の半導体ユニット。
  5. 【請求項5】 前記無機フィラーは、その大きさが前記
    ポーラスな空間よりも大きいものを含むことを特徴とす
    る請求項4に記載の半導体ユニット。
  6. 【請求項6】 前記ポーラスな空間に存在する前記封止
    樹脂の一部は、前記有機樹脂を含み、前記無機フィラー
    を含まないことを特徴とする請求項5に記載の半導体ユ
    ニット。
  7. 【請求項7】 前記無機フィラーは、その大きさが前記
    ポーラスな空間よりも小さなものを含むことを特徴とす
    る請求項4に記載の半導体ユニット。
  8. 【請求項8】 前記ポーラスな空間に存在する前記封止
    樹脂の一部は、前記有機樹脂および前記無機フィラーを
    含むことを特徴とする請求項7に記載の半導体ユニッ
    ト。
  9. 【請求項9】 前記ポーラスな導電性材料部の主成分
    は、導電性接着剤であることを特徴とする請求項1〜8
    のいずれかに記載の半導体ユニット。
  10. 【請求項10】 前記ポーラスな導電性材料部の主成分
    は、ポーラスな金属であることを特徴とする請求項1〜
    8のいずれかに記載の半導体ユニット。
  11. 【請求項11】 半導体素子をフェースダウン状態で回
    路基板に実装する半導体素子の実装方法において、前記
    半導体素子の端子電極と前記回路基板の接続電極とをポ
    ーラスな導電性材料を用いて電気的に接続することによ
    って、ポーラスな導電性材料部を形成する電極接続工程
    と、前記電極接続工程の後、前記半導体素子と前記回路
    基板との間隙に液状の封止樹脂を充填する樹脂充填工程
    と、前記樹脂充填工程と同時に、前記液状の封止樹脂を
    前記ポーラスな導電性材料部のポーラスな空間に含浸さ
    せる含浸工程と、前記含浸工程の後、前記液状の封止樹
    脂を硬化させる樹脂硬化工程とを含むことを特徴とする
    半導体素子の実装方法。
  12. 【請求項12】 半導体素子をフェースダウン状態で回
    路基板に実装する半導体素子の実装方法において、前記
    半導体素子の端子電極と前記回路基板の接続電極とを、
    導電性接着剤を用いて電気的に接続する電極接続工程
    と、前記電極接続工程の後、前記導電性接着剤を硬化し
    て、ポーラスな導電性材料部を形成する導電性材料部形
    成工程と、前記導電性材料部形成工程の後、前記半導体
    素子と前記回路基板との間隙に液状の封止樹脂を充填す
    る樹脂充填工程と、前記樹脂充填工程と同時に、前記液
    状の封止樹脂を前記ポーラスな導電性材料部のポーラス
    な空間に含浸させる含浸工程と、前記含浸工程の後、前
    記液状の封止樹脂を硬化させる樹脂硬化工程とを含むこ
    とを特徴とする半導体素子の実装方法。
  13. 【請求項13】 前記導電性接着剤は、少なくとも溶剤
    と、有機樹脂と、導電フィラーを含むことを特徴とする
    請求項12に記載の半導体素子の実装方法。
  14. 【請求項14】 前記液状の封止樹脂は、硬化後の前記
    導電性接着剤に対して溶解性を有しないことを特徴とす
    る請求項13に記載の半導体素子の実装方法。
  15. 【請求項15】 前記液状の封止樹脂は、少なくとも有
    機樹脂および無機フィラーを含むことを特徴とする請求
    項11〜14のいずれかに記載の半導体素子の実装方
    法。
  16. 【請求項16】 前記含浸工程において、前記ポーラス
    な空間に、前記無機フィラーが含浸しないように、前記
    液状の封止樹脂を含浸させることを特徴とする請求項1
    5に記載の半導体素子の実装方法。
  17. 【請求項17】 前記含浸工程において、前記ポーラス
    な空間に、前記有機樹脂および前記無機フィラーが含浸
    するように、前記液状の封止樹脂を含浸させることを特
    徴とする請求項15に記載の半導体素子の実装方法。
  18. 【請求項18】 前記電極接続工程の前に、前記端子電
    極上に突起電極を形成する突起電極形成工程を含み、前
    記電極接続工程においては、前記端子電極と前記接続電
    極とを、前記突起電極を介して、電気的に接続すること
    を特徴とする請求項11〜17のいずれかに記載の半導
    体素子の実装方法。
JP10155552A 1998-06-04 1998-06-04 半導体ユニットおよび半導体素子の実装方法 Expired - Lifetime JP2892348B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10155552A JP2892348B1 (ja) 1998-06-04 1998-06-04 半導体ユニットおよび半導体素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10155552A JP2892348B1 (ja) 1998-06-04 1998-06-04 半導体ユニットおよび半導体素子の実装方法

Publications (2)

Publication Number Publication Date
JP2892348B1 JP2892348B1 (ja) 1999-05-17
JPH11354575A true JPH11354575A (ja) 1999-12-24

Family

ID=15608565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10155552A Expired - Lifetime JP2892348B1 (ja) 1998-06-04 1998-06-04 半導体ユニットおよび半導体素子の実装方法

Country Status (1)

Country Link
JP (1) JP2892348B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238969A (ja) * 2008-03-27 2009-10-15 Panasonic Corp 電子部品の実装構造および電子部品実装体の製造方法
JP2011165871A (ja) * 2010-02-09 2011-08-25 Denso Corp 電子装置およびその製造方法
JP2019067986A (ja) * 2017-10-04 2019-04-25 三菱電機株式会社 電力用半導体装置
WO2019153230A1 (zh) * 2018-02-09 2019-08-15 华为技术有限公司 一种具有高稳定性粘结层的半导体装置及其制备方法
US11752551B2 (en) 2020-04-15 2023-09-12 Nichia Corporation Resin impregnation method, method of manufacturing wavelength-conversion module, and wavelength-conversion module

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238969A (ja) * 2008-03-27 2009-10-15 Panasonic Corp 電子部品の実装構造および電子部品実装体の製造方法
JP2011165871A (ja) * 2010-02-09 2011-08-25 Denso Corp 電子装置およびその製造方法
US8598458B2 (en) 2010-02-09 2013-12-03 Denso Corporation Electronic device and method of manufacturing the same
JP2019067986A (ja) * 2017-10-04 2019-04-25 三菱電機株式会社 電力用半導体装置
WO2019153230A1 (zh) * 2018-02-09 2019-08-15 华为技术有限公司 一种具有高稳定性粘结层的半导体装置及其制备方法
US11752551B2 (en) 2020-04-15 2023-09-12 Nichia Corporation Resin impregnation method, method of manufacturing wavelength-conversion module, and wavelength-conversion module

Also Published As

Publication number Publication date
JP2892348B1 (ja) 1999-05-17

Similar Documents

Publication Publication Date Title
JP2571024B2 (ja) マルチチップモジュール
JPH1154662A (ja) フリップチップ樹脂封止構造及び樹脂封入方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
US20030011077A1 (en) Sealing resin for flip-flop mounting
JPH09266229A (ja) 半導体装置の実装方法および半導体装置の実装体
JP2892348B1 (ja) 半導体ユニットおよび半導体素子の実装方法
JP2003100809A (ja) フリップチップ実装方法
JPH08139129A (ja) 半導体装置及び半導体装置の製造方法
JP2001144230A (ja) 半導体装置及びその製造方法
JP2003086626A (ja) 電子部品、その製造方法、電子部品の実装体および実装方法
JPH11168122A (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法
JP3708478B2 (ja) 電子部品の実装方法
JPH11168116A (ja) 半導体チップ用電極バンプ
JP3260249B2 (ja) 半導体装置の実装方法とその実装体
JP2002170854A (ja) 半導体装置及びその製造方法
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
JP2721790B2 (ja) 半導体装置の封止方法
JPH05315397A (ja) 半導体装置の封止方法と封止構造
JP2637684B2 (ja) 半導体装置の封止方法
JP2000228424A (ja) 半導体装置および半導体装置の製造方法
JP2599649B2 (ja) 電子部品の樹脂封止実装方法
JP2003224163A (ja) フリップチップの実装構造
JP2008277594A (ja) 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム
JPH0888464A (ja) フリップチップ実装方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090226

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100226

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100226

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110226

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120226

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120226

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 15

EXPY Cancellation because of completion of term