JP2008277594A - 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム - Google Patents

半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム Download PDF

Info

Publication number
JP2008277594A
JP2008277594A JP2007120433A JP2007120433A JP2008277594A JP 2008277594 A JP2008277594 A JP 2008277594A JP 2007120433 A JP2007120433 A JP 2007120433A JP 2007120433 A JP2007120433 A JP 2007120433A JP 2008277594 A JP2008277594 A JP 2008277594A
Authority
JP
Japan
Prior art keywords
bond material
die pad
die
semiconductor device
die bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007120433A
Other languages
English (en)
Inventor
Yoichiro Nozaki
洋一郎 野崎
Hideki Takehara
秀樹 竹原
Seiji Fujiwara
誠司 藤原
Michiharu Torii
道治 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007120433A priority Critical patent/JP2008277594A/ja
Publication of JP2008277594A publication Critical patent/JP2008277594A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】同一のダイパッド上に複数個の半導体チップを実装する半導体装置において、半導体チップの実装箇所を定めることができる半導体装置を提供する。
【解決手段】熱硬化温度がダイスボンド材５の融点温度以下のアンダーフィル剤６によって半導体チップ４ａ、４ｂをダイパッド２ａ上に固定して、ダイスボンド材５の溶融時における半導体チップ４ａ、４ｂの移動を防止する。
【選択図】図１

Description

本発明は、ダイパッド上に半導体素子が搭載された半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレームに関する。
従来より、リードフレームのダイパッド上に、導電性のダイスボンド材により半導体チップ（半導体素子）を実装した半導体装置が提案されている。この半導体装置は、まず、ダイパッドとリードとが一体形成されたリードフレームのダイパッド上に、半導体チップのサイズに合わせた適量のダイスボンド材を塗布し、そのダイスボンド材上に半導体チップを仮止めし、リードフレームをダイスボンド材の融点温度以上で加熱してダイスボンド材を溶融して、ダイパッド上に半導体チップを接着した後、金属細線を用いて半導体チップとリードとを電気的に接続し、ダイパッド、半導体チップ、および金属細線を封止樹脂でモールドし、封止樹脂体から外方へ突出するアウターリードを所定形状にフォーミングして製造する。
また、このような半導体装置において、１つのダイパッド上に複数個の半導体チップを並べて実装するものが提案されている。図６は、その従来の半導体装置の概略構成を示す断面図である。図６に示すように、この従来の半導体装置１１は、ダイパッド１２上に、導電性のダイスボンド材１５により２個の半導体チップ１４が並べて実装されており、隣接する２個の半導体チップ１４の表面に形成されている電極（図示せず）同士が金属細線１７ａにより電気的に接続され、各半導体チップ１４上の電極（図示せず）とインナーリード１３ａとが金属細線１７ｂにより電気的に接続され、ダイパッド１２、２個の半導体チップ１４、および金属細線１７ａ、１７ｂが封止樹脂体１８により樹脂封止され、その封止樹脂体１８から外方へアウターリード１３ｂが突出している。このようにダイパッド上に複数個の半導体チップを実装する場合、製品の小型化を図るためにダイパッド上における半導体チップ間の実装間隔を狭くして、実装密度を高くすることが望ましい。
しかし、隣接する半導体チップ間の間隔が狭いと、ダイスボンド材の塗布量にばらつきが生じて塗布量が多くなった場合に、隣接する他の半導体チップの表面に溶融したダイスボンド材が這い上がり、その半導体チップ上の電極を覆ってしまい、その電極に金属細線をうまくワイヤボンド接続できず、接続不良が発生したり、その半導体チップ上の電極同士が電気的に短絡するという問題が生ずる。
以上の問題に対して、リードフレームのダイパッド上に複数個の半導体チップを実装する半導体装置において、各半導体チップの実装領域の境界部分に予め溝を形成しておくことにより、ダイスボンド材の塗布量が多くなった場合でも、余分なダイスボンド材がその溝に流れて溜まることで、隣接する他の半導体チップの実装領域へのダイスボンド材の流れ出しを防止する半導体装置が提案されている（例えば、特許文献１参照。）。
しかしながら、ダイパッドに溝を形成しても、従来の半導体装置の製造方法では、ダイスボンド材が溶融時に流れ出し、それに伴い半導体チップが移動するので、半導体チップの実装箇所が定まらず、半導体チップ上の電極とリードとを電気的に接続する金属細線や、隣接する半導体チップ上の電極同士を電気的に接続する金属細線をうまくワイヤボンド接続することができず、接続不良が発生するという問題があった。
特開平９−２８３６８７号公報
本発明は、上記問題点に鑑み、同一のダイパッド上に複数個の半導体チップを並べて実装する半導体装置において、半導体チップの実装箇所を定めることができる半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレームを提供することを目的とする。
本発明の請求項１記載の半導体装置は、ダイパッドと、前記ダイパッド上に搭載された半導体素子と、前記ダイパッドと前記半導体素子の前記ダイパッド側の面の一部との間に配置されたダイスボンド材と、前記ダイパッドと前記半導体素子の前記ダイパッド側の面の一部との間に配置された熱硬化温度が前記ダイスボンド材の融点温度以下のアンダーフィル剤と、を具備し、前記半導体素子は、前記ダイスボンド材および前記アンダーフィル剤により前記ダイパッド上に接着されていることを特徴とする。
また、本発明の請求項２記載の半導体装置は、請求項１記載の半導体装置であって、前記アンダーフィル剤は、前記ダイスボンド材の外周を覆っていることを特徴とする。
また、本発明の請求項３記載の半導体装置は、請求項１もしくは２のいずれかに記載の半導体装置であって、前記ダイパッドと前記半導体素子とを電気的に接続する金属細線を具備することを特徴とする。
また、本発明の請求項４記載の半導体装置は、請求項１ないし３のいずれかに記載の半導体装置であって、前記ダイスボンド材を平面視した面積が前記半導体素子を平面視した面積の５割以上の大きさであることを特徴とする。
また、本発明の請求項５記載の半導体装置は、請求項１ないし４のいずれかに記載の半導体装置であって、前記ダイパッドは、前記半導体素子が搭載される領域に溝部を有することを特徴とする。
また、本発明の請求項６記載の半導体装置は、請求項５記載の半導体装置であって、前記溝部は、その内側空間の体積が、前記ダイスボンド材の溶融時の熱膨張量分の体積であることを特徴とする。
また、本発明の請求項７記載の半導体装置は、請求項１ないし６のいずれかに記載の半導体装置であって、前記半導体素子は複数個であり、前記半導体素子それぞれの前記ダイパッド側の面と前記ダイパッドとの間に前記ダイスボンド材および前記アンダーフィル剤が配置されていることを特徴とする。
また、本発明の請求項８記載の半導体装置は、請求項７記載の半導体装置であって、前記ダイパッド上に搭載された前記半導体素子間を電気的に接続する金属細線を具備することを特徴とする。
また、本発明の請求項９記載の半導体装置の製造方法は、ダイパッド上にダイスボンド材を塗布する塗布工程と、前記塗布工程後、ダイスボンド材上に半導体素子を仮止めする仮止め工程と、前記仮止め工程後、ダイパッドと半導体素子のダイパッド側の面との間の空隙にアンダーフィル剤を注入する注入工程と、前記注入工程後、ダイスボンド材の融点温度以下で加熱してアンダーフィル剤を熱硬化し、アンダーフィル剤により半導体素子をダイパッドに固定する熱硬化工程と、前記熱硬化工程後、ダイスボンド材の融点温度以上で加熱してダイスボンド材を溶融し、ダイスボンド材によりダイパッドと半導体素子とを接着する溶融工程と、を具備することを特徴とする。
また、本発明の請求項１０記載の半導体装置の製造方法は、請求項９記載の半導体装置の製造方法であって、前記塗布工程の際に、塗布したダイスボンド材を平面視した面積が、そのダイスボンド材上に仮止めする半導体素子を平面視した面積の５割以上の大きさとなるように塗布することを特徴とする。
また、本発明の請求項１１記載の半導体装置の製造方法は、請求項９もしくは１０のいずれかに記載の半導体装置の製造方法であって、前記注入工程の際に、ダイスボンド材の外周を覆うようにアンダーフィル剤を注入することを特徴とする。
また、本発明の請求項１２記載の半導体装置の製造方法は、請求項９ないし１１のいずれかに記載の半導体装置の製造方法であって、前記熱硬化工程後もしくは前記溶融工程後、半導体素子とダイパッドとの間を金属細線で電気的に接続する工程をさらに具備することを特徴とする。
また、本発明の請求項１３記載の半導体装置の製造方法は、請求項９ないし１２のいずれかに記載の半導体装置の製造方法であって、前記塗布工程の際に、ダイパッドの複数箇所にダイスボンド材を塗布し、前記仮止め工程の際に、各ダイスボンド材上に半導体素子を仮止めし、前記注入工程の際に、各半導体素子のダイパッド側の面とダイパッドとの間の空隙にアンダーフィル剤を注入し、前記熱硬化工程の際に、ダイスボンド材の融点温度以下で加熱して各アンダーフィル剤を熱硬化し、各アンダーフィル剤により各半導体素子をダイパッドに固定し、前記溶融工程の際に、ダイスボンド材の融点温度以上で加熱して各ダイスボンド材を溶融し、各ダイスボンド材によりダイパッドと各半導体素子とを接着することを特徴とする。
また、本発明の請求項１４記載の半導体装置の製造方法は、請求項１３記載の半導体装置の製造方法であって、前記熱硬化工程後もしくは前記溶融工程後、複数個の半導体素子間を金属細線で電気的に接続する工程をさらに具備することを特徴とする。
また、本発明の請求項１５記載の半導体装置の製造方法は、請求項９ないし１４のいずれかに記載の半導体装置の製造方法であって、前記塗布工程の際に、転写もしくは印刷によってダイスボンド材をダイパッド上に塗布することを特徴とする。
また、本発明の請求項１６記載の半導体装置の製造方法は、請求項１５記載の半導体装置の製造方法であって、半導体素子が搭載される領域に溝部を有するダイパッドを備えたリードフレームを用いることを特徴とする。
また、本発明の請求項１７記載の半導体装置の製造方法は、請求項１６記載の半導体装置の製造方法であって、前記溝部は、その内側空間の体積が、ダイスボンド材の溶融時の熱膨張量分の体積であることを特徴とする。
また、本発明の請求項１８記載のリードフレームは、請求項１６もしくは１７のいずれかに記載の半導体装置の製造方法に用いられるリードフレームであって、半導体素子が搭載される領域に前記溝部を有するダイパッドを備えることを特徴とする。
本発明によれば、熱硬化したアンダーフィル剤により半導体素子をダイパッドに固定することができるので、ダイスボンド材の溶融時における半導体素子の移動を防止でき、半導体素子の実装箇所を定めることができる。よって、良好なワイヤボンド接続を実現でき、信頼性の高い半導体装置を良好な歩留りで得ることができる。また、アンダーフィル剤によりダイスボンド材の外周を覆うことで、ダイスボンド材の溶融時に、溶融したダイスボンド材が、熱硬化したアンダーフィル剤に遮られて、ダイパッド上へ漏れ広がらないので、隣接する他の半導体素子の表面に溶融したダイスボンド材が這い上がらず、半導体素子上の電極に金属細線を良好にワイヤボンド接続できる。また、溶融したダイスボンド材がダイパッド上へ漏れ広がらないので、半導体素子上の電極とダイパッドとを電気的に接続する金属細線を良好にワイヤボンド接続できる。
（実施の形態１）
以下、本発明の実施の形態１について、図面を参照して説明する。図１は本発明の実施の形態１における半導体装置の概略構成を示す断面図である。ここでは、高放熱性を必要とする高耐圧素子を例に説明を行うが、無論、高耐圧素子に限定されるものではない。
図１に示すように、この半導体装置１ａは、ダイパッド２ａ上に、導電性のダイスボンド材５によりパワー半導体チップ（半導体素子）４ａおよび、そのパワー半導体チップ４ａの制御回路用の半導体チップ（半導体素子）４ｂが並べて搭載されている。ここでは、ダイパッドへ電流を流す必要があるパワー半導体チップおよび、そのパワー半導体チップの制御回路用の半導体チップを実装する半導体装置を例に説明を行うが、無論、この組み合わせに限定されるものではない。また、ダイパッド上に実装する半導体チップの個数は、２個に限定されるものではない。
また、隣接する半導体チップ４ａ、４ｂの表面に形成されている電極（図示せず）同士が金属細線７ａにより電気的に接続され、各半導体チップ４ａ、４ｂ上の電極（図示せず）とインナーリード３ａとが金属細線７ｂにより電気的に接続され、パワー半導体チップ４ａ上の電極（図示せず）とダイパッド２ａとが金属細線７ｃにより電気的に接続されている。
また、ダイパッド２ａ、半導体チップ４ａ、４ｂ、および金属細線１７ａ、１７ｂ、１７ｃが封止樹脂体８により樹脂封止されており、その封止樹脂体８から外方へ突出するアウターリード３ｂが所望の形状に加工されている。
また、ダイパッド２ａと各半導体チップ４ａ、４ｂのダイパッド２ａ側の面（裏面）との間に、ダイスボンド材５および熱硬化温度がダイスボンド材５の融点温度以下のアンダーフィル剤６が配置されており、各半導体チップ４ａ、４ｂは、ダイスボンド材５およびアンダーフィル剤６によりダイパッド２ａ上に接着されている。また、パワー半導体チップ４ａは、ダイスボンド材５によりダイパッド２ａと電気的に接続している。
このような半導体装置１ａでは、パワー半導体チップ４ａをダイパッド２ａに接着するダイスボンド材５が大電流を流す必要があるので、ダイスボンド材５には、高放熱性（高熱伝導性）、高電子電導性を有する材料を用いる必要があり、例えば、ダイスボンド材５として、鉛と錫を共晶させた高融点半田を用いる。なお、無論、鉛と錫を共晶させた高融点半田に限定されるものではなく、高熱伝導性、高電子電導性を有するダイスボンド材であればよい。
以上のように、この半導体装置１ａは、熱硬化したアンダーフィル剤６により半導体チップ４がダイパッド２ａに接着されている。よって、ダイスボンド材５の溶融時における半導体チップ４ａ、４ｂの移動を防止できるので、半導体チップ４ａ、４ｂの実装箇所を定めることができ、良好なワイヤボンド接続を実現できる。
また、本実施の形態１では、ダイスボンド材５の外周全てをアンダーフィル剤６で覆っている。このようにすれば、ダイスボンド材５の溶融時に、溶融したダイスボンド材５が、熱硬化したアンダーフィル剤６に遮られて、半導体チップ４ａ、４ｂの実装領域外へ漏れ出さないので、隣接する半導体チップ４ａ、４ｂの表面に溶融したダイスボンド材が這い上がって、半導体チップ４ａ、４ｂ上の電極を覆うことを防止でき、半導体チップ４ａ、４ｂ上の電極に金属細線を良好にワイヤボンド接続できる。
また、ダイスボンド材が半導体チップの実装領域の外に広がってしまうと、そのダイスボンド材が付着した部分に金属細線をうまくワイヤボンド接続できない上、半導体装置の母基板への実装時に、高温に熱せられることで、半導体チップの実装領域外へ漏れ出したダイスボンド材を起点とした熱応力が発生し、ダイパッドと封止樹脂体とが剥離し、その剥離の進行により、ダイパッドと半導体チップとを電気的に接続する金属細線の破断が発生する。
この問題に対して、本実施の形態１では、ダイスボンド材５の外周全てをアンダーフィル剤６で覆うことにより、溶融したダイスボンド材５が半導体チップの実装領域の外へ広がることを防止しているので、パワー半導体チップ４ａとダイパッド２ａとを金属細線７ｃにより電気的に接続することができ、半導体装置１ａの電気特性の安定化が図られている。
また、ダイスボンド材５は、平面視した面積が、そのダイスボンド材５上に載せる半導体チップを平面視した面積の５割以上の大きさであることが望ましい。このようにすれば、パワー半導体チップ４ａにとって十分な高放熱性、高電子電導性を得ることが可能となる。なお、無論、半導体チップが必要とする放熱性と電子伝導性を満たすことが可能な面積をダイスボンド材が有すればよく、ダイスボンド材の面積は半導体チップの面積に対して５割以上に限定されるものではない。
続いて、上記した構成の半導体装置１ａの製造方法の第１例について、図２を用いて説明する。図２は本発明の実施の形態１における半導体装置の製造方法の第１例を示す工程断面図である。
まず、図２（ａ）に示すように、複数個の半導体チップを搭載可能なダイパッド２ａと、ダイパッド２ａの周囲に配置され、その先端がダイパッド２ａに対向するリード３とが一体形成されたリードフレーム９ａを用意する。
次に、図２（ｂ）に示すように、ダイパッド２ａの各半導体チップが搭載される領域に、ディスペンサによるポッティングによりダイスボンド材５を塗布する（塗布工程）。このとき、ダイスボンド材５が半導体チップの実装領域からはみ出さないように、ダイスボンド材５の量および形状を制御する。また、塗布したダイスボンド材５を平面視した面積が、そのダイスボンド材５上に載せる半導体チップを平面視した面積の５割以上の大きさとなるように、ダイスボンド材５の量および形状を制御するのが望ましい。このようにすれば、半導体チップをダイパッドに接着するダイスボンド材５の面積が、半導体チップの面積に対して５割以上となるので、上記したように、パワー半導体チップ４ａにとって十分な高放熱性、高電子電導性を得ることが可能となる。なお、無論、半導体チップをダイパッドに接着するダイスボンド材５の面積は、その半導体チップが必要とする放熱性と電子伝導性を満たすことが可能な面積であればよいので、そのような面積を得ることができるように、塗布するダイスボンド材５の量および形状を制御すればよく、塗布したダイスボンド材５の面積は、半導体チップの面積の５割以上の大きさに限定されるものではない。
次に、図２（ｃ）に示すように、塗布したダイスボンド材５上に、そのダイスボンド材５以上の面積を有する半導体チップ４ａ、４ｂを仮止めする（仮止め工程）。このとき、高融点半田は溶融しておらず、高融点半田中のフラックス成分などによって、半導体チップは高融点半田に仮止めされる。
次に、図２（ｄ）に示すように、各半導体チップ４ａ、４ｂの裏面とダイパッド２ａとの間の空隙に、ダイスボンド材５の外周全てを覆うようにアンダーフィル剤６を注入し（注入工程）、アンダーフィル剤６の熱硬化温度以上、ダイスボンド材５の融点温度以下で加熱処理することで、アンダーフィル剤６を熱硬化し、アンダーフィル剤６により各半導体チップ４ａ、４ｂをダイパッド２ａに固定する（熱硬化工程）。その後、ダイスボンド材５の融点温度まで加熱して、ダイスボンド材５を溶融し、ダイスボンド材５により半導体チップ４ａ、４ｂをダイパッド２ａに接着するとともに、パワー半導体チップ４ａとダイパッド２ａとを電気的に接続する（溶融工程）。
このように、熱硬化したアンダーフィル剤６により半導体チップ４をダイパッド２ａに固定することにより、ダイスボンド材５の溶融時における半導体チップ４ａ、４ｂの移動を防止できるので、半導体チップ４ａ、４ｂの実装箇所を定めることができる。
なお、アンダーフィル剤６は、ダイスボンド材５の溶融工程に耐えられる高耐熱性を有し、また溶融工程におけるストレスを緩和することができる低弾性率を有していることが望ましい。
次に、図２（ｅ）に示すように、半導体チップ４ａ、４ｂ上の電極（図示せず）同士を金属細線７ａにより電気的に接続し、半導体チップ４ａ、４ｂ上の電極（図示せず）とリード３のインナーリード部分とを金属細線７ｂにより電気的に接続し、パワー半導体チップ４ａ上の電極（図示せず）とダイパッド２ａとを金属細線７ｃにより電気的に接続する（ワイヤボンディング工程）。
次に、図２（ｆ）に示すように、トランスファモールド方式により樹脂封止し（樹脂封止工程）、その後、樹脂封止体８から外方へ突出したアウターリード３ｂを所望の形状に加工して、半導体装置１ａを得る。
なお、図２（ｅ）に示すワイヤボンディング工程は、ダイスボンド材５の溶融工程後に限らず、アンダーフィル剤６の熱硬化工程後、樹脂封止工程前に実施すればよい。これは、アンダーフィル剤６の熱硬化工程後であれば、熱硬化したアンダーフィル剤６によって半導体チップ４ａ、４ｂがダイパッド２ａに固定され、半導体チップ４ａ、４ｂの実装箇所が定まるためである。
続いて、半導体装置１ａの製造方法の第２例について、図３を用いて説明する。図３は本発明の実施の形態１における半導体装置の製造方法の第２例を示す工程断面図である。但し、図３（ａ）、図３（ｃ）〜図３（ｆ）に示す工程は、図２（ａ）、図２（ｃ）〜図２（ｆ）に示す工程と同一であるので、説明を省略する。
この製造方法は、ダイスボンド材を転写もしくは印刷によってダイパッド上に塗布する点が、図２に示す製造方法と異なる。すなわち、図３（ｂ）に示すように、ダイパッド２ａの各半導体チップが搭載される領域に、転写もしくは半田印刷により、高さ５０μｍ程度のダイスボンド材（高融点半田）５を塗布する（塗布工程）。なお、ここでは、塗布するダイスボンド材５の高さを５０μｍ程度としたが、これに限定されるものではなく、アンダーフィル剤６が、半導体チップとダイパッドとの間の空隙を埋めることができる高さに形成すればよい。
また、この塗布工程に際し、上記した第１例と同様に、ダイスボンド材５が半導体チップの実装領域からはみ出さないように、ダイスボンド材５の量、塗布形状、塗布面積を制御する。また、塗布したダイスボンド材５を平面視した面積が、そのダイスボンド材５上に載せる半導体チップを平面視した面積の５割以上の大きさとなるように、ダイスボンド材５の量、塗布形状、塗布面積を制御するのが望ましい。
このように転写もしくは印刷による塗布法を用いた場合、ダイスボンド材５の量、塗布形状、塗布面積の制御がポッティング法に比べて極めて容易となる。したがって、所定の塗布領域にダイスボンド材５を確実に塗布することができ、半導体装置１ａの放熱性の制御が容易となる。さらに、所定の塗布領域からはみ出さないようにダイスボンド材５を塗布できるので、ダイスボンド材５の外周全てをアンダーフィル剤６により覆うことが極めて容易にできるようになり、ダイスボンド材５の溶融時に、溶融したダイスボンド材５がダイパッド２ａ上に漏れ広がることを確実に防止できる。
また、半田の転写もしくは印刷による塗布法では、塗布されたダイスボンド材が平坦になることから、半導体チップが斜めに実装されることを防止でき、金属細線を半導体チップ上の電極に良好にワイヤボンド接続することができる。さらに、半導体チップの傾きによるチップ先端部への応力の集中を防止できるので、半導体装置の信頼性が向上する。
本実施の形態１によれば、半導体チップの実装箇所を定めることができるので、良好なワイヤボンド接続を実現できる。また、溶融したダイスボンド材がダイパッド上に漏れ広がらないので、ダイパッドに金属細線を良好にワイヤボンド接続できる。また、半導体チップの実装領域から流れ出したダイスボンド材が、隣接する他の半導体チップの表面を這い上がって、その半導体チップ上の電極を覆うことを防止でき、半導体チップ上の電極に金属細線を良好にワイヤボンド接続できるとともに、半導体チップ上の電極同士の短絡も防止できる。
（実施の形態２）
以下、本発明の実施の形態２について、図面を参照して説明する。但し、前述した実施の形態１において説明した部材と同一の部材には同一符号を付して、説明を省略する。図４は本発明の実施の形態２における半導体装置の概略構成を示す断面図である。
図４に示すように、本実施の形態２は、ダイパッド２ｂの半導体チップ４ａ、４ｂが搭載される領域に溝部１０がそれぞれ形成されている点が、前述した実施の形態１と異なる。なお、本実施の形態２では、各半導体チップが搭載される領域にそれぞれ１つの溝部１０を形成する場合について説明するが、無論、各半導体チップが搭載される領域に複数の溝部を形成してもよい。
この溝部１０は、その内側空間の体積が、ダイスボンド材５の溶融時の熱膨張量分の体積となるように形成されている。例えばダイスボンド材５として、鉛と錫を共晶させた高融点半田を用いた場合、高融点半田は溶融時に５％程度体積膨張する。
このようにダイパッド２ｂの各半導体チップが搭載される領域に溝部１０を形成することで、ダイスボンド材５の溶融時に、ダイスボンド材５の体積膨張分が溝部１０に流れ込むので、ダイスボンド材５の体積膨張によるストレスが半導体チップ４ａ、４ｂにかからず、その体積膨張に起因するチップクラック等を防ぐことができ、半導体装置の信頼性を高めることができる。なお、図４では、ダイスボンド材１５により溝部１０が充填されているが、実際には、融点温度以下になると、ダイスボンド材１５の体積が収縮して、溝部１０に流れ込んだダイスボンド材１５の一部が溝部１０から抜け出し、その残余が溝部１０に残る状態となる。
続いて、図５を用いて、上記した構成の半導体装置１ｂの製造方法について、前述した実施の形態１における半導体装置の製造方法と異なる点を中心に説明する。図５は本実施の形態２における半導体装置の製造方法の一例を示す工程断面図である。
まず、図５（ａ）に示すように、図２（ａ）、図３（ａ）と同様に、半導体チップが搭載される領域に溝部１０が形成されたダイパッド２ｂを有するリードフレーム９ｂを用意する。この溝部１０は、プレスやエッチング等により形成する。
次に、図５（ｂ）に示すように、図３（ｂ）と同様に、ダイパッド２ｂの各半導体チップが搭載される領域に、転写もしくは半田印刷により、高さ５０μｍ程度のダイスボンド材（高融点半田）５を塗布する（塗布工程）。このとき、ダイスボンド材５は融点温度以下であるので、溝部１０には入らず、溝部１０は空洞のままである。
次に、図５（ｃ）に示すように、図２（ｃ）、図３（ｃ）と同様に、塗布したダイスボンド材５上に半導体チップ４ａ、４ｂを仮止めする（仮止め工程）。このとき、ダイスボンド材５は融点温度以下であるので、溝部１０には入らず、溝部１０は空洞のままである。
次に、図５（ｄ）に示すように、図２（ｄ）、図３（ｄ）と同様に、各半導体チップ４ａ、４ｂの裏面とダイパッド２ｂとの間の空隙に、ダイスボンド材５の外周全てを覆うようにアンダーフィル剤６を注入し（注入工程）、アンダーフィル剤６の熱硬化温度以上、ダイスボンド材５の融点温度以下で加熱処理することで、アンダーフィル剤６を熱硬化し、アンダーフィル剤６により各半導体チップ４ａ、４ｂをダイパッド２ｂに固定する（熱硬化工程）。その後、ダイスボンド材５の融点温度まで加熱して、ダイスボンド材５を溶融し、ダイスボンド材５によりダイパッド２ｂと半導体チップ４ａ、４ｂとを接着するとともに、パワー半導体チップ４ａとダイパッド２ｂとを電気的に接続する（溶融工程）。
このダイスボンド材５の溶融工程時に、高融点半田５は５％ほどの体積膨張をするが、その体積膨張分は、ダイパッド２ｂに予め形成された溝部１０に流れ込むため、高融点半田５の体積膨張によるストレスが半導体チップ４ａ、４ｂにかかることはなく、信頼性の高い半導体装置１ｂを製造できる。
次に、図５（ｅ）に示すように、図２（ｅ）、図３（ｅ）と同様に、半導体チップ４ａ、４ｂ上の電極（図示せず）同士を金属細線７ａにより電気的に接続し、半導体チップ４ａ、４ｂ上の電極（図示せず）とリード３のインナーリード部分とを金属細線７ｂにより電気的に接続し、パワー半導体チップ４ａ上の電極（図示せず）とダイパッド２ｂとを金属細線７ｃにより電気的に接続する（ワイヤボンディング工程）。なお、このワイヤボンディング工程は、ダイスボンド材５の溶融工程後に限らず、アンダーフィル剤６の熱硬化工程後、樹脂封止工程前に実施すればよい。
次に、図５（ｆ）に示すように、図２（ｆ）、図３（ｆ）と同様に、トランスファモールド方式により樹脂封止し（樹脂封止工程）、その後、樹脂封止体８から外方へ突出したアウターリード３ｂを所望の形状に加工して、半導体装置１ｂを得る。
なお、図５（ｅ）、図５（ｆ）では、ダイスボンド材１５により溝部１０が充填されているが、実際には、融点温度以下になると、ダイスボンド材１５の体積が収縮して、溝部１０に流れ込んだダイスボンド材１５の一部が溝部１０から抜け出し、その残余が溝部１０に残る状態となる。
本実施の形態２によれば、前記した実施の形態１の効果に加えて、ダイスボンド材の溶融時に、ダイスボンド材の体積膨張によるストレスが半導体チップにかかることに起因したチップクラック等を防止でき、より信頼性の高い半導体装置を、より良好な歩留りで得ることができる。
本発明にかかる半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレームは、半導体チップの実装箇所を定めることができるので、良好なワイヤボンド接続を実現でき、種々の電子機器に適用される高耐圧素子に有用である。
本発明の実施の形態１における半導体装置の概略構成を示す断面図 本発明の実施の形態１における半導体装置の製造方法の第１例を示す工程断面図 本発明の実施の形態１における半導体装置の製造方法の第２例を示す工程断面図 本発明の実施の形態２における半導体装置の概略構成を示す断面図 本発明の実施の形態２における半導体装置の製造方法の一例を示す工程断面図 従来の半導体装置の概略構成を示す断面図
符号の説明
１ａ、１ｂ、１１ 半導体装置
２ａ、２ｂ、１２ ダイパッド
３ リード
３ａ、１３ａ インナーリード
３ｂ、１３ｂ アウターリード
４ａ、４ｂ、１４ 半導体チップ
５、１５ ダイスボンド材
６ アンダーフィル剤
７ａ〜７ｃ、１７ａ、１７ｂ 金属細線
８、１８ 封止樹脂体
９ａ、９ｂ リードフレーム
１０ 溝部

Claims (18)

  1. ダイパッドと、
    前記ダイパッド上に搭載された半導体素子と、
    前記ダイパッドと前記半導体素子の前記ダイパッド側の面の一部との間に配置されたダイスボンド材と、
    前記ダイパッドと前記半導体素子の前記ダイパッド側の面の一部との間に配置された熱硬化温度が前記ダイスボンド材の融点温度以下のアンダーフィル剤と、
    を具備し、前記半導体素子は、前記ダイスボンド材および前記アンダーフィル剤により前記ダイパッド上に接着されていることを特徴とする半導体装置。
  2. 前記アンダーフィル剤は、前記ダイスボンド材の外周を覆っていることを特徴とする請求項１記載の半導体装置。
  3. 請求項１もしくは２のいずれかに記載の半導体装置であって、前記ダイパッドと前記半導体素子とを電気的に接続する金属細線を具備することを特徴とする半導体装置。
  4. 前記ダイスボンド材を平面視した面積が前記半導体素子を平面視した面積の５割以上の大きさであることを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
  5. 請求項１ないし４のいずれかに記載の半導体装置であって、前記ダイパッドは、前記半導体素子が搭載される領域に溝部を有することを特徴とする半導体装置。
  6. 前記溝部は、その内側空間の体積が、前記ダイスボンド材の溶融時の熱膨張量分の体積であることを特徴とする請求項５記載の半導体装置。
  7. 前記半導体素子は複数個であり、前記半導体素子それぞれの前記ダイパッド側の面と前記ダイパッドとの間に前記ダイスボンド材および前記アンダーフィル剤が配置されていることを特徴とする請求項１ないし６のいずれかに記載の半導体装置。
  8. 請求項７記載の半導体装置であって、前記ダイパッド上に搭載された前記半導体素子間を電気的に接続する金属細線を具備することを特徴とする半導体装置。
  9. ダイパッド上にダイスボンド材を塗布する塗布工程と、
    前記塗布工程後、ダイスボンド材上に半導体素子を仮止めする仮止め工程と、
    前記仮止め工程後、ダイパッドと半導体素子のダイパッド側の面との間の空隙にアンダーフィル剤を注入する注入工程と、
    前記注入工程後、ダイスボンド材の融点温度以下で加熱してアンダーフィル剤を熱硬化し、アンダーフィル剤により半導体素子をダイパッドに固定する熱硬化工程と、
    前記熱硬化工程後、ダイスボンド材の融点温度以上で加熱してダイスボンド材を溶融し、ダイスボンド材によりダイパッドと半導体素子とを接着する溶融工程と、
    を具備することを特徴とする半導体装置の製造方法。
  10. 前記塗布工程の際に、塗布したダイスボンド材を平面視した面積が、そのダイスボンド材上に仮止めする半導体素子を平面視した面積の５割以上の大きさとなるように塗布することを特徴とする請求項９記載の半導体装置の製造方法。
  11. 前記注入工程の際に、ダイスボンド材の外周を覆うようにアンダーフィル剤を注入することを特徴とする請求項９もしくは１０のいずれかに記載の半導体装置の製造方法。
  12. 請求項９ないし１１のいずれかに記載の半導体装置の製造方法であって、前記熱硬化工程後もしくは前記溶融工程後、半導体素子とダイパッドとの間を金属細線で電気的に接続する工程をさらに具備することを特徴とする半導体装置の製造方法。
  13. 前記塗布工程の際に、ダイパッドの複数箇所にダイスボンド材を塗布し、
    前記仮止め工程の際に、各ダイスボンド材上に半導体素子を仮止めし、
    前記注入工程の際に、各半導体素子のダイパッド側の面とダイパッドとの間の空隙にアンダーフィル剤を注入し、
    前記熱硬化工程の際に、ダイスボンド材の融点温度以下で加熱して各アンダーフィル剤を熱硬化し、各アンダーフィル剤により各半導体素子をダイパッドに固定し、
    前記溶融工程の際に、ダイスボンド材の融点温度以上で加熱して各ダイスボンド材を溶融し、各ダイスボンド材によりダイパッドと各半導体素子とを接着する
    ことを特徴とする請求項９ないし１２のいずれかに記載の半導体装置の製造方法。
  14. 請求項１３記載の半導体装置の製造方法であって、前記熱硬化工程後もしくは前記溶融工程後、複数個の半導体素子間を金属細線で電気的に接続する工程をさらに具備することを特徴とする半導体装置の製造方法。
  15. 前記塗布工程の際に、転写もしくは印刷によってダイスボンド材をダイパッド上に塗布することを特徴とする請求項９ないし１４のいずれかに記載の半導体装置の製造方法。
  16. 請求項１５記載の半導体装置の製造方法であって、半導体素子が搭載される領域に溝部を有するダイパッドを備えたリードフレームを用いることを特徴とする半導体装置の製造方法。
  17. 前記溝部は、その内側空間の体積が、ダイスボンド材の溶融時の熱膨張量分の体積であることを特徴とする請求項１６記載の半導体装置の製造方法。
  18. 請求項１６もしくは１７のいずれかに記載の半導体装置の製造方法に用いられるリードフレームであって、半導体素子が搭載される領域に前記溝部を有するダイパッドを備えることを特徴とするリードフレーム。
JP2007120433A 2007-05-01 2007-05-01 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム Withdrawn JP2008277594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007120433A JP2008277594A (ja) 2007-05-01 2007-05-01 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007120433A JP2008277594A (ja) 2007-05-01 2007-05-01 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム

Publications (1)

Publication Number Publication Date
JP2008277594A true JP2008277594A (ja) 2008-11-13

Family

ID=40055189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007120433A Withdrawn JP2008277594A (ja) 2007-05-01 2007-05-01 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム

Country Status (1)

Country Link
JP (1) JP2008277594A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232566A (ja) * 2012-04-28 2013-11-14 Shindengen Electric Mfg Co Ltd 電子回路パッケージ
JP2018110512A (ja) * 2017-01-05 2018-07-12 ローム株式会社 整流ｉｃ及びこれを用いた絶縁型スイッチング電源

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232566A (ja) * 2012-04-28 2013-11-14 Shindengen Electric Mfg Co Ltd 電子回路パッケージ
JP2018110512A (ja) * 2017-01-05 2018-07-12 ローム株式会社 整流ｉｃ及びこれを用いた絶縁型スイッチング電源
JP7032910B2 (ja) 2017-01-05 2022-03-09 ローム株式会社 整流ｉｃ及びこれを用いた絶縁型スイッチング電源

Similar Documents

Publication Publication Date Title
KR100336329B1 (ko) 반도체장치의제조방법
CN101904230B (zh) 焊料球的无助熔剂微穿孔方法和所得的装置
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
JP6076675B2 (ja) 半導体装置
JP6309112B2 (ja) パワーモジュール
JP2016184612A (ja) 半導体装置の実装方法
JP2004530307A (ja) チップのリードフレーム
JP5233853B2 (ja) 半導体装置
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP2002026067A (ja) 半導体装置及びその実装方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP5422830B2 (ja) リードピン付配線基板及びその製造方法
JP6381489B2 (ja) 半導体装置の製造方法
JP2008277594A (ja) 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム
JP2008300500A (ja) 半導体装置およびその製造方法
JP6480550B2 (ja) ワイヤボンディング方法、および半導体装置
JPH11163204A (ja) 半導体装置及びその実装構造
JPH11168122A (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JPH0269945A (ja) 半導体装置及びその製造方法
JP2008103450A (ja) モジュールの製造方法
JP2940491B2 (ja) マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板
JP3923661B2 (ja) 半導体装置
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法
JPH11354575A (ja) 半導体ユニットおよび半導体素子の実装方法
JP2008243879A (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100827

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110916