KR100336329B1 - 반도체장치의제조방법 - Google Patents

반도체장치의제조방법 Download PDF

Info

Publication number
KR100336329B1
KR100336329B1 KR1019970057730A KR19970057730A KR100336329B1 KR 100336329 B1 KR100336329 B1 KR 100336329B1 KR 1019970057730 A KR1019970057730 A KR 1019970057730A KR 19970057730 A KR19970057730 A KR 19970057730A KR 100336329 B1 KR100336329 B1 KR 100336329B1
Authority
KR
South Korea
Prior art keywords
substrate
curable resin
resin
semiconductor chip
semiconductor device
Prior art date
Application number
KR1019970057730A
Other languages
English (en)
Other versions
KR19980070074A (ko
Inventor
에가와요시미
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR19980070074A publication Critical patent/KR19980070074A/ko
Application granted granted Critical
Publication of KR100336329B1 publication Critical patent/KR100336329B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

접속신뢰성을 향상할 수 있고, 제조시간을 단축할 수 있는 반도체 장치의 제조방법을 제공한다. 반도체 장치의 제조방법에 따르면, 반도체 칩(1)과 인터포저(기판)(3) 사이에 시트형의 열경화전의 언더필수지(9)를 삽입하고, 열경화전의 언더필수지(9)에 열을 가하여 그것을 용해시켜서 열경화시킨 후, 반도체 칩(1) 및 인터포저(기판)(3)를 열경화후의 언더필수지(8)로 밀봉한다.

Description

반도체 장치의 제조방법
본 발명은, 반도체 칩을 탑재한 반도체 장치의 제조방법에 관한 것으로, 특히, CSP(Chip Size(Scale) Package)구조를 갖는 반도체 장치의 제조방법에 관한 것이다.
반도체 장치의 패키지의 소형화와 접속단자수의 증가에 의해 반도체 장치의 접속단자 사이의 간격이 좁게되어, 종래의 납땜을 사용하는 기술로 그러한 반도체 장치를 제조하는 것이 어렵다. 그래서, 노출된 반도체 장치를 회로기판에 직접 실장하여 실장면적의 소형화와 그러한 면적을 보다 효율적으로 사용하고자 하는 방법이 고려되고 있다. 예컨대, 이러한 장치는 특개평 7-106357호 공보에 개시되어 있다.
이러한 종류의 종래의 반도체 장치에 있어서, 반도체 칩은 인터포저(interposer(기판)) 상에 접속되고, 외부환경으로부터 반도체 칩을 보호하기 위해서, 반도체 칩과 인터포저 사이의 간극에 충전된 액형수지를 열경화(큐어(curing))하여 수지밀봉한다.
그러나, 이러한 종래의 CSP 구조의 제조방법은, 반도체 칩과 인터포저 사이의 간극을 액형수지로 충전하는 경우, 간극이 작기(100㎛) 때문에, 내부에 큰 공극 및 미충전된 영역이 형성된다고 하는 문제점이 있었다.
또한, 액형수지로 간극을 충전한 후, 열경화함으로써 수지밀봉을 수행하기 때문에, 상술한 상기 공극 등의 발생을 방지하기 위해서는 액형수지를 천천히 충전해야 한다. 그러므로, 액형수지의 열경화에 막대한 시간이 걸린다고 하는 문제점이 있었다.
상술한 바와 같이, 공극 및 미충전 영역의 발생에 의해 접속신뢰성이 저하되고, 액형수지를 충전, 경화하기 위한 필요성 때문에 제조시간이 증대된다고 하는 문제점이 있었다.
상기 문제점을 해결하기 위한 본 발명의 목적은, 접속 신뢰성을 향상할 수 있고, 제조시간을 단축할 수 있는 반도체 장치의 제조방법을 제공하는 데에 있다.
본 발명의 일 관점에 따른, 반도체 장치를 기판표면에 설치한 접속단자에 접속함과 동시에, 반도체 장치를 기판 상에 본딩하는 반도체 장치의 제조방법은,
우선, 기판 상에 시트형의 경화성 수지를 배치하는 공정과,
경화성 수지를 삽입하여 접속단자에 반도체 장치를 본딩함과 동시에, 경화성 수지로 반도체 장치를 기판 상에 수지 밀봉하는 공정을 구비한 것을 특징으로 한다.
본 발명의 다른 관점에 따른, 반도체 장치를 기판 표면에 설치된 접속단자에 접속하고, 반도체 장치를 기판 상에 본딩하는 반도체 장치의 제조방법은, 우선, 기판 상에 시트형의 열경화성 수지를 배치하는 공정과,
열경화성 수지를 삽입하여 접속단자에 반도체 장치를 본딩하고, 열경화성 수지를 가열, 경화하는 것에 의해 반도체 장치를 기판 상에 수지 밀봉하는 공정을 구비한 것을 특징으로 한다.
본 발명의 반도체 장치의 제조방법에 따르면, 시트형의 경화성 수지는 먼저 기판 상에 배치되고, 반도체 장치는 열경화성 수지를 삽입함으로써 접속단자에 본딩됨과 동시에, 반도체 장치는 열경화성 수지에 의해 기판 상에 밀봉된다. 이것에 의해 미충전된 영역과 내부공극의 발생을 방지할 수 있어, 제조시간을 점차적으로 단축할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조방법에 의해 획득된 CSP 구조를 나타낸 완성품의 단면도,
도 2는 수지가 경화되기 전의 도 1에서의 CSP 구조를 나타낸 단면도,
도 3a 및 도 3b는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조방법에 의해 획득된 CSP 구조를 나타낸 단면도,
도 4a 및 도 4b는 본 발명의 제 3 실시예에 따른 반도체 장치의 제조방법에 의해 획득된 CSP 구조를 나타낸 단면도,
도 5는 본 발명의 제 4 실시예에 따른 반도체 장치의 제조방법에 의해 획득된 CSP 구조를 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
1 : 반도체 칩(반도체 장치) 2 : 내부접속단자
3 : 인터포저(기판) 4 : 비어홀
5 : 금속플러그 6 : 상층배선
7 : 외부단자 8 : 열경화후의 언더필수지
9,10,11,13 : 열경화전의 언더필수지 10a,11a : 간극구멍
12 : 가드 링 13b : 오목부
14 : 돌기
다음에 본 발명에 대해서 상세히 설명한다.
본 발명에 따른 경화성 수지는 접속단자의 두께에 대응한 두께로 형성될 수도 있다. 선택적으로, 상기 경화성 수지는, 접속단자의 단자위치에, 수지밀봉시의 수지량을 조정하는 간극구멍(clearance hole)을 설치한 구조를 갖는다.
본 발명에 따른 상기 경화성 수지는, 그것의 주변에, 수지밀봉시 수지가 흘러나오는 것을 방지하는 가드 링(guard ring)을 설치한 구조를 가질 수도 있다. 선택적으로, 상기 경화성 수지는, 위치정렬용의 오목부를 구비하고, 오목부와 대향하는 기판의 표면에, 위치결정을 하여 오목부와 조합하는 볼록부를 설치해도 된다.
본 발명에 따른 상기 경화성 수지는, 열경화성 수지, 열가소성수지 또는 UV 경화성 수지일 수도 있다. 또한, 상기 경화성 수지는, 고형상태의 경화성 수지일 수도 있다.
본 발명에 따른 반도체 장치의 제조방법은, 반도체 칩을 접속하는 CSP 반도체 장치에 적용될 수 있다. 다음에, 반도체 장치의 제조방법에 대해서는 그것의 바람직한 실시예를 참조하면서 설명하고, 이들 실시예는 단지 예시적인 것이지 본 발명을 제한하는 것은 아니다.
제 1 실시예
도 1 및 도 2는 본 발명의 제 1 실시예에 관한 반도체 장치의 제조방법에 의해 획득된 CSP 패키지구조를 나타낸 도면이다. 도 1은 수지가 이미 경화된 완성품의 단면도이며, 도 2는 수지가 경화되기 전의 구조를 나타낸 단면도이다.
도 1에 있어서, 1은 반도체 칩, 2는 반도체 칩을 전기적으로 접속하는 내부접속단자, 3은 다층기판으로 이루어지는 인터포저(기판), 4는 다층기판에 형성된 비어홀, 5는 비어홀(4)에 충전된 금속플러그, 6은 금속플러그(5) 등을 전기적으로 접속하는 상층배선, 7은 땜납볼로 이루어지는 외부단자, 8은 열경화후의 언더필수지(under-filler-resin)(경화성 수지 또는 열경화성 수지)이다. 여기서, "언더필수지"라는 것은 반도체 칩과 기판 사이의 갭을 충전하는 수지를 의미한다. 또한, 반도체 칩(1), 내부접속단자(2) 및 인터포저(3)의 두께는, 각각 350㎛, 100㎛ 및 400㎛이다.
즉, 본 반도체 장치는, 반도체 칩(1)의 하면(1a)과 인터포저(기판)(3)가 도전성의 내부접속단자(2)를 통해서 접속됨과 동시에, 반도체 칩(1)의 하면(1a)과 인터포저(기판)(3) 사이의 간극이 열경화성 언더필수지(8)로 밀봉되고, 인터포저(기판)(3)의 하면에 외부단자(땜납볼)(7)가 배치된 구조를 갖는다.
특히, 본 반도체 장치는, 상기 내부접속단자(2)가 배치되지 않은 영역에서내부접속단자(2)의 두께(100㎛)에 대응한 판두께 100㎛의 시트형의 열경화전의 언더필수지(9)(도2)를 인터포저(기판)(3)상에 적재하여, 반도체 칩(1)을 형성한다.
상기 열경화전의 언더필수지(9)는, 반도체 칩(1) 및 내부접속단자(2)의 형상, 및 내부접속단자(2)의 두께와 부합하여 미리 준비한 시트형의 열경화수지이고, 열경화전에는 고형 또는 반고형 상태로 있다. 따라서, 인터포저(기판)(3)상에, 용이하게 시트형의 열경화전의 언더필수지(9)를 탑재할 수 있다.
또한, 상기 열경화전의 언더필수지(9)는, 반도체 칩(1)과 인터포저(기판)(3)를 단단히 접착한 고형상태에서 열경화된 언더필수지(8)로 열경화되어(100∼200℃에서) 그곳사이를 밀봉한다.
이하, 상술한 바와 같이 구성된 CSP 구조의 제조방법을 설명한다.
도 2는 상기 CSP 구조의 제조방법을 설명하기 위한 도면이다.
우선, 반도체 칩(1)의 입출력단자에 내부접속단자(2)를 부착한다. 이 내부접속단자(2)로서는, 예컨대, 금 범프, 금 스터드 범프(gold stud bumps) 또는 땜납범프가 있다. 또한, 내부접속단자(2)와 인터포저(기판)(3)를 도전성 접착제(예를 들어, 동페이스트, 은페이스트 등), Au-Au 본딩 또는 땜납본딩, 또는 종래 공지된 방법을 사용하여 접속한다.
내부접속단자(2)가 부착된 인터포저(기판)(3)와 반도체 칩(1)을 본딩하기 전에, 그 사이에 시트형의 열경화전의 언더필수지(9)를 삽입한다. 구체적으로는, 열경화전의 언더필수지(9)는, 반도체 칩(1) 및 내부접속단자(2)의 형상, 및 내부접속단자(2)의 두께와 합쳐서 형성된 시트형의 열경화수지이기 때문에, 도 2에 도시한바와 같이, 내부접속단자(2)가 부착된 인터포저(기판)(3)상에 정밀도 좋게 적재할 수 있다. 이 상태에서, 반도체 칩(1)을 내부접속단자(2) 및 열경화전의 언더필수지(9) 상에 배치하고, 위치 결정한 후에 접착한다.
그 후, 이 반도체 장치에 열(100∼200℃로)을 가하여, 언더필수지(9)를 용해시켜서 열경화시키고, 열경화후의 언더필수지(8)로 반도체 칩(1) 및 인터포저(기판)(3)를 밀봉한다.
상술한 바와 같이, 본 발명의 제 1실시예에 따른 반도체 장치의 제조방법에 있어서, 반도체 칩(1)과 인터포저(기판)(3) 사이에 삽입된 시트형의 열경화전의 언더필수지(9)를 용해시켜서 열경화시키고, 열경화후의 언더필수지(8)에 의해 반도체 칩(1) 및 인터포저(기판)(3)를 밀봉한다. 이것에 의해 종래 디스펜스(dispensing)공정에서 발생된 미충전영역 및 내부공극의 발생을 완전히 방지할 수 있다.
또한, 종래에는 액형수지를 천천히 충전하여 액형수지를 열경화시키기 위해서, 2∼3시간이라는 막대한 시간을 필요로 했었다.
그러나, 본 실시형태에서는 열경화전의 언더필수지(9)를 수 10초 동안 열경화시키기 때문에, 대폭적인 제조시간의 단축을 꾀할 수 있다.
제 2 실시예
도 3a 및 도 3b는 본 발명의 제 2 실시예에 따른 반도체 장치의 CSP 구조를 도시한 도면이다. 또, 본 실시예의 반도체 장치에 대한 설명에서, 상기 도 1 및 도 2의 반도체 장치와 동일 구성부분에는 동일부호를 부착한다.
도 3 a 및 도 3b에 있어서, 1은 반도체 칩, 2는 반도체 칩과 기판을 전기적으로 접속하는 내부접속단자, 3은 다층기판으로 이루어진 인터포저(기판), 4는 다층기판에 형성된 비어홀, 5는 금속플러그, 6은 상층배선, 7은 외부단자(땜납볼), 10은 열경화전의 언더필수지이다.
상기 열경화전의 언더필수지(10)는, 내부접속단자(2)의 두께(높이)에 대응한 시트형의 열경화수지이고, 열경화전의 언더필수지(10)는, 도 3b에 도시한 바와 같이, 단자의 위치에 내부접속단자(2)와 비슷한 형상의 간극구멍(10a)을 설치한 구성을 갖는다. 또한, 상기 열경화전의 언더필수지(10)는, 반도체 칩(1) 및 인터포저(기판)(3)를 접착밀봉할 수 있는 높은 강도의 고형상태에서 열경화후의 언더필수지로 열경화(100∼200℃에서)된다.
이하, 상술한 바와 같이 구성된 CSP 구조의 제조방법을 설명한다.
우선, 반도체 칩(1)의 입출력단자에 내부접속단자(2)를 부착한다.
그 후, 내부접속단자(2)가 부착된 인터포저(기판)(3)상에, 내부접속단자(2)형상에 대응한 간극구멍(10a)을 갖는 열경화전의 언더필수지(10)(도 3b참조)를 배치한다. 상기 간극구멍(10a)은, 내부접속단자(2)의 단자형상 및 배치위치에 대응하여 형성된다. 또한, 상기 간극구멍(10a)은 내부접속단자(2)의 크기보다 큰 소정의 크기를 갖도록 형성되어 있다. 이와 같이, 간극구멍(10a)의 크기는 내부단자(2)의 크기에 의존하고, 또한, 사용된 수지의 특성, 예를 들어, 열경화시 수지가 퍼지는 방법에 의존한다. 이것에 의해 열경화전의 언더필수지(10)의 탑재가 용이하게 되어 수지의 양이 조절된다. 특히, 밀봉수지의 양이 과도한 경우, 간극구멍(10a)의 수지가 새어 나옴으로써, 또는 간극구멍(10a)의 부분이 넓어짐으로써 수지의 양이 조절된다. 이와 같이, 반도체 칩(1)과 인터포저(기판)(3)를 적절히 접착할 수 있다.
그 후, 이 반도체 장치에 열(100∼200℃에서)을 가하여, 언더필수지(10)를 용해시켜서 열경화시키기고, 열경화후에 획득된 언더필수지(8)로 반도체 칩(1)과 인터포저(기판)(3)를 밀봉한다.
상술한 바와 같이, 제 2 실시예에 관한 반도체 장치의 제조방법에 따르면, 열경화전의 언더필수지(10)는 내부접속단자(2)의 위치에 간극구멍(10a)을 형성하기 때문에, 수지량에 대하여 미세한 조정을 할 수 있다.
제 3 실시예
도 4a 및 도 도 4b는 본 발명의 제 3 실시예에 관한 반도체 장치의 CSP 구조를 도시한 도면이다. 또, 본 실시예의 반도체 장치에 대한 설명에 있어서, 상기 제 2실시예의 도 3a 및 도 3b의 반도체 장치와 동일한 구성부분에는 동일한 부호를 부착한다.
도 4a 및 도 4b에 있어서, 1은 반도체 칩, 2는 반도체 칩과 기판을 전기적으로 접속하는 내부접속단자, 3은 다층기판으로 이루어진 인터포저(기판), 4는 다층기판에 형성된 비어홀, 5는 금속 플러그, 6은 상층배선, 7은 외부단자(땜납볼), 11은 열경화전의 언더필수지, 12는 수지가 흘러 나가는 것을 방지하는 가드 링이다.
상기 열경화전의 언더필수지(11)는, 내부접속단자(2)의 두께(높이)에 대응하는 두께를 가진 시트형의 열경화수지이고, 열경화전의 언더필수지(11)는, 도 4b에 도시한 바와 같이 내부접속단자(2)의 위치에 단자형상의 간극구멍(11a)을 설치한 구성을 갖는다.
상기 가드 링(12)은, 수지가 열에 의해 용해될 때 수지가 흘러나오는 것을 방지하는 가드 링이다. 폴리이미드 테이프, 유리 등의 절연체 또는 300℃정도까지 사용 가능한 금속 등으로 이루어지고, 열경화전의 언더필수지(11)의 주변을 둘러싸도록 형성되어 있다.
이하, 상술한 바와 같이 구성된 CSP 구조의 제조방법을 설명한다. 우선, 반도체 칩(1)의 입출력단자에 내부접속단자(2)를 부착한다.
그리고, 내부접속단자(2)가 부착된 인터포저(기판)(3) 상에, 내부접속단자(2)형상에 대응하는 간극구멍(11a)을 갖는 열경화전의 언더필수지(11)(도 4b참조)를 배치한다. 이 간극구멍(11a)은, 상기 도 3a 및 도 3b의 열경화전의 언더필수지(10)와 같이, 내부접속단자(2)의 단자형상 및 배치위치에 대응하여 형성되고, 내부접속단자(2)의 크기보다 큰 소정의 크기를 갖도록 형성되어 있다. 또한, 이 열경화전의 언더필수지(11)의 주변에는, 가드 링(12)이 설치된다.
그 후, 이 반도체 장치에 열(100∼200℃로)을 가하여, 언더필수지(11)를 용해시켜서 열경화시키고, 열경화후의 언더필수지(8)로 반도체 칩(1)과 인터포저(기판)(3)를 밀봉한다. 이 때, 열경화전의 언더필수지(11)에 가드 링(12)이 설치되기 때문에, 열경화전의 언더필수지(11)를 용해시킬 때에, 언더필수지(11)가 인터포저(기판)(3)상에서 흘러나오는 것을 방지할 수 있다. 또한, 이 가드 링(12)은, 조립이 완료된 후에 제거될 수도 있다.
제 4 실시예
상술한 바와 같이, 제 3 실시예의 반도체 장치의 제조방법에 따르면, 열경화전의 언더필수지(11)의 주변에, 가드 링(12)을 설치하기 때문에, 수지가 녹았을 때 흘러나오는 것을 방지할 수 있다는 이점을 얻을 수 있다.
도 5는 본 발명의 제 4 실시예의 반도체 장치의 CSP 패키지구조를 도시한 도면이다. 또, 본 실시예의 반도체 장치의 설명에 있어서, 상기 도 4의 반도체 장치와 동일한 구성부분에는 동일한 부호를 부착한다.
도 5에 있어서, 1은 반도체 칩, 2는 반도체 칩과 기판을 전기적으로 접속하는 내부접속단자, 3은 다층기판으로 이루어진 인터포저(기판), 4는 다층기판에 형성된 비어홀, 5는 금속플러그, 6은 상층배선, 7은 외부단자(땜납볼), 13은 열경화전의 언더필수지, 12는 수지가 흘러나오는 방지하는 가드 링이다.
상기 열경화전의 언더필수지(13)는, 내부접속단자(2)의 두께(높이)에 대응한 시트형의 열경화수지이다. 열경화전의 언더필수지(13)에는, 내부접속단자(2)의 위치에 단자형상의 간극구멍(13a)이 형성되고, 위치정렬용의 오목부(13b)가 형성되어 있다.
또한, 상기 오목부(13b)와 대향하는 인터포저(기판)(3) 상에는, 오목부(13b)와 조합하여 위치결정을 하기 위해 오목부(13b) 내에 적합한 돌기(14)가 설치된다.
이하, 상술한 바와 같이 구성된 CSP 구조의 제조방법을 설명한다. 우선, 반도체 칩(1)의 입출력단자에 내부접속단자(2)를 부착한다.
먼저, 열경화전의 언더필수지(13)에 형성된 위치정렬용의 오목부(13b)와 인터포저(기판)(3) 상에 형성된 돌기(14)를 사용하여 위치결정을 하면서, 내부접속단자(2)가 부착된 인터포저(기판)(3) 상에, 열경화전의 언더필수지(13)를 배치한다.
그러한 위치결정에 의해 정확히 열경화전의 언더필수지(13)가 배치되면, 이 반도체 장치에 열(100∼200℃로)을 가하여, 열경화전의 언더필수지(13)를 용해시켜서 열경화시키고, 열경화후의 언더필수지(8)로 반도체 칩(1)과 인터포저(기판)(3)를 밀봉한다. 또한, 제 3 실시예와 같이, 열경화전의 언더필수지(13)의 주위에는 가드 링(12)이 설치되기 때문에, 열경화전의 언더필수지(13)를 용해시킬 때에, 수지가 인터포저(기판)(3)상에서 흘러나오는 것을 방지할 수 있다.
상술한 바와 같이, 제 4 실시예의 반도체 장치의 제조방법에 따르면, 열경화전의 언더필수지(13)에, 위치정렬용의 오목부(13b)를 형성하고, 오목부(13b)와 대향하는 인터포저(기판)(3) 상에는, 오목부(13b)와 조합하여 위치결정을 하기 위한 돌기(14)를 설치한다. 이것에 의해 열경화전의 언더필수지(13)를 탑재할 때의 위치정렬 정밀도를 향상시킬 수 있다.
또, 상기 각 실시예에서는, 경화성 수지로서, 열경화성 언더필수지를 사용하고 있지만, 시트형의 경화성 수지이면 어떠한 수지라도 사용할 수 있다. 즉, 반도체 장치와 기판을 본딩할 때, 그들 사이에 삽입될 수 있기만 하면 어떠한 종류의 경화성 수지라도 사용될 수 있다. 또한, 본 발명은 열경화성 수지에 한정되지 않고, 예컨대, UV 경화형수지가 사용될 수도 있다.
또한, 상기 각 실시예에서는, 반도체 칩을 본딩된 기판으로서, 다층기판으로 이루어진 인터포저(기판)를 사용하고 있지만, 본 발명은 다층기판에 한정되지 않고, 예컨대, 양면 프린트기판에도 같은 방법으로 실장할 수 있다.
또한, 상술한 실시예는, 반도체 장치로서, CSP에 적용한 예를 언급했지만, 본 발명은 반도체 장치를 기판 상에 본딩하는 동안에는 어떠한 반도체 장치에도 적용될 수 있다. 또한, 어떠한 형상 및 종류의 반도체 장치 및 단자에도 본 발명이 적용될 수 있는 것은 본 발명이 속하는 기술분야의 당업자에게는 자명한 것이다.
또한, 상술한 실시예에 따른 반도체 장치의 제조방법에 있어서, 그 제조프로세스, 칩기판 및 반도체소자 패키지의 종류, 접속단자 등의 개수, 패키지 주위의 배치상태 등은 상기 각 실시예에 한정되지 않는다.
본 발명에 따른 반도체 장치의 제조방법에서는, 우선, 반도체 칩과 기판 사이에 삽입된 시트형의 열경화전의 언더필수지를 용해시켜서 열경화시키고, 열경화성 수지로 반도체 장치를 기판 상에 수지 밀봉하도록 하였기 때문에, 미충전 및 내부 공극의 발생을 완전히 방지할 수 있어, 대폭적인 제조시간의 단축을 꾀할 수 있다고 하는 효과가 있다.

Claims (20)

  1. 반도체 칩을 접속단자에 의해 기판에 접속하고, 상기 반도체 칩과 상기 기판 을 함께 본딩하는 반도체 장치의 제조방법에 있어서,
    상기 반도체 칩과 상기 기판 사이에 시트형의 경화성 수지를 배치하는 공정과,
    용해된 경화성 수지를 상기 기판과 상기 반도체 칩 사이에 삽입하여 상기 반도체 칩을 상기 접속단자에 본딩하고, 상기 용해된 경화성 수지로 상기 접속단자를 따라 밀봉하는 것을 포함하는, 상기 용해된 경화성 수지로 상기 반도체 칩을 상기 기판 상에 밀봉하는 공정과,
    상기 용해된 경화성 수지를 다시 경화시키는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 반도체 칩과 상기 기판 사이에 삽입된 상기 접속단자로 상기 반도체 칩을 상기 기판에 본딩하기 전후에 상기 시트형의 경화성 수지를 배치하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 경화성 수지는 열경화성 수지이고, 수지밀봉은 상기 열경화성 수지를가열, 경화시킴으로써 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 시트형의 경화성 수지는 상기 접속단자의 두께에 대응하는 두께로 형성하는 공정을 더 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 시트형의 경화성 수지는, 상기 접속단자의 위치에, 수지밀봉시 수지량을 조정하는 간극구멍을 설치한 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제 1 항에 있어서,
    가드 링은 수지밀봉시 수지가 흘러나오는 것을 방지하기 위해 상기 시트형의 경화성 수지의 주변부에 설치하는 공정을 더 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제 1 항에 있어서,
    위치정렬용의 오목부를 구비하는 상기 시트형의 경화성 수지를 형성하는 공정과, 상기 오목부와 조합하여 위치 결정하는 돌기를, 상기 오목부와 대향하는 기판의 표면 상에 설치하는 공정을 더 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제 1 항에 있어서,
    상기 경화성 수지는, UV 경화성 수지인 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제 1 항에 있어서,
    상기 기판 상에 위치된 상기 경화성 수지는, 고형 상태의 경화성 수지인 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 기판 상에 시트형의 열경화성 수지를 배치하는 공정과,
    상기 기판과 상기 반도체기판 사이에 상기 열경화성 수지를 삽입하여, 상기 기판의 표면 상에 설치되며 그들 사이에 삽입된 접속단자로 반도체 칩을 기판에 본딩하는 공정과,
    상기 경화성 수지를 용해시켜서, 용해될 경화성 수지로 상기 접속단자를 따라 밀봉하는 것을 포함하는 상기 반도체 칩을 상기 기판에 밀봉하는 공정과.
    상기 용해된 경화성 수지를 다시 경화시켜,상기 반도체 칩과 상기 기판 사이에 삽입된 상기 경화성 수지와 상기 접속단자로 상기 반도체 칩을 상기 기판에 본딩하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 기판의 표면 상에 설치되고 반도체 칩과 기판 사이에 삽입된 접속단자로 반도체 칩을 기판에 본딩하는 공정과,
    상기 반도체 칩과 상기 기판 사이의 시트형의 경화성 수지를 상기 기판 상에 배치하는 공정과,
    경화성 수지를 용해시켜, 용해된 경화성 수지로 상기 접속단자를 따라 밀봉 하는 것을 포함하는 상기 반도체 칩을 상기 기판 상에 밀봉하는 공정과,
    상기 용해된 경화성 수지를 다시 경화시켜, 상기 반도체 칩과 상기 기판 사이에 삽입된 상기 경화성 수지와 상기 접속단자로 상기 반도체 칩을 상기 기판에 본딩하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 제 10항에 있어서.
    상기 경화성 수지는 열결화성 수지이고, 수지 밀봉은 상기 열결화성 수지를 가열, 강하시킴으로써 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
  13. 제 10항에 있어서,
    상기 시트형의 경화성 수지를, 상기 접속단자의 두께에 대응하는 두께로 형성하는 공정을 더 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  14. 제 10 항에 있어서,
    상기 접속단자의 위치에, 수지밀봉시 수지량을 조정하는 간극구멍을 설치한 상기 시트형의 경화성 수지를 형성하는 공정을 더 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  15. 제 10항에 있어서,
    가드 링을, 수지밀봉시 수지가 흘러나오는 것을 방지하기 위해 상기 시트형의 경화성 수지의 주변부에 설치하는 공정을 더 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  16. 제 10항에 있어서,
    위치정렬용의 오목부를 구비하는 상기 시트형의 경화성 수지를 형성하는 공정과, 상기 오목부와 조합하여 위치 결정하는 돌기를, 상기 오목부와 대향하는 기판의 표면 상에 설치하는 공정을 더 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  17. 제 10항에 있어서,
    상기 경화성 수지는 UV 경화성 수지인 것을 특징으로 하는 반도체 장치의 제조방법.
  18. 제 10항에 있어서,
    상기 기판 상에 위치된 상기 경화성 수지는, 고형 상태의 경화성 수지인 것을 특징으로 하는 반도체 장치의 제조방법.
  19. 제 11항에 있어서,
    상기 경화성 수지는, UV 경화성 수지인 것을 특징으로 하는 반도체 장치의 제조방법.
  20. 제 11항에 있어서,
    상기 기판 상에 위치된 상기 경화성 수지는, 고형 상태의 경화성 수지인 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019970057730A 1997-02-25 1997-11-03 반도체장치의제조방법 KR100336329B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP40252 1997-02-25
JP04025297A JP3604248B2 (ja) 1997-02-25 1997-02-25 半導体装置の製造方法
JP040252 1997-02-25

Publications (2)

Publication Number Publication Date
KR19980070074A KR19980070074A (ko) 1998-10-26
KR100336329B1 true KR100336329B1 (ko) 2002-07-31

Family

ID=12575506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970057730A KR100336329B1 (ko) 1997-02-25 1997-11-03 반도체장치의제조방법

Country Status (6)

Country Link
US (2) US5863815A (ko)
EP (1) EP0860871B1 (ko)
JP (1) JP3604248B2 (ko)
KR (1) KR100336329B1 (ko)
CN (1) CN1192041A (ko)
TW (1) TW340243B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
JP3604248B2 (ja) * 1997-02-25 2004-12-22 沖電気工業株式会社 半導体装置の製造方法
US6096578A (en) * 1997-11-05 2000-08-01 Texas Instruments Incorporated Stress relief matrix for integrated circuit packaging
JP3509507B2 (ja) * 1997-11-10 2004-03-22 松下電器産業株式会社 バンプ付電子部品の実装構造および実装方法
US6326241B1 (en) * 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
KR100247463B1 (ko) * 1998-01-08 2000-03-15 윤종용 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
US6288905B1 (en) * 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same
US6210522B1 (en) 1999-06-15 2001-04-03 Lexmark International, Inc. Adhesive bonding laminates
US6361146B1 (en) 1999-06-15 2002-03-26 Lexmark International, Inc. Adhesive bonding laminates
US6365977B1 (en) * 1999-08-31 2002-04-02 International Business Machines Corporation Insulating interposer between two electronic components and process thereof
US6090633A (en) * 1999-09-22 2000-07-18 International Business Machines Corporation Multiple-plane pair thin-film structure and process of manufacture
JP4405024B2 (ja) * 2000-01-18 2010-01-27 株式会社ルネサステクノロジ 半導体装置
US6656765B1 (en) * 2000-02-02 2003-12-02 Amkor Technology, Inc. Fabricating very thin chip size semiconductor packages
US20020014702A1 (en) 2000-03-10 2002-02-07 Nazir Ahmad Packaging structure and method
JP3631956B2 (ja) 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
US6492715B1 (en) 2000-09-13 2002-12-10 International Business Machines Corporation Integrated semiconductor package
JP2002110865A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 回路装置
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6529022B2 (en) 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US6524885B2 (en) 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
KR100565766B1 (ko) * 2001-01-03 2006-03-29 앰코 테크놀로지 코리아 주식회사 반도체 칩 패키지 및 그 제조방법
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
JP4757398B2 (ja) 2001-04-24 2011-08-24 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7265994B2 (en) * 2003-01-31 2007-09-04 Freescale Semiconductor, Inc. Underfill film for printed wiring assemblies
US6839965B2 (en) * 2003-02-06 2005-01-11 R-Tec Corporation Method of manufacturing a resistor connector
JP3835556B2 (ja) * 2003-10-27 2006-10-18 セイコーエプソン株式会社 半導体装置の製造方法及び半導体装置の製造装置
KR20080003002A (ko) * 2005-04-27 2008-01-04 린텍 가부시키가이샤 시트상 언더필재 및 반도체장치의 제조방법
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
JP5032231B2 (ja) 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法
WO2010098324A1 (ja) * 2009-02-27 2010-09-02 ソニーケミカル＆インフォメーションデバイス株式会社 半導体装置の製造方法
US20140151880A1 (en) * 2011-08-19 2014-06-05 Marvell World Trade Ltd. Package-on-package structures
CN103165544A (zh) 2011-12-12 2013-06-19 日东电工株式会社 层叠片、及使用层叠片的半导体装置的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2676828B2 (ja) * 1988-09-30 1997-11-17 株式会社デンソー 混成集積回路装置の製造方法
JP2974686B2 (ja) * 1989-02-28 1999-11-10 ソニー株式会社 配線基板
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
JPH05175280A (ja) * 1991-12-20 1993-07-13 Rohm Co Ltd 半導体装置の実装構造および実装方法
US5218234A (en) * 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
JP2721790B2 (ja) * 1993-09-29 1998-03-04 松下電器産業株式会社 半導体装置の封止方法
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
JP3604248B2 (ja) * 1997-02-25 2004-12-22 沖電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0860871B1 (en) 2011-05-25
JP3604248B2 (ja) 2004-12-22
CN1192041A (zh) 1998-09-02
EP0860871A2 (en) 1998-08-26
KR19980070074A (ko) 1998-10-26
JPH10242208A (ja) 1998-09-11
TW340243B (en) 1998-09-11
US5863815A (en) 1999-01-26
US5994168A (en) 1999-11-30
EP0860871A3 (en) 1999-12-01

Similar Documents

Publication Publication Date Title
KR100336329B1 (ko) 반도체장치의제조방법
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JP2833996B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
KR100743342B1 (ko) 반도체 장치의 제조 방법
CN101904230B (zh) 焊料球的无助熔剂微穿孔方法和所得的装置
KR100446713B1 (ko) 반도체 장치 및 액정모듈
US6204564B1 (en) Semiconductor device and method for making the same
US5479051A (en) Semiconductor device having a plurality of semiconductor chips
JPH09148479A (ja) 樹脂封止型半導体装置及びその製造方法
KR20050052356A (ko) 반도체장치 및 그 제조방법
US20020105073A1 (en) Low cost and compliant microelectronic packages for high i/o and fine pitch
KR20080013865A (ko) 반도체 장치, 기판 및 반도체 장치의 제조 방법
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
KR19990069447A (ko) 반도체 패키지와 그 제조방법
JP2002373914A (ja) 電子部品接続構造体
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
CN108321142B (zh) 半导体封装件及其的制造方法
KR20120062434A (ko) 반도체 패키지 및 그 제조방법
JP2001035886A (ja) 半導体装置及びその製造方法
JP3827978B2 (ja) 半導体装置の製造方法
JPH05235091A (ja) フィルムキャリア半導体装置
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee