CN108321142B - 半导体封装件及其的制造方法 - Google Patents

半导体封装件及其的制造方法 Download PDF

Info

Publication number
CN108321142B
CN108321142B CN201810303736.4A CN201810303736A CN108321142B CN 108321142 B CN108321142 B CN 108321142B CN 201810303736 A CN201810303736 A CN 201810303736A CN 108321142 B CN108321142 B CN 108321142B
Authority
CN
China
Prior art keywords
substrate
solder bump
electrical connection
connection element
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810303736.4A
Other languages
English (en)
Other versions
CN108321142A (zh
Inventor
陈奕廷
林俊宏
孙得凯
黄仕铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201810303736.4A priority Critical patent/CN108321142B/zh
Publication of CN108321142A publication Critical patent/CN108321142A/zh
Application granted granted Critical
Publication of CN108321142B publication Critical patent/CN108321142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

一种半导体封装件及其的制造方法。半导体封装件包括第一基板、焊料凸块、封装体、第二基板、电性连结元件、电性接点及黏合层。焊料凸块形成于第一基板的表面上。封装体包覆第一基板的表面及焊料凸块且具有一开口，焊料凸块从开口露出，且开口的内径与焊料凸块投影至开口的外径相等。第二基板具有相对的第一表面与第二表面。电性连结元件形成于第二基板的第一表面并与焊料凸块对接。电性接点形成于第二基板的第二表面，与焊料凸块电性连结。黏合层形成于封装体与第二基板之间并围绕焊料凸块与电性连结元件。

Description

半导体封装件及其的制造方法
本申请是2013年7月26日申请的，申请号为201310320107.X，发明名称为“半导体封装件及其的制造方法”的中国专利申请的分案申请
技术领域
本发明是有关于一种半导体封装件及其的制造方法，且特别是有关于一种具有黏合层的半导体封装件及其的制造方法。
背景技术
传统堆迭式半导体封装件包括多个基板，数个基板之间以电性连结元件对接。然而，在对接过程中，二基板很容易左右滑动而错位，反而导致二基板的电性连结元件彼此对不准。此外，在对接后的回焊工艺中，电性连结元件会因为熔化而呈流动性，进而流至邻近的电性连结元件而导致因为桥接(bridge)所发生的电性短路(short)。因此，如何解决对接过程的偏位问题及改善短路问题，是本技术领域业界努力重点之一。
发明内容
本发明有关于一种半导体封装件及其的制造方法，可避免二基板在对接过程的过度偏位。
根据本发明，提出一种半导体封装件。半导体封装件包括一第一基板、一焊料凸块、一封装体、一第二基板、一电性连结元件、一电性接点及一黏合层。第一基板具有一表面。焊料凸块形成于第一基板的表面上。封装体包覆第一基板的表面及焊料凸块，且具有一开口，焊料凸块从开口露出，且开口的内径与焊料凸块投影至开口的外径相等。第二基板具有一第一表面及一第二表面，第二表面远离第一表面，其中第二基板的第一表面与第一基板的表面彼此相对。电性连结元件形成于第二基板的第一表面并与焊料凸块对接。电性接点形成于第二基板的第二表面，与焊料凸块电性连结。黏合层形成于封装体与第二基板之间并围绕焊料凸块与电性连结元件。
根据本发明，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一第一基板，第一基板具有一表面；形成一焊料凸块于第一基板的表面；设置一保护膜覆盖焊料凸块的一部分；形成一封装体包覆焊料凸块的另一部分，其中封装体具有一开口，焊料凸块从开口露出，且开口的内径与焊料凸块投影至开口的外径相等；移除保护膜；提供一第二基板，第二基板具有一第一表面及一第二表面，第二表面远离第一表面，第二基板的第一表面上形成有一电性连结元件，而第二基板的第二表面形成有一电性接点；形成一黏合体于第一基板与第二基板之间；对接第一基板与第二基板，使该焊料凸块与电性连结元件对接，并使黏合体于压力下黏合第一基板及封装体并围绕焊料凸块与电性连结元件；以及，固化黏合体形成一黏合层。
为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：
附图说明
图1A绘示依照本发明一实施例的半导体封装件的剖视图。
图1B绘示图1A的焊料凸块的俯视图。
图2绘示依照本发明另一实施例的半导体封装件的剖视图。
图3绘示依照本发明实施例的半导体封装件的翘曲测试图。
图4A至4J绘示图1A的半导体封装件的制造过程图。
图5A至5B绘示图2的半导体封装件的制造过程图。
主要元件符号说明：
100、200：半导体封装件
110：第一基板
110b、235b：下表面
110s、130s、160s、170s：外侧面110u、160u：上表面
120：芯片
121：凸块
130、230：第二基板
130b：第一表面
130u：第二表面
140：电性连结元件
150：电性接点
160：封装体
160a：开口
165：颈缩部
170：黏合层
170’：黏合体
180：焊料凸块
181：一部分
182：另一部分
190：凸块
195：保护膜
235：突出部
235r2：容置凹部
235r1：凹槽
235a：开口
D1：内径
D2：外径
h1：第一突出高度
h2：第二突出高度
H2：间距
H1、H3：距离
S1、S2：曲线
具体实施方式
请参照图1A，其绘示依照本发明一实施例的半导体封装件的剖视图。半导体封装件100包括第一基板110、芯片120、第二基板130、至少一电性连结元件140、至少一电性接点150、封装体160、黏合层170、至少一焊料凸块180及至少一凸块190。
第一基板110例如是单层基板或多层基板。本例中，基板110本身为非主动元件，即，基板110不包含任何主动元件(如主动芯片或主动线路)，例如一印刷电路板(PrintedCircuit Board)。另一例中，基板110可包含主动线路或主动芯片而成为主动元件。第一基板110具有上表面110u，芯片120及焊料凸块180形成于第一基板110的上表面110u上。
芯片120设于第一基板110与第二基板之间，并受到封装体160的包覆。本例中，芯片120以其主动面朝下方位设于第一基板110上，并通过至少一凸块121电性连接于第一基板110，此种芯片称为覆晶(flip chip)。另一实施例中，芯片120可以其主动面朝上方位设于第一基板110上，并通过至少一焊线电性连接于第一基板110。
芯片120的一部分受到封装体160的包覆，而芯片120的另一部分露出封装体160而受到黏合层170的包覆；也就是说，芯片120被封装体160与黏合层170的包覆而受到完整的保护。另一例中，整个芯片120埋入封装体160内而受到封装体160的包覆。
第二基板130例如是单层基板或多层基板。本例中，第二基板130本身为非主动元件，即，第二基板130不包含任何主动元件(如主动芯片或主动线路)，例如一印刷电路板。另一例中，第二基板130可包含主动线路或主动芯片而成为主动元件。第二基板130具有相对的第一表面130b及第二表面130u，其中第一表面130b与第一基板110的上表面110u彼此相对。
电性连结元件140形成于第二基板130的第一表面130b，并与焊料凸块180对接，使第二基板130通过电性连结元件140与焊料凸块180电性连接第一基板110。电性连结元件140例如是焊料或是导电柱(未图示)，其中焊料与焊料凸块180的材质接近，因此与焊料凸块180之间产生优良的结合性。当电性连结元件140是导电柱时，导电柱具有良好的讯号传输性质且可减少焊料之间桥接的风险。当电性连结元件140是焊料时，一具体实施例中，电性连结元件140锡焊料。
电性接点150形成于第二基板130的第二表面130u上，并通过第二基板130内的导电层(未绘示)及/或导电孔(未绘示)与焊料凸块180电性连接。电性接点150可以是接垫、凸块或导电柱，本发明实施例以接垫为例说明。电性接点150作为半导体封装件100的输出/入接点，其数量及/或分布可以相异或相同于电性连结元件140，以承接不同线路布局的芯片、封装件或电路板的布置，使半导体封装件100及此些元件的设计更有弹性。例如，若省略第二基板130，那半导体封装件100只能以焊料凸块180与堆迭于其上的元件电性连接，因此反而限制了半导体封装件100及此元件的线路布局。反观本实施例，由于电性接点140的设计，可提升半导体封装件100的输出/入接点设计弹性及提升堆迭于第二基板130上方的元件的线路布局弹性
封装体160包覆第一基板110的上表面110u、部分焊料凸块180与电性连结元件140。封装体160具有至少一开口160a(如图1A的放大图所绘示的虚线)，其中各开口160a露出对应的焊料凸块180，以便于与电性连结元件140对接。
封装体160可包括酚醛基树脂(Novolac-based resin)、环氧基树脂(epoxy-basedresin)、硅基树脂(silicone-based resin)或其他适当的包覆剂。封装体160亦可包括适当的填充剂，例如是粉状的二氧化硅。可利用数种封装技术形成封装体160，例如是压缩成型(compression molding)、液态封装型(liquid encapsulation)、注射成型(injectionmolding)或转注成型(transfer molding)。
黏合层170非导电胶(Non-conductive Paste,NCP)或非导电膜(Non-conductiveFilm,NCF)。黏合层170形成于封装体160与第二基板130之间并围绕焊料凸块180与电性连结元件140。具体来说，黏合层170直接包覆部分焊料凸块180与电性连结元件140黏合层可保护焊料凸块180及电性连结元件140，例如热工艺中，材料之间因热膨胀系数(CTE)不同产生的热应力(thermal stress)可因黏合层吸收应力的效果减少焊料凸块180及电性连结元件140之间断裂(crack)的风险；另外，焊料凸块180在与第一电姓接点140的接合过程会因焊料软化及上下间的压力而往外扩张，黏合层170可局限焊料凸块180的扩张，因此可减少数个焊料凸块180之间因扩张产生的桥接现象引起的短路问题。
此外，黏合层170黏合封装体160的上表面160u与第二基板130的第一表面130b，可降低半导体封装件100的翘曲量(相较于无黏合层的结构而言)。此外，封装体160具有远离第一基板110的上表面160u。黏合层170接合封装体160的上表面160u与第二基板130的第一表面130b，使在切割成单一封装结构的过程，可吸收切割时产生的应力且在第二基板130及封装体160之间具有黏合力，因此可减少第一基板110与封装体160之间剥离(peeling off)的风险。
黏合层170、第一基板110与第二基板130分别具有外侧面170s、110s与130s，其中黏合层170的外侧面170s、第一基板110的外侧面110s与第二基板130的外侧面130s大致上对齐，如齐平。由于黏合层170连续地延伸于第一基板110的外侧面110s与第二基板130的外侧面130s之间，故提升半导体封装件100的强度，可减少半导体封装件100的翘曲量(相较于无黏合层的结构而言)。
焊料凸块180形成于第一基板110的上表面110u，与电性连结元件140物理连结及电性连结，形成一内连结部(interconnection part)。具体来说，焊料凸块180可以是锡焊料。此外，焊料凸块180与电性连结元件140之间形成一颈缩部165，颈缩部165一内缩结构，可增加电性连结元件140与焊料凸块180的外表面积，进而增加黏合层170与电性连结元件140及焊料凸块180的接触面积，而提升黏合层170与电性连结元件140及焊料凸块180之间的结合性。颈缩部165邻近封装体160的开口160a处。本例中，部分焊料凸块180突出超过开口160a，使颈缩部165位于开口140a上方；如此。颈缩部165的上、下部位可受到黏合层170的包覆而不易破坏。另一例中，虽然图未绘示，然颈缩部165可刚好位于封装体160的开口160a边缘。
请参照图1B，其绘示图1A的焊料凸块的俯视图。本实施例中，焊料凸块180突出超过开口160a的特征由非破坏式方法形成，因此封装体160(图1A)的开口160a不会过度扩大而在尺寸上大于焊料凸块180。由于本实施例的焊料凸块180突出超过开口160a的特征由非破坏式方法形成，使封装体160的开口160a的内径D1(图1A)与焊料凸块180投影至开口160a的外径D2相等或在制造误差内相近。
请参照图2，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件200包括第一基板110、芯片120、第二基板230、至少一电性连结元件140、至少一电性接点150、封装体160、黏合层170、至少一焊料凸块180、及至少一凸块190及突出部235。
突出部235例如是防焊层，其可整合于第二基板230的工艺中。突出部235形成于第二基板230的第一表面130b上且具有至少一凹槽235r1，电性连结元件140形成于凹槽235r1内。突出部235围绕出容置凹部235r2，可使芯片120容置于容置凹部235r2内。突出部235具有朝向封装体160的下表面235b，黏合层170黏合突出部235的下表面235b与封装体160的上表面160u。
突出部235如同一挡墙，可阻挡电性连结元件140的回焊工艺中，熔化的电性连结元件140流至邻近的电性连结元件140而与其发生短路。
本例中，焊料凸块180与电性连结元件140之间形成颈缩部165，颈缩部165一内缩结构，可增加电性连结元件140与焊料凸块180的外表面积，进而增加黏合层170与电性连结元件140以及焊料凸块180的接触面积，而提升黏合层170与电性连结元件140以及焊料凸块180之间的结合性。颈缩部165邻近突出部235的凹槽235r1的开口235a(如图2的放大图的虚线处)。本例中，颈缩部165位于开口235a内；然另一例中，虽然图未绘示，然颈缩部165亦可刚好位于开口235a上或位于开口235a外。
请参照图3，其绘示依照本发明实施例的半导体封装件的翘曲测试图。曲线S1表示习知不具有黏合层180的半导体封装件的翘曲量与测试温度的关系，而曲线S2表示本实施例具有黏合层180的半导体封装件100或200的翘曲量与测试温度的关系。由图可知，半导体封装件100或200的翘曲量明显降低。
请参照图4A至4J，其绘示图1A的半导体封装件的制造过程图。
如图4A所示，提供第一基板110，其中第一基板110具有上表面110u。
如图4A所示，可采用例如是表面黏贴技术(Surface-mount Technology,SMT)，设置至少一芯片120于第一基板110上表面110u上。
如图4B所示，可采用例如是植球技术，形成至少一焊料凸块180于第一基板110的上表面110u上。
如图4C所示，设置保护膜195覆盖焊料凸块180的一部分181及芯片120的一部分。
如图4D所示，可采用例如是压缩成型、液态封装型、注射成型或转注成型，形成封装体160包覆焊料凸块180的另一部分182与芯片120的另一部分，其中封装体160具有至少一开口160a(如图4D的虚线所示)，焊料凸块180从开口160a露出，具体来说是焊料凸块180的一部分181突出超过封装体160的上表面160u。
相较于以破坏方式(如激光穿孔)于封装体上所形成的数个露出焊料凸块180的不规则开口，由于本实施例采用非破坏方式(以保护膜195完成)形成开口160a，使开口160a的内径D1大致上等于焊料凸块180投影至开口160a的外径D2。各焊料凸块180的外径差异小，使各开口160a的尺寸差异对应地小，而提供对接步骤中较精准的对位参考。如此，可提升焊料凸块180与电性连结元件140的对位精准度。此外，因免除激光开口及其相关工艺，因此可减少成本。
如图4E所示，移除保护膜195，以露出焊料凸块180的一部分181。
如图4F所示，提供第二基板130，第二基板130具有相对的第一表面130b与第二表面130u，第二表面130u远离第一表面130b，第二基板130的第一表面130b上形成有至少一电性连结元件140，而第二基板130的第二表面130u形成有至少一电性接点150。本例中，电性连结元件140焊料。
如图4G所示，可采用例如是涂布方式，形成黏合体170’于第一基板110与第二基板130之间。本例中，黏合体170’形成于芯片120上；另一例中，当封装体160覆盖整个芯片120时，黏合体170’可形成于封装体160上。黏合体170’位于数个焊料凸块180的中间区域，如此在后续的对接过程中，黏合体170’受压后才能往二侧流动而包覆焊料凸块180及电性连结元件140。
本例中，黏合体170’非导电胶，其具有B阶段(B-stage)特性的热固性树脂。具有B阶段特性的黏合体170’可被加热软化，在液体中亦可溶胀，但不能完全溶解和熔融。此外，其外观呈现半固态(例如呈果冻般胶态)，具有一定程度的稳定性不会轻易沾黏到其他物体，但尚未达到完全固化的相态(亦即是C阶段)。另一例中，黏合体170’可以是非导电膜。当黏合体170’为非导电膜时，虽然图未绘示，然黏合体170’可设于第二基板130上且具有至少一贯孔；于后续对接步骤中，电性连结元件140经由贯孔与焊料凸块180对接。
此外，焊料凸块180突出超过开口160a一第一突出高度h1，而电性连结元件140突出第二基板130的下表面130b一第二突出高度h2，其中黏合体170’的上表面170u与开口160a(或说是封装体160的上表面160u)的距离H1大于第一突出高度h1与第二突出高度h2之和。如此，在对接过程中，第二基板130的第一表面130b会先接触到黏合体170’，使黏合体170’接受到压力而往二侧流动，进而布满第一基板110与第二基板130之间。
如图4H所示，对接第一基板110与第二基板130，使焊料凸块180与电性连结元件140对接，并使黏合体170’于压力下黏合第二基板130及封装体160并围绕焊料凸块180与电性连结元件140。由于黏合体170’具有黏性，因此在对接过程中，第一基板110与第二基板130受到黏合体170’的黏性限制，使第一基板110与第二基板130不会过度偏位，如此，可提升电性连结元件140与焊料凸块180的对位精准度。
对接后，第一基板110的上表面110u与第二基板130的第一表面130b的间距H2大于第一基板110的上表面110u与芯片120的上表面120u的距离H3。此一来，在对接过程中，芯片120的上表面120u不致干涉第二基板130的第一表面130b，使黏合体170’可顺利地流动于芯片120的上表面120u与第二基板130的第一表面130b之间。
此外，由于焊料凸块180的一部分181露出且突出于封装体160的上表面160u，使电性连结元件140便于与焊料凸块180对接。
在焊料凸块180与电性连结元件140的回焊工艺中，第一基板110或第二基板130可先预热至第一温度，此第一温度低于焊料凸块180及电性连结元件140的熔点；于第一基板110与第二基板130对接后，再加热第一基板110或第二基板130至第二温度，此第二温度的高于焊料凸块180及电性连结元件140的熔点，以熔化焊料凸块180及电性连结元件140。由于在对接前已先预热至第一温度，故对接后的加热可较缓和，进而可降低对半导体元件的伤害。当焊料凸块180及电性连结元件140锡焊料时，第一温度例如是摄氏150度，而第二温度例如是摄氏300度。
然后，持续加热黏合体170’，让黏合体170’完全熟化至C阶段而固化，以形成黏合层170。一实施例中，可以约摄氏165度持续加热黏合体170’约三十分钟。C阶段是热固性树脂反应的最终阶段，该阶段的材料不能熔融和溶解，其外观呈现固态。
如图4I所示，形成至少一凸块190于第一基板110的下表面110b；然后，回焊凸块190。由于黏合层170于凸块190的回焊步骤前就已经固化，故于凸块190的回焊步骤中，黏合层170不会软化而能阻挡相邻二熔化的电性连结元件140的流动，进而可避免相邻二电性连结元件140因为流动的电性短路。详细来说，若无黏合层170的设计，电性连结元件140于凸块190的回焊步骤中仍会熔化而流动至邻近的电性连结元件120而导致短路。
如图4J所示，以例如是刀具或激光，形成至少一切割道P经过第二基板130、黏合层170、封装体160与第一基板110，以形成至少一如图1A所示的半导体封装件100。切割过程中产生的应力会使第二基板130与封装体160之间发生剥离的风险。然由于黏合层170可吸收切割时产生的应力且于第二基板130及封装体160之间产生黏合力，故可减少第二基板130与封装体160之间的剥离。切割后，第二基板130、黏合层170、封装体160与第一基板110分别形成外侧面130s、170s、160s与110s，其中外侧面130s、170s、160s与110s大致上对齐，如齐平。
请参照图5A至5B，其绘示图2的半导体封装件的制造过程图。
如图5A所示，提供第二基板230，其中第二基板230上形成有突出部235，其例如是防焊层。突出部235例如是由曝光显影技术形成，其可整合于第二基板230的工艺中。
突出部235形成于第二基板230的第一表面130b上且具有至少一凹槽235r1。至少一电性连结元件140形成于对应的凹槽235r1内。电性连结元件140的端部位于凹槽235r1内，也就是说，电性连结元件140不突出超过凹槽235r1的开口。此外，突出部235围绕出容置凹部235r2，可使后续步骤中的芯片120容置于容置凹部235r2内。
如图5B所示，对接第一基板110与第二基板230，使焊料凸块180经由凹槽235r1的开口235a与电性连结元件140对接，并使黏合体170’于压力下黏合第一基板110及封装体160并围绕焊料凸块180与电性连结元件140。由于黏合体170’具有黏性，因此在对接过程中，第一基板110与第二基板230受到黏合体170’的黏性限制，使第一基板110与第二基板130不会过度偏位，如此，可提升电性连结元件140与焊料凸块180的对位精准度。
此外，突出部235具有朝向封装体160的上表面160u的下表面235b。对接后，黏合层170黏合突出部235的下表面235b与封装体160的上表面160u。对接后，突出部235如同挡墙，对回焊工艺中熔化的电性连结元件140产生阻挡作用，因此可避免其流至邻近的电性连结元件140而与其发生短路。此外，对接后，黏合层170形成于下表面235b与封装体160的上表面160u之间，对回焊工艺中熔化的电性连结元件140产生阻挡作用，因此可避免其流至邻近的电性连结元件140而与其发生短路。
半导体封装件200的制造过程的其余步骤相似于半导体封装件100的制造过程的对应步骤，容此不再赘述。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (21)

1.一种半导体封装件，其特征在于，包括：
一第一基板，包含一表面；
一焊料凸块，形成于该第一基板的该表面上；
一封装体，包覆该第一基板的该表面及该焊料凸块，且具有一开口，该焊料凸块从该开口露出，且该开口的内径与该焊料凸块投影至该开口的外径相等；
一第二基板，具有一第一表面及一第二表面，该第二表面远离该第一表面，其中该第二基板的该第一表面与该第一基板的该表面彼此相对；
一电性连结元件，形成于该第二基板的该第一表面并与该焊料凸块对接；
一电性接点，形成于该第二基板的该第二表面，与该焊料凸块电性连结；
一芯片，具有一顶表面、一下表面及两侧表面，设于该第一基板与该第二基板之间，该下表面及该两侧表面的一部分受到该封装体的包覆；
一黏合层，形成于该封装体与该第二基板之间并围绕该焊料凸块与该电性连结元件,且围绕该芯片的该顶表面及该两侧表面的另一部分；
一突出部，形成于该第二基板的该第一表面上，且具有一凹槽，该电性连结元件形成于该凹槽内，其中该突出部围绕一容置凹部，该芯片容置于该容置凹部内。
2.如权利要求1所述的半导体封装件，其特征在于，该电性连结元件是焊料。
3.如权利要求1所述的半导体封装件，其特征在于，该焊料凸块突出超过该开口。
4.如权利要求1所述的半导体封装件，其特征在于，该焊料凸块与该电性连结元件形成一颈缩部，其中该颈缩部邻近该封装体的该开口处。
5.如权利要求1所述的半导体封装件，其特征在于，该黏合层直接包覆该电性连结元件与部分该焊料凸块。
6.如权利要求1所述的半导体封装件，其特征在于，该黏合层是非导电胶或非导电膜。
7.如权利要求1所述的半导体封装件，其特征在于，该封装体包覆该芯片的一部分，而该芯片的另一部分露出该封装体而受到该黏合层的包覆。
8.如权利要求1所述的半导体封装件，其特征在于，该突出部是防焊层。
9.如权利要求1所述的半导体封装件，其特征在于，该突出部具有一下表面朝向该封装体，该黏合层黏合该下表面与该封装体。
10.如权利要求1所述的半导体封装件，其特征在于，该芯片两侧表面，分别具有一上半部及一下半部，其中该上半部所涵盖的范围为该芯片厚度的1/2；该下半部所涵盖的范围为该芯片厚度的1/2；且该黏合层围绕该芯片的该上半部。
11.如权利要求1所述的半导体封装件，其特征在于，该芯片两侧表面，分别具有一上半部及一下半部，其中该上半部所涵盖之范围为小于该芯片厚度的1/2；该下半部所涵盖之范围为大于该芯片厚度的1/2；且该黏合层围绕该芯片的该上半部。
12.一种半导体封装件的制造方法，其特征在于，包括：
提供一第一基板，该第一基板具有一表面；
形成一芯片于该第一基板的该表面上；
形成一焊料凸块于该第一基板的该表面；
设置一保护膜覆盖该焊料凸块的一部分；
形成一封装体包覆该焊料凸块的另一部分，其中该封装体具有一开口，该焊料凸块从该开口露出，且该开口的内径与该焊料凸块投影至该开口的外径相等；
移除该保护膜；
提供一第二基板，该第二基板具有一第一表面及一第二表面，该第二表面远离该第一表面，该第二基板的该第一表面上形成有一电性连结元件，而该第二基板的该第二表面形成有一电性接点；
形成一黏合体于该第一基板与该第二基板之间；
对接该第一基板与该第二基板，使该焊料凸块与该电性连结元件对接，并使该黏合体于压力下黏合该第一基板及该封装体并围绕该焊料凸块与该电性连结元件，且围绕该芯片的一顶表面及两侧表面的一部分，其中该第二基板上更形成有一突出部，该突出部具有一凹槽，该电性连结元件形成于该凹槽内，且其中该突出部围绕一容置凹部，该芯片容置于该容置凹部内；以及
固化该黏合体形成一黏合层。
13.如权利要求12所述的制造方法，其特征在于，该电性连结元件是焊料。
14.如权利要求12所述的制造方法，其特征在于，于设置该保护膜覆盖该焊料凸块的该部分的步骤中，该焊料凸块的该部分陷入该保护膜内，使于形成该封装体包覆该焊料凸块的步骤后，该焊料凸块的该部分突出超过该开口。
15.如权利要求14所述的制造方法，其特征在于，于形成该封装体包覆该焊料凸块的步骤中，该焊料凸块的该部分突出超过该开口一第一突出高度；于提供该第二基板的步骤中，该电性连结元件突出该第二基板的该第一表面一第二突出高度；于形成该黏合体于该第一基板与该第二基板之间的步骤中，该黏合体的一表面面向该第二基板，且该黏合体的该表面与该开口的间距大于该第一突出高度与该第二突出高度的和。
16.如权利要求13所述的制造方法，其特征在于，于对接该第一基板与该第二基板的步骤中，该黏合体直接包覆该电性连结元件与部分该焊料凸块。
17.如权利要求13所述的制造方法，其特征在于，该黏合层是非导电胶。
18.如权利要求13所述的制造方法，其特征在于，于形成该黏合层于该第一基板与该第二基板之间的步骤中，该黏合体处于胶态。
19.如权利要求13所述的制造方法，其特征在于，更包括：
于形成该封装体包覆该焊料凸块的该另一部分的步骤中，该封装体更包覆该芯片。
20.如权利要求13所述的制造方法，其特征在于，于固化该黏合体的步骤前，该制造方法更包括：
预热该第一基板至一第一温度，该第一温度低于该焊料凸块的熔点；
于对接该第一基板与该第二基板的步骤更包括：
加热该第二基板至一第二温度，其中该第二温度高于该第一温度且高于该焊料凸块的熔点。
21.如权利要求12所述的制造方法，其特征在于，该突出部用曝光显影方式形成。
CN201810303736.4A 2013-07-26 2013-07-26 半导体封装件及其的制造方法 Active CN108321142B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810303736.4A CN108321142B (zh) 2013-07-26 2013-07-26 半导体封装件及其的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310320107.XA CN104347557A (zh) 2013-07-26 2013-07-26 半导体封装件及其的制造方法
CN201810303736.4A CN108321142B (zh) 2013-07-26 2013-07-26 半导体封装件及其的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310320107.XA Division CN104347557A (zh) 2013-07-26 2013-07-26 半导体封装件及其的制造方法

Publications (2)

Publication Number Publication Date
CN108321142A CN108321142A (zh) 2018-07-24
CN108321142B true CN108321142B (zh) 2020-08-28

Family

ID=52502855

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310320107.XA Pending CN104347557A (zh) 2013-07-26 2013-07-26 半导体封装件及其的制造方法
CN201810303736.4A Active CN108321142B (zh) 2013-07-26 2013-07-26 半导体封装件及其的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310320107.XA Pending CN104347557A (zh) 2013-07-26 2013-07-26 半导体封装件及其的制造方法

Country Status (1)

Country Link
CN (2) CN104347557A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105225965B (zh) * 2015-11-03 2019-01-25 中芯长电半导体（江阴）有限公司 一种扇出型封装结构及其制作方法
CN110444967B (zh) * 2019-08-29 2022-01-25 北京机械设备研究所 一种具有电磁兼容作用的滤波连接器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452245A (zh) * 2002-04-19 2003-10-29 富士通株式会社 半导体器件及其制造方法
CN1885528A (zh) * 2005-06-20 2006-12-27 南茂科技股份有限公司 倒装片封装结构
CN1921095A (zh) * 2005-08-24 2007-02-28 三星电子株式会社 半导体芯片、显示屏板及其制造方法
CN101145545A (zh) * 2006-09-14 2008-03-19 恩益禧电子股份有限公司 包括元件安装表面被树脂层涂覆的布线基板的半导体装置
CN101937885A (zh) * 2010-08-12 2011-01-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102623359A (zh) * 2012-04-17 2012-08-01 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN102891118A (zh) * 2012-10-08 2013-01-23 日月光半导体制造股份有限公司 堆叠封装的下封装体构造及其制造方法
CN102938401A (zh) * 2011-05-02 2013-02-20 三星电子株式会社 具有紧固元件和无卤素封装件间连接件的堆叠式封装件
CN203013702U (zh) * 2012-12-28 2013-06-19 欣兴电子股份有限公司 封装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211792A (zh) * 2006-12-30 2008-07-02 矽品精密工业股份有限公司 半导体封装件及其制法与堆叠结构
US8704350B2 (en) * 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
CN103311192A (zh) * 2013-06-25 2013-09-18 华进半导体封装先导技术研发中心有限公司 细间距pop式封装结构和封装方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452245A (zh) * 2002-04-19 2003-10-29 富士通株式会社 半导体器件及其制造方法
CN1885528A (zh) * 2005-06-20 2006-12-27 南茂科技股份有限公司 倒装片封装结构
CN1921095A (zh) * 2005-08-24 2007-02-28 三星电子株式会社 半导体芯片、显示屏板及其制造方法
CN101145545A (zh) * 2006-09-14 2008-03-19 恩益禧电子股份有限公司 包括元件安装表面被树脂层涂覆的布线基板的半导体装置
CN101937885A (zh) * 2010-08-12 2011-01-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102938401A (zh) * 2011-05-02 2013-02-20 三星电子株式会社 具有紧固元件和无卤素封装件间连接件的堆叠式封装件
CN102623359A (zh) * 2012-04-17 2012-08-01 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN102891118A (zh) * 2012-10-08 2013-01-23 日月光半导体制造股份有限公司 堆叠封装的下封装体构造及其制造方法
CN203013702U (zh) * 2012-12-28 2013-06-19 欣兴电子股份有限公司 封装结构

Also Published As

Publication number Publication date
CN108321142A (zh) 2018-07-24
CN104347557A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
JP4703556B2 (ja) 電気基板にフリップ・チップを取り付ける方法、フリップ・チップ・アセンブリ及びアンダーフィル塗布ウエハを形成する方法
KR100336329B1 (ko) 반도체장치의제조방법
JP5068990B2 (ja) 電子部品内蔵基板
JP2013222966A (ja) 密封膜を含むパッケージオンパッケージ電子装置及びその製造方法
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
JP2010251408A (ja) 半導体装置及びその製造方法並びに電子装置
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
US9825006B2 (en) Electronic component device and manufacturing method thereof
US20100320622A1 (en) Electronic component built-in wiring substrate and method of manufacturing the same
WO2006035541A1 (ja) 半導体装置
WO2009104599A1 (ja) 電子装置、実装基板積層体及びそれらの製造方法
TWI736859B (zh) 電子封裝件及其製法
CN108321142B (zh) 半导体封装件及其的制造方法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010263108A (ja) 半導体装置及びその製造方法
JP4416776B2 (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP4324773B2 (ja) 半導体装置の製造方法
KR20030085449A (ko) 개량된 플립 칩 패키지
JP4688443B2 (ja) 半導体装置の製造方法
JP4561969B2 (ja) 半導体装置
JP4591715B2 (ja) 半導体装置の製造方法
JP3721986B2 (ja) 半導体装置及びその製造方法
JP2003297977A (ja) 電子部品の製造方法
JP2004253598A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant