CN1885528A - 倒装片封装结构 - Google Patents
倒装片封装结构 Download PDFInfo
- Publication number
- CN1885528A CN1885528A CN 200510078387 CN200510078387A CN1885528A CN 1885528 A CN1885528 A CN 1885528A CN 200510078387 CN200510078387 CN 200510078387 CN 200510078387 A CN200510078387 A CN 200510078387A CN 1885528 A CN1885528 A CN 1885528A
- Authority
- CN
- China
- Prior art keywords
- flip
- chip
- encapsulant
- encapsulating structure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title description 3
- 239000008393 encapsulating agent Substances 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 49
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 239000003963 antioxidant agent Substances 0.000 claims description 7
- 230000003078 antioxidant effect Effects 0.000 claims description 7
- 235000006708 antioxidants Nutrition 0.000 claims description 7
- 229920001187 thermosetting polymer Polymers 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 230000005496 eutectics Effects 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 239000011135 tin Substances 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 238000004078 waterproofing Methods 0.000 claims description 3
- 239000003566 sealing material Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000000659 thermocoagulation Effects 0.000 description 2
- -1 PI) Polymers 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
Landscapes
- Wire Bonding (AREA)
Abstract
本发明公开了一种倒装片封装结构。该倒装片封装结构包括基底、倒装片、多个凸块、第一密封材料以及第二密封材料。基底具有上表面以及多个形成于上表面上的接合垫。倒装片具有有源表面。凸块中的每一凸块对应基底的多个接合垫的一个接合垫。倒装片的有源表面通过所述凸块电连接并粘着于基底的上表面上。在倒装片与基底之间涂布第一密封材料，致使倒装片固着于基底上。第二密封材料被涂布成覆盖第一密封材料。本发明的倒装片封装结构可避免凸块外露，提高了倒装片封装结构的可靠性。此外，第一密封材料可使用较低级的材料，因而可降低成本。
Description
技术领域
本发明涉及一种倒装片封装结构(Flip chip package structure)。
背景技术
倒装片技术是一种将芯片与基底(substrate)相互连接的先进封装技术。在封装过程中，将芯片翻覆过来，让芯片上面的接合点与基底的接合垫相互连接。由于成本与制造过程的原因，使用倒装片接合的产品通常可分为两种形式，它们分别为使用于低输入/输出(I/O)数的板上倒装片(Flip Chipon Board，FCOB)及使用于高输入/输出(I/O)数的封装倒装片(Flip Chip inPackage，FCIP)。
倒装片技术应用的范围包括高级电脑、界面卡(PCMCIA card)、军事设备、个人通讯产品、钟表以及液晶显示器等。使用倒装片技术有两大好处：第一，可缩短芯片与基底间的电子信号传输距离，适用于高速元件的封装。其次，可缩小芯片封装后的尺寸，使芯片封装前后大小差不多。
薄膜上倒装片封装则是将高效能的芯片倒装片设置于具有挠性的基底上，能应用于体积轻薄短小的电子产品中，例如驱动芯片、移动电话以及笔记本型电脑等。
倒装片封装通常在芯片与基底之间填充有底部填充材料，以增加产品的可靠度。此底部填充材料有以下两种已知的形成方法。一为在芯片倒装片接合之后，以填涂方法在芯片的周边涂布成L形、U形或I形，利用毛细作用(Capillarity effect)流入芯片与基底之间的间隙。然而，此种方式所形成的底部填充材料在基底与芯片之间常出现气泡内包的问题。
另一种方式为利用非导电胶糊(non-conductive paste)来固定芯片与基底，以缩短封胶时间。请参阅图1，图1为现有倒装片封装结构1的截面示意图。如图1所示，此种方式为先将非导电胶糊14涂布于基底18上，再将芯片10倒装接合至基底18上，利用非导电胶糊14的固化收缩，使芯片10与基底18结合。但此方法是利用芯片10往下压散非导电胶糊14，因此非导电胶往外扩散的程度不均匀，容易使芯片10上的凸块12暴露。此外，所使用的非导电胶糊14成本较高。
因此，提供一种可以克服上述缺陷的倒装片封装结构已为当前需解决的重要课题之一。
发明内容
据此，本发明要解决的技术问题是，提供一种可以克服上述缺陷的倒装片封装结构，以提高倒装片封装的可靠度。
根据本发明的第一优选实施方式，本倒装片封装结构包括：基底(substrate)、倒装片(Flip chip)、多个凸块(Bump)、第一密封材料(Sealingmaterial)以及第二密封材料。基底具有上表面及多个形成于该上表面上的接合垫(Pad)。倒装片具有有源表面(Active surface)。多个凸块中的每一凸块对应于基底的多个接合垫中的一接合垫。倒装片借助于这些凸块电性连接并粘着于基底的上表面上。第一密封材料涂布于倒装片与基底之间，致使倒装片固着于基底上，第二密封材料被涂布成覆盖第一密封材料和所述凸块。
本发明所提供的倒装片封装结构利用第二密封材料密封在倒装片与基底之间的第一密封材料，可避免凸块外露，提高了倒装片封装结构的可靠性。此外，第一密封材料可使用较低级的材料，因而可降低成本。
关于本发明的优点与构思可以通过以下结合附图对本发明的详细描述得到进一步了解。
附图说明
图1为现有的倒装片封装结构的截面示意图；
图2为本发明的倒装片封装结构的截面示意图；
图3A至图3C示出了本发明的倒装片封装结构的制造过程。
附图标记说明
1、2 倒装片封装 10 倒装片
11 有源表面 12 凸块
14 非导电胶糊 22 上表面
23 抗氧化导电膜 24 第一密封材料
25 引线层 26 第二密封材料
27 接合垫 18、28 基底
具体实施方式
请参阅图2，图2为本发明的倒装片封装结构的截面示意图。如图2所示，倒装片封装结构2包括基底28、倒装片10、多个凸块12、第一密封材料24以及第二密封材料26。在本实施方式中，基底28为软性电路板(Flexiblecircuit board)，其材料可为聚酰亚胺(Polyimide，PI)、聚酯(Polyester，PET)或其他类似材料。基底28具有上表面22、多个形成于上表面22上的接合垫27和形成于上表面22上的引线层(Lead layer)25，引线层25与所述接合垫27相连。在接合垫27和引线层25的表面形成抗氧化导电膜(Anti-oxidant conductive film)23。抗氧化导电膜23由镍、铝或锡构成，因此，其上不须再覆盖焊剂遮盖层(Solder mask)。
倒装片10具有有源表面11。在本实施方式中，凸块12为金凸块。这些凸块12中的每一凸块12对应于基底28的多个接合垫27中的一个接合垫27。倒装片10的有源表面11朝下、通过共晶键合工序(Eutectic bondingprocess)或超声波焊接工序(Ultrasonic bonding process)、借助于凸块12电性连接并粘着于基底28上。凸块12可形成于倒装片10的有源表面11上或形成于接合垫27上，并且以原子间键合(Interatomic bonding)方式与基底28的接合垫27接合。
第一密封材料24可为非导电胶糊(Non-conductive paste，NCP)或热固性(Thermosetting)材料，其遇热凝固时具有收缩性。将第一密封材料24涂布于倒装片10与基底28之间，致使倒装片10固着于基底28上。第二密封材料26可为底部填充材料(Under-filling material)或具有防水性的防水材料，将其涂布于倒装片10的四周以覆盖第一密封材料24和凸块12。
请参阅图3A至图3C，图3A至图3C示出了本发明的倒装片封装结构的制造过程。提供基底28以及倒装片10。基底28具有上表面22以及多个形成于上表面22上的接合垫27。倒装片10具有有源表面11，在本实施方式中，倒装片10上形成有多个凸块12。
首先，请参阅图3A。如图3A所示，将第一密封材料24涂布于基底28的上表面22上。第一密封材料24可为非导电胶糊或热固性材料，其遇热凝固时具有收缩性。接着，如图3B所示，将倒装片10的有源表面11朝下，使凸块12穿过第一密封材料24与基底28上的接合垫27连接。使第一密封材料24固化，致使倒装片10固着于基底28上。由于第一密封材料24具有热固收缩性，可使凸块12与接合垫27紧密接触而维持电连接。也可通过共晶键合工序或超声波焊接工序使凸块12以原子间键合方式与基底28的接合垫27结合。由于部分凸块12可能未被完全包覆，因此再将第二密封材料26涂布于倒装片10的四周，覆盖第一密封材料24及凸块12，以完成如图3C所示的倒装片封装结构2。第二密封材料26可为底部填充材料或具有防水性的防水材料。
由于将倒装片10翻转以其有源表面11朝下、并以其有源表面11上的凸块12穿过第一密封材料24而与接合垫27电连接。因此，第一密封材料24可能因涂布不足而在热固收缩后无法完全填满基底28与倒装片10之间的间隙，使得倒装片10的有源表面11未被完全保护。甚至，第一密封材料24未完全包覆凸块12而使凸块12与引线层25暴露。因此，本发明的倒装片封装结构2将第二密封材料26填充于基底28与倒装片10之间的未被第一密封材料24填满的间隙中，以保护倒装片10的有源表面11。同时，第二密封材料26可包覆凸块12外露的部分并密封引线层25，因而提高了可靠度。
此外，由于现有的基底显露的接合垫与引线层必须镀金，以维持倒装片封装结构的可靠度，因而成本较高。本发明的倒装片封装结构2利用第一密封材料24和第二密封材料26覆盖接合垫27和引线层25，显露的接合垫27和引线层25不必镀金，仅需在引线层25的表面形成包括镍、铝或锡等低成本的抗氧化导电膜23。环形涂布第二密封材料26之后，第二密封材料26能密封已固化的第一密封材料24。因此，第一密封材料24可选用较低级的材料，从而可降低成本。
此外，本发明的倒装片封装结构亦可应用于一般硬质基底的倒装片封装结构中。利用第二密封材料密封已固化的第一密封材料，例如非导电胶糊，可减少凸块外露的机会，提高了倒装片封装结构的产品可靠性。
以上对优选实施方式的详细描述仅用于更加清楚地理解本发明的特征和构思，而并非以所公开的优选实施方式来限制本发明的范围。相反，在本发明的构思范围内对本发明作出的各种改变及等同变换均应落入本发明权利要求书所要求保护的范围。
Claims (14)
1.一种倒装片封装结构，包括：
基底，该基底具有上表面以及多个形成于所述上表面上的接合垫；
倒装片，该倒装片具有有源表面；
多个凸块，所述凸块中的每一凸块对应所述基底的多个接合垫中的一个接合垫，所述倒装片通过所述凸块电性连接并粘着于所述基底的所述接合垫上；
第一密封材料，该第一密封材料被涂布于所述倒装片与所述基底之间，致使所述倒装片固着于所述基底上；及
第二密封材料，该第二密封材料被涂布成覆盖所述第一密封材料。
2.如权利要求1所述的倒装片封装结构，其中，所述凸块以原子间键合方式与所述基底的所述接合垫结合。
3.如权利要求2所述的倒装片封装结构，其中，所述凸块通过共晶键合工序或超声波焊接工序与所述基底的所述接合垫结合。
4.如权利要求1所述的倒装片封装结构，其中，所述基底还包括形成于所述上表面上的引线层，该引线层与所述接合垫连接。
5.如权利要求4所述的倒装片封装结构，其中，所述引线层上具有抗氧化导电膜层，该抗氧化导电膜层由镍、铝或锡形成。
6.如权利要求1所述的倒装片封装结构，其中，所述凸块形成于所述倒装片的有源表面上或形成于所述接合垫上。
7.如权利要求1所述的倒装片封装结构，其中，所述凸块为金凸块。
8.如权利要求1所述的倒装片封装结构，其中，所述第一密封材料为热固性材料，其热固时具有收缩性。
9.如权利要求1所述的倒装片封装结构，其中，所述第一密封材料为非导电胶糊。
10.如权利要求1所述的倒装片封装结构，其中，所述第二密封材料为底部填充材料。
11.如权利要求1所述的倒装片封装结构，其中，所述第二密封材料被涂布于所述倒装片的四周。
12.如权利要求1所述的倒装片封装结构，其中，所述第二密封材料具有防水性。
13.如权利要求1所述的倒装片封装结构，其中，所述基底为软性电路板。
14.如权利要求1所述的倒装片封装结构，其中，所述第二密封材料被涂布成覆盖所述凸块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510078387 CN1885528A (zh) | 2005-06-20 | 2005-06-20 | 倒装片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510078387 CN1885528A (zh) | 2005-06-20 | 2005-06-20 | 倒装片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1885528A true CN1885528A (zh) | 2006-12-27 |
Family
ID=37583605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510078387 Pending CN1885528A (zh) | 2005-06-20 | 2005-06-20 | 倒装片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1885528A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101329042B (zh) * | 2007-06-18 | 2010-12-08 | 南茂科技股份有限公司 | 光源组件 |
| CN102254837A (zh) * | 2011-04-29 | 2011-11-23 | 永道无线射频标签(扬州)有限公司 | 电子标签倒贴片封装生产线封装工艺 |
| CN108321142A (zh) * | 2013-07-26 | 2018-07-24 | 日月光半导体制造股份有限公司 | 半导体封装件及其的制造方法 |
| CN110277355A (zh) * | 2018-03-15 | 2019-09-24 | 联咏科技股份有限公司 | 薄膜倒装芯片封装 |
| WO2023283842A1 (zh) * | 2021-07-14 | 2023-01-19 | 华为技术有限公司 | 芯片封装结构及封装方法、电子设备 |
-
2005
- 2005-06-20 CN CN 200510078387 patent/CN1885528A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101329042B (zh) * | 2007-06-18 | 2010-12-08 | 南茂科技股份有限公司 | 光源组件 |
| CN102254837A (zh) * | 2011-04-29 | 2011-11-23 | 永道无线射频标签(扬州)有限公司 | 电子标签倒贴片封装生产线封装工艺 |
| CN108321142A (zh) * | 2013-07-26 | 2018-07-24 | 日月光半导体制造股份有限公司 | 半导体封装件及其的制造方法 |
| CN108321142B (zh) * | 2013-07-26 | 2020-08-28 | 日月光半导体制造股份有限公司 | 半导体封装件及其的制造方法 |
| CN110277355A (zh) * | 2018-03-15 | 2019-09-24 | 联咏科技股份有限公司 | 薄膜倒装芯片封装 |
| WO2023283842A1 (zh) * | 2021-07-14 | 2023-01-19 | 华为技术有限公司 | 芯片封装结构及封装方法、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101221946B (zh) | 半导体封装、及系统级封装模块的制造方法 | |
| US6583502B2 (en) | Apparatus for package reduction in stacked chip and board assemblies | |
| CN100349292C (zh) | 半导体装置及其制造方法、电子设备、电子仪器 | |
| US8026584B2 (en) | Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof | |
| US20020004258A1 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| US7981725B2 (en) | Fabricating process of a chip package structure | |
| JP2003115560A (ja) | 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法 | |
| JP2006295127A (ja) | フリップチップパッケージ構造及びその製作方法 | |
| KR101863850B1 (ko) | 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법 | |
| JP2002198395A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| CN102903691A (zh) | 半导体器件、封装方法和结构 | |
| US7439098B2 (en) | Semiconductor package for encapsulating multiple dies and method of manufacturing the same | |
| TWI445102B (zh) | 具有封裝件整合之積體電路封裝件系統 | |
| JP2004296897A (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
| CN1949487A (zh) | 可防止密封材料溢流的膜上倒装片封装结构 | |
| CN1885528A (zh) | 倒装片封装结构 | |
| CN2626186Y (zh) | 刚性挠性基板及使用该基板的照相机 | |
| US20030183944A1 (en) | Semiconductor device and manufacturing method for the same, circuit board, and electronic device | |
| US20050110166A1 (en) | Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device | |
| US20040222519A1 (en) | Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device | |
| TW201241978A (en) | Flip chip device | |
| US7960214B2 (en) | Chip package | |
| JP3162068B2 (ja) | 半導体チップの実装方法 | |
| CN104517924A (zh) | 多芯片堆叠封装结构及其制造方法 | |
| JP4324773B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |