JP3162068B2 - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JP3162068B2 JP3162068B2 JP24922390A JP24922390A JP3162068B2 JP 3162068 B2 JP3162068 B2 JP 3162068B2 JP 24922390 A JP24922390 A JP 24922390A JP 24922390 A JP24922390 A JP 24922390A JP 3162068 B2 JP3162068 B2 JP 3162068B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bump
- layer
- substrate
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［概要］ 半導体チップを基板に実装する半導体チップの実装方
法に関し、 バンプの数が増えピッチが狭くなっても、リードレス
の小さな実装面積で、安定に、安価にボンディングでき
ることを目的とし、 金属性バンプを有する半導体チップを、該バンプに対
応したパッドを有する基板に実装する半導体チップの実
装方法において、前記バンプの表面に接着剤を被着させ
て接着層を形成する工程と、該接着層に導電性粒子を付
着させて導電性接着層を形成する工程と、前記半導体チ
ップと前記基板とを当該導電性接着層を介して実装させ
る工程とを有することを特徴とする半導体チップの実装
方法。
法に関し、 バンプの数が増えピッチが狭くなっても、リードレス
の小さな実装面積で、安定に、安価にボンディングでき
ることを目的とし、 金属性バンプを有する半導体チップを、該バンプに対
応したパッドを有する基板に実装する半導体チップの実
装方法において、前記バンプの表面に接着剤を被着させ
て接着層を形成する工程と、該接着層に導電性粒子を付
着させて導電性接着層を形成する工程と、前記半導体チ
ップと前記基板とを当該導電性接着層を介して実装させ
る工程とを有することを特徴とする半導体チップの実装
方法。
［産業上の利用分野］ 本発明は半導体チップの実装方法に係わり、特にチッ
プを直に基板に固着させるCOBにおいて、バンプの数が
増えピッチが狭くなっても、リードレスボンディングの
小さな実装面積と、リードボンディングの高い接続信頼
性の両特徴を有してなる半導体チップの実装方法に関す
る。
プを直に基板に固着させるCOBにおいて、バンプの数が
増えピッチが狭くなっても、リードレスボンディングの
小さな実装面積と、リードボンディングの高い接続信頼
性の両特徴を有してなる半導体チップの実装方法に関す
る。
近年、半導体チップは、機能や集積度の高度化に伴っ
て、パッケージから引き出される端子の本数がますます
増大する傾向にある。そして、必然的に端子のピッチが
ますます狭くなっている。
て、パッケージから引き出される端子の本数がますます
増大する傾向にある。そして、必然的に端子のピッチが
ますます狭くなっている。
一方、パッケージの厚みやパッケージの値段を惜しん
で電子機器をより薄くしたいとか、より安くしたいとか
の要請も強くなっている。そこで、半導体チップを直接
プリント板などに実装する、いわゆるCOB（Chip On Boa
rd）技術が盛んに検討されている。中でも例えば液晶表
示装置のような薄型のフラットディスプレイにおいて
は、透明なガラス板が用いられるので、このガラス板を
基板としたCOG（Chip On Glass）が実装技術の要として
検討されている。以下COBで総称する。
で電子機器をより薄くしたいとか、より安くしたいとか
の要請も強くなっている。そこで、半導体チップを直接
プリント板などに実装する、いわゆるCOB（Chip On Boa
rd）技術が盛んに検討されている。中でも例えば液晶表
示装置のような薄型のフラットディスプレイにおいて
は、透明なガラス板が用いられるので、このガラス板を
基板としたCOG（Chip On Glass）が実装技術の要として
検討されている。以下COBで総称する。
そしてこのCOBにおいては、端子の数が多くピッチも
狭いチップを、如何に効率的に信頼性よく実装するかが
課題となっている。
狭いチップを、如何に効率的に信頼性よく実装するかが
課題となっている。
［従来の技術］ COBには、目的や用途に応じていろいろな方式があ
る。
る。
半導体チップの表面の周縁部には、端子を外部に取り
出すためにAuやAlなどからなる突出した電極部が設けら
れ、バンプと呼ばれている。そして、例えばチップが直
に基板にマウントされたワイヤボンディングされる場合
には、チップの表面を上にしてボンディングがなされ
る。そのあとポッティング樹脂などで被覆してチップが
保護される。
出すためにAuやAlなどからなる突出した電極部が設けら
れ、バンプと呼ばれている。そして、例えばチップが直
に基板にマウントされたワイヤボンディングされる場合
には、チップの表面を上にしてボンディングがなされ
る。そのあとポッティング樹脂などで被覆してチップが
保護される。
このワイヤボンディング方式は、リードフレームにチ
ップをマウントしてボンディングし、そのあと樹脂封止
されるプラスチックパッケージなどで多用されている。
しかし、端子の数が多くなりピッチが狭くなるとCOBに
は向かない。
ップをマウントしてボンディングし、そのあと樹脂封止
されるプラスチックパッケージなどで多用されている。
しかし、端子の数が多くなりピッチが狭くなるとCOBに
は向かない。
それに対して、ワイヤを用いないで直に基板にCOBす
るワイヤボンディングの場合には、チップの表裏を引っ
繰り返したいわゆるフェースダウンボンディングが行わ
れる。
るワイヤボンディングの場合には、チップの表裏を引っ
繰り返したいわゆるフェースダウンボンディングが行わ
れる。
第７図はCOBの例を説明する断面図である。
図中、１はチップ、11はバンプ、４は基板、41はパッ
ド、５はポッティング樹脂、６はリードである。
ド、５はポッティング樹脂、６はリードである。
同図（Ａ）に示したリードを用いない方式にはいろい
ろな方式がある。
ろな方式がある。
例えば、チップ１には、はんだバンプ11が突出して設
けられている。
けられている。
基板４はチップ１が実装されるプリント板であり、予
備はんだされたパッド41がそれぞれのバンプ11に対応し
て設けられている。
備はんだされたパッド41がそれぞれのバンプ11に対応し
て設けられている。
チップ１をフェースダウンし、バンプ11を基板４のパ
ッド41に当接してはんだリフローし、バンプ11をパッド
41にボンディングさせる。そのあと例えばウレタン系の
ポッティング樹脂５で覆ってチップ１やボンディング部
分を保護する。この方式はフリップチップ方式と呼ばれ
る。
ッド41に当接してはんだリフローし、バンプ11をパッド
41にボンディングさせる。そのあと例えばウレタン系の
ポッティング樹脂５で覆ってチップ１やボンディング部
分を保護する。この方式はフリップチップ方式と呼ばれ
る。
はんだの代わりに導電性接着剤を用いる方式もある。
また、チップ１には、例えば金バンプ11が設けられて
いる。
いる。
基板４には、金めっきが施されたパッド41がそれぞれ
のバンプ11に対応して設けられている。
のバンプ11に対応して設けられている。
チップ１をフェースダウンし、バンプ11を例えばエポ
キシ系のポッティング樹脂５を介して基板４のパッド41
に当接させる。そして、ポッティング樹脂５が硬化する
際の収縮力によってバンプ11とパッド41が互いに圧接さ
れながらボンディングが行われる。この方式はマイクロ
バンプ方式と呼ばれる。
キシ系のポッティング樹脂５を介して基板４のパッド41
に当接させる。そして、ポッティング樹脂５が硬化する
際の収縮力によってバンプ11とパッド41が互いに圧接さ
れながらボンディングが行われる。この方式はマイクロ
バンプ方式と呼ばれる。
同図（Ｂ）に示したリードを用いた方式にもいろいろ
な方式がある。
な方式がある。
例えば、ウェーハの段階でチップ１の端子部に金のビ
ーム状のリード６を設けておき、基板４には金パッド41
を設けておく。
ーム状のリード６を設けておき、基板４には金パッド41
を設けておく。
チップ１を基板４の上にフェースダウンし、リード６
をパッド41に位置合わせして例えば熱圧着によってボン
ディングする。この方式はビームリード方式と呼ばれ
る。
をパッド41に位置合わせして例えば熱圧着によってボン
ディングする。この方式はビームリード方式と呼ばれ
る。
また、TAB（Tape Automated Bonding）技術を用いた
ボンディング方式もある。
ボンディング方式もある。
この方式は、TABリードと呼ばれるリードがバンプ11
に対応して設けられたTABテープと呼ばれる枠状をなす
ポリイミドフィルムを用いる。そして、TABテープの中
央部にチップ１を配設して、リード６の内側端部（イン
ナリード）をバンプ11にボンディングし、外側端部（ア
ウタリード）を基板４にボンディングする。この方式は
リード６の本数が多くピッチが狭いチップ１にも適用で
きるので、時に最近盛んに用いられるようになってい
る。
に対応して設けられたTABテープと呼ばれる枠状をなす
ポリイミドフィルムを用いる。そして、TABテープの中
央部にチップ１を配設して、リード６の内側端部（イン
ナリード）をバンプ11にボンディングし、外側端部（ア
ウタリード）を基板４にボンディングする。この方式は
リード６の本数が多くピッチが狭いチップ１にも適用で
きるので、時に最近盛んに用いられるようになってい
る。
［発明が解決しようとする課題］ このようにCOBにはいろいろな方式があり、リードを
用いない直付けの場合には実装面積も厚みもほぼチップ
に等しく最も小型に実装できる方式である。しかし、フ
リップチップ方式は、はんだによる固い接続なので、熱
や機会的な歪みに対する耐性が良くない。導電性接着剤
を用いれば軟らかい接続ができるが、狭いチッピで並ん
だ多数のバンプに、導電性を保ったままで数μｍの厚み
に接着剤層を被着することが困難である。また、マイク
ロバンプ方式は、全てのバンプの高さが一様でしかもパ
ッドの平面性が良くないと接続不良が起こる。
用いない直付けの場合には実装面積も厚みもほぼチップ
に等しく最も小型に実装できる方式である。しかし、フ
リップチップ方式は、はんだによる固い接続なので、熱
や機会的な歪みに対する耐性が良くない。導電性接着剤
を用いれば軟らかい接続ができるが、狭いチッピで並ん
だ多数のバンプに、導電性を保ったままで数μｍの厚み
に接着剤層を被着することが困難である。また、マイク
ロバンプ方式は、全てのバンプの高さが一様でしかもパ
ッドの平面性が良くないと接続不良が起こる。
一方、リードを用いたCOBの場合には、リードの突出
した分だけ実装面積が大きくなる不利が避けられない。
しかも、ビームリード方式チップが高価であり、TAB方
式の場合にもTABテープ代が嵩み、低価格指向には馴染
まない。
した分だけ実装面積が大きくなる不利が避けられない。
しかも、ビームリード方式チップが高価であり、TAB方
式の場合にもTABテープ代が嵩み、低価格指向には馴染
まない。
このように、従来のCOB方式は、バンプの数が増えピ
ッチが狭くなってくるとそれぞれに欠点があって適用す
るには問題があった。
ッチが狭くなってくるとそれぞれに欠点があって適用す
るには問題があった。
そこで本発明は、チップのバンプに接着剤層を薄く被
着し、その接着剤層に導電性部材を付着させたあと、基
板のパッドに固着し、リードボンディングとリードレス
ボンディングの両者の利点を有してなる半導体チップの
実装方法を提供することを目的としている。
着し、その接着剤層に導電性部材を付着させたあと、基
板のパッドに固着し、リードボンディングとリードレス
ボンディングの両者の利点を有してなる半導体チップの
実装方法を提供することを目的としている。
［課題を解決するための手段］ 上で述べた課題は、 金属性バンプを有する半導体チップを、該バンプに対
応したパッドを有する基板に実装する半導体チップの実
装方法において、 前記バンプの表面に熱硬化性接着剤を被着させて接着
層を形成する工程と、 該接着層に導電性粒子を付着させて導電性接着層を形
成する工程と、 前記半導体チップと前記基板とを当該導電性接着層を
介して実装させる工程とを有することを特徴とする半導
体チップの実装方法、によって解決される。
応したパッドを有する基板に実装する半導体チップの実
装方法において、 前記バンプの表面に熱硬化性接着剤を被着させて接着
層を形成する工程と、 該接着層に導電性粒子を付着させて導電性接着層を形
成する工程と、 前記半導体チップと前記基板とを当該導電性接着層を
介して実装させる工程とを有することを特徴とする半導
体チップの実装方法、によって解決される。
［作用］ 本発明においては、接着剤と導電性部材を用いてバン
プの数が増えピッチが狭くなったチップに対しても、安
定で小さな実装面積で低価格にCOBが実現できるように
している。
プの数が増えピッチが狭くなったチップに対しても、安
定で小さな実装面積で低価格にCOBが実現できるように
している。
すなわち、まず、バンプに熱硬化性の接着剤を薄く被
着して接着層を設けるようにしている。
着して接着層を設けるようにしている。
次いで、金属の微粉末からなる導電性部材をこの接着
層にまぶして付着させ、導電層を設けるようにしてい
る。
層にまぶして付着させ、導電層を設けるようにしてい
る。
こうすると、バンプの高さやパッドの平面性にばらつ
きがあっても接続が安定し、実装面積が小さく安価なCO
Bが実現できる。
きがあっても接続が安定し、実装面積が小さく安価なCO
Bが実現できる。
［実施例］ 第１図は本発明の第一の実施例の説明図、第２図は第
１図の要部の拡大断面図、第３図は本発明の第二の実施
例の説明図、第４図は本発明の第三の実施例の要部の拡
大断面図、第５図は本発明の第四の実施例の要部の拡大
断面図、第６図は本発明の第五の実施例の要部の拡大断
面図である。
１図の要部の拡大断面図、第３図は本発明の第二の実施
例の説明図、第４図は本発明の第三の実施例の要部の拡
大断面図、第５図は本発明の第四の実施例の要部の拡大
断面図、第６図は本発明の第五の実施例の要部の拡大断
面図である。
図中、１はチップ、11はバンプ、２は接着剤、21は接
着層、３は導電性部材、31は導電層、４は基板、41はパ
ッド、５はポッティング樹脂導電性接着層である。
着層、３は導電性部材、31は導電層、４は基板、41はパ
ッド、５はポッティング樹脂導電性接着層である。
チップには半導体素子が形成されており、周縁部の電
極取り出し部には金バンプとかはんだバンプとか呼ばれ
るバンプ11が設けられている。
極取り出し部には金バンプとかはんだバンプとか呼ばれ
るバンプ11が設けられている。
接着剤２は例えばエポキシ樹脂やシリコーン樹脂、不
飽和ポリエステル樹脂などの熱硬化性樹脂からなり、未
硬化の状態では低粘度の液状のものが用いられる。ま
た、基板４が透明なガラス板の場合には、例えばアクリ
ル系の紫外線硬化性樹脂が用いられる。
飽和ポリエステル樹脂などの熱硬化性樹脂からなり、未
硬化の状態では低粘度の液状のものが用いられる。ま
た、基板４が透明なガラス板の場合には、例えばアクリ
ル系の紫外線硬化性樹脂が用いられる。
導電性部材３は少なくとも表面に導電性を有する粒子
からなり、例えばAuやAg、Ni、はんだなどの金属の粉末
とか、ガラスやセラミック、プラスチックなどのビーズ
の表面を金属で被着した微細粒子などが用いられる。
からなり、例えばAuやAg、Ni、はんだなどの金属の粉末
とか、ガラスやセラミック、プラスチックなどのビーズ
の表面を金属で被着した微細粒子などが用いられる。
基板４はチップ１が実装されるプリント板であり、チ
ップ１のバンプ11に対応したパッド41が設けられてい
る。また基板４が透明なガラス板の場合には、例えばIT
O（InSnOxi−de）の透明導電膜からなるバンプ41が設け
られている。
ップ１のバンプ11に対応したパッド41が設けられてい
る。また基板４が透明なガラス板の場合には、例えばIT
O（InSnOxi−de）の透明導電膜からなるバンプ41が設け
られている。
実施例:1 第１図〜第２図において、バンプ11にはAuめっきが施
され、高さは10μｍ、幅は50μｍ、パターン間隔は50μ
ｍである。
され、高さは10μｍ、幅は50μｍ、パターン間隔は50μ
ｍである。
第１図（Ａ）において、硬化剤を調合した未硬化の液
状のエポキシ樹脂を、平滑なガラス板上に７μｍの厚さ
に敷いて、チップ１を平行に上方から下ろし、バンプ11
の表面にのみ接着剤２を被着させて層厚５μｍの接着剤
を得る。
状のエポキシ樹脂を、平滑なガラス板上に７μｍの厚さ
に敷いて、チップ１を平行に上方から下ろし、バンプ11
の表面にのみ接着剤２を被着させて層厚５μｍの接着剤
を得る。
同図（Ｂ）において導電性部材３には平均粒径１μｍ
φのAgの粉末を用い、表面が平滑になるように７μｍの
厚さの層状に敷き詰める。そして、その上にバンプ11に
接着層21が形成されたバンプ11を上方から下ろして、接
着層21に導電性部材３を付着させて導電層31となす。導
電性部材３の敷き詰めを粉末同士が凝集するように強く
すれば、敷き詰める層を制御することによって付着量を
加減することができる。
φのAgの粉末を用い、表面が平滑になるように７μｍの
厚さの層状に敷き詰める。そして、その上にバンプ11に
接着層21が形成されたバンプ11を上方から下ろして、接
着層21に導電性部材３を付着させて導電層31となす。導
電性部材３の敷き詰めを粉末同士が凝集するように強く
すれば、敷き詰める層を制御することによって付着量を
加減することができる。
同図（Ｃ）において、バンプ11の表面に接着層21と導
電層31が形成されたチップ１を、基板４に設けられたパ
ッド41の上に位置合わせして押圧する。そして、図示し
ていない加熱手段によって接着層21を熱硬化させる。
電層31が形成されたチップ１を、基板４に設けられたパ
ッド41の上に位置合わせして押圧する。そして、図示し
ていない加熱手段によって接着層21を熱硬化させる。
一方、基板４が透明なガラス板でバンプ41も透明な場
合には、基板４の裏側から図示していない紫外線照射手
段によって接着層21を硬化させる。
合には、基板４の裏側から図示していない紫外線照射手
段によって接着層21を硬化させる。
こうして、第２図で示すようにバンプ11とパッド41が
ボンディングされる。
ボンディングされる。
実施例:2 第３図において、ポッティングとは一般に、振動や衝
撃に耐えるように、あるいは外雰囲気に曝されないよう
に、電子デバイス類に樹脂を充填することである。ここ
ではチップ１に設けられた半導体素子やバンプ11とパッ
ド41のボンディング部分を保護するために、例えばシリ
コーン樹脂からなるポッティング樹脂５を用いている。
撃に耐えるように、あるいは外雰囲気に曝されないよう
に、電子デバイス類に樹脂を充填することである。ここ
ではチップ１に設けられた半導体素子やバンプ11とパッ
ド41のボンディング部分を保護するために、例えばシリ
コーン樹脂からなるポッティング樹脂５を用いている。
第３図（Ａ）において、基板４の上にポッティング樹
脂５を滴下する。
脂５を滴下する。
次いで同図（Ｂ）において、実施例１で得られたバン
プ11の表面に接着層21と導電層31が形成されたチップ１
を基板４の上に位置合わせし、バンプ11をパッド41に押
圧すると、ポッティング樹脂５がチップ１と基板４に挟
まれて周縁部に押し広げられる。そして、接着層21とポ
ッティング樹脂５を図示していない加熱手段によって硬
化させる。
プ11の表面に接着層21と導電層31が形成されたチップ１
を基板４の上に位置合わせし、バンプ11をパッド41に押
圧すると、ポッティング樹脂５がチップ１と基板４に挟
まれて周縁部に押し広げられる。そして、接着層21とポ
ッティング樹脂５を図示していない加熱手段によって硬
化させる。
ポッティング樹脂５を垂らす量は、ポッティング樹脂
５がチップ１に押し広げられて周端部に逃げ、チップ１
の側面を覆う程度がよい。
５がチップ１に押し広げられて周端部に逃げ、チップ１
の側面を覆う程度がよい。
実施例:3 第４図（Ａ）において、一般に熱硬化性樹脂は加熱す
ると初期段階では粘度が低下し、しかも樹脂同士が相溶
するものが多い。そのため、接着層21とポッティング樹
脂５が混ざり合って導電層31が破壊され、短絡や導通不
良を起こし易い。
ると初期段階では粘度が低下し、しかも樹脂同士が相溶
するものが多い。そのため、接着層21とポッティング樹
脂５が混ざり合って導電層31が破壊され、短絡や導通不
良を起こし易い。
そこで、同図（Ｂ）において、実施例１で得られたバ
ンプ11の表面に接着層21と導電層31が形成されたチップ
は、バンプ11を上面にして予備加熱をし、接着層21を半
硬化させる。予備加熱によって接着層21は粘度が一旦低
下するので導電層31をなす導電性部材３を取り込んだ状
態になる。
ンプ11の表面に接着層21と導電層31が形成されたチップ
は、バンプ11を上面にして予備加熱をし、接着層21を半
硬化させる。予備加熱によって接着層21は粘度が一旦低
下するので導電層31をなす導電性部材３を取り込んだ状
態になる。
そのあと、実施例２に示したように基板４に載せて押
圧し、接着層21とポッティング樹脂５を熱硬化させる。
接着層21が半硬化してきているのでポッティング樹脂５
と混ざり合うことが防げる。
圧し、接着層21とポッティング樹脂５を熱硬化させる。
接着層21が半硬化してきているのでポッティング樹脂５
と混ざり合うことが防げる。
実施例:4 第５図において、導電性部材３には懸濁重合によって
球状に作られたアクリル樹脂（PMMA）の平均粒径1.5μ
ｍφの微細粒子に無電解めっきによってCuを被着したAu
のバンプよりも軟らかい粒子を用いる。
球状に作られたアクリル樹脂（PMMA）の平均粒径1.5μ
ｍφの微細粒子に無電解めっきによってCuを被着したAu
のバンプよりも軟らかい粒子を用いる。
実施例１にて示したように接着層21にこの導電性部材
３を付着させて導電層31を形成する。そして、チップ１
を基板４に押圧し、一辺が50μｍの方形のバンプ11に10
0gf/バンプの荷重を加えて接着層21を熱硬化させる。
３を付着させて導電層31を形成する。そして、チップ１
を基板４に押圧し、一辺が50μｍの方形のバンプ11に10
0gf/バンプの荷重を加えて接着層21を熱硬化させる。
導電層31をなす導電性部材３が押し潰されて導電性部
材３同士の接触面積が広くなるので、ボンディングの安
定性がよりよくなる。
材３同士の接触面積が広くなるので、ボンディングの安
定性がよりよくなる。
実施例:5 第６図において、導電性部材３にはAuのバンプ11より
も固く、平均粒径１μｍφのNiの粉末を用いる。
も固く、平均粒径１μｍφのNiの粉末を用いる。
実施例１にて示したように接着層21にこの導電性部材
３を付着させて導電層31を形成する。そして、チップ１
を基板４に押圧し、一辺が50μｍの方形のバンプ11に15
0gf/バンプの荷重を加えて接着層21を熱硬化させる。
３を付着させて導電層31を形成する。そして、チップ１
を基板４に押圧し、一辺が50μｍの方形のバンプ11に15
0gf/バンプの荷重を加えて接着層21を熱硬化させる。
導電層31をなす固い導電性部材３がバンプ11に押し込
まれて食い込み、接触面積が広くなるので、ボンディン
グの安定性がよりよくなる。
まれて食い込み、接触面積が広くなるので、ボンディン
グの安定性がよりよくなる。
ところで、バンプ11とパッド41との押圧は、バンプ11
とパッド41が導通する程度に強く押し付けることが必要
である。しかし、それによって接着層21と導電層31がバ
ンプ11の周縁にはみ出て、隣り合うバンプ11同士やパッ
ド41同士が短絡しないようにする必要がある。そして、
接着層21の層厚や粘度、敷き詰める導電性部材３の充填
密度と接着層21への付着量、バンプ11と導電性部材３の
硬さの違い、押圧力などの条件説明を行なう必要があ
り、種々の変形が可能である。
とパッド41が導通する程度に強く押し付けることが必要
である。しかし、それによって接着層21と導電層31がバ
ンプ11の周縁にはみ出て、隣り合うバンプ11同士やパッ
ド41同士が短絡しないようにする必要がある。そして、
接着層21の層厚や粘度、敷き詰める導電性部材３の充填
密度と接着層21への付着量、バンプ11と導電性部材３の
硬さの違い、押圧力などの条件説明を行なう必要があ
り、種々の変形が可能である。
［発明の効果］ 本発明によれば、チップのバンプ上に熱硬化性の接着
層と導電層を設けることによって、従来のリードを用い
たボンディングとリードレスボンディングの両方の利点
を兼ね備えたCOBを実現することができる。
層と導電層を設けることによって、従来のリードを用い
たボンディングとリードレスボンディングの両方の利点
を兼ね備えたCOBを実現することができる。
従って、本発明は、今後ますます要請が強まる電子機
器の薄型化に呼応し、しかも引き出される端子が増大し
ピッチが狭小化していくチップを用いたCOBの発展に対
して、寄与するところが大である。
器の薄型化に呼応し、しかも引き出される端子が増大し
ピッチが狭小化していくチップを用いたCOBの発展に対
して、寄与するところが大である。
第１図は本発明の第一の実施例の説明図、 第２図は第１図の要部の拡大断面図、 第３図は本発明の第二の実施例の説明図、 第４図は本発明の第三の実施例の要部の拡大断面図、 第５図は本発明の第四の実施例の要部の拡大断面図、 第６図は本発明の第五の実施例の要部の拡大断面図、 第７図はCOBの例を説明する断面図、 である。 図において、 １はチップ、11はバンプ、 ２は接着剤、21は接着層、 ３は導電性部材、31は導電層、 ４は基板、41はパッド、 ５はポッティング樹脂である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 笠原 慎一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平２−103944（ＪＰ，Ａ) 特開 平１−170029（ＪＰ，Ａ) 実開 平２−70436（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】金属性バンプを有する半導体チップを、該
バンプに対応したパッドを有する基板に実装する半導体
チップの実装方法において、 前記バンプの表面に接着剤を被着させて接着層を形成す
る工程と、 該接着層に導電性粒子を付着させて導電性接着層を形成
する工程と、 前記半導体チップと前記基板とを当該導電性接着層を介
して実装させる工程とを有することを特徴とする半導体
チップの実装方法。 - 【請求項２】前記半導体チップを前記基板に実装する前
に、熱硬化性のポッティング樹脂を該基板の表面に塗布
する工程を更に備え、 該半導体チップと該基板は、該ポッティング樹脂を介し
て実装されることを特徴とする請求項１記載の半導体チ
ップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24922390A JP3162068B2 (ja) | 1990-09-19 | 1990-09-19 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24922390A JP3162068B2 (ja) | 1990-09-19 | 1990-09-19 | 半導体チップの実装方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000361075A Division JP3252848B2 (ja) | 2000-11-28 | 2000-11-28 | 半導体装置 |
| JP2000361074A Division JP2001185581A (ja) | 2000-11-28 | 2000-11-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04127548A JPH04127548A (ja) | 1992-04-28 |
| JP3162068B2 true JP3162068B2 (ja) | 2001-04-25 |
Family
ID=17189750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24922390A Expired - Lifetime JP3162068B2 (ja) | 1990-09-19 | 1990-09-19 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3162068B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2602389B2 (ja) * | 1992-05-14 | 1997-04-23 | 富士通株式会社 | 部品実装方法 |
| JP2826049B2 (ja) * | 1992-11-18 | 1998-11-18 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| JP3343317B2 (ja) * | 1995-12-04 | 2002-11-11 | 松下電器産業株式会社 | 半導体ユニット及びその半導体素子の実装方法 |
| JP3065549B2 (ja) | 1997-01-09 | 2000-07-17 | 富士通株式会社 | 半導体チップ部品の実装方法 |
| KR19990001716A (ko) * | 1997-06-17 | 1999-01-15 | 윤종용 | Loc 리드프레임 접착제 도포장치 및 도포방법 |
| JP2000195879A (ja) * | 1998-12-25 | 2000-07-14 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7790597B2 (en) | 2007-07-11 | 2010-09-07 | Texas Instruments Incorporated | Solder cap application process on copper bump using solder powder film |
| CN103839776B (zh) * | 2014-03-07 | 2016-11-16 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
-
1990
- 1990-09-19 JP JP24922390A patent/JP3162068B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04127548A (ja) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| US5578527A (en) | Connection construction and method of manufacturing the same | |
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| US4744850A (en) | Method for bonding an LSI chip on a wiring base | |
| US7423348B2 (en) | Chip structure and chip package structure | |
| KR20020018133A (ko) | 전자 장치 및 그 제조 방법 | |
| WO2010070806A1 (ja) | 半導体装置とフリップチップ実装方法およびフリップチップ実装装置 | |
| KR19990082715A (ko) | 반도체장치 | |
| JP3441412B2 (ja) | 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール | |
| WO2008095405A1 (fr) | Élément microélectronique et procédé de fabrication correspondant | |
| JPH0927516A (ja) | 電子部品の接続構造 | |
| JP2004296897A (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| JP3278055B2 (ja) | 電子回路装置 | |
| JP2001015551A (ja) | 半導体装置およびその製造方法 | |
| KR100392718B1 (ko) | 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치 | |
| JP3162068B2 (ja) | 半導体チップの実装方法 | |
| JP3552422B2 (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
| JP2001326879A (ja) | ディスプレイドライバモジュールおよびその製造方法 | |
| JPH0432541B2 (ja) | ||
| JPH08213425A (ja) | 半導体装置およびその製造方法 | |
| JPS63122133A (ja) | 半導体チツプの電気的接続方法 | |
| JP3252848B2 (ja) | 半導体装置 | |
| JP2806362B2 (ja) | 半導体装置の製造方法 | |
| JP2001185581A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080223 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090223 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110223 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110223 |