JPH04127548A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH04127548A JPH04127548A JP24922390A JP24922390A JPH04127548A JP H04127548 A JPH04127548 A JP H04127548A JP 24922390 A JP24922390 A JP 24922390A JP 24922390 A JP24922390 A JP 24922390A JP H04127548 A JPH04127548 A JP H04127548A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bumps
- bump
- layer
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000012790 adhesive layer Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims abstract description 35
- 239000000853 adhesive Substances 0.000 claims abstract description 22
- 239000011521 glass Substances 0.000 claims abstract description 10
- 229920005989 resin Polymers 0.000 claims description 26
- 239000011347 resin Substances 0.000 claims description 26
- 238000004382 potting Methods 0.000 claims description 18
- 230000001070 adhesive effect Effects 0.000 claims description 16
- 229920001187 thermosetting polymer Polymers 0.000 claims description 9
- 239000002245 particle Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 23
- 239000000843 powder Substances 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000003795 chemical substances by application Substances 0.000 abstract description 2
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 abstract description 2
- 239000010931 gold Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000001723 curing Methods 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 241000233866 Fungi Species 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010557 suspension polymerization reaction Methods 0.000 description 1
- 229920006337 unsaturated polyester resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Abstract
め要約のデータは記録されません。
Description
し、 バンプの数が増えピッチが狭くなっても、り一ドレスの
小さな実装面積で、安定に、安価にボンディングできる
ことを目的とし、 チップと、接着剤と、導電性部材と、基板を有し、前記
チップは、表面に金属からなるバンプを有するものであ
り、前記接着剤は、バンプに被着されて接着層をなすも
のであって、熱硬化性の樹脂からなり、前記導電性部材
は、接着層に付着されて導電層をなすものであって、少
なくとも表面に導電性を有する粒子からなり、前記基板
は、表面にバンプに対応したパッドを有するプリント板
であり、前記チップは、バンプが、接着層と導電層を介
してパッドに押圧されて導通可能に固着されるものであ
るように構成する。
固着させるCOHにおいて、バンプの数が増えピッチが
狭くなっても、リードレスボンディングの小さな実装面
積と、リードボンディングの高い接続信頼性の両特長を
有してなる半導体装置に関する。
パッケージから引き出される端子の本数がますま増大す
る傾向にある。そして、必然的に端子のピッチがますま
す狭くなっている。
電子機器をより薄くしたいとかより安くしたいとかの要
請も強くなっている。そこで、半導体チップを直接プリ
ント板などに実装するいわゆるCOB (Chil)
On Board)技術が盛んに検討されている。中で
も、例えば液晶表示装置のような薄型のフラットデイス
プレィにおいては、透明なガラス板が用いられるので、
このガラス板を基板としたCOG (Chip On
Glass)が実装技術の要として検討されている。以
下COBで総称する。
も狭いチップを、如何に効率的に信頼性よく実装するか
が課題となっている。
。
すためにAuやA1などからなる突出した電極部が設け
られ、バンプと呼ばれている。そして、例えばチップが
直に基板にマウントされてワイヤボンディングされる場
合には、チップの表面を上にしてボンディングがなされ
る。そのあとポツティング樹脂などで被覆してチップが
保護される。
プをマウントしてボンディングし、そのあと樹脂封止さ
れるプラスチックパッケージなどで多用されている。し
かし、端子の数が多くなりピッチが狭くなるとCOBに
は向かない。
るワイヤレスボンディングの場合には、チップの表裏を
引っ繰り返したいわゆるフェイスダウンボンディングが
行われる。
ッド、5はポツティング樹脂、6はリードである。
な方式がある。
けられている。
はんだされたパッド41がそれぞれのバンプ11に対応
して設けられている。
ッド41に当接してはんだリフローし、バンプ11をパ
ッド41にボンディングさせる。そのあと例えばウレタ
ン系のポツティング樹脂5で覆っ゛てチップlやボンデ
ィング部分を保護する。この方式はフリップチップ方式
と呼ばれる。
いる。
のバンプ11に対応して設けられている。
キシ系のポッティング樹脂5を介して基板4のパッド4
1に当接させる。そして、ポツティング樹脂5が硬化す
る際の収縮力によってバンプ11とパッド41が互いに
圧接されなからボンデインクが行われる。この方式はマ
イクロバンプ方式と呼ばれる。
方式がある。
ム状のり一ド6を設けておき、基板4には金パツド41
を設けておく。
パッド41に位置合わせして例えば熱圧着によってボン
ディングする。この方式はビームリード方式と呼ばれる
。
onding)技術を用いたボンディング方式もある。
11に対応して設けられたTABテープと呼ばれる枠状
をなすポリイミドフィルムを用いる。
リード6の内側端部(インナリード)をバンプ11にボ
ンディングし、外側端部(アウタリード)を基板4にボ
ンディングする。この方式はリード6の本数が多くピッ
チが狭いチップlにも適用できるので、特に最近盛んに
用いられるようになっている。
用いない直付けの場合には実装面積も厚みもは望チップ
に等しく最も小型に実装できる方式である。しかし、フ
リップチップ方式は、はんだによる固い接続なので、熱
や機械的な歪みに対する耐性が良くない。導電性接着剤
を用いれば軟らかい接続ができるが、狭いピッチで並ん
だ多数のバンプに、導電性を保ったま\で数μmの厚さ
に接着剤層を被着することが困難である。また、マイク
ロバンプ方式は、全てのバンプの高さが一様でしかもパ
ッドの平面性が良くないと接続不良が起こる。
した分だけ実装面積が大きくなる不利が避けられない。
B方式の場合にもTABテープ代が嵩み、低価格指向に
馴染まない。
ッチが狭くなってくるとそれぞれに欠点があって適用す
るには問題があった。
し、その接着剤層に導電性部材を付着させたあと、基板
のパッドに固着し、リードボンディングとリードレスボ
ンディングの両者の利点を有してなる半導体装置を提供
することを目的としている。
であり、 前記接着剤は、バンプに被着されて接着層をなすもので
あって、熱硬化性の樹脂からなり、前記導電性部材は、
接着層に付着されて導電層をなすものであって、少なく
とも表面に導電性を有する粒子からなり、 前記基板は、表面にバンプに対応したパッドを有するプ
リント板であり、 前記チップは、バンプが、接着層と導電層を介してパッ
ドに押圧されて導通可能に固着されるものである ように構成された半導体装置によって解決される。
プの数が増えピッチが狭(なったチップに対しても、安
定で小さな実装面積で低価格にCOBが実現できるよう
にしている。
して接着層を設けるようにしている。
にまぶして付着させ、導電層を設けるようにしている。
導電性部材を十分に細かくして、接着層とその接着層に
付着させた導電層がバンプの表面からはみ出て、隣接す
るバンプ同士が短絡しないようにしている。
に位置合わせして押圧し接着層を熱硬化させるようにし
ている。
があっても接続が安定し、実装面積が小さくて安価なC
OBが実現できる。
図の要部の拡大断面図、第3図は本発明の第二の実施例
の説明図、第4図は本発明の第三の実施例の要部の拡大
断面図、第5図は本発明の第四の実施例の要部の拡大断
面図、第6図は本発明の第五の実施例の要部の拡大断面
図である。
接着層、3は導電性部材、31は導電層、4は基板、4
1はパッド、5はポツティング樹脂である。
取り出し部には金バンプとかはんだバンプとか呼ばれる
バンプ11が設けられている。
和ポリエステル樹脂などの熱硬化性樹脂からなり、未硬
化の状態では低粘度の液状のものが用いられる。また、
基板4が透明なガラス板の場合には、例えばアクリル系
の紫外線硬化性樹脂が用いられる。
らなり、例えばAuやAg、Ni、はんだなどの金属の
粉末とか、ガラスやセラミック、プラスチックなどのビ
ーズの表面を金属で被着した微細粒子などが用いられる
。
プ1のバンプ11に対応したパッド41が設けられてい
る。また、基板4が透明なガラス板の場合には、例えば
ITO(I n5noxide)の透明導電膜からなる
バンプ41が設けられている。
施され、高さは10μm、幅は50μm、パターン間隔
は50μmである。
のエポキシ樹脂を、平滑なガラス板上に7μmの厚さに
敷いて、チップlを平行に上方から下ろし、バンプ11
の表面にのみ接着剤2を被着させて層厚5μmの接着層
21を得る。
φのAgの粉末を用い、表面が平滑になるように7μm
の厚さの層状に敷き詰める。そして、その上にバンプ1
1に接着層21が形成されたバンプItを上方から下ろ
して、接着層21に導電性部材3を付着させて導電層3
1となす。導電性部材3の敷き詰めを粉末同士が凝集す
るように強くすれば、敷き詰める層を制御することによ
って付着量を加減することができる。
導電層31が形成されたチップ1を、基板4に設けられ
たパッド41の上に位置合わせして押圧する。そして、
図示してない加熱手段によって接着層21を熱硬化させ
る。
合には、基板4の裏側から図示してない紫外線照射手段
によって接着層21を硬化させる。
1がボンディングされ、本発明になる半導体装置が得ら
れる。
に耐えるように、あるいは外界囲気に曝されないように
、電子デバイス類に樹脂を充填することである。こ\で
はチップlに設けられた半導体素子やバンプUとパッド
41のボンディング部分を保護するために、例えばシリ
コーン樹脂からなるポッティング樹脂5を用いている。
5を滴下する。
11の表面に接着層21と導電層31が形成されたチッ
プ1を基板4の上に位置合わせし、バンプ11をパッド
41に押圧すると、ポッティング樹脂5がチップIと基
板4に挟まれて周縁部に押し広げられる。そして、接着
層21とポッティング樹脂5を図示してない加熱手段に
よって硬化させれば、本発明になる半導体装置が得られ
る ポツティング樹脂5を垂らす量は、ポツティング樹脂5
がチップ1に押し広げられて周縁部に逃げ、チップ1の
側面を覆う程度がよい。
と初期段階で粘度が低下し、しかも樹脂同士が相溶する
ものが多い。そのため、接着層21とポッティング樹脂
5が混ざり合って導電層31が破壊され、短絡や導通不
良を起こし易い。
プ11の表面に接着層21と導電層31が形成されたチ
ップ1は、バンプ11を上面にして予備加熱をし、接着
層21を半硬化させる。予備加熱によって接着層21は
粘度が一旦低下するので導電層31をなす導電性部材3
を取り込んだ状態になる。
し、接着層21とポツティング樹脂5を熱硬化させる。
と混ざり合うことが防げる。
状に作られたアクリル樹脂(PMMA)の平均粒径1.
5μmφの微細粒子に、無電解めっきによってCuを被
着したAuのバンプ11よりも軟らかい粒子を用いる。
を付着させて導電層31を工程する。そして、チップl
を基板4に押圧し、−辺が50μmの方形のバンプ11
にI00gf/バンプの荷重を加えて接着層21を熱硬
化させる。
材3同士の接触面積が広くなるので、ボンディングの安
定性がよりよくなる。
りも固く、平均粒径1μmφのNiの粉末を用いる。
を付着させて導電層31を構成する。そして、チップ1
を基板4に押圧し、−辺が50μmの方形のバンプ11
に150g f /バンプの荷重を加えて接着層21を
熱硬化させる。
込まれて食い込み、接触面積が広くなるので、ボンディ
ングの安定性がよりよくなる。
11とパッド41が導通する程度に強く押し付けること
が必要である。しかし、それによって接着層21と導電
層31がバンプ11の周縁にはみ出て、隣合うバンブ1
1同士やバッド41同士が短絡しないようにする必要が
ある。そして、接着層21の層厚や粘度、敷き詰める導
電性部材3の充填密度と接着層21への付着量、バンプ
11と導電性部材3の硬さの違い、押圧力などの条件設
定を行なう必要があり、種々の変形が可能である。
と導電層を設けることによって、従来のリードを用いた
ボンディングとリードレスボンディングの両方の利点を
兼ね備えたCOBを実現することができる。
の薄型化に呼応し、しかも引き出される端子が増大しピ
ッチが挟小化していくチップを用いたCOHの発展に対
して、寄与するところが大である。
図の要部の拡大断面図、 第3図は本発明の第二の実施例の説明図、第4図は本発
明の第三の実施例の要部の拡大断面図、 第5図は本発明の第四の実施例の要部の拡大断面図、 第6図は本発明の第五の実施例の要部の拡大断面図、 第7図はCOBの例を説明する断面図、である。 図において、 1はチップ、 2は接着剤、 3は導電性部材、 4は基板、 5よポッティング樹脂、 である。 11はバンプ、 21は接着層、 31は導電層、 41はパッド、 (A)扶羞斉淋着 (8) 導′Il÷う二部オ;1イ寸着(C)加ト礫
化 本発明の第一の実施例の説明図 第 1 口 第 菌 (A)ポッティングmJlし商下 (8) 力ひ14更化 本発明の亮二の実施例の説明間 第 3 凶 (A)導電1破壊 (B) 今L(更イヒ。 本発明の第三の実施例の受部の紘大断面凶第 囚 1チツプ 本発明の第四の実施例の要部の繊天断面凶第 圓 本発明の第五の実施例の要部の拡大断血凹兜 囚
Claims (1)
- 【特許請求の範囲】 1)チップ(1)と、接着剤(2)と、導電性部材(3
)と、基板(4)を有し、 前記チップ(1)は、表面に金属からなるバンプ(11
)を有するものであり、 前記接着剤(2)は、前記バンプ(11)に被着されて
接着層(21)をなすものであって、熱硬化性の樹脂か
らなり、 前記導電性部材(3)は、前記接着層(21)に付着さ
れて導電層(31)をなすものであって、少なくとも表
面に導電性を有する粒子からなり、 前記基板(4)は、表面に前記バンプ(11)に対応し
たパッド(41)を有するプリント板であり、前記チッ
プ(1)は、バンプ(11)が、前記接着層(21)と
前記導電層(31)を介して前記パッド(41)に押圧
されて導通可能に固着されるものであることを特徴とす
る半導体装置。 2)前記チップ(1)は、バンプ(11)が前記パッド
(41)に固着される際、熱硬化性のポッティング樹脂
(5)を介して封着されるものである 請求項1記載の半導体装置。 3)前記チップ(1)は、前記接着層(21)が半硬化
されて該接着層(21)の粘度が前記ポッティング樹脂
(5)の粘度よりも大きくなったあと、バンプ(11)
が前記パッド(41)に固着されるものである請求項2
記載の半導体装置。 4)前記導電性部材(3)は、前記バンプ(11)が前
記パッド(41)に固着される際、押し潰されて変形す
るように、硬度が該バンプ(11)の硬度よりも小さい
ものである請求項1または2記載の半導体装置。 5)前記導電性部材(3)は、前記バンプ(11)が前
記パッド(41)に固着される際、押し込まれて食い込
むように、硬度が該バンプ(11)の硬度よりも大きい
ものである請求項1または2記載の半導体装置。 6)前記接着剤(2)は、紫外線硬化性の樹脂からなり
、 前記基板(4)は、表面に透明導電膜からなるパッド(
41)を有する透明なガラス板である請求項1記載の半
導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24922390A JP3162068B2 (ja) | 1990-09-19 | 1990-09-19 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24922390A JP3162068B2 (ja) | 1990-09-19 | 1990-09-19 | 半導体チップの実装方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000361074A Division JP2001185581A (ja) | 2000-11-28 | 2000-11-28 | 半導体装置の製造方法 |
JP2000361075A Division JP3252848B2 (ja) | 2000-11-28 | 2000-11-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04127548A true JPH04127548A (ja) | 1992-04-28 |
JP3162068B2 JP3162068B2 (ja) | 2001-04-25 |
Family
ID=17189750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24922390A Expired - Lifetime JP3162068B2 (ja) | 1990-09-19 | 1990-09-19 | 半導体チップの実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3162068B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315395A (ja) * | 1992-05-14 | 1993-11-26 | Fujitsu Ltd | 部品実装方法 |
JPH06224259A (ja) * | 1992-11-18 | 1994-08-12 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
JPH09162229A (ja) * | 1995-12-04 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 半導体ユニット及びその半導体素子の実装方法 |
KR19990001716A (ko) * | 1997-06-17 | 1999-01-15 | 윤종용 | Loc 리드프레임 접착제 도포장치 및 도포방법 |
JP2000195879A (ja) * | 1998-12-25 | 2000-07-14 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US6482676B2 (en) | 1997-01-09 | 2002-11-19 | Fujitsu Limited | Method of mounting semiconductor chip part on substrate |
WO2009009694A2 (en) * | 2007-07-11 | 2009-01-15 | Texas Instruments Incorporated | Solder cap application process on copper bump using solder powder film |
CN103839776A (zh) * | 2014-03-07 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
-
1990
- 1990-09-19 JP JP24922390A patent/JP3162068B2/ja not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315395A (ja) * | 1992-05-14 | 1993-11-26 | Fujitsu Ltd | 部品実装方法 |
JPH06224259A (ja) * | 1992-11-18 | 1994-08-12 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
JPH09162229A (ja) * | 1995-12-04 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 半導体ユニット及びその半導体素子の実装方法 |
US6482676B2 (en) | 1997-01-09 | 2002-11-19 | Fujitsu Limited | Method of mounting semiconductor chip part on substrate |
KR19990001716A (ko) * | 1997-06-17 | 1999-01-15 | 윤종용 | Loc 리드프레임 접착제 도포장치 및 도포방법 |
JP2000195879A (ja) * | 1998-12-25 | 2000-07-14 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
WO2009009694A2 (en) * | 2007-07-11 | 2009-01-15 | Texas Instruments Incorporated | Solder cap application process on copper bump using solder powder film |
WO2009009694A3 (en) * | 2007-07-11 | 2009-03-19 | Texas Instruments Inc | Solder cap application process on copper bump using solder powder film |
US7790597B2 (en) | 2007-07-11 | 2010-09-07 | Texas Instruments Incorporated | Solder cap application process on copper bump using solder powder film |
CN103839776A (zh) * | 2014-03-07 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3162068B2 (ja) | 2001-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
US5918113A (en) | Process for producing a semiconductor device using anisotropic conductive adhesive | |
US5578527A (en) | Connection construction and method of manufacturing the same | |
US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
US7423348B2 (en) | Chip structure and chip package structure | |
JP3912223B2 (ja) | 半導体装置及びその製造方法 | |
KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
WO2010070806A1 (ja) | 半導体装置とフリップチップ実装方法およびフリップチップ実装装置 | |
KR20020018133A (ko) | 전자 장치 및 그 제조 방법 | |
JPH0927516A (ja) | 電子部品の接続構造 | |
JP2004296897A (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
US6815830B2 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
US6593652B2 (en) | Semiconductor device reinforced by a highly elastic member made of a synthetic resin | |
JP3278055B2 (ja) | 電子回路装置 | |
JP2001015551A (ja) | 半導体装置およびその製造方法 | |
JP3552422B2 (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
KR100392718B1 (ko) | 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치 | |
JP3162068B2 (ja) | 半導体チップの実装方法 | |
JP2001326879A (ja) | ディスプレイドライバモジュールおよびその製造方法 | |
JP3514649B2 (ja) | フリップチップ接続構造および接続方法 | |
JP3552701B2 (ja) | 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4030220B2 (ja) | 半導体チップの実装構造 | |
JP3252848B2 (ja) | 半導体装置 | |
US8058109B2 (en) | Method for manufacturing a semiconductor structure | |
JP2841721B2 (ja) | 突起状電極バンプの構造及びその製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |