JPH04127548A - 半導体チップの実装方法 - Google Patents

半導体チップの実装方法

Info

Publication number
JPH04127548A
JPH04127548A JP24922390A JP24922390A JPH04127548A JP H04127548 A JPH04127548 A JP H04127548A JP 24922390 A JP24922390 A JP 24922390A JP 24922390 A JP24922390 A JP 24922390A JP H04127548 A JPH04127548 A JP H04127548A
Authority
JP
Japan
Prior art keywords
chip
bumps
bump
layer
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24922390A
Other languages
English (en)
Other versions
JP3162068B2 (ja
Inventor
Yoshiaki Maruyama
嘉昭 丸山
Toshio Sakata
坂田 敏夫
Shinichi Kasahara
慎一 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24922390A priority Critical patent/JP3162068B2/ja
Publication of JPH04127548A publication Critical patent/JPH04127548A/ja
Application granted granted Critical
Publication of JP3162068B2 publication Critical patent/JP3162068B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29005Structure
    • H01L2224/29007Layer connector smaller than the underlying bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 チップが直に基板に固着されるCOBの半導体装置に関
し、 バンプの数が増えピッチが狭くなっても、り一ドレスの
小さな実装面積で、安定に、安価にボンディングできる
ことを目的とし、 チップと、接着剤と、導電性部材と、基板を有し、前記
チップは、表面に金属からなるバンプを有するものであ
り、前記接着剤は、バンプに被着されて接着層をなすも
のであって、熱硬化性の樹脂からなり、前記導電性部材
は、接着層に付着されて導電層をなすものであって、少
なくとも表面に導電性を有する粒子からなり、前記基板
は、表面にバンプに対応したパッドを有するプリント板
であり、前記チップは、バンプが、接着層と導電層を介
してパッドに押圧されて導通可能に固着されるものであ
るように構成する。
〔産業上の利用分野〕
本発明は半導体装置に係わり、特にチップを直に基板に
固着させるCOHにおいて、バンプの数が増えピッチが
狭くなっても、リードレスボンディングの小さな実装面
積と、リードボンディングの高い接続信頼性の両特長を
有してなる半導体装置に関する。
近年、半導体装置は、機能や集積度の高度化に伴って、
パッケージから引き出される端子の本数がますま増大す
る傾向にある。そして、必然的に端子のピッチがますま
す狭くなっている。
一方、パッケージの厚みやパッケージの値段を惜しんで
電子機器をより薄くしたいとかより安くしたいとかの要
請も強くなっている。そこで、半導体チップを直接プリ
ント板などに実装するいわゆるCOB (Chil) 
On Board)技術が盛んに検討されている。中で
も、例えば液晶表示装置のような薄型のフラットデイス
プレィにおいては、透明なガラス板が用いられるので、
このガラス板を基板としたCOG (Chip On 
Glass)が実装技術の要として検討されている。以
下COBで総称する。
そして、このCOBにおいては、端子の数が多くピッチ
も狭いチップを、如何に効率的に信頼性よく実装するか
が課題となっている。
〔従来の技術〕
COBには、目的や用途に応じているいろな方式がある
半導体チップの表面の周縁部には、端子を外部に取り出
すためにAuやA1などからなる突出した電極部が設け
られ、バンプと呼ばれている。そして、例えばチップが
直に基板にマウントされてワイヤボンディングされる場
合には、チップの表面を上にしてボンディングがなされ
る。そのあとポツティング樹脂などで被覆してチップが
保護される。
このワイヤボンディング方式は、リードフレームにチッ
プをマウントしてボンディングし、そのあと樹脂封止さ
れるプラスチックパッケージなどで多用されている。し
かし、端子の数が多くなりピッチが狭くなるとCOBに
は向かない。
それに対して、ワイヤを用いないで直に基板にCOHす
るワイヤレスボンディングの場合には、チップの表裏を
引っ繰り返したいわゆるフェイスダウンボンディングが
行われる。
第7図はCOBの例を説明する断面図である。
図中、1はチップ、11はバンプ、4は基板、41はパ
ッド、5はポツティング樹脂、6はリードである。
同図(A)に示したリードを用いない方式にはいろいろ
な方式がある。
例えば、チップlには、はんだバンプ11が突出して設
けられている。
基板4はチップlが実装されるプリント板であリ、予備
はんだされたパッド41がそれぞれのバンプ11に対応
して設けられている。
チップ1をフェースダウンし、バンプ11を基板4のパ
ッド41に当接してはんだリフローし、バンプ11をパ
ッド41にボンディングさせる。そのあと例えばウレタ
ン系のポツティング樹脂5で覆っ゛てチップlやボンデ
ィング部分を保護する。この方式はフリップチップ方式
と呼ばれる。
はんだの代わりに導電性接着剤を用いる方式もある。
また、チップ1には、例えば金バンプ11が設けられて
いる。
基板4には、金めつきが施されたパッド41がそれぞれ
のバンプ11に対応して設けられている。
チップlをフェースダウンし、バンプ11を例えばエポ
キシ系のポッティング樹脂5を介して基板4のパッド4
1に当接させる。そして、ポツティング樹脂5が硬化す
る際の収縮力によってバンプ11とパッド41が互いに
圧接されなからボンデインクが行われる。この方式はマ
イクロバンプ方式と呼ばれる。
同図(B)に示したリードを用いた方式にもいろいろな
方式がある。
例えば、ウェーハの段階でチップIの端子部に金のビー
ム状のり一ド6を設けておき、基板4には金パツド41
を設けておく。
チップ1を基板4の上にフェイスダウンし、リード6を
パッド41に位置合わせして例えば熱圧着によってボン
ディングする。この方式はビームリード方式と呼ばれる
また、TAB (Tape Aatomated  B
onding)技術を用いたボンディング方式もある。
この方式は、TABリードと呼ばれるリード6がバンプ
11に対応して設けられたTABテープと呼ばれる枠状
をなすポリイミドフィルムを用いる。
そして、TABテープの中央部にチップlを配設して、
リード6の内側端部(インナリード)をバンプ11にボ
ンディングし、外側端部(アウタリード)を基板4にボ
ンディングする。この方式はリード6の本数が多くピッ
チが狭いチップlにも適用できるので、特に最近盛んに
用いられるようになっている。
〔発明が解決しようとする課題〕
このようにCOBにはいろいろな方式があり、リードを
用いない直付けの場合には実装面積も厚みもは望チップ
に等しく最も小型に実装できる方式である。しかし、フ
リップチップ方式は、はんだによる固い接続なので、熱
や機械的な歪みに対する耐性が良くない。導電性接着剤
を用いれば軟らかい接続ができるが、狭いピッチで並ん
だ多数のバンプに、導電性を保ったま\で数μmの厚さ
に接着剤層を被着することが困難である。また、マイク
ロバンプ方式は、全てのバンプの高さが一様でしかもパ
ッドの平面性が良くないと接続不良が起こる。
一方、リードを用いたCOBの場合には、り一ドの突出
した分だけ実装面積が大きくなる不利が避けられない。
しかも、ビームリード方式はチップが高価であり、TA
B方式の場合にもTABテープ代が嵩み、低価格指向に
馴染まない。
このように、従来のCOB方式は、バンプの数が増えピ
ッチが狭くなってくるとそれぞれに欠点があって適用す
るには問題があった。
そこで本発明は、チップのバンプに接着剤層を薄く被着
し、その接着剤層に導電性部材を付着させたあと、基板
のパッドに固着し、リードボンディングとリードレスボ
ンディングの両者の利点を有してなる半導体装置を提供
することを目的としている。
〔課題を解決するための手段〕
上で述べた課題は、 チップと、接着剤と、導電性部材と、基板を有し、 前記チップは、表面に金属からなるバンプを有するもの
であり、 前記接着剤は、バンプに被着されて接着層をなすもので
あって、熱硬化性の樹脂からなり、前記導電性部材は、
接着層に付着されて導電層をなすものであって、少なく
とも表面に導電性を有する粒子からなり、 前記基板は、表面にバンプに対応したパッドを有するプ
リント板であり、 前記チップは、バンプが、接着層と導電層を介してパッ
ドに押圧されて導通可能に固着されるものである ように構成された半導体装置によって解決される。
〔作 用〕
本発明においては、接着剤と導電性部材を用いて、バン
プの数が増えピッチが狭(なったチップに対しても、安
定で小さな実装面積で低価格にCOBが実現できるよう
にしている。
すなわち、まず、バンプに熱硬化性の接着剤を薄く被着
して接着層を設けるようにしている。
次いで、金属の微粉末からなる導電性部材をこの接着層
にまぶして付着させ、導電層を設けるようにしている。
この際、接着層の粘度を調整して層厚を十分に薄くし、
導電性部材を十分に細かくして、接着層とその接着層に
付着させた導電層がバンプの表面からはみ出て、隣接す
るバンプ同士が短絡しないようにしている。
次いで、接着層と導電層を介してバンプを基板のパッド
に位置合わせして押圧し接着層を熱硬化させるようにし
ている。
こうすると、バンプの高さやパッドの平面性にばらつき
があっても接続が安定し、実装面積が小さくて安価なC
OBが実現できる。
〔実施例〕
第1図は本発明の第一の実施例の説明図、第2図は第1
図の要部の拡大断面図、第3図は本発明の第二の実施例
の説明図、第4図は本発明の第三の実施例の要部の拡大
断面図、第5図は本発明の第四の実施例の要部の拡大断
面図、第6図は本発明の第五の実施例の要部の拡大断面
図である。
図中、■はチップ、11はバンプ、2は接着剤、21は
接着層、3は導電性部材、31は導電層、4は基板、4
1はパッド、5はポツティング樹脂である。
チップには半導体素子が形成されており、周縁部の電極
取り出し部には金バンプとかはんだバンプとか呼ばれる
バンプ11が設けられている。
接着剤2は例えばエポキシ樹脂やシリコーン樹脂、不飽
和ポリエステル樹脂などの熱硬化性樹脂からなり、未硬
化の状態では低粘度の液状のものが用いられる。また、
基板4が透明なガラス板の場合には、例えばアクリル系
の紫外線硬化性樹脂が用いられる。
導電性部材3は少なくとも表面に導電性を有する粒子か
らなり、例えばAuやAg、Ni、はんだなどの金属の
粉末とか、ガラスやセラミック、プラスチックなどのビ
ーズの表面を金属で被着した微細粒子などが用いられる
基板4はチップ1が実装されるプリント板であり、チッ
プ1のバンプ11に対応したパッド41が設けられてい
る。また、基板4が透明なガラス板の場合には、例えば
ITO(I n5noxide)の透明導電膜からなる
バンプ41が設けられている。
実施例:l 第1図〜第2図において、バンプ11にはAuめっきが
施され、高さは10μm、幅は50μm、パターン間隔
は50μmである。
第1図(A)において、硬化剤を調合した未硬化の液状
のエポキシ樹脂を、平滑なガラス板上に7μmの厚さに
敷いて、チップlを平行に上方から下ろし、バンプ11
の表面にのみ接着剤2を被着させて層厚5μmの接着層
21を得る。
同図(B)において、導電性部材3には平均粒径1μm
φのAgの粉末を用い、表面が平滑になるように7μm
の厚さの層状に敷き詰める。そして、その上にバンプ1
1に接着層21が形成されたバンプItを上方から下ろ
して、接着層21に導電性部材3を付着させて導電層3
1となす。導電性部材3の敷き詰めを粉末同士が凝集す
るように強くすれば、敷き詰める層を制御することによ
って付着量を加減することができる。
同図(C)において、バンプ11の表面に接着層21と
導電層31が形成されたチップ1を、基板4に設けられ
たパッド41の上に位置合わせして押圧する。そして、
図示してない加熱手段によって接着層21を熱硬化させ
る。
一方、基板4が透明なガラス板でバンプ41も透明な場
合には、基板4の裏側から図示してない紫外線照射手段
によって接着層21を硬化させる。
こうして、第2図は示したようなバンプ11とパッド4
1がボンディングされ、本発明になる半導体装置が得ら
れる。
実施例:2 第3図において、ポツティングとは一般に、振動や衝撃
に耐えるように、あるいは外界囲気に曝されないように
、電子デバイス類に樹脂を充填することである。こ\で
はチップlに設けられた半導体素子やバンプUとパッド
41のボンディング部分を保護するために、例えばシリ
コーン樹脂からなるポッティング樹脂5を用いている。
第3図(A)において、基板4の上にポッティング樹脂
5を滴下する。
次いで同図(B)において、実施例1で得られたバンプ
11の表面に接着層21と導電層31が形成されたチッ
プ1を基板4の上に位置合わせし、バンプ11をパッド
41に押圧すると、ポッティング樹脂5がチップIと基
板4に挟まれて周縁部に押し広げられる。そして、接着
層21とポッティング樹脂5を図示してない加熱手段に
よって硬化させれば、本発明になる半導体装置が得られ
る ポツティング樹脂5を垂らす量は、ポツティング樹脂5
がチップ1に押し広げられて周縁部に逃げ、チップ1の
側面を覆う程度がよい。
実施例=3 第4図(A)において、一般に熱硬化性樹脂は加熱する
と初期段階で粘度が低下し、しかも樹脂同士が相溶する
ものが多い。そのため、接着層21とポッティング樹脂
5が混ざり合って導電層31が破壊され、短絡や導通不
良を起こし易い。
そこで、同図(B)において、実施例1で得られたバン
プ11の表面に接着層21と導電層31が形成されたチ
ップ1は、バンプ11を上面にして予備加熱をし、接着
層21を半硬化させる。予備加熱によって接着層21は
粘度が一旦低下するので導電層31をなす導電性部材3
を取り込んだ状態になる。
そのあと、実施例2に示したように基板4に載せて押圧
し、接着層21とポツティング樹脂5を熱硬化させる。
接着層21が半硬化してきいるのでポツティング樹脂5
と混ざり合うことが防げる。
こうして本発明になる半導体装置が得られる。
実施例:4 第5図において、導電性部材3には懸濁重合によって球
状に作られたアクリル樹脂(PMMA)の平均粒径1.
5μmφの微細粒子に、無電解めっきによってCuを被
着したAuのバンプ11よりも軟らかい粒子を用いる。
実施例1と示したように接着層21にこの導電性部材3
を付着させて導電層31を工程する。そして、チップl
を基板4に押圧し、−辺が50μmの方形のバンプ11
にI00gf/バンプの荷重を加えて接着層21を熱硬
化させる。
導電層31をなす導電性部材3が押し潰されて導電性部
材3同士の接触面積が広くなるので、ボンディングの安
定性がよりよくなる。
実施例:5 第6図において、導電性部材3にはAuのバンプ11よ
りも固く、平均粒径1μmφのNiの粉末を用いる。
実施例1と示したように接着層21にこの導電性部材3
を付着させて導電層31を構成する。そして、チップ1
を基板4に押圧し、−辺が50μmの方形のバンプ11
に150g f /バンプの荷重を加えて接着層21を
熱硬化させる。
導電層31をなす固い導電性部材3がバンプ11に押し
込まれて食い込み、接触面積が広くなるので、ボンディ
ングの安定性がよりよくなる。
ところで、バンプ11とパッド41との押圧は、バンプ
11とパッド41が導通する程度に強く押し付けること
が必要である。しかし、それによって接着層21と導電
層31がバンプ11の周縁にはみ出て、隣合うバンブ1
1同士やバッド41同士が短絡しないようにする必要が
ある。そして、接着層21の層厚や粘度、敷き詰める導
電性部材3の充填密度と接着層21への付着量、バンプ
11と導電性部材3の硬さの違い、押圧力などの条件設
定を行なう必要があり、種々の変形が可能である。
〔発明の効果〕
本発明によれば、チップのバンプ上に熱硬化性の接着層
と導電層を設けることによって、従来のリードを用いた
ボンディングとリードレスボンディングの両方の利点を
兼ね備えたCOBを実現することができる。
従って、本発明は、今後ますます要請が強まる電子機器
の薄型化に呼応し、しかも引き出される端子が増大しピ
ッチが挟小化していくチップを用いたCOHの発展に対
して、寄与するところが大である。
【図面の簡単な説明】
第1図は本発明の第一の実施例の説明図、第2図は第1
図の要部の拡大断面図、 第3図は本発明の第二の実施例の説明図、第4図は本発
明の第三の実施例の要部の拡大断面図、 第5図は本発明の第四の実施例の要部の拡大断面図、 第6図は本発明の第五の実施例の要部の拡大断面図、 第7図はCOBの例を説明する断面図、である。 図において、 1はチップ、 2は接着剤、 3は導電性部材、 4は基板、 5よポッティング樹脂、 である。 11はバンプ、 21は接着層、 31は導電層、 41はパッド、 (A)扶羞斉淋着 (8)  導′Il÷う二部オ;1イ寸着(C)加ト礫
化 本発明の第一の実施例の説明図 第 1 口 第 菌 (A)ポッティングmJlし商下 (8) 力ひ14更化 本発明の亮二の実施例の説明間 第 3 凶 (A)導電1破壊 (B) 今L(更イヒ。 本発明の第三の実施例の受部の紘大断面凶第 囚 1チツプ 本発明の第四の実施例の要部の繊天断面凶第 圓 本発明の第五の実施例の要部の拡大断血凹兜 囚

Claims (1)

  1. 【特許請求の範囲】 1)チップ(1)と、接着剤(2)と、導電性部材(3
    )と、基板(4)を有し、 前記チップ(1)は、表面に金属からなるバンプ(11
    )を有するものであり、 前記接着剤(2)は、前記バンプ(11)に被着されて
    接着層(21)をなすものであって、熱硬化性の樹脂か
    らなり、 前記導電性部材(3)は、前記接着層(21)に付着さ
    れて導電層(31)をなすものであって、少なくとも表
    面に導電性を有する粒子からなり、 前記基板(4)は、表面に前記バンプ(11)に対応し
    たパッド(41)を有するプリント板であり、前記チッ
    プ(1)は、バンプ(11)が、前記接着層(21)と
    前記導電層(31)を介して前記パッド(41)に押圧
    されて導通可能に固着されるものであることを特徴とす
    る半導体装置。 2)前記チップ(1)は、バンプ(11)が前記パッド
    (41)に固着される際、熱硬化性のポッティング樹脂
    (5)を介して封着されるものである 請求項1記載の半導体装置。 3)前記チップ(1)は、前記接着層(21)が半硬化
    されて該接着層(21)の粘度が前記ポッティング樹脂
    (5)の粘度よりも大きくなったあと、バンプ(11)
    が前記パッド(41)に固着されるものである請求項2
    記載の半導体装置。 4)前記導電性部材(3)は、前記バンプ(11)が前
    記パッド(41)に固着される際、押し潰されて変形す
    るように、硬度が該バンプ(11)の硬度よりも小さい
    ものである請求項1または2記載の半導体装置。 5)前記導電性部材(3)は、前記バンプ(11)が前
    記パッド(41)に固着される際、押し込まれて食い込
    むように、硬度が該バンプ(11)の硬度よりも大きい
    ものである請求項1または2記載の半導体装置。 6)前記接着剤(2)は、紫外線硬化性の樹脂からなり
    、 前記基板(4)は、表面に透明導電膜からなるパッド(
    41)を有する透明なガラス板である請求項1記載の半
    導体装置。
JP24922390A 1990-09-19 1990-09-19 半導体チップの実装方法 Expired - Lifetime JP3162068B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24922390A JP3162068B2 (ja) 1990-09-19 1990-09-19 半導体チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24922390A JP3162068B2 (ja) 1990-09-19 1990-09-19 半導体チップの実装方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000361074A Division JP2001185581A (ja) 2000-11-28 2000-11-28 半導体装置の製造方法
JP2000361075A Division JP3252848B2 (ja) 2000-11-28 2000-11-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH04127548A true JPH04127548A (ja) 1992-04-28
JP3162068B2 JP3162068B2 (ja) 2001-04-25

Family

ID=17189750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24922390A Expired - Lifetime JP3162068B2 (ja) 1990-09-19 1990-09-19 半導体チップの実装方法

Country Status (1)

Country Link
JP (1) JP3162068B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315395A (ja) * 1992-05-14 1993-11-26 Fujitsu Ltd 部品実装方法
JPH06224259A (ja) * 1992-11-18 1994-08-12 Matsushita Electron Corp 半導体装置およびその製造方法
JPH09162229A (ja) * 1995-12-04 1997-06-20 Matsushita Electric Ind Co Ltd 半導体ユニット及びその半導体素子の実装方法
KR19990001716A (ko) * 1997-06-17 1999-01-15 윤종용 Loc 리드프레임 접착제 도포장치 및 도포방법
JP2000195879A (ja) * 1998-12-25 2000-07-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6482676B2 (en) 1997-01-09 2002-11-19 Fujitsu Limited Method of mounting semiconductor chip part on substrate
WO2009009694A2 (en) * 2007-07-11 2009-01-15 Texas Instruments Incorporated Solder cap application process on copper bump using solder powder film
CN103839776A (zh) * 2014-03-07 2014-06-04 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315395A (ja) * 1992-05-14 1993-11-26 Fujitsu Ltd 部品実装方法
JPH06224259A (ja) * 1992-11-18 1994-08-12 Matsushita Electron Corp 半導体装置およびその製造方法
JPH09162229A (ja) * 1995-12-04 1997-06-20 Matsushita Electric Ind Co Ltd 半導体ユニット及びその半導体素子の実装方法
US6482676B2 (en) 1997-01-09 2002-11-19 Fujitsu Limited Method of mounting semiconductor chip part on substrate
KR19990001716A (ko) * 1997-06-17 1999-01-15 윤종용 Loc 리드프레임 접착제 도포장치 및 도포방법
JP2000195879A (ja) * 1998-12-25 2000-07-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2009009694A2 (en) * 2007-07-11 2009-01-15 Texas Instruments Incorporated Solder cap application process on copper bump using solder powder film
WO2009009694A3 (en) * 2007-07-11 2009-03-19 Texas Instruments Inc Solder cap application process on copper bump using solder powder film
US7790597B2 (en) 2007-07-11 2010-09-07 Texas Instruments Incorporated Solder cap application process on copper bump using solder powder film
CN103839776A (zh) * 2014-03-07 2014-06-04 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
JP3162068B2 (ja) 2001-04-25

Similar Documents

Publication Publication Date Title
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US5918113A (en) Process for producing a semiconductor device using anisotropic conductive adhesive
US5578527A (en) Connection construction and method of manufacturing the same
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US7423348B2 (en) Chip structure and chip package structure
JP3912223B2 (ja) 半導体装置及びその製造方法
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
KR20020018133A (ko) 전자 장치 및 그 제조 방법
JPH0927516A (ja) 電子部品の接続構造
JP2004296897A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US6815830B2 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US6593652B2 (en) Semiconductor device reinforced by a highly elastic member made of a synthetic resin
JP3278055B2 (ja) 電子回路装置
JP2001015551A (ja) 半導体装置およびその製造方法
JP3552422B2 (ja) ボールグリッドアレイ半導体装置及びその実装方法
KR100392718B1 (ko) 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치
JP3162068B2 (ja) 半導体チップの実装方法
JP2001326879A (ja) ディスプレイドライバモジュールおよびその製造方法
JP3514649B2 (ja) フリップチップ接続構造および接続方法
JP3552701B2 (ja) 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器
JP4030220B2 (ja) 半導体チップの実装構造
JP3252848B2 (ja) 半導体装置
US8058109B2 (en) Method for manufacturing a semiconductor structure
JP2841721B2 (ja) 突起状電極バンプの構造及びその製法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080223

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10