JP3252848B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3252848B2
JP3252848B2 JP2000361075A JP2000361075A JP3252848B2 JP 3252848 B2 JP3252848 B2 JP 3252848B2 JP 2000361075 A JP2000361075 A JP 2000361075A JP 2000361075 A JP2000361075 A JP 2000361075A JP 3252848 B2 JP3252848 B2 JP 3252848B2
Authority
JP
Japan
Prior art keywords
chip
bump
substrate
pad
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000361075A
Other languages
English (en)
Other versions
JP2001156109A (ja
Inventor
嘉昭 丸山
敏夫 坂田
慎一 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000361075A priority Critical patent/JP3252848B2/ja
Publication of JP2001156109A publication Critical patent/JP2001156109A/ja
Application granted granted Critical
Publication of JP3252848B2 publication Critical patent/JP3252848B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に係わ
り、特にチップを直に基板に固着させるCOBにおい
て、バンプの数が増えピッチが狭くなっても、リードレ
スボンディングの小さな実装面積と、リードボンディン
グの高い接続信頼性の両特徴を有してなる半導体装置に
関する。
【0002】近年、半導体装置は、機能や集積度の高度
化に伴って、パッケージから引き出される端子の本数が
ますます増大する傾向にある。そして、必然的に端子の
ピッチがますます狭くなっている。
【0003】一方、パッケージの厚みやパッケージの値
段を惜しんで電子機器をより薄くしたいとか、より安く
したいとかの要請も強くなっている。そこで、半導体チ
ップを直接プリント板などに実装する、いわゆるCOB
(Chip On Board)技術が盛んに検討され
ている。中でも例えば液晶表示装置のような薄型のフラ
ットディスプレイにおいては、透明なガラス板が用いら
れるので、このガラス板を基板としたCOG(Chip
On Glass)が実装技術の要として検討されて
いる。以下COBで総称する。
【0004】そしてこのCOBにおいては、端子の数が
多くピッチも狭いチップを、如何に効率的に信頼性よく
実装するかが課題となっている。
【0005】
【従来の技術】COBには、目的や用途に応じていろい
ろな方式がある。
【0006】半導体チップの表面の周縁部には、端子を
外部に取り出すためにAuやA?などからなる突出した
電極部が設けられ、バンプと呼ばれている。そして、例
えばチップが直に基板にマウントされてワイヤボンディ
ングされる場合には、チップの表面を上にしてボンディ
ングがなされる。そのあとポッティング樹脂などで被覆
してチップが保護される。
【0007】このワイヤボンディング方式は、リードフ
レームにチップをマウントしてボンディングし、そのあ
と樹脂封止されるプラスチックパッケージなどで多用さ
れている。しかし、端子の数が多くなりピッチが狭くな
るとCOBには向かない。
【0008】それに対して、ワイヤを用いないで直に基
板にCOBするワイヤボンディングの場合には、チップ
の表裏を引っ繰り返したいわゆるフェースダウンボンデ
ィングが行われる。
【0009】第7図はCOBの例を説明する断面図であ
る。
【0010】図中、1はチップ、11はバンプ、4は基
板、41はパッド、5はポッティング樹脂、6はリード
である。
【0011】同図(A)に示したリードを用いない方式
にはいろいろな方式がある。
【0012】例えば、チップ1には、はんだバンプ11
が突出して設けられている。
【0013】基板4はチップ1が実装されるプリント板
であり、予備はんだされたパッド41がそれぞれのバン
プ11に対応して設けられている。
【0014】チップ1をフェースダウンし、バンプ11
を基板4のパッド41に当接してはんだリフローし、バ
ンプ11をパッド41にボンディングさせる。そのあと
例えばウレタン系のポッティング樹脂5で覆ってチップ
1やボンディング部分を保護する。この方式はフリップ
チップ方式と呼ばれる。
【0015】はんだの代わりに導電性接着剤を用いる方
式もある。
【0016】また、チップ1には、例えば金バンプ11
が設けられている。
【0017】基板4には、金めっきが施されたパッド4
1がそれぞれのバンプ11に対応して設けられている。
【0018】チップ1をフェースダウンし、バンプ11
を例えばエポキシ系のポッティング樹脂5を介して基板
4のパッド41に当接させる。そして、ポッティング樹
脂5が硬化する際の収縮力によってバンプ11とパッド
41が互いに圧接されながらボンディングが行われる。
この方式はマイクロバンプ方式と呼ばれる。
【0019】同図(B)に示したリードを用いた方式に
もいろいろな方式がある。
【0020】例えば、ウェーハの段階でチップ1の端子
部に金のビーム状のリード6を設けておき、基板4には
金パッド41を設けておく。
【0021】チップ1を基板4の上にフェースダウン
し、リード6をパッド41に位置合わせして例えば熱圧
着によってボンディングする。この方式はビームリード
方式と呼ばれる。
【0022】また、TAB(Tape Automat
ed Bonding)技術を用いたボンディング方式
もある。
【0023】この方式は、TABリードと呼ばれるリー
ドがバンプ11に対応して設けられたTABテープと呼
ばれる枠状をなすポリイミドフィルムを用いる。そし
て、TABテープの中央部にチップ1を配設して、リー
ド6の内側端部(インナリード)をバンプ11にボンデ
ィングし、外側端部(アウタリード)を基板4にボンデ
ィングする。この方式はリード6の本数が多くピッチが
狭いチップ1にも適用できるので、時に最近盛んに用い
られるようになっている。
【0024】
【発明が解決しようとする課題】このようにCOBには
いろいろな方式があり、リードを用いない直付けの場合
には実装面積も厚みもほぼチップに等しく最も小型に実
装できる方式である。
【0025】しかし、フリップチップ方式は、はんだバ
ンプによる接続が行われるが、加熱処理時の温度制御を
厳密に行わないと、はんだバンプが潰れて隣の端子と短
絡したり、はんだバンプが溶けずに端子が接続されない
場合が有り、製造性が悪い。また、はんだが溶ける温度
まで加熱するために、チップとプリント基板との熱膨張
差が大きくなり、接続後にチップへ与える機械的な歪み
が大きくなる。
【0026】また、導電性接着剤を用いれば、このよう
な熱による障害が少なく製造性が良いが、端子部分のみ
の接着ではチップ自身を支持するのに十分な接続強度を
得ることが難しく、はんだバンプに比べて接続抵抗が大
きく電気的な接続性も良くない。
【0027】また、マイクロバンプ方式は、チップの大
部分をポッティング樹脂で封着することによりはんだバ
ンプによる接続と同様に機械的強度の優れた実装が可能
であるが、全てのバンプの高さが一様でしかもパッドの
平面性が良くないと接続不良が起こる。
【0028】一方、リードを用いたCOBの場合には、
リードの突出した分だけ実装面積が大きくなる不利が避
けられない。しかも、ビームリード方式はチップが高価
であり、TAB方式の場合にもTABテープ代が嵩み、
低価格指向には馴染まない。
【0029】このように、従来のCOB方式は、バンプ
の数が増えピッチが狭くなってくるとそれぞれに欠点が
あって適用するには問題があった。
【0030】そこで本発明は、電気的な接続性が良好で
リードボンディングとリードレスボンディングの両者の
利点を有してなる半導体装置を提供することを目的とし
ている。
【0031】
【課題を解決するための手段】表面の電極にバンプを有
するチップと、表面に前記バンプに対応したパッドを有
するプリント板と、前記チップと前記プリント板とを導
通可能に接続し、硬度が該バンプの硬度よりも小さい導
電性を有する粒子を含む接続層とから構成され、前記バ
ンプが前記パッドに固着される際、該粒子を押し潰して
変形させると共に、前記チップは熱硬化性のポッティン
グ樹脂を介して前記プリント板に封着して成されること
を特徴とする半導体装置、によって上記課題は達成され
る。
【0032】また、表面の電極にバンプを有するチップ
と、表面に前記バンプに対応したパッドを有するプリン
ト板と、前記チップと前記プリント板とを導通可能に接
続し、硬度が該バンプの硬度よりも大きい導電性を有す
る粒子を含む接続層とから構成され、前記バンプが前記
パッドに固着される際、該粒子を押し込んで食い込ませ
ると共に、前記チップは熱硬化性のポッティング樹脂を
介して前記プリント板に封着して成されることを特徴と
する半導体装置、によって上記課題は達成される。
【0033】即ち、本発明の半導体装置においては、電
気抵抗のきわめて小さい良好な接続を得ることができ
る。
【0034】
【発明の実施の形態】図1は本発明の第一の実施例の説
明図、図2は図1の要部の拡大断面図、図3は本発明の
第二の実施例の説明図、図4は本発明の第三の実施例の
要部の拡大断面図、図5は本発明の第四の実施例の要部
の拡大断面図、図6は本発明の第五の実施例の要部の拡
大断面図である。
【0035】図中、1はチップ、11はバンプ、2は接
着剤、21は接着層、3は導電性部材、31は導電層、
4は基板、41はパッド、5はポッティング樹脂であ
る。
【0036】チップには半導体素子が形成されており、
周縁部の電極取り出し部には金バンプとかはんだバンプ
とか呼ばれるバンプ11が設けられている。
【0037】接着剤2は例えばエポキシ樹脂やシリコー
ン樹脂、不飽和ポリエステル樹脂などの熱硬化性樹脂か
らなり、未硬化の状態では低粘度の液状のものが用いら
れる。また、基板4が透明なガラス板の場合には、例え
ばアクリル系の紫外線硬化性樹脂が用いられる。
【0038】導電性部材3は少なくとも表面に導電性を
有する粒子からなり、例えばAuやAg、Ni、はんだ
などの金属の粉末とか、ガラスやセラミック、プラスチ
ックなどのビーズの表面を金属で被着した微細粒子など
が用いられる。
【0039】基板4はチップ1が実装されるプリント板
であり、チップ1のバンプ11に対応したパッド41が
設けられている。また基板4が透明なガラス板の場合に
は、例えばITO(InSnOxi−de)の透明導電
膜からなるバンプ41が設けられている。
【0040】まず、第1の実施の形態について説明す
る。
【0041】図1〜図2において、バンプ11にはAu
めっきが施され、高さは10μm、幅は50μm、パタ
ーン間隔は50μmである。
【0042】図1(A)において、硬化剤を調合した未
硬化の液状のエポキシ樹脂を、平滑なガラス板上に7μ
mの厚さに敷いて、チップ1を平行に上方から下ろし、
バンプ11の表面にのみ接着剤2を被着させて層厚5μ
mの接着剤を得る。
【0043】同図(B)において導電性部材3には平均
粒径1μmφのAgの粉末を用い、表面が平滑になるよ
うに7μmの厚さの層状に敷き詰める。そして、その上
にバンプ11に接着層21が形成されたバンプ11を上
方から下ろして、接着層21に導電性部材3を付着させ
て導電層31となす。導電性部材3の敷き詰めを粉末同
士が凝集するように強くすれば、敷き詰める層を制御す
ることによって付着量を加減することができる。
【0044】同図(C)において、バンプ11の表面に
接着層21と導電層31が形成されたチップ1を、基板
4に設けられたパッド41の上に位置合わせして押圧す
る。そして、図示していない加熱手段によって接着層2
1を熱硬化させる。
【0045】一方、基板4が透明なガラス板でバンプ4
1も透明な場合には、基板4の裏側から図示していない
紫外線照射手段によって接着層21を硬化させる。
【0046】こうして、図2で示すようにバンプ11と
パッド41がボンディングされる。
【0047】次に第2の実施の形態について説明する。
【0048】図3において、ポッティングとは一般に、
振動や衝撃に耐えるように、あるいは外雰囲気に曝され
ないように、電子デバイス類に樹脂を充填することであ
る。ここではチップ1に設けられた半導体素子やバンプ
11とパッド41のボンディング部分を保護するため
に、例えばシリコーン樹脂からなるポッティング樹脂5
を用いてなる。
【0049】図3(A)において、基板4の上にポッテ
ィング樹脂5を滴下する。
【0050】次いで同図(B)において、実施例1で得
られたバンプ11の表面に接着層21と導電層31が形
成されたチップ1を基板4の上に位置合わせし、バンプ
11をパッド41に押圧すると、ポッティング樹脂5が
チップ1と基板4に挟まれて周縁部に押し広げられる。
そして、接着層21とポッティング樹脂5を図示してい
ない加熱手段によって硬化させる。
【0051】ポッティング樹脂5を垂らす量は、ポッテ
ィング樹脂5がチップ1に押し広げられて周端部に逃
げ、チップ1の側面を覆う程度がよい。
【0052】次に第3の実施の形態について説明する。
【0053】図4(A)において、一般に熱硬化性樹脂
は加熱すると初期段階では粘度が低下し、しかも樹脂同
士が相溶するものが多い。そのため、接着層21とポッ
ティング樹脂5が混ざり合って導電層31が破壊され、
短絡や導通不良を起こし易い。
【0054】そこで、同図(B)において、実施例1で
得られたバンプ11の表面に接着層21と導電層31が
形成されたチップは、バンプ11を上面にして予備加熱
をし、接着層21を半硬化させる。予備加熱によって接
着層21は粘度が一旦低下するので導電層31をなす導
電性部材3を取り込んだ状態になる。
【0055】そのあと、実施例2に示したように基板4
に載せて押圧し、接着層21とポッティング樹脂5を熱
硬化させる。接着層21が半硬化してきているのでポッ
ティング樹脂5と混ざり合うことが防げる。
【0056】次に第4の実施の形態について説明する。
【0057】図5において、導電性部材3には懸濁重合
によって球状に作られたアクリル樹脂(PMMA)の平
均粒径1.5μmφの微細粒子に無電解めっきによって
Cuを被着したAuのバンプよりも軟らかい粒子を用い
る。
【0058】実施例1にて示したように接着層21にこ
の導電性部材3を付着させて導電層31を形成する。そ
して、チップ1を基板4に押圧し、一辺が50μmの方
形のバンプ11に100gf/バンプの荷重を加えて接
着層21を熱硬化させる。
【0059】導電層31をなす導電性部材3が押し潰さ
れて導電性部材3同士の接触面積が広くなるので、ボン
ディングの安定性がよりよくなる。
【0060】最後に第5の実施の形態について説明す
る。
【0061】図6において、導電性部材3にはAuのバ
ンプ11よりも固く、平均粒径1μmφのNiの粉末を
用いる。
【0062】実施例1にて示したように接着層21にこ
の導電性部材3を付着させて導電層31を形成する。そ
して、チップ1を基板4に押圧し、一辺が50μmの方
形のバンプ11に150gf/バンプの荷重を加えて接
着層21を熱硬化させる。
【0063】導電層31をなす固い導電性部材3がバン
プ11に押し込まれて食い込み、接触面積が広くなるの
で、ボンディングの安定性がよりよくなる。
【0064】ところで、バンプ11とパッド41との押
圧は、バンプ11とパッド41が導通する程度に強く押
し付けることが必要である。しかし、それによって接着
層21と導電層31がバンプ11の周縁にはみ出て、隣
り合うバンプ11同士やパッド41同士が短絡しないよ
うにする必要がある。そして、接着層21の層厚や粘
度、敷き詰める導電性部材3の充填密度と接着層21へ
の付着量、バンプ11と導電性部材3の硬さの違い、押
圧力などの条件設定を行なう必要があり、種々の変形が
可能である。
【0065】
【発明の効果】本発明によれば、チップのバンプ上に熱
硬化性の接着層と導電層を設けることによって、従来の
リードを用いたボンディングとリードレスボンディング
の両方の利点を兼ね備えたCOBを実現することができ
る。
【0066】従って、本発明は、今後ますます要請が強
まる電子機器の薄型化に呼応し、しかも引き出される端
子が増大しピッチが狭小化していくチップを用いたCO
Bの発展に対して、寄与するところが大である。
【0067】さらに、チップを熱効果性のポッティング
樹脂で固定することで、ポッティング樹脂の硬化収縮力
がチップに働き、微細な導電性部材がバンプやパッドに
押し続けられて良好な導通を得ることができる。
【図面の簡単な説明】
【図1】本発明の第一の実施例の説明図、
【図2】図1の要部の拡大断面図、
【図3】本発明の第二の実施例の説明図、
【図4】本発明の第三の実施例の要部の拡大断面図、
【図5】本発明の第四の実施例の要部の拡大断面図、
【図6】本発明の第五の実施例の要部の拡大断面図、
【図7】COBの例を説明する断面図、
【符号の説明】
1 チップ、 2 接着剤、 3 導電性部材、 4 基板、 5 ポッティング樹脂、 11 バンプ、 21 接着層、 31 導電層、 41 パッド、
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−178940(JP,A) 特開 平1−226161(JP,A) 特開 昭64−8647(JP,A) 実開 昭62−120379(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面の電極にバンプを有するチップと、 表面に前記バンプに対応したパッドを有するプリント板
    と、 前記チップと前記プリント板とを導通可能に接続し、硬
    度が該バンプの硬度よりも小さい導電性を有する粒子を
    含む接続層とから構成され、 前記バンプが前記パッドに固着される際、該粒子を押し
    潰して変形させると共に、前記チップは熱硬化性のポッ
    ティング樹脂を介して前記プリント板に封着して成され
    ることを特徴とする半導体装置。
  2. 【請求項2】 表面の電極にバンプを有するチップと、 表面に前記バンプに対応したパッドを有するプリント板
    と、 前記チップと前記プリント板とを導通可能に接続し、硬
    度が該バンプの硬度よりも大きい導電性を有する粒子を
    含む接続層とから構成され、 前記バンプが前記パッドに固着される際、該粒子を押し
    込んで食い込ませると共に、前記チップは熱硬化性のポ
    ッティング樹脂を介して前記プリント板に封着して成さ
    れることを特徴とする半導体装置。
JP2000361075A 2000-11-28 2000-11-28 半導体装置 Expired - Lifetime JP3252848B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000361075A JP3252848B2 (ja) 2000-11-28 2000-11-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000361075A JP3252848B2 (ja) 2000-11-28 2000-11-28 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP24922390A Division JP3162068B2 (ja) 1990-09-19 1990-09-19 半導体チップの実装方法

Publications (2)

Publication Number Publication Date
JP2001156109A JP2001156109A (ja) 2001-06-08
JP3252848B2 true JP3252848B2 (ja) 2002-02-04

Family

ID=18832565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000361075A Expired - Lifetime JP3252848B2 (ja) 2000-11-28 2000-11-28 半導体装置

Country Status (1)

Country Link
JP (1) JP3252848B2 (ja)

Also Published As

Publication number Publication date
JP2001156109A (ja) 2001-06-08

Similar Documents

Publication Publication Date Title
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
KR101025620B1 (ko) 초음파 접합용 이방성 전도성 접착제 및 이를 이용한 전자부품 간 접속방법
US7423348B2 (en) Chip structure and chip package structure
US7227267B2 (en) Semiconductor package using flip-chip mounting technique
JP2000133672A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20180024099A (ko) 접합 조립체 및 이를 포함하는 표시 장치
US20070063347A1 (en) Packages, anisotropic conductive films, and conductive particles utilized therein
JP3441412B2 (ja) 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール
JP2004296897A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
WO2008095405A1 (fr) Élément microélectronique et procédé de fabrication correspondant
JP3565090B2 (ja) 半導体装置の製造方法
JP3552422B2 (ja) ボールグリッドアレイ半導体装置及びその実装方法
JP3278055B2 (ja) 電子回路装置
JP2001015551A (ja) 半導体装置およびその製造方法
JP3162068B2 (ja) 半導体チップの実装方法
JP2001326879A (ja) ディスプレイドライバモジュールおよびその製造方法
JP3243956B2 (ja) 半導体装置およびその製造方法
JP2001176924A (ja) 半導体装置の接合方法、半導体装置、電子機器、接合材料
JP2003017625A (ja) インターポーザおよび半導体パッケージ
KR101025623B1 (ko) 코어쉘 구조의 초음파 접합용 이방성 전도성 접착제 및 이를 이용한 전자부품간 접속방법
JP3252848B2 (ja) 半導体装置
JP2001185581A (ja) 半導体装置の製造方法
JP3198162B2 (ja) 半導体集積回路装置の接続方法
JP2806362B2 (ja) 半導体装置の製造方法
JPH11163054A (ja) 半導体装置の構造及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011023

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

EXPY Cancellation because of completion of term