KR100392718B1 - 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치 - Google Patents

이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치 Download PDF

Info

Publication number
KR100392718B1
KR100392718B1 KR10-2000-7008240A KR20007008240A KR100392718B1 KR 100392718 B1 KR100392718 B1 KR 100392718B1 KR 20007008240 A KR20007008240 A KR 20007008240A KR 100392718 B1 KR100392718 B1 KR 100392718B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
anisotropic conductive
conductive film
substrate
electrode
Prior art date
Application number
KR10-2000-7008240A
Other languages
English (en)
Other versions
KR20010034452A (ko
Inventor
사와모토도시히로
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20010034452A publication Critical patent/KR20010034452A/ko
Application granted granted Critical
Publication of KR100392718B1 publication Critical patent/KR100392718B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29293—Material of the matrix with a principal constituent of the material being a solid not provided for in groups H01L2224/292 - H01L2224/29291, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

이방성 도전막(3)은 그 양 가장자리 변부를 딱딱한 부분(31)으로 하고, 딱딱한 부분 이외의 부분을 부드러운 부분(32)으로 하는 구성으로 하고 있다. 이 구성에 의해, 반도체 칩(1)을 기판(2)에 열 압착할 때, 부드러운 부분(32)이 반도체 칩 주변을 향해 유동하는 것을 딱딱한 부분(31)이 저지한다. 따라서, 이방성 도전막(3)이 가열 가압 툴에 부착하는 것을 방지하는 것이 가능해진다.

Description

이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치{Anisotropic conductor film, semiconductor chip, and method of packaging}
반도체 칩의 능동 소자를 형성한 면을 하향으로 하여 실장하는 반도체 칩의 실장 방법, 소위 플립 칩 실장에 있어서는, 이방성 도전막이 자주 사용된다. 이 이방성 도전막은 접착능을 발휘하는 것과 동시에, 반도체 칩과 기판과의 도통 매체로서의 역할도 다하는 것으로, 필름 형상이 얇은 것으로, 그 전체를 테이프와 같이 긴 것으로 하여 형성된다. 또, 그 재료 구성은 일반적으로 고형 에폭시계 수지와 액상 에폭시계 수지로 구성되는 바인더와, 수지 입자에 금속 도금을 실시한 도전성 입자로 이루어진다. 도전성 입자는 그 부피율이 바인더 전체에 걸쳐 균일해지도록 배합되어 있다. 또한, 금속 입자를 도전성 입자로서 사용하는 경우도 있다. 또, 도전성 입자의 직경은 2 내지 10μm 정도, 주로 5μm 정도인 것이 주류가 되고 있다.
여기서, 종래의 이방성 도전막을 사용한 칩의 실장 방법 예를 도 5에 도시한다. 우선, 기판(2)의 배선(21)을 설치한 위에 이방성 도전막(3)을 부착하고, 또한, 이방성 도전막(3) 상에 전극 패드(11)와 배선(21)이 서로 대향하는 상태에서 반도체 칩(1)을 적치한다. 다음으로, 가열 가압 툴(71)에 의해 반도체 칩(1)을 전극 패드(11)가 설치된 면의 반대측 면으로부터 가열하면서 가압한다.
가열됨으로써, 이방성 도전막(3)은 그 유동성을 높여 전극 패드(11) 및 배선(21) 주위의 공간을 충전하며, 나아가서는, 반도체 칩(1)과 기판(2)의 접착면으로부터 외부로 유출하여, 반도체 칩(1)의 측면에 부착한다. 한편, 전극 패드(11)와 배선(21) 사이에는 도전성 입자(61)의 일부가 삽입된 상태로 개재한다.
이 열 압착 후, 이방성 도전막(3)의 경화가 완료하면, 반도체 칩(1)과 기판(2)이 이방성 도전막(3)에 의해 접착되게 된다. 특히, 반도체 칩(1)의 측면에 부착한 이방성 도전막(3)은 필렛(34)을 형성하여, 반도체 칩(1)과 기판(2)과의 기계적 접속을 견고한 것으로 한다. 또, 전극 패드(11)와 배선(21) 사이에 삽입된 도전성 입자(61)는 반도체 칩(1)과 기판(2)과의 도통 매체로서의 역할을 다한다.
그런데, 상술한 종래 기술에 있어서는 이하와 같은 문제가 발생했다.
반도체 칩(1)이 박형인 것일 경우, 반도체 칩(1)을 가열 가압 툴(71)에 의해 가열, 가압할 때, 반도체 칩(1)의 측면뿐만 아니라, 도 5의 부착한 부분(35)에 도시하는 바와 같이, 가열 가압 툴(71)에까지 부착해 버린다. 이방성 도전막(3)의일부가 가열 가압 툴(71)에 부착하는 것이 빈번히 발생하면, 당연히 가열 가압 툴(71)의 클리닝도 그에 따라서 빈번히 행해야만 하여, 반도체 칩의 열 압착 공정의 관리 부담이 커져버린다. 또, 이러한 상태가 된 반도체 칩 실장 후의 외관도 바람직한 것은 아니다.
그러나, 상기 문제를 회피하려 하여, 기판(2) 상에 설치하는 이방성 도전막(3)의 면적을 반도체 칩(1)의 전극 패드(11)를 형성한 면의 면적보다 작은 것으로 하거나 혹은 가열 가압 툴(71)에 의한 가열 온도를 종래보다 낮은 것으로 하면, 반도체 칩과 기판과의 기계적 접속 강도가 충분해지지 않을 가능성이 있었다.
본 발명은 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치에 관한 것으로서, 특히 반도체 칩의 능동 소자 형성면을 기판 측을 향해 실장하는데 적합한 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치에 관한 것이다.
도 1은 본 발명의 제 1 실시예에 관련되는 반도체 칩의 실장 상태를 도시하는 단면도.
도 2는 본 발명의 제 1 실시예에 관련되는 반도체 칩의 실장 공정을 도시하는 단면도로서, 도 2의 (1)은 이방성 도전막을 기판에 부착한 상태를 도시하는 단면도, 도 2의 (2)는 반도체 칩을 이방성 도전막에 적치한 상태를 도시하는 단면도, 도 2의 (3)은 반도체 칩을 열 압착하고 있는 상태를 도시하는 단면도.
도 3은 본 발명의 제 2 실시예에 관련되는 반도체 칩의 실장 공정을 도시하는 설명도로서, 도 3의 (1)은 이방성 도전막을 기판 상에 부착한 상태를 도시하는 사시도, 도 3의 (2)는 그 C-C선 단면도, 도 3의 (3)은 이방성 도전막의 내측의 영역에 페이스트 형상의 이방성 도전 접착제를 도포한 상태를 도시하는 단면도.
도 4는 본 발명의 제 1 실시예에 관련되는 이방성 도전막의 사시도.
도 5는 종래의 이방성 도전막에 의한 반도체 칩의 실장 상태를 도시하는 단면도.
도 6은 본 발명 중 어느 한 실시예에 관련되는 이방성 도전막에 의해 반도체 칩을 실장한 회로 기판 설명도.
도 7은 본 발명의 실시예에 관련되는 노트형 퍼스널 컴퓨터 설명도.
도 8은 본 발명의 실시예에 관련되는 휴대 전화 설명도.
본 발명은 상술한 종래 기술의 결점을 해소하기 위해, 기판과 반도체 칩과의 기계적 접속 강도가 충분히 얻어짐과 동시에, 가열 가압 툴에 이방성 도전막이 부착하는 것을 방지 가능하게 함으로써, 반도체 칩과 기판과의 접속 공정 관리가 용이한 이방성 도전막을 제공하는 것을 목적으로 하고 있다. 또, 그 이방성 도전막을 설치한 회로 기판을 제공하는 것을 목적으로 하고 있다. 더욱이, 그 회로 기판을 구비한 전자 기기를 제공하는 것을 목적으로 하고 있다.
또, 본 발명은 기판과 반도체 칩과의 기계적 접속 강도가 충분히 얻어지며, 가열 가압 툴에 부착하는 것이 방지 가능한 이방성 도전막에 의해 반도체 칩을 실장한 반도체 장치를 제공하는 것을 목적으로 하고 있다.
또, 본 발명은 그 이방성 도전막을 사용한 반도체 칩의 실장 방법을 제공하는 것을 목적으로 하고 있다. 또, 그 반도체 칩의 실장 방법을 사용하여 제조된 반도체 장치를 제공하는 것을 목적으로 하고 있다. 더욱이, 그 반도체 장치를 구비한 전자 기기를 제공하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위해, 청구항 제 1 항에 관련되는 이방성 도전막은, 반도체 칩과 기판을 접착함과 함께, 상기 반도체 칩과 기판과의 전기적 도통 매체가 되는 이방성 도전막에 있어서,제 2 부재와, 상기 제 2 부재의 옆쪽에 배치되어 이루어지는 제 1 부재를 가지며, 상기 제 1 부재는 상기 제 2 부재보다도 유동성이 낮은 특성을 갖는 재료에 의해 형성되어 이루어지는 구성으로 되어 있다.
상기한 바와 같이 구성한 청구항 제 1 항에 관련되는 이방성 도전막에 의하면, 기판에 부착된 이방성 도전막에 반도체 칩을 가열 가압 툴로 열 압착하여 반도체 칩과 기판을 접속할 때에, 제 1 부재는 제 2 부재가 반도체 칩의 측면을 향해 유동하는 것을 억제한다. 따라서, 제 2 부재가 반도체 칩의 측면에 과잉 부착하여, 가열 가압 툴에까지 부착이 미치는 것을 방지할 수 있다. 그 결과, 반도체 칩과 기판과의 접속 공정 관리가 용이해진다.
또, 청구항 제 2 항에 관련되는 이방성 도전막은, 반도체 칩과 기판을 접착함과 함께, 상기 반도체 칩과 상기 기판과의 전기적 도통 매체가 되는 이방성 도전막에 있어서, 제 2 부재와, 상기 제 2 부재의 옆쪽에 배치되어 이루어지는 제 1 부재를 가지며, 상기 제 1 부재는 상기 반도체 칩과 상기 기판과의 접합 시에, 상기 제 2 부재의 유동성보다 낮은 특성이 발현되는 재료로 이루어지는 구성으로 되어 있다.
상기한 바와 같이 구성한 청구항 제 2 항에 관련되는 이방성 도전막에 의하면, 기판에 부착된 이방성 도전막에 반도체 칩을 가열 가압 툴로 열 압착하여 반도체 칩과 기판을 접속하는 시점에 있어서, 제 1 부재는 제 2 부재보다도 유동성이 낮기 때문에, 제 1 부재에 의해 제 2 부재가 반도체 칩의 측면을 향해 유동하는 것을 억제할 수 있다. 따라서, 제 2 부재에 배치되는 재료가 반도체 칩의 측면에 과잉 부착하여, 가열 가압 툴에까지 부착이 미치는 것을 방지할 수 있다. 그 결과, 반도체 칩과 기판과의 접속 공정 관리가 용이해진다.
또, 청구항 제 3 항에 관련되는 이방성 도전막은, 상기 제 2 부재가 상기 반도체 칩의 전극이 형성된 면과 거의 동일한 형상으로 형성되어 이루어지는 구성으로 되어 있다.
상기한 바와 같이 구성한 청구항 제 3 항에 관련되는 이방성 도전막에 의하면, 반도체 칩과 기판을 접속할 때에, 반도체 칩의 각 측면을 향해 유동하는 제 2 부재의 양을 각 측면 모두 거의 균등하게 할 수 있어, 특정 측면에 과잉 크기의 필렛이 형성되는 경우가 없다.
또, 청구항 제 4 항에 관련되는 이방성 도전막은, 상기 제 2 부재가 상기 반도체 칩의 상기 전극이 형성된 면과 거의 동일한 면적으로 형성되어 이루어지는 구성으로 되어 있다.
상기한 바와 같이 구성한 청구항 제 4 항에 관련되는 이방성 도전막에 의하면, 반도체 칩과 기판을 접속할 때에, 반도체 칩의 각 측면을 향해 유동하는 제 2 부재의 양을 해당 측면에 적절한 크기의 필렛이 형성될 정도로 억제할 수 있다.
또한, 청구항 제 5 항에 관련되는 회로 기판은 상기 중 어느 하나에 기재된 이방성 도전막이 설치되어 이루어지는 구성으로 한 것이다.
상기한 바와 같이 구성한 청구항 제 5 항에 관련되는 회로 기판에 의하면, 반도체 칩을 열 압착할 때에, 이방성 도전막이 반도체 칩 주위에 과잉으로 흘러 나와, 회로 기판 상의 다른 영역에 부착하는 것을 방지할 수 있다. 또, 반도체 칩을 확실하게 접속할 수 있어, 신뢰도 높은 회로 기판을 제공할 수 있다.
더불어, 청구항 제 6 항에 관련되는 전자 기기는 상기 회로 기판을 구비하여 이루어지는 구성으로 한 것이다.
상기한 바와 같이 구성한 청구항 제 6 항에 관련되는 전자 기기에 의하면, 반도체 칩 실장이 신뢰도 높은 회로 기판을 사용하기 때문에, 전자 기기 자체의 신뢰도가 높아진다.
그리고, 청구항 제 7 항에 관련되는 반도체 장치는, 반도체 칩을 이방성 도전막에 의해 실장한 기판을 구비하여 이루어지는 반도체 장치에 있어서, 상기 이방성 도전막은 가장자리 변부에 상당하는 제 1 부재와, 상기 제 1 부재보다도 중앙 측에 위치하는 제 2 부재를 가지며, 상기 제 1 부재는 상기 제 2 부재보다도 유동성이 낮은 특성을 갖는 재료에 의해 형성되어 이루어지는 구성으로 한 것이다.
상기한 바와 같이 구성한 청구항 제 7 항에 관련되는 반도체 장치에 의하면, 기판에 반도체 칩을 열 압착할 때에, 제 1 부재는 제 2 부재가 반도체 칩의 측면을 향해 유동하는 것을 억제한다. 따라서, 제 2 부재가 반도체 칩의 측면에 과잉 부착하지 않아, 외관이 좋은 반도체 장치를 제공할 수 있다.
또, 청구항 제 9 항에 관련되는 반도체 장치는, 상기 제 2 부재가 상기 반도체 칩의 전극이 형성된 면과 거의 동일한 형상으로 형성되어 이루어지는 구성으로 한 것이다.
상기한 바와 같이 구성한 청구항 제 9 항에 관련되는 반도체 장치에 의하면, 반도체 칩의 각 측면을 향해 유동하는 제 2 부재의 양을 각 측면 모두 거의 균등하게 할 수 있어, 특정 측면에 과잉 크기의 필렛이 형성되는 경우가 없다.
또, 청구항 제 10 항에 관련되는 반도체 장치는, 상기 제 2 부재가 상기 반도체 칩의 상기 전극이 형성된 면과 거의 동일한 면적으로 형성되어 이루어지는 구성으로 한 것이다.
상기한 바와 같이 구성한 청구항 제 10 항에 관련되는 반도체 장치에 의하면, 반도체 칩과 기판을 접속할 때에, 반도체 칩의 각 측면을 향해 유동하는 제 2 부재의 양을 해당 측면에 적절한 크기의 필렛이 형성될 정도로 억제할 수 있다.
그리고, 청구항 제 11 항에 관련되는 반도체 칩의 실장 방법은, 전극이 형성된 반도체 칩의 한쪽 면을 기판의 전극이 형성된 면에 대해 서로 대향하는 방향에서 실장하는 반도체 칩의 실장 방법에 있어서, 제 2 부재와, 상기 제 2 부재의 옆쪽에 배치되어 이루어지는 제 1 부재를 갖는 이방성 도전막을 상기 기판의 상기 전극이 형성된 면에 부착하는 공정과, 상기 반도체 칩을 상기 이방성 도전막 상에 적치하는 공정과, 상기 반도체 칩을 가열 가압체에 의해 가열하면서 가압하여, 상기 기판에 접속하는 공정을 갖는 구성으로 되어 있다.
상기한 바와 같이 구성한 청구항 제 11 항에 관련되는 반도체 칩의 실장 방법에 의하면, 기판에 부착된 이방성 도전막에 반도체 칩을 가열 가압 툴로 열 압착하여 반도체 칩과 기판을 접속할 때에, 제 1 부재는 이보다도 유동성이 높은 제 2 부재가 반도체 칩의 측면을 향해 유동하는 것을 억제한다. 따라서, 제 2 부재가 반도체 칩의 측면에 과잉 부착하여, 가열 가압 툴에까지 부착이 미치는 것을 방지할 수 있다. 그 결과, 반도체 칩과 기판과의 접속 공정 관리가 용이해진다.
또, 청구항 제 12 항에 관련되는 반도체 칩의 실장 방법은, 상기 제 1 부재가 상기 제 2 부재보다 유동성이 낮은 특성을 갖는 구성으로 되어 있다.
상기한 바와 같이 구성한 청구항 제 12 항에 관련되는 반도체 칩의 실장 방법에 의하면, 제 2 부재의 반도체 칩의 측면으로의 유동을 제 1 부재에 의해 확실하게 억제할 수 있어, 제 2 부재가 가열 가압 툴에까지 부착하는 것을 방지할 수 있다.
또, 청구항 제 13 항에 관련되는 반도체 칩의 실장 방법은, 상기 제 2 부재가 상기 한쪽 면과 거의 동일한 형상으로 형성되어 이루어지는 구성으로 되어 있다.
상기한 바와 같이 구성한 청구항 제 13 항에 관련되는 반도체 칩의 실장 방법에 의하면, 반도체 칩의 각 측면을 향해 유동하는 제 2 부재의 양을 각 측면 모두 거의 균등하게 할 수 있어, 특정 측면에 과잉 크기의 필렛이 형성되는 경우가 없다.
또, 청구항 제 14 항에 관련되는 반도체 칩의 실장 방법은, 상기 제 2 부재가 상기 한쪽 면과 거의 동일한 면적으로 형성되어 이루어지는 구성으로 되어 있다.
상기한 바와 같이 구성한 청구항 제 14 항에 관련되는 반도체 칩의 실장 방법에 의하면, 반도체 칩과 기판을 접속할 때에, 반도체 칩의 각 측면을 향해 유동하는 제 2 부재의 양을 해당 측면에 적절한 크기의 필렛이 형성될 정도로 억제할 수 있다.
또, 청구항 제 15 항에 관련되는 반도체 칩의 실장 방법은, 전극이 형성된 반도체 칩의 한쪽 면을 기판의 전극이 형성된 면에 대해 서로 대향하는 방향에서 실장하는 반도체 칩의 실장 방법에 있어서,열 가소성 수지로 이루어지는 이방성 도전막의 가장자리 변부보다도 중앙 측에 위치하는 영역을 가열하여 상기 이방성 도전막의 유동성을 높게 하는 공정과, 상기 이방성 도전막을 상기 기판의 상기 전극이 형성된 면에 부착하는 공정과, 상기 반도체 칩을 상기 이방성 도전막 상에 적치하는 공정과, 상기 반도체 칩을 가열 가압체에 의해 가열하면서 가압하여, 상기 반도체 칩을 상기 기판에 접속하는 공정을 갖는 구성으로 되어 있다.
상기한 바와 같이 구성한 청구항 제 15 항에 관련되는 반도체 칩의 실장 방법에 의하면, 가열된 영역의 유동성이 높아지기 때문에, 반도체 칩을 기판에 접속하는 공정에 있어서, 가열된 영역이 반도체 칩의 측면을 향해 유동함과 동시에, 가열하지 않은 영역이 그 과잉 유동을 억제한다. 따라서, 이방성 도전막이 반도체 칩의 측면에 과잉 부착하여, 가열 가압 툴에까지 부착이 미치는 것을 방지할 수 있다. 그 결과, 반도체 칩과 기판과의 접속 공정 관리가 용이해진다.
또, 청구항 제 16 항에 관련되는 반도체 칩의 실장 방법은, 상기 이방성 도전막이 상기 영역을 상기 한쪽 면과 거의 동일한 형상으로 형성되어 이루어지는 구성으로 되어 있다.
상기한 바와 같이 구성한 청구항 제 16 항에 관련되는 반도체 칩의 실장 방법에 의하면, 반도체 칩의 각 측면을 향해 유동하는 제 2 부재의 양을 각 측면 모두 거의 균등하게 할 수 있어, 특정 측면에 과잉 크기의 필렛이 형성되는 경우가 없다.
또, 청구항 제 17 항에 관련되는 반도체 칩의 실장 방법은, 전극이 형성된 반도체 칩의 한쪽 면을 기판의 전극이 형성된 면에 대해 서로 대향하는 방향에서 실장하는 반도체 칩의 실장 방법에 있어서, 테두리 형상으로 형성한 이방성 도전막을 상기 기판의 상기 전극이 형성된 면에 부착하는 공정과, 상기 이방성 도전막의 내측의 영역에 상기 이방성 도전막보다도 유동성이 높은 이방성 도전 접착제를 설치하는 공정과, 상기 반도체 칩을 상기 이방성 도전 접착제 상에 적치하는 공정과, 상기 반도체 칩을 가열 가압체에 의해 가열하면서 가압하여, 상기 반도체 칩을 상기 기판에 접속하는 공정을 갖는 구성으로 되어 있다.
상기한 바와 같이 구성한 청구항 제 17 항에 관련되는 반도체 칩의 실장 방법에 의하면, 기판에 부착된 이방성 도전막에 반도체 칩을 가열 가압 툴로 열 압착하여 반도체 칩과 기판을 접속할 때에, 프레임 형상으로 형성한 이방성 도전막이 내측의 영역의 이방성 도전 접착제가 반도체 칩의 측면을 향해 유동하는 것을 억제한다. 따라서, 이방성 도전 접착제가 반도체 칩의 측면에 과잉 부착하여, 가열 가압 툴에까지 부착이 미치는 것을 방지할 수 있다. 그 결과, 반도체 칩과 기판과의 접속 공정 관리가 용이해진다.
또, 청구항 제 18 항에 관련되는 반도체 칩의 실장 방법은, 상기 이방성 도전막의 내측의 영역이 상기 한쪽 면과 거의 동일한 형상으로 형성되어 이루어지는 구성으로 되어 있다.
상기한 바와 같이 구성한 청구항 제 18 항에 관련되는 반도체 칩의 실장 방법에 의하면, 반도체 칩과 기판을 접속할 때에, 이방성 도전 접착제가 반도체 칩의 측면을 향해 유동해도 과잉 크기의 필렛이 형성될 정도의 유동량이 없기 때문에, 가열 가압 툴에 이방성 도전막이 부착하는 경우가 없다.
그리고, 청구항 제 19 항에 관련되는 반도체 장치는 청구항 제 11 항 내지 청구항 제 18 항 중 어느 한 항에 기재된 반도체 칩의 실장 방법을 사용하여 제조되는 구성으로 되어 있다.
상기한 바와 같이 구성한 청구항 제 19 항에 관련되는 반도체 장치에 의하면, 반도체 칩의 접속 신뢰성을 높일 수 있음과 동시에, 반도체 칩의 측면에 형성되는 필렛의 크기를 실장한 반도체 칩의 높이에 따른 것으로 할 수 있다. 그 결과, 반도체 칩과 기판과의 접속 신뢰성이 높고, 또한 외견이 좋은 반도체 장치를 제공할 수 있다.
또한, 청구항 제 20 항에 관련되는 전자 기기는 청구항 제 19 항에 기재된 반도체 장치를 구비하여 이루어지는 구성으로 되어 있다.
상기한 바와 같이 구성한 청구항 제 20 항에 관련되는 전자 기기에 의하면, 적당한 크기로 필렛이 형성되며, 기계적 접속이 양호한 반도체 장치를 구비하고 있기 때문에, 전자 기기의 기능적 신뢰성이 높은 것이 된다.
또한, 상술한 각 수단에 있어서 서술한 기판 재질에 대해서는, 플라스틱 기판, 플렉시블 기판 등의 유기계 재료를 사용한 기판 또는 세라믹 기판 등의 무기계 재료를 사용한 기판 중 어느 한 종류의 것이어도 된다.
이하에, 본 발명의 적합한 실시예에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 제 1 실시예에 관련되는 반도체 칩의 실장 상태를 도시하는 단면도이다. 또, 도 2는 본 발명의 제 1 실시예에 관련되는 반도체 칩의 실장 공정을 도시하는 단면도로, 도 2의 (1)은 이방성 도전막을 기판에 부착한 상태를 도시하는 단면도이고, 도 2의 (2)는 반도체 칩을 이방성 도전막에 적치한 상태를 도시하는 단면도이며, 도 2의 (3)은 반도체 칩을 열 압착하고 있는 상태를 도시하는 단면도이다. 또, 도 3은 본 발명의 제 2 실시예에 관련되는 반도체 칩의 실장 공정을 도시하는 설명도로, 도 3의 (1)은 이방성 도전막을 기판 상에 부착한 상태를 도시하는 사시도이고, 도 3의 (2)는 그 상태의 단면도이며, 도 3의 (3)은 이방성 도전막의 내측의 영역에 페이스트 형상의 이방성 도전 접착제를 도포한 상태를 도시하는 단면도이다. 또, 도 4는 본 발명의 제 1 실시예에 관련되는 이방성 도전막의 사시도이고, 더욱이, 도 5는 종래의 이방성 도전막에 관련되는 반도체 칩의 실장 상태를 도시하는 단면도이다. 또, 도 6은 본 발명의 어느 한 실시예에 관련되는 이방성 도전막에 의해 반도체 칩을 실장한 회로 기판의 설명도이다. 더욱이, 도 7은 본 발명의 실시예에 관련되는 노트형 퍼스널 컴퓨터의 설명도이다. 더불어, 도 8은 본 발명의 실시예에 관련되는 휴대 전화의 설명도이다.
우선, 본 발명의 제 1 실시예에 있어서의 이방성 도전막의 구체적인 구조에 대해서 설명한다. 도 4에 도시하는 바와 같이, 이방성 도전막(3)은 시트 형상으로 형성된 것으로, 그 전체는 긴 테이프와 같은 형상으로 형성되어 있다. 도 4는 그 일부를 도시한 것으로, 긴 변 방향의 양단부 근처에 배치된 딱딱한 부분(31) 및 2개의 딱딱한 부분(31) 사이에 삽입된 부드러운 부분(32)이 일체로 설치되며, 이방성 도전막(3)이 형성되어 있다. 또, 이 표리 양면에 커버 필름(36)이 부착되어 있다.
딱딱한 부분(31)은 분자량이 큰 열 경화성 수지로 이루어져 있으며, 가열 시에 있어서도 유동성이 낮은 특성을 갖고 있다. 또, 부드러운 부분(32)은 분자량이 작은 열 경화성 수지로 이루어져 있으며, 가열 시에 있어서는, 딱딱한 부분(31)보다도 상대적으로 유동성이 높은 특성을 갖는다. 구체적으로는, 딱딱한 부분(31)은 에폭시계 수지에 의해 형성되어 있다. 그 수지 구성은 고형 에폭시계 수지가 75중량% 내지 99중량%과 액상 에폭시계 수지가 1중량% 내지 25중량%의 비율로 배합되어 있다. 또, 부드러운 부분(32)은 에폭시계 수지에 의해 형성되어 있다. 그 수지 구성은 고형 에폭시계 수지가 50중량% 내지 75중량%과 액상 에폭시계 수지가 25중량% 내지 50중량%의 비율로 배합되어 있다.
또한, 이방성 도전막(3)을 사용하여 반도체 칩 등을 실장할 때의 이방성 도전막의 가열 온도는 통상 180℃ 내지 200℃의 범위이다. 또, 사용에 있어서는, 적당히 필요한 크기로 절단하여, 기판 측의 커버 필름(36)을 박리하여, 반도체 칩을 실장하는 장소에 부착한다.
또, 부드러운 부분(32)의 폭은 실장되는 반도체 칩의 1변의 길이, 특히 직사각형 반도체 칩인 경우는 짧은 쪽의 변 길이와 같게 하는 것이 바람직하다. 이것은 반도체 칩(1)을 기판(2)에 열 압착할 때, 부드러운 부분(32)은 유동성이 대단히 높아져, 반도체 칩(1)과 기판(2) 사이로부터 외부 공간으로 유출하지만, 부드러운 부분(32)의 폭이 상기 폭으로 설정되어 있으면, 딱딱한 부분(31)이 반도체 칩(1)과 기판(2) 사이의 공간과, 외부 공간을 덮개와 같이 차단하기 때문에, 부드러운 부분(32)이 외부 공간으로 유출하는 것을 억제할 수 있기 때문이다.
또, 반도체 칩에는 전극 패드가 형성된 면 주변의 2변 또는 4변에 혹은 해당 면 전체에 일정 간격을 두고 수십 내지 수백개 정도의 전극 패드가 설치되어 있다. 본 발명의 실시예에 있어서는, 반도체 칩의 전극 패드는 어느 한 상태에 설치되어 있어도 적용할 수 있다. 또, 반도체 칩을 실장하는 기판은 유기계, 무기계 중 어느 하나여도 되며, 재질은 특별히 상관하지 않는다.
다음으로, 본 발명의 제 1 실시예에 관련되는 이방성 도전막(3)을 사용한 반도체 칩의 실장 방법에 대해서 도면에 따라 설명한다.
도 2의 (1)에 도시하는 바와 같이, 처음에 기판(2)의 배선(21)을 설치한 개소 상에, 기판(2) 측의 커버 필름(36)을 벗긴 이방성 도전막(3)을 수초간, 180℃ 내지 200℃로 가열하면서 부착한다. 다음으로, 반도체 칩(1)을 설치하는 측의 커버 필름(36)을 벗긴다. 또한, 부드러운 부분(32)의 길이는 반도체 칩(1)의 긴 쪽 변의 길이와 거의 동일한 것으로 한다.
다음으로, 도 2의 (2)에 도시하는 바와 같이, 전극 패드(11)와 배선(21)이 서로 대향한 상태에서, 반도체 칩(1)을 이방성 도전막(3) 상에 적치한다. 이 때, 반도체 칩(1)의 긴 쪽 변과 딱딱한 부분(31)이 거의 평행해지도록 적치한다.
더욱이, 도 2의 (3)에 도시하는 바와 같이, 반도체 칩(1)을 전극 패드(11)가 설치되어 있지 않은 면으로부터 가열 가압 툴(71)에 의해 가열 가압한다. 이방성 도전막(3)은 가열됨으로써 유동성이 높아지며, 더불어 가압력에 의해 변형해 간다. 또한, 가열 가압 툴(71)의 열은 금속제인 전극 패드(11)에 잘 전해지기 때문에, 전극 패드(11) 부근의 이방성 도전막(3)은 유동성이 특히 높아진다.
이렇게 가열되면, 부드러운 부분(32)은 가열 가압 툴(71)로부터의 가압력(화살표(B))에 의해, 반도체 칩(1)과 기판(2) 사이로부터 반도체 칩(1)의 측면을 향해 유동해 간다. 그러나, 반도체 칩(1)의 긴 쪽 변 아래쪽에는, 딱딱한 부분(31)이 설치되어 있기 때문에, 부드러운 부분(32)의 유동은 딱딱한 부분(31)에 의해 억제되게 된다. 따라서, 반도체 칩(1)과 기판(2) 사이로부터 밀려나온 부드러운 부분(32)이 가열 가압 툴(71)에까지 부착해버리는 것을 막을 수 있다.
한편, 반도체 칩(1)의 변 가장자리 4변 중, 짧은 쪽 변 아래쪽에는, 부드러운 부분(32)의 유동을 억제하는 것은 없기 때문에, 부드러운 부분(32)은 반도체 칩(1)의 측면을 향해 그대로 유동해 간다. 그렇지만, 상술한 바와 같이, 가열 가압 툴(71)의 열은 전극 패드(11)에 잘 전해진다. 따라서, 반도체 칩(1)이 직사각형일 경우는, 긴 변 측보다도 짧은 변 측에 설치된 전극 패드(11) 수 쪽이 적기, 즉 주어지는 열이 적기 때문에, 짧은 변 측 아래쪽의 부드러운 부분(32)은 긴 변측 아래쪽의 부드러운 부분(32)보다도 유동성이 낮은 상태가 된다. 더욱이, 부드러운 부분(32)은 그 길이에 있어서, 반도체 칩(1)의 길이와 동일해지도록 설치되어 있기 때문에, 반도체 칩(1)의 측면에 부착하는 원천이 되는 것이 반도체 칩(1) 주위에 설치되어 있지 않다.
즉, 반도체 칩(1)의 이 2변 측의 측면에 부착하는 것은 반도체 칩(1)과 기판(2) 사이로부터 유출해 오는 것에 한정되게 된다. 따라서, 반도체 칩(1)에 부착하는 양도 적고, 또 그 유동성도 그다지 높지 않기 때문에, 가열 가압 툴(71)에까지 부착해버릴 가능성은 극히 작은 것이 된다. 따라서, 반도체 칩(1)의 짧은 쪽 변에 있어서도 필렛이 과잉 형성되는 경우가 없다.
따라서, 상술한 공정에 의해, 반도체 칩(1)을 기판(2)에 열 압착하면, 가열 가압 툴(71)에 이방성 도전막(3)이 부착하는 경우가 없다. 또, 도 1에 도시하는 바와 같이, 반도체 칩(1)의 측면에 필렛(34)이 반도체 칩 이면의 높이까지 도달하지 않고, 적당한 크기로 형성된다.
또한, 본 발명의 제 1 실시예에 있어서는, 이방성 도전막을 2개의 다른 유동성을 갖는 열 경화성 수지로 이루어지는 것으로 했지만, 1개의 이방성 도전막에 있어서, 특정 부분의 유동성을 다른 부분과 다른 것으로 할 수 있으면 동일한 작용 효과가 얻어진다. 따라서, 예를 들면, 제 1 실시예의 변형예로서, 이방성 도전막을 단일 재질의 열 가소성 수지로 이루어지는 것으로 하며, 제 1 실시예에 있어서의 부드러운 부분(32)에 상당하는 부분에 대해, 반도체 칩을 열 압착하기 전에 미리 예열을 가함으로써 유동성을 높여 두고, 그 후에 반도체 칩을 열 압착하면, 예열을 가하고 있지 않은 부분이 딱딱한 부분(31)과 동일한 동작을 하기 때문에, 본 발명의 제 1 실시예와 동일한 작용 효과를 얻을 수 있다.
또, 이 변형예에 있어서, 이방성 도전막의 둘레 가장자리 전체에 걸쳐 예열을 가하지 않는 것으로 하면, 이 둘레 가장자리 전체가 딱딱한 부분(31)과 동일한 동작을 하기 때문에, 여열을 가한 부분의 유동을 더욱 확실하게 억제할 수 있다.
다음으로, 본 발명의 제 2 실시예에 관련되는 이방성 도전막에 대해서, 도 3의 (1) 내지 (3)에 근거하여 설명한다.
우선, 도 3의 (1) 및 도 3의 (3)에 도시하는 바와 같이, 이방성 도전막의 형상을 이방성 도전막(4)에 나타내는 바와 같이 프레임 형상의 것으로 한다. 그리고, 이방성 도전막(4)을 기판(2)에 부착한다. 또한, 이방성 도전막(4)은 열 경화성 수지로 이루어진다. 또, 이방성 도전막(4)의 내측의 영역은 반도체 칩(1)과 거의 동일 형상으로 하며, 더욱이, 거의 동일 또는 동일보다 약간 큰 면적으로 한다.
다음으로, 도 3의 (3)에 도시하는 바와 같이, 이방성 도전막(4)의 내측의 영역인 오목 부분(41)에 페이스트 형상의 이방성 도전 접착제(5)를 프레임 형상의 이방성 도전막(4)과 거의 동일 높이가 되도록, 오목 부분(41)의 전면에 걸쳐 도포한다.
다음으로, 반도체 칩(1)을 페이스트 형상의 이방성 도전 접착제(5)에 적치한다. 이 이후는 제 1 실시예의 경우와 마찬가지로, 반도체 칩(1)의 전극 패드(11)가 있는 면과 반대측 면으로부터 가열 가압 툴(71)에 의해 가열 가압한다.
이상의 공정에 의해 반도체 칩의 실장이 이루어진다. 또한, 이 실시예에 있어서는, 반도체 칩(1)을 페이스트 형상의 이방성 도전 접착제(5)에 적치할 때에, 오목 부분(41)에 반도체 칩(1)을 삽입할 수 있도록 하면, 반도체 칩(1)의 얼라인먼트도 동시에 행할 수 있다. 따라서, 이 실시예에 있어서는, 반도체 칩(1)이 적치할 때의 위치 결정 공정을 간편한 것으로 할 수 있다.
이상의 구성에 의하면, 페이스트 형상의 이방성 도전 접착제(5)는 프레임 형상의 이방성 도전막(4)보다도 유동성이 높기 때문에, 반도체 칩(1)의 측면을 향해 유동하지만, 프레임 형상의 이방성 도전막(4)에 의해 그 유동이 억제되기 때문에, 가열 가압 툴(71)에 페이스트 형상의 이방성 도전 접착제(5)가 부착하는 것을 막을 수 있다. 또, 이 실시예의 경우, 반도체 칩(1)의 4변에 페이스트 형상의 이방성 도전 접착제(5)의 유동을 확실하게 억제하는 것이 존재하기 때문에, 반도체 칩(1)의 형상이 정사각형일 경우에도 바람직하게 적용할 수 있다.
따라서, 이 실시예에 있어서도, 가열 가압 툴(71)에 이방성 도전막(3)이 부착하지 않고, 제 1 실시예와 마찬가지로, 반도체 칩(1)의 측면에 필렛(34)이 적당한 크기로 형성된다. 또, 이 실시예에 있어서는, 페이스트 형상의 이방성 도전 접착제(5)를 오목 부분(41)에 도포하는 대신 이방성 도전막(4)보다도 유동성이 높은 이방성 도전막을 오목 부분(41)과 거의 동일 형상, 또한 거의 동일 면적이 되도록 절단하여, 이것을 오목 부분(41)에 부착하는 것으로 해도 된다. 더욱이, 이방성 도전막(4)보다도 유동성이 높은 이방성 도전막을 오목 부분(41)에 미리 설치한 것으로 해도 된다.
또한, 상술한 각 실시예에 있어서 이방성 도전 접착제에 배합되는 도전성 입자는 금속 입자 또는 수지제 입자에 금속 도금을 실시한 것 등, 어느 것이어도 되며, 그 재질, 형상을 상관하지 않는다. 또, 반도체 칩의 전극에 범프(bump)를 설치하지 않고서, 기판의 전극 상에 범프가 설치되어 있는 것이어도 된다.
또, 상술한 실시예에 있어서는, 반도체 칩의 전극이 형성된 면에 있어서, 이 면의 4변 전부에 전극을 설치한 것을 사례로서 들었지만, 설치되는 전극의 배치는 이에 한정되는 것이 아니라, 2변만 혹은 이 면 전체에 걸쳐 전극이 설치되어 있어도 된다.
이상과 같이, 본 발명의 실시예에 있어서는, 반도체 칩을 기판에 열 압착할 때에, 가열 가압 툴에 이방성 도전막이 부착하는 경우가 없다. 또, 적절한 크기로 외관이 좋은 필렛을 반도체 칩의 측면에 형성할 수 있기 때문에, 반도체 칩과 기판과의 기계적 접속의 확실성이 높아진다. 더불어, 본 발명의 제 2 실시예에 대해서는, 이방성 도전막을 프레임 형상으로 했기 때문에, 반도체 칩을 해당 프레임 내에 둠으로써 반도체 칩의 얼라이먼트도 동시에 완료하기 때문에, 반도체 칩의 얼라인먼트에 관련되는 공정 관리가 극히 용이해진다.
더욱이, 상술된 이방성 도전막을 이용하여 반도체 칩을 실장한 예로서 도 6을 도시한다. 즉, 도 6은 본 발명 중 어느 한 실시예에 관련되는 이방성 도전막(4)을 이용하여 반도체 칩(110)을 실장한 회로 기판(100)을 도시하고 있다. 또한, 회로 기판(100)에는 예를 들면 유리 에폭시 기판 등의 유기계 기판을 사용하는 것이 일반적이다. 회로 기판(100)에는 예를 들면 구리로 이루어지는 본딩부가 원하는 회로가 되도록 형성되어 있다. 그리고, 본딩부와 반도체 칩(110)의 외부 전극을 기계적으로 접속함으로써 그들 전기적 도통이 도모된다.
또한, 반도체 칩(110)은 실장 면적을 베어 칩으로써 실장하는 면적으로까지 작게 할 수 있는 것으로, 이 회로 기판(100)을 전자 기기에 사용하면 전자기기 자체의 소형화를 도모할 수 있다. 또, 동일 면적 내에 있어서는, 보다 실장 스페이스를 확보할 수 있어, 고기능화를 도모하는 것도 가능하다.
그리고, 이 회로 기판(100)을 구비하는 전자 기기로서, 도 7에 노트형 퍼스널 컴퓨터(120)를 도시하며, 도 8에 휴대 전화(130)를 도시했다.
상술된 바와 같이, 본 발명은 반도체 칩과 기판을 접착함과 함께, 상기 반도체 칩과 기판과의 전기적 도통 매체로 이루어진 이방성 도전막에 있어서, 제 1 부재와, 상기 제 1 부재의 옆쪽에 배치되어 이루어지는 제 2 부재를 가지며, 상기 제 1 부재는 상기 제 2 부재보다도 유동성이 낮은 특성을 갖는 재료에 의해 형성되어 이루어지는 것을 특징으로 하는 이방성 도전막으로 했기 때문에, 제 1 부재가 제 2 부재의 유동을 억제하여, 가열 가압 툴에 이방성 도전막이 부착하는 것을 방지한다. 따라서, 반도체 칩의 실장 공정의 효율화를 도모할 수 있음과 동시에, 실장된 반도체 칩의 외관 향상을 도모할 수 있다.
또, 반도체 칩과 기판을 접착함과 함께, 상기 반도체 칩과 상기 기판과의 전기적 도통 매체로 이루어진 이방성 도전막에 있어서, 제 1 부재와, 상기 제 1 부재의 옆쪽에 배치되어 이루어지는 제 2 부재를 가지며, 상기 제 1 부재는 상기 반도체 칩과 상기 기판과의 접합 시에, 상기 제 2 부재의 유동성보다 낮은 특성이 발현되는 재료로 이루어지는 것을 특징으로 하는 이방성 도전막으로 했기 때문에, 반도체 칩과 기판과의 접합 시에, 제 1 부재가 제 2 부재의 유동을 억제하여, 가열 가압 툴에 이방성 도전막이 부착하는 것을 방지한다. 따라서, 반도체 칩의 실장 공정의 효율화를 도모할 수 있음과 동시에, 실장된 반도체 칩의 외관 향상을 도모할 수 있다.
또, 반도체 칩을 이방성 도전막에 의해 실장한 기판을 구비하여 이루어지는 반도체 장치에 있어서, 상기 이방성 도전막은 가장자리 변부에 상당하는 제 1 부재와, 상기 제 1 부재보다도 중앙 측에 위치하는 제 2 부위를 가지며, 상기 제 1 부재는 상기 제 2 부재보다도 유동성이 낮은 특성을 갖는 재료에 의해 형성되어 이루어지는 반도체 장치로 했기 때문에, 제 1 부재가 제 2 부재의 유동을 억제하여, 가열 가압 툴에 이방성 도전막이 부착하는 것을 방지할 수 있으며, 가열 가압 툴을 세정하는 빈도를 대폭 저하시킬 수 있다. 따라서, 반도체 칩의 실장 공정의 효율화를 도모할 수 있음과 동시에, 실장된 반도체 칩의 외관 향상을 도모할 수 있다.
또, 반도체 칩을 이방성 도전막에 의해 실장한 기판을 구비하여 이루어지는 반도체 장치에 있어서, 상기 이방성 도전막은 가장자리 변부에 상당하는 제 1 부재와, 상기 제 1 부재보다도 중앙 측에 위치하는 제 2 부재를 가지며, 또, 상기 제 1 부재는 상기 반도체 칩과 상기 기판과의 접합 시에, 상기 제 2 부재의 유동성보다 낮은 특성이 발현되는 재료로 이루어지는 것을 특징으로 하는 반도체 장치로 했기 때문에, 제 1 부재가 제 2 부재의 유동을 억제하여, 가열 가압 툴에 이방성 도전막이 부착하는 것을 방지할 수 있으며, 가열 가압 툴을 세정하는 빈도를 대폭 저하시킬 수 있다. 따라서, 반도체 칩의 실장 공정의 효율화를 도모할 수 있음과 동시에, 실장된 반도체 칩의 외관 향상을 도모할 수 있다.
또, 전극이 형성된 반도체 칩의 한쪽 면을 기판의 전극이 형성된 면에 대해 서로 대향하는 방향에서 실장하는 반도체 칩의 실장 방법에 있어서, 제 1 부재와, 상기 제 1 부재의 옆쪽에 배치되어 이루어지는 제 2 부재를 갖는 이방성 도전막을 상기 기판의 상기 전극이 형성된 면에 부착하는 공정과, 상기 반도체 칩을 상기 이방성 도전막 상에 적치하는 공정과, 상기 반도체 칩을 가열 가압체에 의해 가열하면서 가압하여, 상기 기판에 접속하는 공정을 갖는 것을 특징으로 하는 반도체 칩의 실장 방법으로 했기 때문에, 제 1 부재가 제 2 부재의 유동을 억제하여, 가열 가압 툴에 이방성 도전막이 부착하는 것을 방지할 수 있으며, 가열 가압 툴을 세정하는 빈도를 대폭 저하시킬 수 있다. 따라서, 반도체 칩의 실장 공정의 효율화를 도모할 수 있음과 동시에, 실장된 반도체 칩의 외관 향상을 도모할 수 있다.
또, 전극이 형성된 반도체 칩의 한쪽 면을 기판의 전극이 형성된 면에 대해 서로 대향하는 방향에서 실장하는 반도체 칩의 실장 방법에 있어서, 열 가소성 수지로 이루어지는 이방성 도전막의 가장자리 변부보다도 중앙 측에 위치하는 영역을 가열하여, 상기 이방성 도전막의 유동성을 높게 하는 공정과, 상기 이방성 도전막을 상기 기판의 상기 전극이 형성된 면에 부착하는 공정과, 상기 반도체 칩을 상기 이방성 도전막 상에 적치하는 공정과, 상기 반도체 칩을 가열 가압체에 의해 가열하면서 가압하여, 상기 반도체 칩을 상기 기판에 접속하는 공정을 갖는 것을 특징으로 하는 반도체 칩의 실장 방법으로 했기 때문에, 가열 가압 툴에 이방성 도전막이 부착하는 것을 방지할 수 있음과 동시에, 반도체 칩의 부착 위치의 위치 결정 공정 간편화가 가능해진다. 따라서, 이방성 도전막의 가장자리 변부가 해당 가장자리 변부보다도 중앙 측 부분의 유동을 억제하여, 가열 가압 툴에 이방성 도전막이 부착하는 것을 방지할 수 있으며, 가열 가압 툴을 세정하는 빈도를 대폭 저하시킬 수 있다. 따라서, 반도체 칩의 실장 공정의 효율화를 도모할 수 있음과 동시에, 실장된 반도체 칩의 외관 향상을 도모할 수 있다.
또, 전극이 형성된 반도체 칩의 한쪽 면을 기판의 전극이 형성된 면에 대해 서로 대향하는 방향에서 실장하는 반도체 칩의 실장 방법에 있어서, 테두리 형상으로 형성한 이방성 도전막을 상기 기판의 상기 전극이 형성된 면에 부착하는 공정과, 상기 이방성 도전막의 내측의 영역에 상기 이방성 도전막보다도 유동성이 높은 이방성 도전 접착제를 설치하는 공정과, 상기 반도체 칩을 상기 이방성 도전 접착제 상에 적치하는 공정과, 상기 반도체 칩을 가열 가압체에 의해 가열하면서 가압하여, 상기 반도체 칩을 상기 기판에 접속하는 공정을 갖는 것을 특징으로 하는 반도체 칩의 실장 방법으로 했기 때문에, 반도체 칩의 위치 맞춤을 간편하게 할 수 있어, 반도체 칩의 실장 공정의 효율화를 도모할 수 있다. 더욱이, 실장된 반도체 칩의 외관 향상을 도모할 수 있다.

Claims (20)

  1. 반도체 칩과 기판을 접착함과 함께, 상기 반도체 칩과 상기 기판과의 전기적 도통 매체로 이루어진 이방성 도전막에 있어서,
    제 2 부재와, 상기 제 2 부재의 옆쪽에 배치되어 이루어지는 제 1 부재를 가지며,
    상기 제 1 부재는 상기 제 2 부재보다도 유동성이 낮은 특성을 갖는 재료에 의해 형성되어 이루어지는 것을 특징으로 하는 이방성 도전막.
  2. 반도체 칩과 기판을 접착함과 함께, 상기 반도체 칩과 상기 기판과의 전기적 도통 매체로 이루어진 이방성 도전막에 있어서,
    제 2 부재와, 상기 제 2 부재의 옆쪽에 배치되어 이루어지는 제 1 부재를 가지며,
    상기 제 1 부재는 상기 반도체 칩과 상기 기판과의 접합 시에, 상기 제 2 부재의 유동성보다 낮은 특성이 발현되는 재료로 이루어지는 것을 특징으로 하는 이방성 도전막.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 부재는 상기 반도체 칩의 전극이 형성된 면과 거의 동일한 형상으로 형성되어 이루어지는 것을 특징으로 하는 이방성 도전막.
  4. 제 3 항에 있어서,
    상기 제 2 부재는 상기 반도체 칩의 상기 전극이 형성된 면과 거의 동일한 면적으로 형성되어 이루어지는 것을 특징으로 하는 이방성 도전막.
  5. 제 1 항 또는 제 2 항에 기재된 이방성 도전막이 설치되어 이루어지는 것을 특징으로 하는 회로 기판.
  6. 제 5 항에 기재된 회로 기판을 구비하여 이루어지는 것을 특징으로 하는 전자 기기.
  7. 반도체 칩을 이방성 도전막에 의해 실장한 기판을 구비하여 이루어지는 반도체 장치에 있어서,
    상기 이방성 도전막은, 가장자리 변부에 상당하는 제 1 부재와, 상기 제 1 부재보다도 중앙 측에 위치하는 제 2 부재를 가지며,
    상기 제 1 부재는 상기 제 2 부재보다도 유동성이 낮은 특성을 갖는 재료에 의해 형성되어 이루어지는 것을 특징으로 하는 반도체 장치.
  8. 반도체 칩을 이방성 도전막에 의해 실장한 기판을 구비하여 이루어지는 반도체 장치에 있어서,
    상기 이방성 도전막은, 가장자리 변부에 상당하는 제 1 부재와, 상기 제 1 부재보다도 중앙 측에 위치하는 제 2 부재를 가지며,
    상기 제 1 부재는 상기 반도체 칩과 상기 기판과의 접합 시에, 상기 제 2 부재의 유동성보다 낮은 특성이 발현되는 재료로 이루어지는 것을 특징으로 하는 반도체 장치.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 제 2 부재는 상기 반도체 칩의 전극이 형성된 면과 거의 동일한 형상으로 형성되어 이루어지는 것을 특징으로 하는 반도체 장치.
  10. 제 8 항에 있어서,
    상기 제 2 부재는 상기 반도체 칩의 상기 전극이 형성된 면과 거의 동일한 면적으로 형성되어 이루어지는 것을 특징으로 하는 반도체 장치.
  11. 전극이 형성된 반도체 칩의 한쪽 면을 기판의 전극이 형성된 면에 대해 서로 대향하는 방향에서 실장하는 반도체 칩의 실장 방법에 있어서,
    제 2 부재와, 상기 제 2 부재의 옆쪽에 배치되어 이루어지는 제 1 부재를 갖는 이방성 도전막을 상기 기판의 상기 전극이 형성된 면에 첨착하는 공정과,
    상기 반도체 칩을 상기 이방성 도전막 상에 적치하는 공정과,
    상기 반도체 칩을 가열 가압체에 의해 가열하면서 가압하여, 상기 기판에 접속하는 공정을 갖는 것을 특징으로 하는 반도체 칩의 실장 방법.
  12. 제 11 항에 있어서,
    상기 제 1 부재는 상기 제 2 부재보다 유동성이 낮은 특성을 갖는 것을 특징으로 하는 반도체 칩의 실장 방법.
  13. 제 11 항에 있어서,
    상기 제 2 부재는 상기 한쪽 면과 거의 동일한 형상으로 형성되어 이루어지는 것을 특징으로 하는 반도체 칩의 실장 방법.
  14. 제 13 항에 있어서,
    상기 제 2 부재는 상기 한쪽 면과 거의 동일한 면적으로 형성되어 이루어지는 것을 특징으로 하는 반도체 칩의 실장 방법.
  15. 전극이 형성된 반도체 칩의 한쪽 면을 기판의 전극이 형성된 면에 대해 서로 대향하는 방향에서 실장하는 반도체 칩의 실장 방법에 있어서,
    열 가소성 수지로 이루어지는 이방성 도전막의 가장자리 변부보다도 중앙 측에 위치하는 영역을 가열하여, 상기 이방성 도전막의 유동성을 높게 하는 공정과,
    상기 이방성 도전막을 상기 기판의 상기 전극이 형성된 면에 부착하는 공정과,
    상기 반도체 칩을 상기 이방성 도전막 상에 적치하는 공정과,
    상기 반도체 칩을 가열 가압체에 의해 가열하면서 가압하여, 상기 반도체 칩을 상기 기판에 접속하는 공정을 갖는 것을 특징으로 하는 반도체 칩의 실장 방법.
  16. 제 15 항에 있어서,
    상기 이방성 도전막은 상기 영역을 상기 한쪽 면과 거의 동일한 형상으로 형성되어 이루어지는 것을 특징으로 하는 반도체 칩의 실장 방법.
  17. 전극이 형성된 반도체 칩의 한쪽 면을 기판의 전극이 형성된 면에 대해 서로 대향하는 방향에서 실장하는 반도체 칩의 실장 방법에 있어서,
    테두리 형상으로 형성한 이방성 도전막을 상기 기판의 상기 전극이 형성된 면에 부착하는 공정과,
    상기 이방성 도전막의 내측의 영역에 상기 이방성 도전막보다도 유동성이 높은 이방성 도전 접착제를 설치하는 공정과,
    상기 반도체 칩을 상기 이방성 도전 접착제 상에 적치하는 공정과,
    상기 반도체 칩을 가열 가압체에 의해 가열하면서 가압하여, 상기 반도체 칩을 상기 기판에 접속하는 공정을 갖는 것을 특징으로 하는 반도체 칩의 실장 방법.
  18. 제 17 항에 있어서,
    상기 이방성 도전막의 내측의 영역은 상기 한쪽 면과 거의 동일한 형상으로 형성되어 이루어지는 것을 특징으로 하는 반도체 칩의 실장 방법.
  19. 제 11 항 내지 제 18 항 중 어느 한 항에 기재된 반도체 칩의 실장 방법을 사용하여 제조되는 것을 특징으로 하는 반도체 장치.
  20. 제 19 항에 기재된 반도체 장치를 구비하여 이루어지는 것을 특징으로 하는 전자 기기.
KR10-2000-7008240A 1998-12-02 1999-12-02 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치 KR100392718B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34308698 1998-12-02
JP98/343086 1998-12-02

Publications (2)

Publication Number Publication Date
KR20010034452A KR20010034452A (ko) 2001-04-25
KR100392718B1 true KR100392718B1 (ko) 2003-07-28

Family

ID=18358842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7008240A KR100392718B1 (ko) 1998-12-02 1999-12-02 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치

Country Status (6)

Country Link
US (1) US6414397B1 (ko)
JP (1) JP4069587B2 (ko)
KR (1) KR100392718B1 (ko)
CN (1) CN1155997C (ko)
TW (1) TW444307B (ko)
WO (1) WO2000033374A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218629B1 (en) * 1999-01-20 2001-04-17 International Business Machines Corporation Module with metal-ion matrix induced dendrites for interconnection
DE10012882C2 (de) * 2000-03-16 2002-06-20 Infineon Technologies Ag Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement
JP3631956B2 (ja) * 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
KR20030033706A (ko) * 2001-10-24 2003-05-01 앰코 테크놀로지 코리아 주식회사 플립칩 패키지
JP4070658B2 (ja) * 2003-04-17 2008-04-02 三洋電機株式会社 半導体装置の製造方法
EP1673963B1 (en) * 2003-09-29 2011-07-13 3M Innovative Properties Company A microphone component and a method for its manufacture
EP2164108A1 (en) * 2007-06-12 2010-03-17 Sharp Kabushiki Kaisha Thin-film solar cell and its manufacturing method
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
US9029996B2 (en) * 2010-10-19 2015-05-12 Continental Automotive Systems, Inc. Bonding and electrically coupling components
DE102013225109A1 (de) * 2013-12-06 2015-06-11 Robert Bosch Gmbh Verfahren zum Befestigen eines Mikrochips auf einem Substrat
CN105601765B (zh) * 2015-12-23 2017-10-13 中国科学院过程工程研究所 一种用于半纤维素提取液脱盐的装置
JP7095227B2 (ja) * 2016-05-05 2022-07-05 デクセリアルズ株式会社 異方性導電フィルム
KR102356216B1 (ko) * 2017-05-30 2022-01-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
CN107768415B (zh) * 2017-10-30 2024-03-08 京东方科技集团股份有限公司 柔性显示器件、显示装置以及制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013002A (ja) * 1996-06-20 1998-01-16 Matsushita Electric Ind Co Ltd 半導体素子の実装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60225439A (ja) * 1984-04-23 1985-11-09 Seiko Epson Corp Ｉｃ実装構造
JPH04142049A (ja) 1990-10-02 1992-05-15 Toshiba Corp 電子部品の接続方法
JP3343317B2 (ja) 1995-12-04 2002-11-11 松下電器産業株式会社 半導体ユニット及びその半導体素子の実装方法
JPH1098076A (ja) 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd 半導体素子の実装方法
JP3663938B2 (ja) * 1997-10-24 2005-06-22 セイコーエプソン株式会社 フリップチップ実装方法
JP2000315855A (ja) * 1999-04-28 2000-11-14 Canon Inc フェイスダウン実装基板及びフェイスダウン実装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013002A (ja) * 1996-06-20 1998-01-16 Matsushita Electric Ind Co Ltd 半導体素子の実装方法

Also Published As

Publication number Publication date
KR20010034452A (ko) 2001-04-25
JP4069587B2 (ja) 2008-04-02
WO2000033374A1 (en) 2000-06-08
TW444307B (en) 2001-07-01
CN1155997C (zh) 2004-06-30
CN1296640A (zh) 2001-05-23
US6414397B1 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
KR100386758B1 (ko) 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치
KR100392718B1 (ko) 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
US6518097B1 (en) Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
JP5152499B2 (ja) 電気装置及びその接続方法
JPH10199934A (ja) 半導体素子実装構造体及び半導体素子実装方法
JPH1145954A (ja) フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器
US20050212130A1 (en) Semiconductor chip, semiconductor device, method for producing semiconductor device, and electronic equipment
JPH0927516A (ja) 電子部品の接続構造
JP2001015551A (ja) 半導体装置およびその製造方法
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
KR100691062B1 (ko) 반도체 장치, 반도체 칩, 반도체 장치의 제조 방법 및전자기기
JPS61194732A (ja) 半導体ペレツトと基板の接合方法
US6559523B2 (en) Device for attaching a semiconductor chip to a chip carrier
JP2002009108A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3162068B2 (ja) 半導体チップの実装方法
JP2001284400A (ja) フリップチップ実装部品
CN101414583A (zh) 具有倒装片结构的显示装置
JPH10335384A (ja) 半導体装置又は電子部品の実装方法及び実装構成体
JP2004247621A (ja) 半導体装置およびその製造方法
JP2005116625A (ja) 電子回路基板、電子部品の実装方法、電子部品モジュール及び電子機器
JP2000174066A (ja) 半導体装置の実装方法
JP3598058B2 (ja) 回路基板
JPH1140697A (ja) 半導体装置用テープキャリア

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090708

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee