JPH1098076A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH1098076A JPH1098076A JP8251863A JP25186396A JPH1098076A JP H1098076 A JPH1098076 A JP H1098076A JP 8251863 A JP8251863 A JP 8251863A JP 25186396 A JP25186396 A JP 25186396A JP H1098076 A JPH1098076 A JP H1098076A
- Authority
- JP
- Japan
- Prior art keywords
- conductive adhesive
- semiconductor element
- anisotropic conductive
- mounting
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Wire Bonding (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【課題】 機能素子の機能を阻害することなく、しかも
小型化を図ることができる半導体素子の実装方法を提供
する。 【解決手段】 異方性導電接着剤３０３を用いた半導体
素子の実装方法において、発光素子を有する回路基板の
発光部２０３近傍に異方性導電接着剤３０３の流出防止
用突起部（流出防止台）４０１を形成し、異方性導電接
着剤３０３による半導体素子１００の実装時に、前記発
光部２０３への異方性導電接着剤３０３の流出を防止す
る。
小型化を図ることができる半導体素子の実装方法を提供
する。 【解決手段】 異方性導電接着剤３０３を用いた半導体
素子の実装方法において、発光素子を有する回路基板の
発光部２０３近傍に異方性導電接着剤３０３の流出防止
用突起部（流出防止台）４０１を形成し、異方性導電接
着剤３０３による半導体素子１００の実装時に、前記発
光部２０３への異方性導電接着剤３０３の流出を防止す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、異方性導電接着剤
を用いて半導体素子を回路基板に実装する方法に関する
ものである。
を用いて半導体素子を回路基板に実装する方法に関する
ものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、文献名：ＭＥＳ’９３「第５回 マイクロエレ
クトロニクスシンポジウム論文集」ｐ７９−８２に記載
されるものがあった。すなわち、従来の半導体素子等の
実装方式では、接着剤内に、例えばプラスチック粒子に
金等の金属メッキを施した導電性粒子なるものを分散混
入し、接着剤としては加熱することで硬化する熱硬化系
や、紫外線の照射によって硬化する紫外線硬化系等が用
いられている。
例えば、文献名：ＭＥＳ’９３「第５回 マイクロエレ
クトロニクスシンポジウム論文集」ｐ７９−８２に記載
されるものがあった。すなわち、従来の半導体素子等の
実装方式では、接着剤内に、例えばプラスチック粒子に
金等の金属メッキを施した導電性粒子なるものを分散混
入し、接着剤としては加熱することで硬化する熱硬化系
や、紫外線の照射によって硬化する紫外線硬化系等が用
いられている。
【０００３】図３は、従来の異方性導電接着剤を用いた
半導体素子の回路基板への実装工程断面図であり、図３
（ａ）はその半導体素子の回路基板への実装前の状態
を、図３（ｂ）はその半導体素子の回路基板への実装後
の状態を示す断面図である。図３（ａ）において、１０
は半導体素子、１１は半導体素子１０上に形成された、
例えば金からなる突起電極（バンプ）である。２０は半
導体素子１０が実装される回路基板、２１は半導体素子
１０の突起電極１１と電気的接続をとる電極である。ま
た、半導体素子１０と回路基板２０との接続には導電粒
子３１を分散してなるフィルム状に形成された異方性導
電接着剤３０を用いる。
半導体素子の回路基板への実装工程断面図であり、図３
（ａ）はその半導体素子の回路基板への実装前の状態
を、図３（ｂ）はその半導体素子の回路基板への実装後
の状態を示す断面図である。図３（ａ）において、１０
は半導体素子、１１は半導体素子１０上に形成された、
例えば金からなる突起電極（バンプ）である。２０は半
導体素子１０が実装される回路基板、２１は半導体素子
１０の突起電極１１と電気的接続をとる電極である。ま
た、半導体素子１０と回路基板２０との接続には導電粒
子３１を分散してなるフィルム状に形成された異方性導
電接着剤３０を用いる。
【０００４】次に、図３（ｂ）に示すように、ステージ
４０上に設置された回路基板２０と、この回路基板２０
に対向して配置される半導体素子１０との間に異方性導
電接着剤３０を介在させ、半導体素子１０の突起電極１
１と回路基板２０の電極２１とを位置合わせする。位置
合わせ完了後、半導体素子１０裏面からツール４１を用
いて加圧、加熱し、異方性導電接着剤３０を硬化させ
る。
４０上に設置された回路基板２０と、この回路基板２０
に対向して配置される半導体素子１０との間に異方性導
電接着剤３０を介在させ、半導体素子１０の突起電極１
１と回路基板２０の電極２１とを位置合わせする。位置
合わせ完了後、半導体素子１０裏面からツール４１を用
いて加圧、加熱し、異方性導電接着剤３０を硬化させ
る。
【０００５】硬化が完了すると、半導体素子１０の突起
電極１１と回路基板２０の電極２１とが異方性導電接着
剤３０中の導電粒子３１を介して導通し、それ以外は半
導体素子１０と回路基板２０とを固定接着する。
電極１１と回路基板２０の電極２１とが異方性導電接着
剤３０中の導電粒子３１を介して導通し、それ以外は半
導体素子１０と回路基板２０とを固定接着する。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た従来の異方性導電接着剤を用いた半導体素子の回路基
板への実装方法では、予め形成された異方性導電接着剤
を押しつぶし半導体素子と回路基板を固定接着する。こ
の時に、半導体素子と回路基板とで形成された空間に存
在しきれない異方性導電接着剤は、半導体素子の外側へ
はみ出すことになる。
た従来の異方性導電接着剤を用いた半導体素子の回路基
板への実装方法では、予め形成された異方性導電接着剤
を押しつぶし半導体素子と回路基板を固定接着する。こ
の時に、半導体素子と回路基板とで形成された空間に存
在しきれない異方性導電接着剤は、半導体素子の外側へ
はみ出すことになる。
【０００７】このために、センサ部や発光部などに代表
される機能部を有する機能素子と、これら機能素子の駆
動用半導体素子と異方性導電接着剤を用いて１対１に接
続する形態では、この機能素子の機能部を異方性導電接
着剤のはみ出しにて覆うことが、この機能素子の機能を
阻害し充分な性能を発揮できない。また、この問題を解
決するために、機能素子の機能部から駆動用半導体素子
を離して実装することは、この実装部品の小型化には貢
献せず、製品の小型化、高密度化に貢献しない。
される機能部を有する機能素子と、これら機能素子の駆
動用半導体素子と異方性導電接着剤を用いて１対１に接
続する形態では、この機能素子の機能部を異方性導電接
着剤のはみ出しにて覆うことが、この機能素子の機能を
阻害し充分な性能を発揮できない。また、この問題を解
決するために、機能素子の機能部から駆動用半導体素子
を離して実装することは、この実装部品の小型化には貢
献せず、製品の小型化、高密度化に貢献しない。
【０００８】本発明は、上記問題点を除去し、機能素子
の機能を阻害することなく、しかも小型化を図ることが
できる半導体素子の実装方法を提供することを目的とす
る。
の機能を阻害することなく、しかも小型化を図ることが
できる半導体素子の実装方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）異方性導電接着剤を用いた半導体素子の実装方法
において、機能素子を有する回路基板の機能部近傍に異
方性導電接着剤の流出防止用突起部を形成し、異方性導
電接着剤による半導体素子の実装時に前記機能部への異
方性導電接着剤の流出を防止するようにしたものであ
る。
成するために、 （１）異方性導電接着剤を用いた半導体素子の実装方法
において、機能素子を有する回路基板の機能部近傍に異
方性導電接着剤の流出防止用突起部を形成し、異方性導
電接着剤による半導体素子の実装時に前記機能部への異
方性導電接着剤の流出を防止するようにしたものであ
る。
【００１０】（２）異方性導電接着剤を用いた半導体素
子の実装方法において、機能素子を有する回路基板の機
能部近傍の表面に異方性導電接着剤の流出防止用のスリ
ットを形成し、異方性導電接着剤による半導体素子の実
装時に前記機能部への異方性導電接着剤の流出を防止す
るようにしたものである。 （３）異方性導電接着剤を用いた半導体素子の実装方法
において、機能素子を有する回路基板を上に配置し、半
導体素子を下に配置し、異方性導電接着剤による半導体
素子の実装時に前記機能部への異方性導電接着剤の流出
を防止するようにしたものである。
子の実装方法において、機能素子を有する回路基板の機
能部近傍の表面に異方性導電接着剤の流出防止用のスリ
ットを形成し、異方性導電接着剤による半導体素子の実
装時に前記機能部への異方性導電接着剤の流出を防止す
るようにしたものである。 （３）異方性導電接着剤を用いた半導体素子の実装方法
において、機能素子を有する回路基板を上に配置し、半
導体素子を下に配置し、異方性導電接着剤による半導体
素子の実装時に前記機能部への異方性導電接着剤の流出
を防止するようにしたものである。
【００１１】（４）異方性導電接着剤を用いた半導体素
子の実装方法において、機能素子を有する回路基板を上
に配置し、半導体素子を下に配置し、異方性導電接着剤
による半導体素子の実装時に異方性導電接着剤の流出部
にエアーを吹きかけ、前記機能部への異方性導電接着剤
の流出を防止するようにしたものである。 （５）異方性導電接着剤を用いた半導体素子の実装方法
において、機能素子を有する回路基板を上に配置し、半
導体素子を下に配置し、異方性導電接着剤の流出部及び
半導体素子側近傍のステージに余剰接着剤吸引用穴を配
置し、前記余剰接着剤吸引用穴にて余剰接着剤を吸引し
ながら実装するようにしたものである。
子の実装方法において、機能素子を有する回路基板を上
に配置し、半導体素子を下に配置し、異方性導電接着剤
による半導体素子の実装時に異方性導電接着剤の流出部
にエアーを吹きかけ、前記機能部への異方性導電接着剤
の流出を防止するようにしたものである。 （５）異方性導電接着剤を用いた半導体素子の実装方法
において、機能素子を有する回路基板を上に配置し、半
導体素子を下に配置し、異方性導電接着剤の流出部及び
半導体素子側近傍のステージに余剰接着剤吸引用穴を配
置し、前記余剰接着剤吸引用穴にて余剰接着剤を吸引し
ながら実装するようにしたものである。
【００１２】（６）異方性導電接着剤を用いた半導体素
子の実装方法において、機能素子を有する回路基板を上
に配置し、半導体素子を下に配置し、異方性導電接着剤
の流出部および半導体素子側辺近傍のステージに余剰接
着剤吸引用穴を配置し、異方性導電接着剤の流出部にエ
アーを吹きかけるとともに、前記余剰接着剤吸引用穴に
て余剰接着剤を吸引しながら実装するようにしたもので
ある。
子の実装方法において、機能素子を有する回路基板を上
に配置し、半導体素子を下に配置し、異方性導電接着剤
の流出部および半導体素子側辺近傍のステージに余剰接
着剤吸引用穴を配置し、異方性導電接着剤の流出部にエ
アーを吹きかけるとともに、前記余剰接着剤吸引用穴に
て余剰接着剤を吸引しながら実装するようにしたもので
ある。
【００１３】（７）上記（４）、（５）又は（６）記載
の半導体素子の実装方法において、前記エアーが加熱さ
れている。 （８）上記（１）記載の半導体素子の実装方法におい
て、前記機能素子が発光素子であり、前記半導体素子が
前記発光素子を駆動する駆動用半導体素子である。
の半導体素子の実装方法において、前記エアーが加熱さ
れている。 （８）上記（１）記載の半導体素子の実装方法におい
て、前記機能素子が発光素子であり、前記半導体素子が
前記発光素子を駆動する駆動用半導体素子である。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。まず、本発明の
第１実施例について説明する。図１は本発明の第１実施
例を示す発光素子の表面図、図２は本発明の第１実施例
を示す半導体素子の実装時の接続部拡大断面図である。
なお、ここでは、機能素子として発光素子（回路基板）
を示している。
て図面を参照しながら詳細に説明する。まず、本発明の
第１実施例について説明する。図１は本発明の第１実施
例を示す発光素子の表面図、図２は本発明の第１実施例
を示す半導体素子の実装時の接続部拡大断面図である。
なお、ここでは、機能素子として発光素子（回路基板）
を示している。
【００１５】これらの図において、１００は発光素子の
駆動用半導体素子、１０１は駆動用半導体素子１００上
に形成された金突起電極、２００は回路基板としての機
能素子である発光素子である。この発光素子２００には
発光部２０３が形成され、発光部２０３と駆動用半導体
素子１００と電気的接続をとるために発光素子２００の
表面に、例えばアルミニウムからなる配線２０１が形成
される。
駆動用半導体素子、１０１は駆動用半導体素子１００上
に形成された金突起電極、２００は回路基板としての機
能素子である発光素子である。この発光素子２００には
発光部２０３が形成され、発光部２０３と駆動用半導体
素子１００と電気的接続をとるために発光素子２００の
表面に、例えばアルミニウムからなる配線２０１が形成
される。
【００１６】配線２０１及び発光部２０３の表面には、
腐食防止の保護膜２０２が形成されている。発光素子２
００と駆動用半導体素子１００との接続には異方性導電
接着剤３００を用いる。この異方性導電接着剤３００は
導電フィラー３０２、接着剤３０３から構成されてい
る。この実装構造にて発生する異方性導電接着剤３００
の発光部２０３へのはみ出しを防ぐための流出防止台
（流出防止用突起部）４０１は、発光素子２００上に形
成された配線２０１上に形成され、流出防止台（流出防
止用突起部）４０１と配線２０１とが電気的に接続され
ないように、この間には保護膜２０２が介在するよう形
成される。
腐食防止の保護膜２０２が形成されている。発光素子２
００と駆動用半導体素子１００との接続には異方性導電
接着剤３００を用いる。この異方性導電接着剤３００は
導電フィラー３０２、接着剤３０３から構成されてい
る。この実装構造にて発生する異方性導電接着剤３００
の発光部２０３へのはみ出しを防ぐための流出防止台
（流出防止用突起部）４０１は、発光素子２００上に形
成された配線２０１上に形成され、流出防止台（流出防
止用突起部）４０１と配線２０１とが電気的に接続され
ないように、この間には保護膜２０２が介在するよう形
成される。
【００１７】次に、本発明の第１実施例を示す半導体素
子の実装工程を追って説明する。 （１）まず、駆動用半導体素子１００上に異方性導電接
着剤３００を形成する。 （２）次に、駆動用半導体素子１００と発光素子２００
とを位置合わせする。 （３）次いで、発光素子２００側をステージ５００上に
配置し、熱圧着ツール５０１にて駆動用半導体素子１０
０側から加圧、加熱する。この時、接続部の空間に存在
しきれない余りの異方性導電接着剤３００は接続部外に
はみ出す。
子の実装工程を追って説明する。 （１）まず、駆動用半導体素子１００上に異方性導電接
着剤３００を形成する。 （２）次に、駆動用半導体素子１００と発光素子２００
とを位置合わせする。 （３）次いで、発光素子２００側をステージ５００上に
配置し、熱圧着ツール５０１にて駆動用半導体素子１０
０側から加圧、加熱する。この時、接続部の空間に存在
しきれない余りの異方性導電接着剤３００は接続部外に
はみ出す。
【００１８】（４）はみ出した異方性導電接着剤３００
は発光素子２００上に形成された流出防止台４０１によ
って、流出が防止（阻止）され、流れ出しが発光部２０
３へはみ出さない。これは、はみ出される異方性導電接
着剤３００を、この流出防止台（流出防止用突起部）４
０１の段差を利用することにより、発光部へのはみ出し
を防ぐことを可能としている。
は発光素子２００上に形成された流出防止台４０１によ
って、流出が防止（阻止）され、流れ出しが発光部２０
３へはみ出さない。これは、はみ出される異方性導電接
着剤３００を、この流出防止台（流出防止用突起部）４
０１の段差を利用することにより、発光部へのはみ出し
を防ぐことを可能としている。
【００１９】このように、第１実施例によれば、発光素
子表面に異方性導電接着剤の流出防止台（流出防止用突
起部）を設けることにより、異方性導電接着剤の発光部
へのはみ出しを防ぐことが可能となる。ここでは、発光
素子を例に挙げたが、この外にも機能素子の機能部に接
着剤のはみ出しにより不利をこうむる実装形態にも有効
である。
子表面に異方性導電接着剤の流出防止台（流出防止用突
起部）を設けることにより、異方性導電接着剤の発光部
へのはみ出しを防ぐことが可能となる。ここでは、発光
素子を例に挙げたが、この外にも機能素子の機能部に接
着剤のはみ出しにより不利をこうむる実装形態にも有効
である。
【００２０】次に、本発明の第２実施例について説明す
る。図４は本発明の第２実施例を示す発光素子表面図、
図５は本発明の第２実施例を示す半導体素子の実装時の
接続部拡大断面図である。なお、ここでは、上記第１実
施例と同じ部分については同じ符号を付してそれらにつ
いての説明は省略する。
る。図４は本発明の第２実施例を示す発光素子表面図、
図５は本発明の第２実施例を示す半導体素子の実装時の
接続部拡大断面図である。なお、ここでは、上記第１実
施例と同じ部分については同じ符号を付してそれらにつ
いての説明は省略する。
【００２１】この実施例では、発生する異方性導電接着
剤３００の発光部２０３へのはみ出しを防ぐために、流
出防止用スリット４００を形成する。すなわち、発光素
子２００上に形成された保護膜２０２の発光部２０３近
傍のみに、その保護膜２０２を施さないようして、流出
防止用スリット４００を形成するようにしたものであ
る。
剤３００の発光部２０３へのはみ出しを防ぐために、流
出防止用スリット４００を形成する。すなわち、発光素
子２００上に形成された保護膜２０２の発光部２０３近
傍のみに、その保護膜２０２を施さないようして、流出
防止用スリット４００を形成するようにしたものであ
る。
【００２２】次に、本発明の第２実施例を示す半導体素
子の実装工程を説明する。 （１）まず、駆動用半導体素子１００上に異方性導電接
着剤３００を形成する。 （２）次に、駆動用半導体素子１００と発光素子２００
とを位置合わせする。 （３）次いで、発光素子２００側をステージ５００上に
配置し、熱圧着ツール５０１にて駆動用半導体素子１０
０側から加圧、加熱する。この時、接続部の空間に存在
しきれない余りの異方性導電接着剤３００は接続部外に
はみ出す。
子の実装工程を説明する。 （１）まず、駆動用半導体素子１００上に異方性導電接
着剤３００を形成する。 （２）次に、駆動用半導体素子１００と発光素子２００
とを位置合わせする。 （３）次いで、発光素子２００側をステージ５００上に
配置し、熱圧着ツール５０１にて駆動用半導体素子１０
０側から加圧、加熱する。この時、接続部の空間に存在
しきれない余りの異方性導電接着剤３００は接続部外に
はみ出す。
【００２３】（４）はみ出した異方性導電接着剤３００
は、発光素子２００に形成された保護膜２０２の流出防
止用スリット４００によって、流れ出しが防止され、発
光部２０３へはみ出さない。これは、保護膜２０２によ
り保護膜２０２の無い流出防止用スリット４００（配線
２０１）の異方性導電接着剤３００に対する濡れ性が良
いため、この流出防止用スリット４００より先へはみ出
しを防ぐことができる。
は、発光素子２００に形成された保護膜２０２の流出防
止用スリット４００によって、流れ出しが防止され、発
光部２０３へはみ出さない。これは、保護膜２０２によ
り保護膜２０２の無い流出防止用スリット４００（配線
２０１）の異方性導電接着剤３００に対する濡れ性が良
いため、この流出防止用スリット４００より先へはみ出
しを防ぐことができる。
【００２４】このように、第２実施例によれば、発光素
子表面に保護膜が施されていないスリット部を設け、そ
の保護膜２０２と、その保護膜２０２が施されていない
流出防止用スリット４００との異方性導電接着剤の濡れ
性の違いを用いることにより、発光部へのはみ出しを防
ぐことが可能となる。また、発光素子の保護膜をスリッ
ト化する手法により、第１実施例に比べ、発光素子の作
製工程の簡略化を図ることができる。
子表面に保護膜が施されていないスリット部を設け、そ
の保護膜２０２と、その保護膜２０２が施されていない
流出防止用スリット４００との異方性導電接着剤の濡れ
性の違いを用いることにより、発光部へのはみ出しを防
ぐことが可能となる。また、発光素子の保護膜をスリッ
ト化する手法により、第１実施例に比べ、発光素子の作
製工程の簡略化を図ることができる。
【００２５】次に、本発明の第３実施例について説明す
る。図６は本発明の第３実施例を示す半導体素子の実装
時の接続部拡大断面図である。なお、ここでは、上記第
１実施例と同じ部分については、同じ符号を付してそれ
らについての説明は省略する。この実施例では、上記第
１実施例、第２実施例と異なり、熱圧着ツール５０１側
に発光素子２００を、ステージ５００側に駆動用半導体
素子１００が位置するように配置したものである。
る。図６は本発明の第３実施例を示す半導体素子の実装
時の接続部拡大断面図である。なお、ここでは、上記第
１実施例と同じ部分については、同じ符号を付してそれ
らについての説明は省略する。この実施例では、上記第
１実施例、第２実施例と異なり、熱圧着ツール５０１側
に発光素子２００を、ステージ５００側に駆動用半導体
素子１００が位置するように配置したものである。
【００２６】本発明の第３実施例を示す半導体素子の実
装工程について説明する。 （１）まず、駆動用半導体素子１００上に異方性導電接
着剤３００を形成する。 （２）次に、駆動用半導体素子１００とその上方の発光
素子２００とを位置合わせする。
装工程について説明する。 （１）まず、駆動用半導体素子１００上に異方性導電接
着剤３００を形成する。 （２）次に、駆動用半導体素子１００とその上方の発光
素子２００とを位置合わせする。
【００２７】（３）次に、駆動用半導体素子１００側を
ステージ５００上に配置し、熱圧着ツール５０１にて発
光素子２００側から加圧、加熱する。この時、加熱され
粘度の低下した接続部の空間に存在しきれない余りの異
方性導電接着剤３００は接続部外にはみ出す。 （４）次に、はみ出した異方性導電接着剤３００は重力
により駆動用半導体素子１００の側面に沿って流れる。
これによって発光部２０３へのはみ出しを防ぐことを可
能としている。
ステージ５００上に配置し、熱圧着ツール５０１にて発
光素子２００側から加圧、加熱する。この時、加熱され
粘度の低下した接続部の空間に存在しきれない余りの異
方性導電接着剤３００は接続部外にはみ出す。 （４）次に、はみ出した異方性導電接着剤３００は重力
により駆動用半導体素子１００の側面に沿って流れる。
これによって発光部２０３へのはみ出しを防ぐことを可
能としている。
【００２８】このように、第３実施例によれば、発光素
子側、つまり異方性導電接着剤３００が流出することに
よって不利を受ける側を上にし、発光素子側から加熱、
加圧したことにより、発光素子表面への異方性導電接着
剤のはみ出しを防ぐことが可能となる。この実施例によ
れば、半導体素子などには設計変更など必要とせず、安
価に性能を満足する実装が可能である。
子側、つまり異方性導電接着剤３００が流出することに
よって不利を受ける側を上にし、発光素子側から加熱、
加圧したことにより、発光素子表面への異方性導電接着
剤のはみ出しを防ぐことが可能となる。この実施例によ
れば、半導体素子などには設計変更など必要とせず、安
価に性能を満足する実装が可能である。
【００２９】次に、本発明の第４実施例について説明す
る。図７は本発明の第４実施例を示す半導体素子の実装
時の接続部拡大断面図である。なお、ここでは、上記第
１実施例と同じ部分については同じ符号を付してそれら
についての説明は省略する。この実施例は、上記第３実
施例と同様に、熱圧着ツール５０１側に発光素子２００
を、ステージ５００側に駆動用半導体素子１００が位置
するように配置したものである。
る。図７は本発明の第４実施例を示す半導体素子の実装
時の接続部拡大断面図である。なお、ここでは、上記第
１実施例と同じ部分については同じ符号を付してそれら
についての説明は省略する。この実施例は、上記第３実
施例と同様に、熱圧着ツール５０１側に発光素子２００
を、ステージ５００側に駆動用半導体素子１００が位置
するように配置したものである。
【００３０】さらに、ステージ５００には駆動用半導体
素子１００の側辺近傍に、余剰接着剤吸引用穴５０２が
配置されている。また、図中のａ方向からは加熱された
エアーを送風することが可能であり、余剰接着剤吸引用
穴５０２からｂ方向に吸引することが可能となってい
る。次に、本発明の第４実施例の半導体素子の実装工程
について説明する。
素子１００の側辺近傍に、余剰接着剤吸引用穴５０２が
配置されている。また、図中のａ方向からは加熱された
エアーを送風することが可能であり、余剰接着剤吸引用
穴５０２からｂ方向に吸引することが可能となってい
る。次に、本発明の第４実施例の半導体素子の実装工程
について説明する。
【００３１】（１）まず、駆動用半導体素子１００上に
異方性導電接着剤３００を形成する。 （２）次に、駆動用半導体素子１００とその上方の発光
素子２００とを位置合わせする。 （３）次に、駆動用半導体素子１００側をステージ５０
０上に配置し、熱圧着ツール５０１にて発光素子２００
側から加圧、加熱する。この時、加熱され粘度の低下し
た接続部の空間に存在しきれない余りの異方性導電接着
剤３００は、接続部外にはみ出す。この時、図７のａ方
向からホットエアーを放出し、駆動用半導体素子１００
の側面に沿ってはみ出した異方性導電接着剤を流す。こ
れによって発光部２０３へのはみ出しを防ぐことを可能
としている。
異方性導電接着剤３００を形成する。 （２）次に、駆動用半導体素子１００とその上方の発光
素子２００とを位置合わせする。 （３）次に、駆動用半導体素子１００側をステージ５０
０上に配置し、熱圧着ツール５０１にて発光素子２００
側から加圧、加熱する。この時、加熱され粘度の低下し
た接続部の空間に存在しきれない余りの異方性導電接着
剤３００は、接続部外にはみ出す。この時、図７のａ方
向からホットエアーを放出し、駆動用半導体素子１００
の側面に沿ってはみ出した異方性導電接着剤を流す。こ
れによって発光部２０３へのはみ出しを防ぐことを可能
としている。
【００３２】（４）この外にも、ステージ５００に形成
された余剰接着剤吸引用穴５０２にはみ出した異方性導
電接着剤を、図７のｂ方向に吸引することにより、はみ
出しを防ぐことも可能である。 （５）さらに、上記ａ、ｂを併用することも可能であ
る。このように、第４実施例によれば、発光素子側、つ
まり余剰接着剤の流出によって不利を受ける側を上と
し、こちらから加熱、加圧し、更にホットエアーにより
強制的に異方性導電接着剤のはみ出しを防ぐことが可能
となる。また、このホットエアーにより接着剤の熱硬化
を促進でき硬化工程にも有効となり、実装工程の短縮化
にも寄与できる。
された余剰接着剤吸引用穴５０２にはみ出した異方性導
電接着剤を、図７のｂ方向に吸引することにより、はみ
出しを防ぐことも可能である。 （５）さらに、上記ａ、ｂを併用することも可能であ
る。このように、第４実施例によれば、発光素子側、つ
まり余剰接着剤の流出によって不利を受ける側を上と
し、こちらから加熱、加圧し、更にホットエアーにより
強制的に異方性導電接着剤のはみ出しを防ぐことが可能
となる。また、このホットエアーにより接着剤の熱硬化
を促進でき硬化工程にも有効となり、実装工程の短縮化
にも寄与できる。
【００３３】また、余剰接着剤吸収用穴によって、強制
的にはみ出した異方性導電接着剤を駆動用半導体素子側
辺に沿って流すことが可能であり、発光部へのはみ出し
を防ぐことができる。さらに、吸収穴、ホットエアーを
併用することにより、はみ出し量を更に低減でき、不要
な異方性導電接着剤を除去することも可能となる。
的にはみ出した異方性導電接着剤を駆動用半導体素子側
辺に沿って流すことが可能であり、発光部へのはみ出し
を防ぐことができる。さらに、吸収穴、ホットエアーを
併用することにより、はみ出し量を更に低減でき、不要
な異方性導電接着剤を除去することも可能となる。
【００３４】本発明では、発光素子を例に挙げたが、こ
のほかにも機能素子の機能部に接着剤のはみ出しにより
不利をこうむるセンサ部への実装形態にも有効である。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
のほかにも機能素子の機能部に接着剤のはみ出しにより
不利をこうむるセンサ部への実装形態にも有効である。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
【００３５】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （Ａ）発光素子表面に異方性導電接着剤の流出防止用突
起部を設けることにより、異方性導電接着剤の発光部へ
のはみ出しを防ぐことができる。
よれば、以下のような効果を奏することができる。 （Ａ）発光素子表面に異方性導電接着剤の流出防止用突
起部を設けることにより、異方性導電接着剤の発光部へ
のはみ出しを防ぐことができる。
【００３６】（Ｂ）発光素子表面に保護膜が施されてい
ないスリット部を設け、その保護膜と、その保護膜が施
されていない流出防止用スリットとの異方性導電接着剤
の濡れ性の違いを用いることにより、発光部へのはみ出
しを防ぐことが可能となる。 （Ｃ）発光素子側、つまり異方性導電接着剤が流出する
ことによって不利を受ける側を上にし、発光素子側から
加熱、加圧したことにより、発光素子表面への異方性導
電接着剤のはみ出しを防ぐことが可能となる。
ないスリット部を設け、その保護膜と、その保護膜が施
されていない流出防止用スリットとの異方性導電接着剤
の濡れ性の違いを用いることにより、発光部へのはみ出
しを防ぐことが可能となる。 （Ｃ）発光素子側、つまり異方性導電接着剤が流出する
ことによって不利を受ける側を上にし、発光素子側から
加熱、加圧したことにより、発光素子表面への異方性導
電接着剤のはみ出しを防ぐことが可能となる。
【００３７】（Ｄ）発光素子側、つまり余剰接着剤の流
出によって不利を受ける側を上とし、こちらから加熱、
加圧し、更にホットエアーにより強制的に異方性導電接
着剤のはみ出しを防ぐことが可能となる。また、このホ
ットエアーにより接着剤の熱硬化を促進でき硬化工程に
も有効となり、実装工程の短縮化にも寄与できる。ま
た、余剰接着剤吸収用穴によって、強制的にはみ出した
異方性導電接着剤を駆動用半導体素子側辺に沿って流す
ことが可能であり、発光部へのはみ出しを防ぐことがで
きる。
出によって不利を受ける側を上とし、こちらから加熱、
加圧し、更にホットエアーにより強制的に異方性導電接
着剤のはみ出しを防ぐことが可能となる。また、このホ
ットエアーにより接着剤の熱硬化を促進でき硬化工程に
も有効となり、実装工程の短縮化にも寄与できる。ま
た、余剰接着剤吸収用穴によって、強制的にはみ出した
異方性導電接着剤を駆動用半導体素子側辺に沿って流す
ことが可能であり、発光部へのはみ出しを防ぐことがで
きる。
【００３８】さらに、吸収穴、ホットエアーを併用する
ことにより、はみ出し量を更に低減でき、不要な異方性
導電接着剤を除去することも可能となる。
ことにより、はみ出し量を更に低減でき、不要な異方性
導電接着剤を除去することも可能となる。
【図１】本発明の第１実施例を示す発光素子の表面図で
ある。
ある。
【図２】本発明の第１実施例を示す半導体素子の実装時
の接続部拡大断面図である。
の接続部拡大断面図である。
【図３】従来の異方性導電接着剤を用いた半導体素子の
回路基板への実装工程断面図である。
回路基板への実装工程断面図である。
【図４】本発明の第２実施例を示す発光素子表面図であ
る。
る。
【図５】本発明の第２実施例を示す半導体素子の実装時
の接続部拡大断面図である。
の接続部拡大断面図である。
【図６】本発明の第３実施例を示す半導体素子の実装時
の接続部拡大断面図である。
の接続部拡大断面図である。
【図７】本発明の第４実施例を示す半導体素子の実装時
の接続部拡大断面図である。
の接続部拡大断面図である。
１００ 発光素子の駆動用半導体素子 １０１ 金突起電極 ２００ 機能素子である発光素子（回路基板） ２０１ 配線 ２０２ 保護膜 ２０３ 発光部 ３００ 異方性導電接着剤 ３０２ 導電フィラー ３０３ 接着剤 ４００ 流出防止用スリット ４０１ 流出防止台 ５００ ステージ ５０１ 熱圧着ツール ５０２ 余剰接着剤吸引用穴
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 渉 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (8)
- 【請求項１】 異方性導電接着剤を用いた半導体素子の
実装方法において、（ａ）機能素子を有する回路基板の
機能部近傍に異方性導電接着剤の流出防止用突起部を形
成し、（ｂ）異方性導電接着剤による半導体素子の実装
時に前記機能部への前記異方性導電接着剤の流出を防止
することを特徴とする半導体素子の実装方法。 - 【請求項２】 異方性導電接着剤を用いた半導体素子の
実装方法において、（ａ）機能素子を有する回路基板の
機能部近傍の表面に異方性導電接着剤の流出防止用スリ
ットを形成し、（ｂ）異方性導電接着剤による半導体素
子の実装時に前記機能部への前記異方性導電接着剤の流
出を防止することを特徴とする半導体素子の実装方法。 - 【請求項３】 異方性導電接着剤を用いた半導体素子の
実装方法において、（ａ）機能素子を有する回路基板を
上に配置し、半導体素子を下に配置し、（ｂ）異方性導
電接着剤による半導体素子の実装時に前記機能部への前
記異方性導電接着剤の流出を防止することを特徴とする
半導体素子の実装方法。 - 【請求項４】 異方性導電接着剤を用いた半導体素子の
実装方法において、（ａ）機能素子を有する回路基板を
上に配置し、半導体素子を下に配置し、（ｂ）異方性導
電接着剤による半導体素子の実装時に前記異方性導電接
着剤の流出部にエアーを吹きかけ、前記機能部への前記
異方性導電接着剤の流出を防止することを特徴とする半
導体素子の実装方法。 - 【請求項５】 異方性導電接着剤を用いた半導体素子の
実装方法において、（ａ）機能素子を有する回路基板を
上に配置し、半導体素子を下に配置し、（ｂ）異方性導
電接着剤の流出部及び半導体素子側近傍のステージに余
剰接着剤吸引用穴を配置し、（ｃ）前記余剰接着剤吸引
用穴にて余剰接着剤を吸引しながら実装することを特徴
とする半導体素子の実装方法。 - 【請求項６】 異方性導電接着剤を用いた半導体素子の
実装方法において、（ａ）機能素子を有する回路基板を
上に配置し、半導体素子を下に配置し、（ｂ）異方性導
電接着剤の流出部および半導体素子側辺近傍のステージ
に余剰接着剤吸引用穴を配置し、（ｃ）異方性導電接着
剤の流出部にエアーを吹きかけるとともに、前記余剰接
着剤吸引用穴にて余剰接着剤を吸引しながら実装するこ
とを特徴とする半導体素子の実装方法。 - 【請求項７】 請求項４、５又は６記載の半導体素子の
実装方法において、前記エアーが加熱されていることを
特徴とする半導体素子の実装方法。 - 【請求項８】 請求項１記載の半導体素子の実装方法に
おいて、前記機能素子が発光素子であり、前記半導体素
子が前記発光素子を駆動する駆動用半導体素子であるこ
とを特徴とする半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8251863A JPH1098076A (ja) | 1996-09-24 | 1996-09-24 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8251863A JPH1098076A (ja) | 1996-09-24 | 1996-09-24 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1098076A true JPH1098076A (ja) | 1998-04-14 |
Family
ID=17229053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8251863A Withdrawn JPH1098076A (ja) | 1996-09-24 | 1996-09-24 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1098076A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000033374A1 (en) * | 1998-12-02 | 2000-06-08 | Seiko Epson Corporation | Anisotropic conductor film, semiconductor chip, and method of packaging |
| US6472735B2 (en) * | 2000-06-21 | 2002-10-29 | Harlan R. Isaak | Three-dimensional memory stacking using anisotropic epoxy interconnections |
| JP2003039728A (ja) * | 2001-07-31 | 2003-02-13 | Sanyo Electric Co Ltd | 回路ユニット及びそれを備える光プリントヘッド |
| JP2003133626A (ja) * | 2001-10-19 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 発光素子用パッケージ及び発光素子の封止方法 |
| JP2004195946A (ja) * | 2002-12-20 | 2004-07-15 | Kyocera Corp | 光プリンタヘッド |
| US7560819B2 (en) | 1998-07-01 | 2009-07-14 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board and electronic instrument |
| WO2011024534A1 (ja) * | 2009-08-27 | 2011-03-03 | 独立行政法人産業技術総合研究所 | 多接合光電変換装置、集積型多接合光電変換装置、並びにその製造方法 |
| JP2018523848A (ja) * | 2015-07-23 | 2018-08-23 | ソウル セミコンダクター カンパニー リミテッド | ディスプレイ装置及びその製造方法 |
| JP2018182062A (ja) * | 2017-04-13 | 2018-11-15 | ローム株式会社 | 半導体発光装置 |
-
1996
- 1996-09-24 JP JP8251863A patent/JPH1098076A/ja not_active Withdrawn
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4448617B2 (ja) * | 1998-07-01 | 2010-04-14 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| US7868466B2 (en) | 1998-07-01 | 2011-01-11 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board and electronic instrument |
| US7560819B2 (en) | 1998-07-01 | 2009-07-14 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board and electronic instrument |
| US6414397B1 (en) | 1998-12-02 | 2002-07-02 | Seiko Epson Corporation | Anisotropic conductive film, method of mounting semiconductor chip, and semiconductor device |
| WO2000033374A1 (en) * | 1998-12-02 | 2000-06-08 | Seiko Epson Corporation | Anisotropic conductor film, semiconductor chip, and method of packaging |
| US6472735B2 (en) * | 2000-06-21 | 2002-10-29 | Harlan R. Isaak | Three-dimensional memory stacking using anisotropic epoxy interconnections |
| JP2003039728A (ja) * | 2001-07-31 | 2003-02-13 | Sanyo Electric Co Ltd | 回路ユニット及びそれを備える光プリントヘッド |
| JP2003133626A (ja) * | 2001-10-19 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 発光素子用パッケージ及び発光素子の封止方法 |
| JP2004195946A (ja) * | 2002-12-20 | 2004-07-15 | Kyocera Corp | 光プリンタヘッド |
| WO2011024534A1 (ja) * | 2009-08-27 | 2011-03-03 | 独立行政法人産業技術総合研究所 | 多接合光電変換装置、集積型多接合光電変換装置、並びにその製造方法 |
| CN102484150A (zh) * | 2009-08-27 | 2012-05-30 | 独立行政法人产业技术综合研究所 | 多接合光电转换装置、集成型多接合光电转换装置及其制造方法 |
| JPWO2011024534A1 (ja) * | 2009-08-27 | 2013-01-24 | 独立行政法人産業技術総合研究所 | 多接合光電変換装置、集積型多接合光電変換装置、並びにその製造方法 |
| JP2018523848A (ja) * | 2015-07-23 | 2018-08-23 | ソウル セミコンダクター カンパニー リミテッド | ディスプレイ装置及びその製造方法 |
| US10833057B2 (en) | 2015-07-23 | 2020-11-10 | Seoul Semiconductor Co., Ltd. | Display apparatus and manufacturing method thereof |
| US11417640B2 (en) | 2015-07-23 | 2022-08-16 | Seoul Semiconductor Co., Ltd. | Display apparatus and manufacturing method thereof |
| US11817440B2 (en) | 2015-07-23 | 2023-11-14 | Seoul Semiconductor Co., Ltd. | Display apparatus and manufacturing method thereof |
| JP2018182062A (ja) * | 2017-04-13 | 2018-11-15 | ローム株式会社 | 半導体発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3160216B2 (ja) | 電子パッケージ及びその作製方法 | |
| KR100356771B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US9793221B2 (en) | Semiconductor device mounting method | |
| JP2002076589A5 (ja) | ||
| KR20060044486A (ko) | 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈 | |
| JP2009016659A (ja) | 部品接続構造体および部品の接続方法 | |
| JPH1098076A (ja) | 半導体素子の実装方法 | |
| US5789820A (en) | Method for manufacturing heat radiating resin-molded semiconductor device | |
| JP2005101125A (ja) | 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器 | |
| JP2002124607A (ja) | ディスプレイドライバモジュール | |
| JP2003059970A (ja) | 電子部品実装構造および電子部品実装方法 | |
| JP2001326879A (ja) | ディスプレイドライバモジュールおよびその製造方法 | |
| JPH05121644A (ja) | 電子回路デバイス | |
| JP3353501B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2001257437A (ja) | 電子回路基板及びその製造方法 | |
| JPH06252573A (ja) | 回路基板の筐体取付構造、および回路基板 | |
| JP2007300052A (ja) | フリップチップ実装の部品とその製造方法 | |
| JPH07111379A (ja) | マルチチップモジュール実装型プリント配線板 | |
| CN113814597A (zh) | 电子器件的焊接方法 | |
| JP3015273B2 (ja) | Ｉｃチップの実装方法 | |
| JPH05183271A (ja) | 配線基板及びその製造方法 | |
| JP2002009404A (ja) | 放熱板付きプリント配線板 | |
| JP3594120B2 (ja) | 半導体装置の製造方法及びボンディング用加圧治具 | |
| JP2002313843A (ja) | 接続装置 | |
| JPH11111756A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |