JP3353501B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JP3353501B2
JP3353501B2 JP27470594A JP27470594A JP3353501B2 JP 3353501 B2 JP3353501 B2 JP 3353501B2 JP 27470594 A JP27470594 A JP 27470594A JP 27470594 A JP27470594 A JP 27470594A JP 3353501 B2 JP3353501 B2 JP 3353501B2
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor chip
resin
semiconductor device
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27470594A
Other languages
English (en)
Other versions
JPH08139129A (ja
Inventor
友規 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27470594A priority Critical patent/JP3353501B2/ja
Publication of JPH08139129A publication Critical patent/JPH08139129A/ja
Application granted granted Critical
Publication of JP3353501B2 publication Critical patent/JP3353501B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置及び半導体
装置の製造方法に関し、特には配線板に突起電極を介し
て半導体チップをフリップチップ接続してなる半導体装
置及びその製造方法に関する。
【０００２】
【従来の技術】図１１（２）に示すように、フリップチ
ップ接続された配線板１０１と半導体チップ１０２との
間に、樹脂１０３を充填してなる半導体装置１０は、例
えば以下のようにして製造する。先ず、図１１（１）に
示すように、一枚の板状の配線板１０１の表面１０１ａ
と半導体チップ１０２の表面１０２ａとを、向かい合わ
せて配置する。配線板１０１の表面１０１ａには、複数
のランドパッド１０４がパタニングされ、半導体チップ
１０２の表面１０２ａには機能領域１０５と複数の突起
電極１０６とが配置されている。各ランドパッド１０４
と各突起電極１０６とは、上記のように配線板１０１と
半導体チップ１０２とが配置された状態でそれぞれ対向
する状態に配置されている。そして、これらのランドパ
ッド１０４と突起電極１０６とを、はんだからなる突起
電極１０６を加熱溶融させることによって接続する。
【０００３】次に、配線板１０１の表面１０１ａに樹脂
１０３を供給することによって、半導体チップ１０２と
配線板１０１との間に樹脂１０３を流し込み、樹脂１０
３によって配線板１０１と半導体チップ１０２とを固定
する。これによって、図１１（２）に示す半導体装置１
０が形成される。
【０００４】上記構成の半導体装置１０では、半導体チ
ップ１０２と配線板１０１との間に生じる応力が上記樹
脂１０３中で分散され、半導体チップ１０２と配線板１
０１との接続部分に応力が集中することが防止される。
また、近年半導体装置の高機能化の進展に伴って、伝送
信号の高速化が要求されている。このようななかで、上
記のように半導体チップ１０２と配線板１０１とが突起
電極１０６を介してフリップチップ接続された半導体装
置１０は、半導体チップ１０２と配線板１０１とが最短
距離で接続されるため高速動作が要求される半導体装置
の構造として適している。
【０００５】
【発明が解決しようとする課題】しかし、上記の半導体
装置及びその製造方法には、以下のような課題があっ
た。すなわち、配線板と半導体チップとは一枚の板状で
あり、上記のようにフリップチップ接続された半導体チ
ップと配線板との間隔には、半導体チップの周辺方向か
らしか樹脂の充填を行うことができない。そして、上記
半導体チップと配線板との間隔は非常に狭く０．１ｍｍ
にも満たないことから、半導体チップの周辺部分から流
し込んだ樹脂は、半導体チップと配線板との隙間に入り
込み難く、作業性が悪い。
【０００６】また、配線板の表面から流し込んだ樹脂
は、一方向からのみ配線板と半導体チップ１０２との間
に流れ込むとは限らない。このため、図１１（２）に示
すように、半導体装置１０の樹脂１０３中には、ボイド
１０７が形成される場合がある。上記のように樹脂１０
３中にボイド１０７が形成された半導体装置１０に対し
てリフロー処理が行われた場合には、ボイド１０７中の
雰囲気が膨張してクラックが発生する危険性があり、充
分なリフロー耐性が得られない。
【０００７】さらに、フリップチップ接続された配線板
と半導体チップとの間に樹脂を注入する前には、配線板
や半導体チップに付着しているはんだフラックスを除去
する工程を行う。この工程では、洗浄液を用いて樹脂を
充填する前の半導体装置の洗浄を行うが、上記のように
配線板と半導体チップとの間隔は０．１ｍｍにも満たな
いことから、上記洗浄液が半導体チップと配線板との間
に入り込みにくい。したがって、完全にはんだフラック
スを除去することが困難であり、配線の腐食を引き起こ
す要因になる。
【０００８】また、近年、半導体装置の高集積化及び高
機能化に伴い、半導体チップの発熱量が増大している。
このため、上記構造の半導体装置においても、半導体装
置の放熱性をさらに向上させる必要がある。
【０００９】そこで、本発明は上記の課題を解決し、製
造の際の作業性が良く信頼性の高い半導体装置と半導体
装置の製造方法とを提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
の本発明の第１の半導体装置では、フリップチップ接続
された半導体チップと配線板との間に樹脂を充填してな
る半導体装置において、上記配線板に、上記半導体チッ
プと対向する部分に当該配線板の表面と裏面とに通じる
貫通孔を設けた。
【００１１】また、上記第１の半導体装置は、以下の手
順で製造する。先ず、貫通孔を有する配線板の表面側に
当該貫通孔と対向させる状態で上記半導体チップをフリ
ップチップ接続する。次に、上記貫通孔を通して上記配
線板と上記半導体チップとの間に樹脂を加圧注入する。
上記の製造方法では、上記配線板の裏面側から上記樹脂
を加圧注入する際、上記配線板の表面側の雰囲気を減圧
状態に保っても良い。
【００１２】また、上記第１の半導体装置の製造方法で
は、フリップチップ接続した配線板と半導体チップとの
間に樹脂を充填する前に、上記貫通孔を通して上記配線
板と上記半導体チップとの間に洗浄液を注入して洗浄を
行っても良い。
【００１３】本発明の第２の半導体装置では、上記第１
の半導体装置の配線板の裏面側に上記貫通項を覆う状態
で放熱板を接着した。
【００１４】本発明の第３の半導体装置では、上記第１
または第２の半導体装置の配線板の表面側に、上記半導
体チップを覆う状態で内部空間を有するキャップを配置
した。このキャップは、内壁面が上記半導体チップに接
着され、かつ周縁部がその内部を密封する状態で上記配
線板に接着されている。
【００１５】そして、上記第３の半導体装置は、以下の
手順で製造する。先ず、上記第１の方法と同様にして配
線板と半導体チップをフリップチップ接続した後、内部
空間を有するキャップで上記半導体チップを覆い、配線
板とキャップの周縁部との間に隙間が形成される状態で
上記キャップと上記半導体チップとを接着する。次い
で、貫通孔を通して上記配線板と上記半導体チップとの
間及び上記キャップの周縁部と上記配線板との隙間に樹
脂を加圧注入する。これによって、上記半導体チップと
上記配線板との間に樹脂を充填すると共に、上記半導体
チップを収納する内部を密封する状態で上記キャップの
周縁部を上記配線板に接続する。
【００１６】
【作用】上記第１の半導体装置は、半導体チップと対向
する配線板部分に貫通孔が設けられていることから、配
線板の裏面側と半導体チップ−配線板間とが貫通孔によ
って繋げられる。したがって、上記樹脂は、配線板の裏
面から貫通孔を通して半導体チップ−配線板間に充填さ
れる。
【００１７】そして、上記第１の半導体装置の製造方法
では、上記配線板の裏面側から上記貫通孔を通して上記
配線板と上記半導体チップとの間に上記樹脂を加圧注入
する。このことから、上記樹脂は、貫通孔の配置位置か
ら半導体チップの周辺部に向かって押し出されて上記配
線板と上記半導体チップとの間に充填される。このた
め、充填された樹脂中にボイドが形成されることが防止
される。また、配線板の表面側を減圧状態に保った状態
では、貫通孔から注入された樹脂が半導体チップの周辺
部に向かって引っ張られるため、樹脂の充填がスムーズ
に行われる。
【００１８】また、上記方法において、樹脂を充填する
前に上記貫通孔を通して上記配線板と上記半導体チップ
との間に洗浄液を加圧注入して洗浄を行った場合には、
上記洗浄液が貫通孔の配置位置から半導体チップの周辺
部に向かって流れ出し、配線板と上記半導体チップとの
間が上記洗浄液で洗浄される。
【００１９】上記第２の半導体装置は、配線板の裏面側
に放熱板が接着されていることから、半導体チップに溜
まった熱は、上記放熱板に伝わって放熱される。また、
この放熱板は、配線板の貫通孔を覆う位置に配置されて
いることから、半導体装置の外部雰囲気中の水分が、貫
通孔と樹脂との隙間から半導体チップと配線板との表面
に入り込むことが防止される。
【００２０】上記第３の半導体装置では、上記半導体チ
ップにキャップが接着されていることから、上記半導体
チップに溜まった熱は、当該半導体チップの裏面に接着
するキャップから放熱される。また、上記キャップの周
縁部は、上記半導体チップが収納された内部が密封され
る状態で上記配線板に接着されていることから、上記半
導体チップが外気と遮断される。
【００２１】上記第３の半導体装置の製造方法では、配
線板にフリップチップ接続させた半導体チップを覆うキ
ャップを当該半導体チップに接着した後、上記貫通孔か
ら樹脂を加圧注入することによって上記配線板と上記半
導体チップとの間及び上記キャップの周縁部と上記配線
板との隙間に樹脂が充填される。このことから、配線板
と半導体チップとの間への樹脂の充填及び上記キャップ
の内部の密封とが１つの工程で行われる。
【００２２】
【実施例】以下、本発明の第１実施例の半導体装置を図
面に基づいて説明する。図１には、第１実施例の半導体
装置１の構成図を示した。この半導体装置１は、図２に
示す以下の手順によって製造される。先ず、図２（１）
に示す第１工程では、貫通孔１１を有する配線板１２を
用意し、その表面１２ａを上方向に向けて配置する。こ
の配線板１２は例えば多層配線板であり、貫通孔１１は
配線板１２の内部を通る配線（図示せず）の接続に影響
のない位置に、当該配線板１２の表面１２ａ側から裏面
１２ｂ側に通じる状態で形成されている。また、配線板
１２の表面１２ａには、複数のランドパッド１３がパタ
ニングされている。
【００２３】次に、配線板１２の上方に、半導体チップ
１４をその表面１４ａを下に向け、かつ配線板１２の貫
通孔１１と半導体チップ１４の表面１４ａとを対向させ
る状態に配置する。この半導体チップ１４は、表面１４
ａ側に機能領域１５が配置され、この機能領域１５の周
辺にははんだからなる複数の突起電極１６が配置されて
いる。これらの突起電極１６は、配線板１２のランドパ
ッド１３の配列状態に合わせて配置されている。そこ
で、半導体チップ１４の表面１４ａの中央付近に貫通孔
１１が位置し、かつ配線板１２の各ランドパッド１３と
これらに対応する半導体チップ１４の突起電極１６とが
一致するように、配線板１２に対して半導体チップ１４
の位置合わせを行う。尚、ここでは図示しないが、上記
突起電極１６は、機能領域１５の周辺に限定されるもの
ではなく、機能領域１５内に配置される場合もある。
【００２４】上記の後、ランドパッド１３上に突起電極
１６を載置させることによって、半導体チップ１４を配
線板１２上に載置する。その後、リフロー処理によって
突起電極１６を加熱溶融させてランドパッド１３と突起
電極１６とを接合させ、配線板１２と半導体チップ１４
とをフリップチップ接続させる。
【００２５】次に、図２（２）に示す第２工程では、例
えば、配線板１２の裏面１２ｂを上に向けるように半導
体チップ１４が接続された配線板１２を上記第１工程の
状態から反転させる。その後、配線板１２の裏面１２ｂ
側から、貫通孔１１内に樹脂注入用のインジェクタ２０
の先端を挿入し、インジェクタ２０から貫通孔１１内を
通して配線板１２と半導体チップ１４との間に樹脂１７
を加圧注入する。ここで、インジェクタ２０の先端は貫
通孔１１内にすき間なくはまり込むように設定されてい
ることとする。そして、少なくとも配線板１２と半導体
チップ１４との間に樹脂１７が充填され、さらに配線板
１２の裏面１２ｂを越えない範囲で貫通孔１１内に樹脂
１７が充填されるまで樹脂１７を加圧注入する。
【００２６】これによって、上記図１で示したように、
フリップチップ接続した配線板１２と半導体チップ１４
との間に樹脂１７が充填された半導体装置１が形成され
る。
【００２７】上記半導体装置の製造方法では、貫通孔１
１を通して配線板１２と半導体チップ１４との間に樹脂
１７が加圧注入される。このため、図２（２）の矢印に
示すように、樹脂１７は半導体チップ１４の中央付近か
ら周辺方向に向かって押し出されて配線板１２と上記半
導体チップ１４との間に充填される。したがって、ボイ
ドを形成することなく樹脂１７が充填される。また、上
記半導体装置の製造方法は、配線板１２に貫通孔１１を
開けることによって実施されるため、製造コストを抑え
て上記半導体装置１を形成することができる。また、こ
のようにして形成された半導体装置１では、製造工程中
のリフローの際に貫通孔１１から樹脂１７中の溶剤が放
出される。
【００２８】次に、第１実施例の半導体装置の製造方法
の他の例を図３に基づいて説明する。ここで説明する半
導体装置の製造方法では、上記で示した半導体装置の製
造方法で樹脂１７を貫通孔１１から加圧注入する際に、
配線板１２の表面１２ａ側の雰囲気を減圧状態にする方
法である。
【００２９】この場合、図３に示すように、例えば半導
体チップ１４がフリップチップ接続された配線板１２を
その裏面１２ｂが上に向くように配置する。そして、配
線板１２の表面１２ａ側に、配線板１２の表面１２ａ部
分と半導体チップ１４とを覆うカバー１８を配置し、カ
バー１８内の雰囲気を例えばエアポンプを用いて排気し
て配線板１２の表面１２ａ側の雰囲気を減圧状態にす
る。この状態で、上記図２（２）と同様に、インジェク
タ２０を用いて貫通孔１１から半導体チップ１４と配線
板１２との間に樹脂１７を加圧注入する。
【００３０】上記半導体装置の製造方法では、貫通孔１
１から注入された樹脂１７が半導体チップ１４の周辺方
向に向かって引っ張られるため、樹脂１７の充填が上記
図２で示した方法よりもさらにスムーズに行われる。
【００３１】また、上記図２及び図３で示した第１実施
例の半導体装置の製造工程では、上記第１工程と第２工
程との間に、以下に示す洗浄工程を行っても良い。すな
わち、第１工程で、半導体チップを配線板にフリップチ
ップ実装した後、配線板の裏面側から、貫通孔内に洗浄
液注入用のインジェクタの先端を挿入し、当該インジェ
クタから貫通孔内を通して配線板と半導体チップとの間
に洗浄液を加圧状態で流し込む。この洗浄液は、例えば
フラックス洗浄用のものとする。
【００３２】上記の洗浄工程を行うことによって、半導
体チップと配線板との間に充分に洗浄液が供給される。
このため、例えばフリップチップ実装する際に半導体チ
ップと配線板とに付着したフラックスを、上記洗浄液に
よって充分に除去することが可能になる。
【００３３】上記の洗浄は、フリップチップ接続した配
線板と半導体チップとの間に樹脂を充填して当該半導体
チップを配線板に固定する半導体装置の製造方法に限る
ものではない。例えは、配線板にフリップチップ接続し
た半導体チップの裏面に、配線板に固定されるキャップ
を接着することによって、半導体チップを配線板に固定
する半導体装置の製造方法にも有効である。ただしこの
場合、貫通孔を塞ぐことによって、半導体チップが外気
に晒されることを防止する必要が有る。
【００３４】次に、第２実施例の半導体装置を図４に基
づいて説明する。第２実施例の半導体装置２は、上記図
１で示した第１実施例の半導体装置において、配線板１
２の裏面１２ｂに放熱板２１が接着配置されたものあ
る。配線板１２の裏面１２ｂと放熱板２１とは、例えば
配線板１２と半導体チップ１４との間に充填された樹脂
１７で接着されている。また、この放熱板２１は、例え
ば金属からなり上記配線板１２の貫通孔１１を覆う位置
に配置される。
【００３５】上記第２実施例の半導体装置２では、半導
体チップ１４に蓄積された熱が放熱板２１に伝わって放
熱板２１から放熱される。また、この放熱板２１は、配
線板１２の貫通孔１１を覆う位置に配置されていること
から、半導体装置２の外部雰囲気中の水分が、貫通孔１
１と樹脂１７との隙間から半導体チップ１４及び配線板
１２に達することが防止される。
【００３６】尚、上記放熱板２１は、図５に示すように
貫通孔が設けられていない配線板２０１に接着させても
良い。このような半導体装置２００では、半導体チップ
１４に蓄積された熱が放熱板２１から放熱される。この
ため、半導体装置２００の放熱性を向上させることがで
きる。
【００３７】次に、第３実施例の半導体装置を図６に基
づいて説明する。第３実施例の半導体装置３は、上記図
１で示した第１実施例の半導体装置において、配線板１
２の表面１２ａ側から半導体チップ１４をキャップ３１
で覆ったものである。このキャップ３１は、内部空間を
有するもので、例えば金属などの放熱性の高い材質で形
成されたものとする。
【００３８】上記図６に示す半導体装置３は、図７に示
す以下の手順で製造される。先ず、図７（１）に示す第
１工程は、上記図２で示した工程と同様にして配線板１
２に半導体チップ１４をフリップチップ実装する。次
に、第２工程では、ほぼ半導体チップ１４の厚さと同程
度の深さを有し、内部３４に半導体チップ１４を収納す
るのに充分な大きさのキャップ３１を用意する。キャッ
プ３１は、その底面３１ａがほぼ平面形状であり、周縁
部３１ｂが上記底面３１ａと平行をなすように外方向に
向かって曲げられている。このキャップ３１で半導体チ
ップ１４を覆うように、配線板１２の表面１２ａ側にキ
ャップ３１を配置する。そして、キャップ３１の底面３
１ａの内壁面と半導体チップ１４の裏面１４ｂとを、例
えばエポキシ樹脂、銀ペースト等を接着剤３２として接
着する。この際、配線板１２とキャップ３１の周縁部３
１ｂとの間に隙間３１ｃが形成されるようにする。
【００３９】次に、図７（２）に示す第３工程では、上
記配線板１２の裏面１２ｂ側から、貫通孔１１に樹脂注
入用のインジェクタ３３の先端を挿入する。このインジ
ェクタ３３の先端は、上記図２（２）及び図３で示した
インジェクタと同様に構成されている。そして、インジ
ェクタ３３から貫通孔１１内を通して配線板１２と半導
体チップ１４との間及びキャップ３１の周縁部３１ｂと
の隙間３１ｃに樹脂１７を加圧注入する。これは、配線
板１２と半導体チップ１４との間に樹脂１７が充填さ
れ、さらに、キャップ３１の周縁部３１ｂと配線板１２
との隙間にも樹脂１７が充填されるまで行う。
【００４０】これによって、図６に示すように、フリッ
プチップ接続された配線板１２と半導体チップ１４との
間に樹脂１７が充填され、半導体チップ１４が収納され
ているキャップ３１の内部３４が密封された半導体装置
３が形成される。
【００４１】上記半導体装置の製造方法では、配線板１
２と半導体チップ１４との間への樹脂１７の充填及びキ
ャップ３１の内部３４の密封とが１工程で行われる。ま
た、上記のようにして形成された半導体装置３は、半導
体チップ１４の裏面１４ｂに接続されたキャップ３１か
ら半導体チップ１４に溜まった熱が放熱される。これと
共に、半導体チップ１４が周辺雰囲気にさらされること
が防止される。
【００４２】尚、上記キャップ３１は、図４で示した第
２実施例の半導体装置に適用しても良い。この場合、上
記と同様の効果が得られる。
【００４３】さらに、上記キャップ３１は、図８に示す
ように、貫通孔が設けられていない配線板３０１にフリ
ップチップ接続される半導体チップ１４に接着させても
良い。この場合、配線板３０１と半導体チップ１４との
間への樹脂の充填と、配線板３０１とキャップ３１との
接着とは別々の工程で行われる。このような半導体装置
３００では、半導体チップ１４に蓄積された熱がキャッ
プ３１から放熱される。また、半導体チップ１４が周辺
雰囲気にさらされることが防止される。
【００４４】上記各実施例で説明した半導体装置は、例
えば、図９に示すように複数の貫通孔１１が配置された
一枚の配線板４１に複数の半導体チップ１４をフリップ
チップ接続させたマルチチップモジュールタイプの半導
体装置４でも良い。この場合、各半導体チップ１４は、
各貫通孔１１に対向する位置にフリップチップ接続させ
ることとする。このような半導体装置４においても、配
線板４１の裏面側から順次樹脂１７を注入することがで
きるため、樹脂充填の際の作業性が確保される。
【００４５】この半導体装置４において、上記第２実施
例で示した放熱板（図示せず）を配線板４１の裏面４１
ｂ側に接着させる場合には、各貫通孔１１毎または複数
の貫通孔１１毎に放熱板を配置する。さらに、この半導
体装置９において、上記第３実施例で示したキャップ
（図示せず）内に半導体チップ１４を密閉する場合に
は、各半導体チップ１４毎またはほぼ同じ高さで隣接す
る複数の半導体チップ１４毎にキャップを配置する。上
記によってマルチチップモジュールタイプの半導体装置
４において、その放熱性が確保され、各半導体チップ１
４が周辺雰囲気にさらされることが防止される。
【００４６】また、上記各実施例で説明した半導体装置
の配線板は、図１０に示すようなボールグリッドアレイ
を有する配線板５１でも良い。この配線板５１は、その
裏面５１ｂに複数の突起端子５２がアレイ状に配置され
たものである。このような半導体装置５において、配線
板５１の裏面５１ｂに上記第２実施例で示した放熱板
（図示せず）を接着させる場合には、突起端子５２が配
置されていない部分に貫通孔１１及び上記放熱板が配置
されるようにする。また、この半導体装置５に上記第３
実施例で示したキャップ（図示せず）を配置した半導体
装置や、上記半導体装置５をマルチチップモジュールタ
イプにした半導体装置でも、上記各実施例と同様の効果
を得ることができる。
【００４７】
【発明の効果】以上説明したように、本発明の第１の半
導体装置によれば、フリップチップ接続させた配線板と
半導体チップとの間に樹脂を充填してなる半導体装置に
おいて、半導体チップと対向する配線板部分に貫通孔を
設けたことによって、配線板の裏面側と半導体チップ−
配線板間とが貫通孔によって繋がるため、半導体チップ
−配線板間に半導体チップに対向する位置から上記樹脂
や洗浄液を注入することが可能になる。
【００４８】そして、上記第１の半導体装置を製造する
方法では、配線板の貫通孔に対向する状態で配置した半
導体チップを当該配線板にフリップチップ接続すること
によって配線板の裏面側と半導体チップ−配線板間とが
貫通孔によって連通させ、この貫通孔から上記配線板と
上記半導体チップとの間に樹脂を注入することで上記樹
脂を半導体チップの中心付近から周辺方向に向かって押
し出しながら充填することが可能になる。したがって、
半導体チップと配線板との間に樹脂を充填する際の作業
性を向上させることができる。さらに、上記配線板と上
記半導体チップとの間をボイドを含まない状態の樹脂で
充填することが可能になり、製造工程中における上記半
導体装置のリフロー耐性を向上させることが可能にな
る。
【００４９】また、配線板の表面側の雰囲気を減圧状態
に保って上記のように樹脂を注入することで、樹脂の充
填をさらにスムーズに行うことが可能になり、樹脂を充
填する際の作業性をさらに向上させることができる。
【００５０】そして、半導体チップと配線板との間に樹
脂を充填する前に上記貫通孔から洗浄液を加圧注入して
洗浄を行うことによって、貫通孔の配置位置から半導体
チップの周辺部に向かって洗浄液を強制的に流すことが
できる。したがって、洗浄液によってはんだフラックス
の除去を完全に行うことが可能になり、フラックス残り
による配線の腐食を防止することができる。
【００５１】さらに、配線板に貫通孔を設けた上記半導
体装置において、上記配線板の裏面側に貫通孔を覆う状
態で放熱板を接着することによって、半導体チップに溜
まった熱を放熱板から放熱することが可能になり、高集
積化及び高機能化によって発熱量が増大する半導体装置
においてもその放熱性を確保することができる。また、
貫通孔と樹脂との隙間から半導体チップと配線板との隙
間に半導体装置の外部雰囲気中の水分が入り込むことが
防止される。これによって、半導体チップ表面の封止状
態を確保することが可能になる。
【００５２】また、配線板に貫通孔を設けた上記半導体
装置において上記半導体チップの裏面にキャップを接着
したものでは、上記半導体チップに溜まった熱を上記キ
ャップから放熱することが可能になり、高集積化及び高
機能化によって発熱量が増大する半導体装置においても
その放熱性を確保することができる。また、上記キャッ
プの周辺部を半導体チップが収納される内部を密封する
状態で配線板に接着することによって、半導体チップ表
面の封止状態を確保することが可能になる。
【００５３】そして、上記半導体装置の製造方法では、
配線板にフリップチップ接続させた半導体チップの裏面
にキャップを接着した後、上記貫通孔から上記配線板と
上記半導体チップとの間及び上記キャップの周縁部と上
記配線板との間に樹脂を注入する。このため、配線板と
半導体チップとの間への樹脂の充填及び上記キャップの
内部の密封とを１工程で行うことが可能になる。このこ
とから、上記半導体装置を効率良く製造することができ
る。
【図面の簡単な説明】
【図１】第１実施例の半導体装置の構成図である。
【図２】第１実施例の半導体装置の製造方法の一例を示
す図である。
【図３】第１実施例の半導体装置の製造方法の他の例を
示す図である。
【図４】第２実施例の半導体装置の構成図である。
【図５】第２実施例の変形例を示す構成図である。
【図６】第３実施例の半導体装置の構成図である。
【図７】第３実施例の半導体装置の製造方法の一例を示
す図である。
【図８】第３実施例の変形例を示す構成図である。
【図９】他の実施例を示す構成図である。
【図１０】他の実施例を示す構成図である。
【図１１】従来例を説明する図である。
【符号の説明】
１，２，３，４，５ 半導体装置 １１ 貫通孔 １２，４１，５１ 配線板 １２ａ 表面 １２ｂ，４１ｂ，５１ｂ 裏面 １４ 半導体チップ １６ 突起電極 １７ 樹脂 ２１ 放熱板 ３１ キャップ ３１ｂ 周縁部 ３１ｃ 隙間 ３４ 内部
フロントページの続き (56)参考文献 特開 平１−191457（ＪＰ，Ａ) 特開 平５−82567（ＪＰ，Ａ) 特開 平８−70064（ＪＰ，Ａ) 特開 平６−326211（ＪＰ，Ａ) 特開 平８−31983（ＪＰ，Ａ) 実開 平３−56137（ＪＰ，Ｕ) 実開 昭63−51449（ＪＰ，Ｕ) 実開 平３−81632（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12 H01L 23/28 - 23/30

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 配線板と、当該配線板の表面に突起電極
    を介してフリップチップ接続される半導体チップと、前
    記配線板と前記半導体チップとの間に充填され当該配線
    板と当該半導体チップとを固定する樹脂とからなる半導
    体装置において、 前記配線板には、前記半導体チップと対向する部分に当
    該配線板の表面側と裏面側とに通じる貫通孔が設けられ
    ており、 前記配線板の裏面には、前記貫通孔を覆う状態で放熱板
    が接着されて いることを特徴とする半導体装置。
  2. 【請求項２】 請求項1記載の 半導体装置において、 前記配線板の表面側には、前記半導体チップを覆う状態
    で内部空間を有するキャップが配置され、 前記キャップは、その内壁面が前記半導体チップに接続
    され、かつ周縁部が前記半導体チップを収納する内部を
    密封する状態で前記配線板に接着されていることを特徴
    とする半導体装置。
  3. 【請求項３】 配線板と、当該配線板の表面に突起電極
    を介してフリップチップ接続される半導体チップと、前
    記配線板と前記半導体チップとの間に充填され当該配線
    板と当該半導体チップとを固定する樹脂とからなる半導
    体装置において、 前記配線板には、前記半導体チップと対向する部分に当
    該配線板の表面側と裏面側とに通じる貫通孔が設けられ
    ており、 前記配線板の表面側には、前記半導体チップを覆う状態
    で内部空間を有するキャップが配置され、 前記キャップは、その内壁面が前記半導体チップに接続
    され、かつ周縁部が前記半導体チップを収納する内部を
    密封する状態で前記配線板と半導体チップとの間に充填
    された樹脂と一体に連なる樹脂によって当該配線板に接
    着されていることを特徴とする半導体装置。
  4. 【請求項４】 請求項３記載の半導体装置において、前記配線板の裏面には、前記貫通孔を覆う状態で放熱板
    が接着されて いることを特徴とする半導体装置。
  5. 【請求項５】 表面側と裏面側とに通じる貫通孔を有す
    る配線板の表面側に当該貫通孔と対向させる状態で半導
    体チップを配置し、突起電極を介して前記半導体チップ
    を前記配線板にフリップチップ接続する工程と、 内部空間を有するキャップで前記半導体チップを覆い、
    当該キャップの周縁部と当該配線板の表面との間に隙間
    が形成される状態で当該キャップの内壁面と当該半導体
    チップとを接着する工程と、 前記配線板の裏面側から前記貫通孔を通して前記配線板
    と前記半導体チップとの間及び前記キャップの周縁部と
    前記配線板との隙間に樹脂を加圧注入し、前記半導体チ
    ップと前記配線板との間に樹脂を充填すると共に、前記
    半導体チップが収納された内部を密封する状態で前記キ
    ャップの周縁部を前記配線板に接着する工程とを行うこ
    とを特徴とする半導体装置の製造方法。
  6. 【請求項６】 表面側と裏面側とに通じる貫通孔を有す
    る配線板の表面側に当該貫通孔と対向させる状態で半導
    体チップを配置し、突起電極を介して前記半導体チップ
    を前記配線板にフリップチップ接続する工程と、 前記配線板の裏面側から前記貫通孔を通して前記配線板
    と前記半導体チップとの間に樹脂を加圧注入し、前記半
    導体チップと前記配線板との間に樹脂を充填する工程
    と、前記樹脂によって前記配線板の裏面に放熱板を接着する
    工程とを行う ことを特徴とする半導体装置の製造方法。
JP27470594A 1994-11-09 1994-11-09 半導体装置及び半導体装置の製造方法 Expired - Lifetime JP3353501B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27470594A JP3353501B2 (ja) 1994-11-09 1994-11-09 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27470594A JP3353501B2 (ja) 1994-11-09 1994-11-09 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08139129A JPH08139129A (ja) 1996-05-31
JP3353501B2 true JP3353501B2 (ja) 2002-12-03

Family

ID=17545419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27470594A Expired - Lifetime JP3353501B2 (ja) 1994-11-09 1994-11-09 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3353501B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103068211A (zh) * 2011-09-05 2013-04-24 住友电工印刷电路株式会社 带屏蔽外壳的印刷配线板及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334693B2 (ja) 1999-10-08 2002-10-15 日本電気株式会社 半導体装置の製造方法
JP5025481B2 (ja) * 2004-10-14 2012-09-12 アギア システムズ インコーポレーテッド 熱エネルギー放散を改善したプリント回路板組立体
JP2007048858A (ja) * 2005-08-09 2007-02-22 Shindo Denshi Kogyo Kk 半導体装置、および半導体装置の製造方法
JP2010153561A (ja) * 2008-12-25 2010-07-08 Nichia Corp 発光装置
JP4489137B1 (ja) * 2009-01-20 2010-06-23 パナソニック株式会社 回路モジュール及び電子機器
JP5212392B2 (ja) * 2010-01-29 2013-06-19 株式会社デンソー 半導体装置
JP6051577B2 (ja) 2012-04-20 2016-12-27 セイコーエプソン株式会社 電子デバイスおよび電子機器
CN105990304A (zh) * 2015-02-25 2016-10-05 扬智科技股份有限公司 芯片封装结构及其制造方法
JP7365801B2 (ja) * 2019-07-11 2023-10-20 キヤノンメディカルシステムズ株式会社 基板、ｘ線検出器用の基板、及び、ｘ線検出器の製造方法
CN112382618B (zh) * 2020-11-09 2023-10-27 成都海光集成电路设计有限公司 一种封装结构及封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103068211A (zh) * 2011-09-05 2013-04-24 住友电工印刷电路株式会社 带屏蔽外壳的印刷配线板及其制造方法

Also Published As

Publication number Publication date
JPH08139129A (ja) 1996-05-31

Similar Documents

Publication Publication Date Title
TWI419243B (zh) 一種積體電路封裝體及其製造方法
JP3447961B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP3196762B2 (ja) 半導体チップ冷却構造
US20120061817A1 (en) Semiconductor device and manufacturing method of the same
JP4910439B2 (ja) 半導体装置
US9117774B2 (en) Semiconductor device with a semiconductor chip connected in a flip chip manner
CN100568498C (zh) 半导体器件及其制造方法
US7495346B2 (en) Semiconductor package
JP3353501B2 (ja) 半導体装置及び半導体装置の製造方法
JP2001015650A (ja) ボールグリッドアレイパッケージとその製造方法
KR20080035210A (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
JP2870533B1 (ja) 半導体装置およびその製造方法
JP2710986B2 (ja) 電子装置
JPH10242385A (ja) 電力用混合集積回路装置
JPH09306934A (ja) チップ型半導体装置の製造方法
JPH11345900A (ja) 半導体装置
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JPH09148481A (ja) 半導体装置およびその製造方法
JP3684517B2 (ja) 半導体装置
JPS63244631A (ja) 混成集積回路装置の製造方法
JP2000114289A (ja) フリップチップ型半導体パッケージ及びその装置における樹脂注入方法
JP2975782B2 (ja) 混成集積回路装置およびこれに用いるケース材
JP2000124401A (ja) 半導体装置
JP3409673B2 (ja) 電子回路装置の組立方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10