JP3334693B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3334693B2
JP3334693B2 JP28775299A JP28775299A JP3334693B2 JP 3334693 B2 JP3334693 B2 JP 3334693B2 JP 28775299 A JP28775299 A JP 28775299A JP 28775299 A JP28775299 A JP 28775299A JP 3334693 B2 JP3334693 B2 JP 3334693B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
ball
underfill
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28775299A
Other languages
English (en)
Other versions
JP2001110825A (ja
Inventor
修一 仮屋崎
広一 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28775299A priority Critical patent/JP3334693B2/ja
Priority to US09/677,984 priority patent/US6723627B1/en
Priority to KR1020000058526A priority patent/KR100351996B1/ko
Publication of JP2001110825A publication Critical patent/JP2001110825A/ja
Application granted granted Critical
Publication of JP3334693B2 publication Critical patent/JP3334693B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81913—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、詳しくは、半導体チップをフリップチッ
プ方式により配線基板に実装する半導体装置の製造方法
に関する。
【０００２】
【従来の技術】マイクロプロセッサやメモリ等のＬＳＩ
（大規模集積回路）で代表される半導体装置を製造する
には、所望の回路が組み込まれた半導体チップを配線基
板に実装することが必要になる。このような半導体チッ
プ実装を行うには、従来から、２つの方式が知られてい
る。
【０００３】その１つは、半導体チップをパッド電極が
形成されている表面側を上部に向けた配置で配線基板に
実装するようにしたフェースアップ方式である。このフ
ェースアップ方式では、半導体チップのパッド電極には
ワイヤボンディングが行われて、配線基板上の対応配線
部に電極の引き出しが行われる。他の１つは、半導体チ
ップをパッド電極が形成されている表面側を下部に向け
た配置で配線基板に実装するようにしたフェースダウン
方式であり、その中にボール状半田電極（半田バンプ）
で接続するフリップチップ方式がある。このフリップチ
ップ方式では、半導体チップのパッド電極にはボール状
半田電極が形成されて、このボール状半田電極が配線基
板の対応配線部に接続されて電極の引き出しが行われ
る。
【０００４】上述のような２つの実装方式を比較した場
合、フリップチップ方式はワイヤボンディングが不要で
あるだけでなく、同時に多数のボール状半田電極を配線
基板に接続することができる等の利点があるので、高集
積化、高機能化に伴って今後益々多ピン化に向かってい
るＬＳＩにおいては、好んで採用される傾向にある。
【０００５】図７〜図９は、上述のようなフリップチッ
プ方式を採用した従来の半導体装置の製造方法の構成を
工程順に示す工程図である。以下、図７〜図９を参照し
て、同半導体装置の製造方法について説明する。まず、
図７（ａ）に示すように、表面側に多数の高融点半田か
ら成るボール状半田電極５２が接続された半導体チップ
５１を用意する。次に、図７（ｂ）に示すように、半導
体チップ５１のボール状半田電極５２を含む表面側に半
田付け性を向上させるためのフラックス５３を塗布す
る。このフラックス塗布は、半導体チップ５１を例えば
フラックスが満たされているフラックス槽にその表面側
を浸漬して行う。次に、図７（ｃ）に示すように、表面
側に多数の共晶半田５４が接続された多層配線基板から
成る配線基板５５を用意して、この配線基板５５上に半
導体チップ５１をそのボール状半田電極５２が共晶半田
５４に位置決めされるように搭載した後、図８（ｄ）に
示すように、共晶半田５４を溶融することにより半導体
チップ５１を配線基板５５に実装（１次実装）する。こ
の半導体チップ実装は、上述のように半導体チップ５１
を搭載した配線基板５５を、半田リフロー炉内に移送さ
せて行う。
【０００６】次に、半導体チップ５１の表面側あるいは
配線基板５５の表面側に残っているフラックスを除去す
るため、フラックス洗浄を行う。このフラックス洗浄
は、従来、半導体チップ５１が実装された配線基板５５
を洗浄槽に浸漬して、洗浄液に超音波を加えることによ
り行っている。次に、図８（ｅ）に示すように、半導体
チップ５１と配線基板５５との間のアンダーフィル部５
６に樹脂を注入した後、キュア処理を行って樹脂を硬化
させてアンダーフィル樹脂５７を形成する。以上の工程
により半導体装置の主要部が製造される。次に、図９
（ｆ）に示すように、半導体チップ５１の裏面側に放熱
板５８を取り付けた後、図９（ｇ）に示すように、配線
基板５５の裏面側に二次実装用のボール状半田電極５９
を接続することにより、半導体装置を完成させる。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法では、半導体チップを配線基板に
実装した後のフラックス洗浄工程において、フラックス
が完全に除去されないので、フラックス残渣が発生する
という問題がある。すなわち、上述したように半導体チ
ップ５１が実装された配線基板５５を洗浄槽に浸漬して
洗浄処理を行っても、フラックスが完全に除去されない
でその一部の有機被膜が半導体チップ５１の表面側ある
いは配線基板５５の表面側に残るため、フラックス残渣
が発生するようになる。この理由としては、半導体チッ
プ５１のボール状半田電極５２の相互間距離が微小であ
ると共に、半導体チップ５１と配線基板５５との間隔が
狭いために、洗浄液の超音波による撹拌効果が十分に発
揮されないことが考えられる。今後のＬＳＩが益々多ピ
ン化の傾向にあって、ボール状半田電極５２の相互間距
離がより狭まってくることを考えると、そのようなフラ
ックス残渣の形成はより多くなってくることが考えられ
る。
【０００８】従来において、超音波方式に代えてシャワ
ー方式でアンダーフィル部５６に洗浄液を吹き付けてフ
ラックス洗浄を行うことも考えられているが、このシャ
ワー方式においても、ボール状半田電極５２間の微小領
域及び半導体チップ５１と配線基板５５との狭いアンダ
ーフィル部５６に洗浄液を十分に回り込ませるのは困難
であるため、上述したような欠点が避けられない。
【０００９】上述したようにフラックス残渣が発生する
と、この後のアンダーフィル部５６への樹脂注入工程に
おいて、樹脂の流れ性が悪くなってくる。すなわち、半
導体チップ５１の表面側あるいは配線基板５５の表面側
に残っているフラックスの有機被膜が樹脂の流れを妨げ
るように働くので、樹脂の流れ性を悪化する。したがっ
て、樹脂がアンダーフィル部５６に完全に注入されない
ので、樹脂注入時のアンダーフィル樹脂５７内にボイド
の発生が避けられなくなる。このようにアンダーフィル
樹脂５７内にボイドが発生すると、このボイドは、完成
した半導体装置を電子機器のマザーボートに実装（二次
実装）する際に、半導体チップ５１のボール状半田電極
５２間でショート不良を発生させる原因となる。
【００１０】図１０は、ボイドによりショート不良が発
生する様子を説明する図である。図１０（ａ）に示すよ
うに、樹脂注入時のアンダーフィル樹脂５７内にボイド
６０が発生すると、半導体装置をマザーボードに二次実
装する際の熱処理により、図１０（ｂ）に示すように、
溶融したボール状半田電極５２間に跨るようにボイド６
０が拡がるので、結果的に隣接するボール状半田電極５
２を変形させてこのボール状半田電極５２相互間をショ
ートさせるようになる。
【００１１】また、フラックス残渣の発生によってアン
ダーフィル部５６への樹脂注入工程において、樹脂の流
れ性が悪くなると、樹脂注入に時間がかかるようになる
ので、製造コストに影響するようになる。
【００１２】この発明は、上述の事情に鑑みてなされた
もので、アンダーフィル部への樹脂注入時の樹脂の流れ
性を改善して、樹脂注入時のアンダーフィル樹脂内のボ
イドの発生を防止すると共に、樹脂注入時間の短縮を図
ることができるようにした半導体装置の製造方法を提供
することを目的としている。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、半導体チップをフリップチ
ップ方式により配線基板に実装した後、該配線基板と上
記半導体チップとの間のアンダーフィル部に樹脂を注入
する半導体装置の製造方法に係り、表面側にボール状半
田電極が接続された半導体チップを用意し、該半導体チ
ップの表面側にフラックスを塗布するフラックス塗布工
程と、表面側に共晶半田が接続された配線基板を用意
し、該配線基板上に上記半導体チップを上記ボール状半
田電極が上記共晶半田に位置決めされるように搭載し
て、上記共晶半田を溶融することにより上記半導体チッ
プを上記配線基板上に実装する半導体チップ実装工程
と、上記アンダーフィル部に洗浄液を強制的に吹き付け
て該アンダーフィル部に塗布されている上記フラックス
を洗浄するフラックス洗浄工程と、上記半導体チップが
実装されている上記配線基板をプラズマ雰囲気にさらし
てプラズマ処理するプラズマ処理工程と、上記アンダー
フィル部に樹脂を注入するアンダーフィル樹脂注入工程
とを含むことを特徴としている。
【００１４】請求項２記載の発明は、請求項１記載の半
導体装置の製造方法に係り、上記アンダーフィル樹脂注
入工程の後に、上記配線基板の裏面側に実装用ボール状
半田電極を接続する実装用ボール状半田電極接続工程を
含むことを特徴としている。
【００１５】請求項３記載の発明は、請求項２記載の半
導体装置の製造方法に係り、上記アンダーフィル樹脂注
入工程と上記実装用ボール状半田電極接続工程との間
に、上記半導体チップの裏面側に放熱板を取り付ける放
熱板取付工程を含むことを特徴としている。
【００１６】請求項４記載の発明は、請求項１、２又は
３記載の半導体装置の製造方法に係り、上記プラズマ処
理工程を、酸素プラズマ処理、アルゴンプラズマ処理又
は酸素とアルゴンとの混合気体のプラズマ処理により行
うことを特徴としている。
【００１７】請求項５記載の発明は、請求項１乃至４の
いずれか１に記載の半導体装置の製造方法に係り、上記
半導体チップの上記ボール状半田電極の融点が、上記配
線基板の上記共晶半田のそれよりも高いことを特徴とし
ている。また、請求項６記載の発明は、請求項５記載の
半導体装置の製造方法に係り、上記半導体チップの上記
ボール状半田電極が、高融点半田から成ることを特徴と
している。また、請求項７記載の発明は、請求項２又は
３記載の半導体装置の製造方法に係り、上記配線基板の
裏面側の上記実装用ボール状半田電極が、共晶半田から
成ることを特徴としている。
【００１８】請求項８記載の発明は、半導体チップをフ
リップチップ方式により配線基板に実装した後、該配線
基板と上記半導体チップとの間のアンダーフィル部に樹
脂を注入する半導体装置の製造方法に係り、表面側にボ
ール状半田電極が接続された半導体チップを用意し、該
半導体チップの表面側にフラックスを塗布するフラック
ス塗布工程と、表面側に共晶半田が接続された配線基板
を用意し、該配線基板上に上記半導体チップを上記ボー
ル状半田電極が上記共晶半田に位置決めされるように搭
載して、上記共晶半田を溶融することにより上記半導体
チップを上記配線基板上に実装する半導体チップ実装工
程と、上記アンダーフィル部に洗浄液を強制的に吹き付
けて該アンダーフィル部に塗布されている上記フラック
スを洗浄するフラックス洗浄工程と、上記半導体チップ
が実装されている上記配線基板をプラズマ雰囲気にさら
してプラズマ処理するプラズマ処理工程と、上記アンダ
ーフィル部に樹脂を注入するアンダーフィル樹脂注入工
程と、上記アンダーフィル樹脂注入工程の後に、上記配
線基板の裏面側に共晶半田から成る実装用ボール状半田
電極を接続する実装用ボール状半田電極接続工程とを含
むと共に、上記プラズマ処理工程を、酸素プラズマ処
理、アルゴンプラズマ処理又は酸素とアルゴンとの混合
気体のプラズマ処理により行うことを特徴としている。
【００１９】また、請求項９記載の発明は、半導体チッ
プをフリップチップ方式により配線基板に実装した後、
該配線基板と上記半導体チップとの間のアンダーフィル
部に樹脂を注入する半導体装置の製造方法に係り、表面
側にボール状半田電極が接続された半導体チップを用意
し、該半導体チップの表面側にフラックスを塗布するフ
ラックス塗布工程と、表面側に共晶半田が接続された配
線基板を用意し、該配線基板上に上記半導体チップを上
記ボール状半田電極が上記共晶半田に位置決めされるよ
うに搭載して、上記共晶半田を溶融することにより上記
半導体チップを上記配線基板上に実装する半導体チップ
実装工程と、上記アンダーフィル部に洗浄液を強制的に
吹き付けて該アンダーフィル部に塗布されている上記フ
ラックスを洗浄するフラックス洗浄工程と、上記半導体
チップが実装されている上記配線基板をプラズマ雰囲気
にさらしてプラズマ処理するプラズマ処理工程と、上記
アンダーフィル部に樹脂を注入するアンダーフィル樹脂
注入工程と、上記アンダーフィル樹脂注入工程の後に、
上記配線基板の裏面側に共晶半田から成る実装用ボール
状半田電極を接続する実装用ボール状半田電極接続工程
とを含むと共に、上記半導体チップの上記ボール状半田
電極の融点が、上記配線基板の上記共晶半田のそれより
も高いことを特徴としている。
【００２０】請求項１０記載の発明は、半導体チップを
フリップチップ方式により配線基板に実装した後、該配
線基板と上記半導体チップとの間のアンダーフィル部に
樹脂を注入する半導体装置の製造方法に係り、表面側に
高融点半田から成るボール状半田電極が接続された半導
体チップを用意し、該半導体チップの表面側にフラック
スを塗布するフラックス塗布工程と、表面側に共晶半田
が接続された配線基板を用意し、該配線基板上に上記半
導体チップを上記ボール状半田電極が上記共晶半田に位
置決めされるように搭載して、上記共晶半田を溶融する
ことにより上記半導体チップを上記配線基板上に実装す
る半導体チップ実装工程と、上記アンダーフィル部に洗
浄液を強制的に吹き付けて該アンダーフィル部に塗布さ
れている上記フラックスを洗浄するフラックス洗浄工程
と、上記半導体チップが実装されている上記配線基板を
プラズマ雰囲気にさらしてプラズマ処理するプラズマ処
理工程と、上記アンダーフィル部に樹脂を注入するアン
ダーフィル樹脂注入工程と、上記アンダーフィル樹脂注
入工程の後に、上記配線基板の裏面側に共晶半田から成
る実装用ボール状半田電極を接続する実装用ボール状半
田電極接続工程とを含むことを特徴としている。
【００２１】請求項１１記載の発明は、請求項１乃至１
０のいずれか１に記載の半導体装置の製造方法に係り、
上記半導体チップの表面側の上記ボール状半田電極が接
続されていない領域が絶縁保護膜で覆われていることを
特徴としている。また、請求項１２記載の発明は、請求
項１乃至１１のいずれか１に記載の半導体装置の製造方
法に係り、上記配線基板の表面側の上記共晶半田が形成
されていない領域が絶縁保護膜で覆われていることを特
徴としている。また、請求項１３記載の発明は、請求項
１乃至１２のいずれか１に記載の半導体装置の製造方法
に係り、上記配線基板が、多層配線基板から成ることを
特徴としている。
【００２２】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。 ◇第１実施例 図１〜図４は、この発明の第１実施例である半導体装置
の製造方法の構成を工程順に示す工程図である。以下、
図１〜図４を参照して、同半導体装置の製造方法につい
て工程順に説明する。まず、図１（ａ）に示すように、
表面側に多数の高融点半田から成るボール状半田電極２
が接続された半導体チップ１を用意する。高融点半田と
しては、例えばＰｂとＳｎとの合金（組成比：Ｐｂ７５
％−Ｓｎ３５％、融点２７０〜２８０℃）を用いる。半
導体チップ１は、図５に示すように、半導体基板１１の
表面側に内部の半導体領域に接続されているアルミニウ
ム等から成る配線１２が引き出されて、この配線１２に
は銅等から成るパッド電極１３が形成され、さらにこの
パッド電極１３には上述したようなボール状半田電極２
が接続された構造を有している。また、半導体チップ１
の表面側のボール状半田電極２が接続されていない領域
は酸化膜等から成る絶縁保護膜１４が形成されている。
【００２３】次に、図１（ｂ）に示すように、半導体チ
ップ１のボール状半田電極２を含む表面側にフラックス
３を塗布する。このフラックス塗布は、半導体チップ１
を例えばフラックスが満たされているフラックス槽にそ
の表面側を浸漬して行う。
【００２４】次に、図１（ｃ）に示すように、表面側に
多数の共晶半田（Ｐｂ３７％−Ｓｎ６３％、融点１８３
℃）４が接続された配線基板５を用意する。この配線基
板５としては、例えばエポキシ樹脂等から成る多層配線
構造に構成されたものを用いる。配線基板５の表面側の
共晶半田４が接続されていない領域は酸化膜等から成る
絶縁保護膜（図示せず）が形成されている。次に、配線
基板５上に半導体チップ１をそのボール状半田電極２が
共晶半田４に位置決めされるように搭載する。
【００２５】次に、図２（ｄ）に示すように、半導体チ
ップ１を搭載した配線基板５を半田リフロー炉内に移送
させて、赤外線加熱を行って共晶半田４を溶融させるこ
とにより半導体チップ１を配線基板５に実装（１次実
装）する。図６は、赤外線リフローを行う温度プロファ
イルの一例を示す。同図から明らかなように、最初に予
備加熱を行った後、共晶半田４の融点（１８３℃）以上
に加熱することにより共晶半田４は溶融を開始して、略
２４０℃のピーク温度において共晶半田４は完全に溶融
する。なお、このリフロー処理温度のピーク温度は、半
導体チップ１のボール状半田電極２を構成している高融
点半田（融点２７０〜２８０℃）の融点以下なので、半
導体チップ実装時にボール状半田電極２は溶融しない。
【００２６】次に、半導体チップ１の表面側あるいは配
線基板５の表面側に残っているフラックスを除去するた
め、フラックス洗浄を行う。このフラックス洗浄は、図
２（ｅ）に示すように、半導体チップ１と配線基板５と
の間のアンダーフィル部６に、洗浄液を矢印のように強
制水流方式により吹き付けるように行う。このように洗
浄液を強制的にアンダーフィル部６に吹き付けることに
より、ボール状半田電極２間の微小領域及び半導体チッ
プ１と配線基板５との狭いアンダーフィル部６にも十分
に洗浄液を回り込ませることができるようになる。した
がって、フラックスの有機被膜の大部分を除去すること
ができる。
【００２７】次に、図２（ｆ）に示すように、半導体チ
ップ１が実装されている配線基板５を窒素含有雰囲気１
５内にさらして、略１２０℃で２〜４時間、ベーク処理
を行う。このベーク処理により、前工程のフラックス洗
浄工程で少なくとも半導体チップ１の表面側あるいは配
線基板５の表面側に付着している水分を蒸発させる。
【００２８】次に、図３（ｇ）に示すように、半導体チ
ップ１が実装されている配線基板５を酸素プラズマ雰囲
気にさらしてプラズマ処理を行う。このプラズマ処理
は、常温で、パワーが６００Ｗ、気圧が８０〜８５Ｐａ
(Pascal)、処理時間が略１２分間の条件で行う。このよ
うに酸素プラズマ処理を行うことにより、半導体チップ
１の表面側及び配線基板５の表面側が粗化されて、微小
な凹凸が形成されるようになる。したがって、プラズマ
の物理的、化学的エッチング作用により上記フラックス
洗浄工程において残っていたフラックスの有機被膜は完
全に除去されるようになる。また、上述のように半導体
チップ１の表面側及び配線基板５の表面側に付着してい
た有機被膜が完全に除去されることにより、この後のア
ンダーフィル部６への樹脂注入工程において、樹脂の流
れ性が改善されるようになる。したがって、樹脂注入時
のアンダーフィル樹脂７内でのボイドの発生が防止され
るようになる。さらに、樹脂の流れ性が改善されること
に伴って、樹脂注入時間の短縮が図れるようになる。ま
た、特に酸素を使用したプラズマ処理によれば、極性の
高い酸素分子が上記表面側に付着するので、この酸素分
子の化学的印加作用が働くため、樹脂の流れ性はさらに
改善される。
【００２９】次に、図３（ｈ）に示すように、アンダー
フィル樹脂７を樹脂塗布装置により、半導体チップ１の
一側面側に塗布する。アンダーフィル樹脂７としては、
例えばエポキシ系樹脂、シリコーン系樹脂、ポリイミド
系樹脂、ポリオレフィン系樹脂、シアネートエステル系
樹脂、フェノール系樹脂、ナフタレン系樹脂、フルオレ
ン系樹脂等を用いる。
【００３０】次に、図３（ｉ）に示すように、アンダー
フィル樹脂７をアンダーフィル部６に注入する。これ
は、前工程でアンダーフィル樹脂７を塗布した後、配線
基板５を略７０度℃で保持しておくことにより、アンダ
ーフィル樹脂７は表面張力によりアンダーフィル部６に
回り込んで反対側面に達するようになる。この例の場
合、上述したように半導体チップ１の表面側及び配線基
板５の表面側は酸素プラズマ処理により樹脂の流れ性が
改善されているので、アンダーフィル樹脂７の回り込み
は迅速に行われる。例えば、上記表面側の接触角は酸素
プラズマ処理なしの場合に９０〜１１０度であったもの
が、酸素プラズマ処理ありの場合には１０〜２０度と大
幅に減らすことができた。この接触角の減少は、アンダ
ーフィル樹脂７の流れ性に反映されて、例えば一辺のサ
イズ径が１３mmの半導体チップの場合、１個当たりのア
ンダーフィル樹脂７の注入時間を前者の場合４〜５分で
あったものを、２〜３分に短縮することができた。
【００３１】次に、アンダーフィル樹脂７を注入した配
線基板５を、アンダーフィル樹脂７を硬化させるために
キュア処理を行う。このキュア処理は、例えば略１２０
℃で略１５分間保管する第１の段階と、この後に略１５
０℃で略６０分間保管する第２の段階とにより行った。
これにより、アンダーフィル部６はアンダーフィル樹値
７により完全に封入されて、半導体チップ１は外部雰囲
気から保護される。以上の工程により、半導体装置の主
要部が製造される。
【００３２】次に、図４（ｊ）に示すように、半導体チ
ップ１の裏面側に、例えば銀ペースト等の導電性接着剤
１６を介して、例えば銅等からなる放熱板８を取り付け
る。この放熱板８の取付けに先立って、半導体チップ１
の周囲を囲むように例えば銅等の補強板１７を接着剤１
８を介して取り付けておく。そして、補強板１７により
機械的に支持するようにして、上述した放熱板８を取り
付ける。
【００３３】次に、図４（ｋ）に示すように、配線基板
５の裏面側に二次実装用のボール状半田電極１９を接続
する。このボール状半田電極１９は、例えば共晶半田
（Ｐｂ３７％−Ｓｎ６３％、融点１８３℃）を用いて、
予め半導体チップ１を実装した配線基板５を反転させる
ことにより配線基板５の裏面側を上部に向けるように配
置して、その裏面側の所定位置に共晶半田を位置決めし
ておく。そして、この配線基板５をリフロー炉内に移送
して、共晶半田の融点以上に加熱して溶融させることに
より接続する。この場合、加熱温度は、半導体チップ１
を実装するときに行った共晶半田４の加熱温度を上回ら
ないように設定することが望ましい。以上により半導体
装置を完成させる。
【００３４】このように、この例の構成によれば、ボー
ル状半田電極２が接続された表面側にフラックスを塗布
した半導体チップ１を配線基板５に実装した後、半導体
チップ１と配線基板５との間のアンダーフィル部６に洗
浄液を強制的に吹き付けてフラックス洗浄を行い、次に
配線基板５を酸素プラズマ雰囲気にさらしてプラズマ処
理を行うようにしたので、半導体チップ実装後のフラッ
クス等の有機系成分の除去を完全に行うことができる。
したがって、アンダーフィル部への樹脂注入時の樹脂の
流れ性を改善して、樹脂注入時のアンダーフィル樹脂内
のボイドの発生を防止すると共に、樹脂注入時間の短縮
を図ることができる。
【００３５】◇第２実施例 この発明の第２実施例である半導体装置の製造方法の構
成が、上述した第１実施例の構成と大きく異なるところ
は、酸素プラズマ処理に代えてアルゴンプラズマ処理を
行うようにした点である。すなわち、この例において
は、第１実施例の図３（ｇ）工程の酸素プラズマ処理の
代りに、アルゴンプラズマ処理を行うようにして、半導
体チップ１の表面側及び配線基板５の表面側を粗化し
て、微小な凹凸を形成する。この例では、表面側の接触
角を、酸素プラズマ処理なしの場合の９０〜１１０度に
比べて、３０〜４０度に減らすことができた。したがっ
て、この例においても、フラックス洗浄工程において残
っていたフラックスの有機被膜を完全に除去することが
できるようになる。なお、このアルゴンプラズマ処理工
程以外の他の工程は、第１実施例と略同様に行えばよ
い。それゆえ、他の工程の説明は省略する。
【００３６】このように、この例の構成によっても、第
１実施例において述べたのと略同様の効果を得ることが
できる。
【００３７】◇第３実施例 この発明の第３実施例である半導体装置の製造方法の構
成が、上述した第１実施例の構成と大きく異なるところ
は、酸素プラズマ処理に代えて酸素とアルゴンとの混合
気体のプラズマ処理を行うようにした点である。すなわ
ち、この例においては、第１実施例の図３（ｇ）工程の
酸素プラズマ処理の代りに、酸素とアルゴンとの混合気
体のプラズマ処理を行うようにして、半導体チップ１の
表面側及び配線基板５の表面側を粗化して、微小な凹凸
を形成する。したがって、この例においても、フラック
ス洗浄工程において残っていたフラックスの有機被膜を
完全に除去することができるようになる。なお、このア
ルゴンプラズマ処理工程以外の他の工程は、第１実施例
と略同様に行えばよい。それゆえ、他の工程の説明は省
略する。
【００３８】このように、この例の構成によっても、第
１実施例において述べたのと略同様の効果を得ることが
できる。
【００３９】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、半導体
チップの表面側に接続するボール状半田電極を構成する
高融点半田は一例を示したものであり、組成を変更し他
の構成の高融点半田を用いることができる。また、半導
体チップの裏面側に取り付ける放熱板の形状はフィン型
等の放熱性に優れた任意の形状を採用することができ
る。
【００４０】
【発明の効果】以上説明したように、この発明の半導体
装置の製造方法によれば、ボール状半田電極が接続され
た表面側にフラックスを塗布した半導体チップを配線基
板に実装した後、半導体チップと配線基板との間のアン
ダーフィル部に洗浄液を強制的に吹き付けてフラックス
洗浄を行い、次に配線基板を酸素プラズマ雰囲気にさら
してプラズマ処理を行うようにしたので、半導体チップ
実装後のフラックスの除去を完全に行うことができる。
したがって、アンダーフィル部への樹脂注入時の樹脂の
流れ性を改善して、樹脂注入時のアンダーフィル樹脂内
のボイドの発生を防止すると共に、樹脂注入時間の短縮
を図ることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例である半導体装置の製造
方法の構成を工程順に示す工程図である。
【図２】同半導体装置の製造方法の構成を工程順に示す
工程図である。
【図３】同半導体装置の製造方法の構成を工程順に示す
工程図である。
【図４】同半導体装置の製造方法の構成を工程順に示す
工程図である。
【図５】同半導体装置の製造方法に用いられる半導体チ
ップの概略形状を示す断面図である。
【図６】同半導体装置の製造方法における半導体チップ
実装工程の温度プロファイルの一例を示す図である。
【図７】従来の半導体装置の製造方法の構成を工程順に
示す工程図である。
【図８】同半導体装置の製造方法の構成を工程順に示す
工程図である。
【図９】同半導体装置の製造方法の構成を工程順に示す
工程図である。
【図１０】同半導体装置の製造方法における欠点を説明
する図である。
【符号の説明】
１ 半導体チップ ２ ボール状半田電極 ３ フラックス ４ 共晶半田 ５ 配線基板 ６ アンダーフィル部 ７ アンダーフィル樹脂 ８ 放熱板 ９ ボール状半田電極（二次実装用） １１ 半導体基板 １２ 配線 １３ パッド電極 １４ 絶縁保護膜 １５ 酸素プラズマ雰囲気 １６ 導電性接着剤 １７ 補強板 １８ 接着剤 １９ ボール状半田電極（二次実装用）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−152378（ＪＰ，Ａ) 特開 平８−139129（ＪＰ，Ａ) 特開 平９−92682（ＪＰ，Ａ) 特開 平９−92685（ＪＰ，Ａ) 特開 平９−162214（ＪＰ，Ａ) 特開 平９−251971（ＪＰ，Ａ) 特開 平10−50770（ＪＰ，Ａ) 特開 平10−340977（ＪＰ，Ａ) 特開 平11−26511（ＪＰ，Ａ)

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップをフリップチップ方式によ
    り配線基板に実装した後、該配線基板と前記半導体チッ
    プとの間のアンダーフィル部に樹脂を注入する半導体装
    置の製造方法であって、 表面側にボール状半田電極が接続された半導体チップを
    用意し、該半導体チップの表面側にフラックスを塗布す
    るフラックス塗布工程と、 表面側に共晶半田が接続された配線基板を用意し、該配
    線基板上に前記半導体チップを前記ボール状半田電極が
    前記共晶半田に位置決めされるように搭載して、前記共
    晶半田を溶融することにより前記半導体チップを前記配
    線基板上に実装する半導体チップ実装工程と、 前記アンダーフィル部に洗浄液を強制的に吹き付けて該
    アンダーフィル部に塗布されている前記フラックスを洗
    浄するフラックス洗浄工程と、 前記半導体チップが実装されている前記配線基板をプラ
    ズマ雰囲気にさらしてプラズマ処理するプラズマ処理工
    程と、 前記アンダーフィル部に樹脂を注入するアンダーフィル
    樹脂注入工程とを含むことを特徴とする半導体装置の製
    造方法。
  2. 【請求項２】 前記アンダーフィル樹脂注入工程の後
    に、前記配線基板の裏面側に実装用ボール状半田電極を
    接続する実装用ボール状半田電極接続工程を含むことを
    特徴とする請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記アンダーフィル樹脂注入工程と前記
    実装用ボール状半田電極接続工程との間に、前記半導体
    チップの裏面側に放熱板を取り付ける放熱板取付工程を
    含むことを特徴とする請求項２記載の半導体装置の製造
    方法。
  4. 【請求項４】 前記プラズマ処理工程を、酸素プラズマ
    処理、アルゴンプラズマ処理又は酸素とアルゴンとの混
    合気体のプラズマ処理により行うことを特徴とする請求
    項１、２又は３記載の半導体装置の製造方法。
  5. 【請求項５】 前記半導体チップの前記ボール状半田電
    極の融点が、前記配線基板の前記共晶半田のそれよりも
    高いことを特徴とする請求項１乃至４のいずれか１に記
    載の半導体装置の製造方法。
  6. 【請求項６】 前記半導体チップの前記ボール状半田電
    極が、高融点半田から成ることを特徴とする請求項５記
    載の半導体装置の製造方法。
  7. 【請求項７】 前記配線基板の裏面側の前記実装用ボー
    ル状半田電極が、共晶半田から成ることを特徴とする請
    求項２又は３記載の半導体装置の製造方法。
  8. 【請求項８】 半導体チップをフリップチップ方式によ
    り配線基板に実装した後、該配線基板と前記半導体チッ
    プとの間のアンダーフィル部に樹脂を注入する半導体装
    置の製造方法であって、 表面側にボール状半田電極が接続された半導体チップを
    用意し、該半導体チップの表面側にフラックスを塗布す
    るフラックス塗布工程と、 表面側に共晶半田が接続された配線基板を用意し、該配
    線基板上に前記半導体チップを前記ボール状半田電極が
    前記共晶半田に位置決めされるように搭載して、前記共
    晶半田を溶融することにより前記半導体チップを前記配
    線基板上に実装する半導体チップ実装工程と、 前記アンダーフィル部に洗浄液を強制的に吹き付けて該
    アンダーフィル部に塗布されている前記フラックスを洗
    浄するフラックス洗浄工程と、 前記半導体チップが実装されている前記配線基板をプラ
    ズマ雰囲気にさらしてプラズマ処理するプラズマ処理工
    程と、 前記アンダーフィル部に樹脂を注入するアンダーフィル
    樹脂注入工程と、 前記アンダーフィル樹脂注入工程の後に、前記配線基板
    の裏面側に共晶半田から成る実装用ボール状半田電極を
    接続する実装用ボール状半田電極接続工程とを含むと共
    に、 前記プラズマ処理工程を、酸素プラズマ処理、アルゴン
    プラズマ処理又は酸素とアルゴンとの混合気体のプラズ
    マ処理により行うことを特徴とする半導体装置の製造方
    法。
  9. 【請求項９】 半導体チップをフリップチップ方式によ
    り配線基板に実装した後、該配線基板と前記半導体チッ
    プとの間のアンダーフィル部に樹脂を注入する半導体装
    置の製造方法であって、 表面側にボール状半田電極が接続された半導体チップを
    用意し、該半導体チップの表面側にフラックスを塗布す
    るフラックス塗布工程と、 表面側に共晶半田が接続された配線基板を用意し、該配
    線基板上に前記半導体 チップを前記ボール状半田電極が
    前記共晶半田に位置決めされるように搭載して、前記共
    晶半田を溶融することにより前記半導体チップを前記配
    線基板上に実装する半導体チップ実装工程と、 前記アンダーフィル部に洗浄液を強制的に吹き付けて該
    アンダーフィル部に塗布されている前記フラックスを洗
    浄するフラックス洗浄工程と、 前記半導体チップが実装されている前記配線基板をプラ
    ズマ雰囲気にさらしてプラズマ処理するプラズマ処理工
    程と、 前記アンダーフィル部に樹脂を注入するアンダーフィル
    樹脂注入工程と、 前記アンダーフィル樹脂注入工程の後に、前記配線基板
    の裏面側に共晶半田から成る実装用ボール状半田電極を
    接続する実装用ボール状半田電極接続工程とを含むと共
    に、 前記半導体チップの前記ボール状半田電極の融点が、前
    記配線基板の前記共晶半田のそれよりも高いことを特徴
    とする半導体装置の製造方法。
  10. 【請求項１０】 半導体チップをフリップチップ方式に
    より配線基板に実装した後、該配線基板と前記半導体チ
    ップとの間のアンダーフィル部に樹脂を注入する半導体
    装置の製造方法であって、 表面側に高融点半田から成るボール状半田電極が接続さ
    れた半導体チップを用意し、該半導体チップの表面側に
    フラックスを塗布するフラックス塗布工程と、 表面側に共晶半田が接続された配線基板を用意し、該配
    線基板上に前記半導体チップを前記ボール状半田電極が
    前記共晶半田に位置決めされるように搭載して、前記共
    晶半田を溶融することにより前記半導体チップを前記配
    線基板上に実装する半導体チップ実装工程と、 前記アンダーフィル部に洗浄液を強制的に吹き付けて該
    アンダーフィル部に塗布されている前記フラックスを洗
    浄するフラックス洗浄工程と、 前記半導体チップが実装されている前記配線基板をプラ
    ズマ雰囲気にさらしてプラズマ処理するプラズマ処理工
    程と、 前記アンダーフィル部に樹脂を注入するアンダーフィル
    樹脂注入工程と、 前記アンダーフィル樹脂注入工程の後に、前記配線基板
    の裏面側に共晶半田から成る実装用ボール状半田電極を
    接続する実装用ボール状半田電極接続工程とを 含むこと
    を特徴とする半導体装置の製造方法。
  11. 【請求項１１】 前記半導体チップの表面側の前記ボー
    ル状半田電極が接続されていない領域が絶縁保護膜で覆
    われていることを特徴とする請求項１乃至１０のいずれ
    か１に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記配線基板の表面側の前記共晶半田
    が形成されていない領域が絶縁保護膜で覆われているこ
    とを特徴とする請求項１乃至１１のいずれか１に記載の
    半導体装置の製造方法。
  13. 【請求項１３】 前記配線基板が、多層配線基板から成
    ることを特徴とする請求項１乃至１２のいずれか１に記
    載の半導体装置の製造方法。
JP28775299A 1999-10-08 1999-10-08 半導体装置の製造方法 Expired - Fee Related JP3334693B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP28775299A JP3334693B2 (ja) 1999-10-08 1999-10-08 半導体装置の製造方法
US09/677,984 US6723627B1 (en) 1999-10-08 2000-10-03 Method for manufacturing semiconductor devices
KR1020000058526A KR100351996B1 (ko) 1999-10-08 2000-10-05 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28775299A JP3334693B2 (ja) 1999-10-08 1999-10-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001110825A JP2001110825A (ja) 2001-04-20
JP3334693B2 true JP3334693B2 (ja) 2002-10-15

Family

ID=17721311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28775299A Expired - Fee Related JP3334693B2 (ja) 1999-10-08 1999-10-08 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6723627B1 (ja)
JP (1) JP3334693B2 (ja)
KR (1) KR100351996B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318217A (ja) * 2001-06-20 2003-11-07 Toray Eng Co Ltd 実装方法および装置
US7005323B2 (en) * 2001-09-27 2006-02-28 Rfstream Corporation Method and apparatus for shielding integrated circuits
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
US7359693B2 (en) * 2003-05-23 2008-04-15 Rfstream Corporation Enclosure and substrate structure for a tuner module
JP4134949B2 (ja) * 2004-05-26 2008-08-20 松下電器産業株式会社 電子部品モジュールの組立方法およびプラズマ処理方法
JP2006114588A (ja) * 2004-10-13 2006-04-27 Nippon Mektron Ltd 可撓性回路基板の処理方法
US20060223481A1 (en) * 2005-03-11 2006-10-05 Takatsugu Kamata Integrated circuit layout for a television tuner
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2007242761A (ja) * 2006-03-07 2007-09-20 Seiko Epson Corp 半導体装置の製造方法
US20080079175A1 (en) * 2006-10-02 2008-04-03 Michael Bauer Layer for chip contact element
KR100896813B1 (ko) * 2007-10-16 2009-05-11 삼성전기주식회사 패키지 및 그 제조방법
JP5511156B2 (ja) * 2008-06-30 2014-06-04 シャープ株式会社 半導体デバイスの実装方法、半導体素子モジュールおよび電子情報機器
US8618676B2 (en) * 2008-10-30 2013-12-31 Stmicroelectronics (Malta) Ltd. Method of assembly of a semiconductor package for the improvement of the electrical testing yield on the packages so obtained
JP2010192525A (ja) * 2009-02-16 2010-09-02 Namics Corp 半導体装置およびその製造方法
JP2011023509A (ja) * 2009-07-15 2011-02-03 Renesas Electronics Corp 半導体装置の製造方法、および、これに用いる半導体製造装置
US9613933B2 (en) * 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
KR102458034B1 (ko) 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
KR20200054747A (ko) 2018-11-12 2020-05-20 삼성전자주식회사 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6239043A (ja) * 1985-08-14 1987-02-20 Hitachi Ltd 半導体装置用半田コ−ト処理装置及び半田付処理方法
JPH04236435A (ja) * 1991-01-18 1992-08-25 Toshiba Corp 半導体素子の実装方法
US5274913A (en) * 1991-10-25 1994-01-04 International Business Machines Corporation Method of fabricating a reworkable module
JPH05152378A (ja) 1991-11-30 1993-06-18 Nitto Denko Corp テープキヤリアパツケージ
US5428249A (en) * 1992-07-15 1995-06-27 Canon Kabushiki Kaisha Photovoltaic device with improved collector electrode
JP3312377B2 (ja) * 1993-12-09 2002-08-05 セイコーエプソン株式会社 ろう材による接合方法及び装置
JP3353501B2 (ja) 1994-11-09 2002-12-03 ソニー株式会社 半導体装置及び半導体装置の製造方法
US6008071A (en) * 1995-09-20 1999-12-28 Fujitsu Limited Method of forming solder bumps onto an integrated circuit device
JP2793528B2 (ja) 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
JP3311215B2 (ja) 1995-09-28 2002-08-05 株式会社東芝 半導体装置
JP3447874B2 (ja) 1995-12-06 2003-09-16 松下電器産業株式会社 樹脂封止電子製品の製造方法
JP3485290B2 (ja) 1996-03-15 2004-01-13 和夫 杉山 物質表面の有機物の除去方法
JPH1050770A (ja) 1996-08-05 1998-02-20 Hitachi Ltd 半導体装置及びその製造方法
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
JP3279940B2 (ja) * 1996-11-27 2002-04-30 シャープ株式会社 電子回路装置の製造方法、半田残渣均一化治具、金属ロウペースト転写用治具及び電子回路装置の製造装置
JP3712851B2 (ja) 1997-04-11 2005-11-02 松下電器産業株式会社 電子部品およびその製造方法
JP3376861B2 (ja) 1997-07-08 2003-02-10 松下電器産業株式会社 バンプ付きワークの実装方法
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device

Also Published As

Publication number Publication date
US6723627B1 (en) 2004-04-20
KR20010050870A (ko) 2001-06-25
JP2001110825A (ja) 2001-04-20
KR100351996B1 (ko) 2002-09-11

Similar Documents

Publication Publication Date Title
JP3334693B2 (ja) 半導体装置の製造方法
US8324740B2 (en) Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device
TWI377630B (en) Semiconductor device and fabricating method thereof
JPH08236654A (ja) チップキャリアとその製造方法
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
TWI237310B (en) Semiconductor device and manufacturing method of the same
KR100393363B1 (ko) 반도체 장치 및 그 제조 방법
JPH04280443A (ja) 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
TW200428608A (en) Semiconductor device and manufacturing method thereof
KR20000022830A (ko) 반도체 디바이스 및 그 제조 공정
KR20070077613A (ko) 저온에서의 접합 방법, 이를 이용한 반도체 패키지 실장방법, 및 이에 의한 기판 접합 구조체
US11456269B2 (en) Prevention of bridging between solder joints
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
US20140175643A1 (en) Apparatuses and methods to enhance passivation and ild reliability
JP2004281556A (ja) 半導体装置の製造方法
CN104051327B (zh) 用于半导体封装的表面处理方法和装置
JP2000174050A (ja) 半導体チップ及び半導体チップの製造方法
JP2000174052A (ja) 半導体チップ及び半導体チップの製造方法
JP2004047510A (ja) 電極構造体およびその形成方法
JPH1187424A (ja) 半導体装置およびその製造方法
JPH08288291A (ja) 半導体装置
JP2009164524A (ja) 電極の形成方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
TWI258850B (en) The surface structure of flip chip substrate
JP3951903B2 (ja) 半導体装置及び半導体装置実装体の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070802

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130802

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees