KR100351996B1 - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR100351996B1
KR100351996B1 KR1020000058526A KR20000058526A KR100351996B1 KR 100351996 B1 KR100351996 B1 KR 100351996B1 KR 1020000058526 A KR1020000058526 A KR 1020000058526A KR 20000058526 A KR20000058526 A KR 20000058526A KR 100351996 B1 KR100351996 B1 KR 100351996B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
wiring board
ball
surface side
semiconductor device
Prior art date
Application number
KR1020000058526A
Other languages
English (en)
Other versions
KR20010050870A (ko
Inventor
카리야자키슈우이치
혼다히로카즈
Original Assignee
닛뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽄덴끼 가부시끼가이샤 filed Critical 닛뽄덴끼 가부시끼가이샤
Publication of KR20010050870A publication Critical patent/KR20010050870A/ko
Application granted granted Critical
Publication of KR100351996B1 publication Critical patent/KR100351996B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81913—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

반도체 장치 제조 방법이 개시되는데, 볼모양의 솔더 전극이 접속된 표면측에 플럭스를 도포한 반도체 칩을 배선 기판에 패키지화하는 단계와; 반도체 칩과 배선 기판 사이의 언더필부에 세정액을 강제적으로 분무하여 플럭스 세정을 수행하는 단계; 및 배선 기판을 산소 플라즈마 분위기에 노출시켜 플라스마 처리를 수행하는 단계를 포함한다.

Description

반도체 장치 제조 방법{Method for manufacturing semiconductor devices}
발명의 배경
발명의 분야
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히, 플립칩 방식의 사용에 의해 배선 기판 상에 반도체 칩을 패키지화함으로써 반도체 장치를 제조하는 방법에 관한 것이다.
관련 기술의 설명
마이크로프로세서, 메모리 등과 같은 LSI(Large Scale Integration)로 표현되는 반도체 장치를 제조하기 위해서는, 배선 기판 상에 소정의 회로가 일체화된 반도체 칩을 패키지화할 필요가 있다. 이렇게 반도체 칩을 패키지화하기 위해서, 종래에는 하기의 두 방식이 공지되어 있다.
한 방식은 페이스업 방식(face-up approach)인데, 여기서는 패드 전극이 형성되어 있는 표면측이 상부로 향한 상태에서 배선 기판 상에 반도체 칩이 패키지화된다. 이 페이스업 방식에 따르면, 반도체 칩의 패드 전극은 배선 기판 상의 대응하는 배선부에 와이어를 통해 결합되고, 그 결과 반도체 칩의 외부에 연결된다. 다른 한 방식은 패드 전극이 형성되어 있는 표면측이 아래로 향한 상태에서 배선 기판 상에 반도체 칩이 패키지화 되는 페이스다운 방식(face-down approach)인데, 그 중에 접속을 위해 볼모양의 솔더 전극(솔더 범프)을 사용하는 플립 칩 방식이 공지되어 있다. 이 플립 칩 방식에서는, 반도체 칩의 각각의 패드에 볼모양의 솔더 전극이 형성되고, 이 볼모양의 솔더 전극은 배선 기판의 대응 배선부에 접속되어, 반도체 칩의 외부에 접속된다.
상기 언급된 두 패키지 방식의 비교로부터 알 수 있는 바와 같이, 플립 칩방식은 와이어 본딩이 불필요할 뿐만 아니라, 동시에 다수의 볼모양의 솔더 전극을 배선 기판에 동시에 접속할 수가 있는 등의 이점이 있어서, 고집적화, 고기능화에 따라 금후 점점 핀의 수가 증가하는 LSI의 제조에 널리 채용되는 경향에 있다.
이하, 도 7a 내지 도 9b를 참조하여, 반도체 장치의 제조 방법에 관해서 설명한다.
우선, 도 7a에 도시하는 바와 같이, 표면측에 다수의 고융점 솔더로서 이루어지는 볼모양의 솔더 전극(52)이 접속된 반도체 칩(51)을 준비한다. 다음에, 도 7b에 도시하는 바와 같이, 반도체 칩(51)의 볼모양의 솔더 전극(52)을 포함하는 표면측에 솔더 부착성을 향상시키기 위한 플럭스(53)를 도포한다. 이 플럭스 도포는 반도체 칩(51)을 예컨대 플럭스가 채워저 있는 플럭스조(flux tub)에 그 표면측을 침지하여 행한다. 다음에, 도 7c에 도시하는 바와 같이, 표면측에 다수의 공융 솔더 범프(eutectic solder bumps; 54)가 접속된 다층 배선 기판으로 이루어지는 배선 기판(55)을 준비하고, 이 배선 기판(55)상에 반도체 칩(51)을 그 볼모양의 솔더 전극(52)이 공융 솔더 범프(54)에 정렬되도록 탑재한 후, 도 8a에 도시하는 바와 같이, 공융 솔더 범프(54)를 용융함에 의해 반도체 칩(51)을 배선 기판(55)에 패키지화(1차 패키지)한다. 이 반도체 칩 패키지 공정은 상술한 바와 같이 반도체 칩(51)을 탑재한 배선 기판(55)을 솔더 리플로우 노(solder reflow furnace)로 내에 이송시켜 행한다.
다음에, 반도체 칩(51)의 표면측 또는 배선 기판(55)의 표면측에 남아 있는 플럭스를 제거하기 위해, 플럭스 세정을 행한다. 이 플럭스 세정은, 종래, 반도체칩(51)이 탑재된 배선 기판(55)을 세정조에 침지하고, 세정액에 초음파를 가함으로써 수행되었다. 다음에, 도 8b에 도시하는 바와 같이, 반도체 칩(51)과 배선 기판(55) 사이의 언더필부(under-fill portion; 56)에 수지를 주입한 후, 경화 처리(cure process)를 행하여 수지를 경화시켜 언더필 수지(under-fill resin; 57)를 형성한다. 이상의 공정에 의해 반도체 장치의 주요부가 제조된다.
다음에, 도 9a에 도시하는 바와 같이, 반도체 칩(51)의 이면측에 방열판(radiation plate; 58)을 부착한 후, 도 9b에 도시하는 바와 같이, 배선 기판(55)의 이면측에 2차 패키지용의 볼모양의 솔더 전극(59)을 접속함으로써 반도체 장치를 완성시킨다.
그렇지만, 종래의 반도체 장치의 제조 방법에서는, 반도체 칩을 배선 기판에 장착한 후의 플럭스 세정 공정에서, 플럭스가 완전히 제거되지 않기 때문에, 잔유 플럭스가 남게되는 문제가 있다.
즉, 상술한 바와 같이, 반도체 칩(51)이 장착된 배선 기판(55)을 세정조에 침지하여 세정 처리를 행하더라도, 플럭스가 완전히 제거되지 않아 그 일부의 유기피막이 반도체 칩(51)의 표면측 또는 배선 기판(55)의 표면측에 남기 때문에, 플럭스 잔유물을 발생하게 된다. 이 이유로서는, 반도체 칩(51)의 볼모양의 솔더 전극(52)의 상호간의 거리가 아주 작고, 동시에, 반도체 칩(51)과 배선 기판(55)과의 간격이 좁기 때문에, 세정액의 초음파에 의한 교란 효과(stirring effect)가 충분히 발휘되지 않기 때문인 것으로 생각된다. 금후, LSI의 핀의 수가 점점 증가하고, 볼모양의 솔더 전극(52)의 상호간의 거리가 더욱 작아질 것을 고려하면, 그와같은 플럭스 잔유물의 형성은 더욱 많아지게 될 것으로 생각된다.
종래에 있어서, 초음파 방식 대신에 샤워 방식으로 언더필부(56)에 세정액을 분무하여 플럭스 세정을 행하는 것도 생각되고 있지만, 이 샤워 방식에 있어서도, 볼모양의 솔더 전극(52)사이의 미소 영역 및 반도체 칩(51)과 배선 기판(55)의 좁은 언더필부(56)에 세정액을 충분히 돌아 들어가게 하는 것은 곤란하기 때문에, 상술한 바와 같은 결점을 피할 수 없다.
상술한 바와 같이 플럭스 잔유물가 발생하면, 이 후의 언더필부(56)로의 수지 주입 공정에서, 수지의 흐름성이 나빠지게 된다. 즉, 반도체 칩(51)의 표면측 또는 배선 기판(55)의 표면측에 남아 있는 플럭스의 유기피막이 수지의 흐름을 방해하도록 작용하기 때문에, 수지의 흐름성을 악화시킨다. 따라서, 수지가 언더필부(56)에 완전히 주입되지 않기 때문에, 수지 주입시의 언더필 수지(57) 내에 보이드(void)의 발생을 피할 수 없게 된다. 이와 같이 언더필 수지(57) 내에 보이드가 발생하면, 이 보이드는 완성된 반도체 장치를 전자기기의 마더보드에 패키지화(2차 패키지)할 때에, 반도체 칩(51)과 볼모양의 솔더의 전극(52) 사이에서 쇼트 불량을 발생시키는 원인이 된다.
도 10a에 도시하는 바와 같이, 수지 주입시 언더필 수지(57) 내에 보이드(60)가 발생하면, 반도체 장치를 마더보드에 2차 패키지할 때의 열처리에 의해, 도 10b에 도시하는 바와 같이, 용융한 볼모양의 솔더 전극(52) 사이에 걸쳐지도록 보이드(60)가 넓어지기 때문에, 결과적으로 인접하는 볼모양의 솔더 전극(52)을 변형시켜 이 볼모양의 솔더 전극(52) 상호간을 쇼트시키게 된다.
또한, 플럭스 잔유물의 발생에 의해서 언더필부(56)로의 수지 주입 공정에 있어서, 수지의 흐름성이 나빠지면, 수지 주입에 시간이 걸리게 되기 때문에, 제조 비용에 영향을 주게 된다.
본 발명은, 상술한 사정을 감안하여 이루어진 것으로서, 언더필부로의 수지 주입시의 수지의 흐름성을 개선하고, 수지 주입시 언더필 수지 내에 보이드의 발생을 방지하는 동시에, 수지 주입 시간의 단축을 도모할 수 있도록 한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 하고 있다.
본 발명의 제 1의 양상에 따르면, 반도체 칩을 플립 칩 방식에 의해 배선 기판에 패키지화한 후, 상기 배선 기판과 상기 반도체 칩 사이의 언더필부에 수지를 주입하는 반도체 장치의 제조 방법이 개시되는데,
표면측에 볼모양의 솔더 전극이 접속된 반도체 칩을 준비하고, 상기 반도체 칩의 표면측에 플럭스를 도포하는 플럭스 도포 단계와;
표면측에 공융 솔더 범프가 접속된 배선 기판을 준비하고, 상기 배선 기판상에 상기 반도체 칩을 상기 볼모양의 솔더 전극이 상기 공융 솔더 범프와 정렬되도록 장착하고, 상기 공융 솔더 범프를 용융함으로써 상기 반도체 칩을 상기 배선 기판상에 패키지화하는 반도체 칩 패키지 단계와;
상기 언더필부에 세정액을 강제적으로 분무하여 상기 언더필부에 도포되어 있는 상기 플럭스를 세정하는 플럭스 세정 단계와;
상기 반도체 칩이 장착되어 있는 상기 배선 기판을 플라즈마 분위기에 노출시켜 플라즈마 처리하는 플라즈마 처리 단계와;
상기 언더필부에 수지를 주입하는 언더필 수지 주입 단계를 포함하는 것을 특징으로 한다.
상기에 있어서, 상기 언더필 수지 주입 단계 후에, 상기 배선 기판의 이면측에 패키지용 볼모양의 솔더 전극을 접속하는 패키지용 볼모양의 솔더 전극 접속 단계를 더 포함하는 것이 바람직하다.
또한, 상기 언더필 수지 주입 단계 이후에 그리고 상기 패키지용 볼모양의 솔더 전극 접속 단계 이전에, 상기 반도체 칩의 이면측에 방열판을 부착하는 방열판 부착 단계를 더 포함하는 것이 바람직하다.
또한, 상기 플라스마 처리 단계는 산소, 아르곤, 또는 산소와 아르곤의 혼합 기체의 사용에 의해 플라즈마 처리를 수행함으로써 수행되는 것이 바람직하다.
또한, 상기 반도체 칩의 상기 볼모양의 솔더 전극의 융점은 상기 배선 기판의 상기 공융 솔더 범프의 융점보다도 더 높은 것이 바람직하다.
또한, 상기 반도체 칩의 상기 볼모양의 솔더 전극은 고융점 솔더로서 이루어지는 것이 바람직하다.
또한, 상기 배선 기판의 상기 패키지용 볼모양의 솔더 전극은 공융 솔더로 이루어지는 것이 바람직하다.
또한, 상기 반도체 칩의 표면측 상에 상기 볼모양의 솔더 전극이 접속되어 있지 않은 영역은 절연 보호막으로 피복되는 것이 바람직하다.
또한, 상기 배선 기판의 표면 상에 상기 공융 솔더 범프가 형성되어 있지 않은 영역은 절연 보호막으로 피복되는 것이 바람직하다.
또한, 상기 배선 기판은 다층 배선 기판으로 이루어지는 것이 바람직하다.
도 1a 내지 도 1c는 본 발명의 제 1의 실시예에 따른 반도체 장치의 제조 방법의 구성을 공정 순서로 도시하는 공정도.
도 2a 내지 도 2c는 상기 반도체 장치의 제조 방법의 구성을 공정 순서로 도시하는 후속 공정도.
도 3a 내지 도 3c는 상기 반도체 장치의 제조 방법의 구성을 공정 순서로 도시하는 다른 후속 공정도.
도 4a 및 도 4b는 상기 반도체 장치의 제조 방법의 구성을 공정 순서로 도시하는 또 다른 후속 공정도.
도 5는 상기 반도체 장치의 제조 방법에 의해 사용되는 반도체 칩의 개략 형상을 도시하는 단면도.
도 6은 상기 반도체 장치의 제조 방법에 있어서의 반도체 칩 패키지 공정의 온도 프로파일의 일 예를 도시하는 도면.
도 7a 내지 도 7c는 종래의 반도체 장치의 제조 방법의 구성을 공정 순서로 도시하는 공정도.
도 8a 및 도 8b는 상기 종래의 반도체 장치의 제조 방법의 구성을 공정 순서로 도시하는 후속 공정도
도 9a 및 도 9b는 상기 종래의 반도체 장치의 제조 방법의 구성을 공정 순서로 도시하는 다른 후속 공정도.
도 10a 및 도 10b는 상기 종래의 반도체 장치의 제조 방법에 있어서의 결점을 설명하는 도면.
♠도면의 주요 부분에 대한 부호의 설명♠
1, 51 : 반도체 칩 2, 52 : 볼 모양의 솔더 전극
3, 53 : 플럭스 4, 54 : 공융 솔더 범프
5, 55 : 배선 기판 6, 56 : 언더필부
7, 57 : 언더필 수지 8, 58 : 방열판
11 : 반도체 기판 12 : 배선
13 : 패드 전극 14 : 절연 보호막
15 : 산소 플라즈마 분위기 16 : 도전성 접착제
17 : 보강판 18 : 접착제
19, 59 : 볼모양의 솔더 전극(2차 패키지용)
60 : 보이드
본 발명의 양호한 실시 형태가 첨부된 도면을 참조하여 하기에 상세히 설명될 것이다.
제 1의 실시예
이하, 도 1a 내지 도 4b를 참조하여 반도체 장치의 제조 방법에 관해서 공정 순서로 설명한다.
우선, 도 1a에 도시하는 바와 같이, 표면측에 고융점 솔더로서 이루어지는 다수의 볼모양의 솔더 전극(2)이 접속된 반도체 칩(1)을 준비한다. 고융점 솔더로서는, 예컨대 Pb와 Sn과의 합금(조성비: Pb75%-Sn35%, 융점 270 내지 280℃)을 사용한다. 도 5에 도시하는 바와 같이, 반도체 기판(11)의 표면측의 표면에 형성된 반도체 영역에 접속되어 있는 알루미늄 등으로 이루어진 배선(12)이 반도체 칩(1)으로부터 인출되고, 이 배선(12)에는 구리 등으로 이루어진 패드 전극(13)이 형성되고, 다시 이 패드 전극(13)에는 상술한 바와 같은 볼모양의 솔더 전극(2)이 접속된 구조를 갖고 있다. 또한, 반도체 칩(1)의 표면측에 볼모양의 솔더 전극(2)이 접속되어 있지 않은 영역은 산화막 등으로 이루어진 절연 보호막(14)이 형성되어 있다.
다음에, 도 1b에 도시하는 바와 같이, 반도체 칩(1)의 볼모양의 솔더 전극(2)을 포함하는 표면측에 플럭스(3)를 도포한다. 이 플럭스 도포는 반도체칩(1)을 예컨대 플럭스가 채워져 있는 플럭스조에 그 표면측을 침지하여 수행한다.
다음에, 도 1c에 도시하는 바와 같이, 표면측에 다수의 공융 솔더 범프(Pb37%-Sn63%의 합금, 융점 183℃)(4)가 접속된 배선 기판(5)을 준비한다. 이 배선 기판(5)으로서는, 예컨대 에폭시 수지 등으로서 이루어진 다층 배선 구조로 구성된 것을 사용한다. 배선 기판(5)의 표면측에 공융 솔더 범프(4)가 접속되어 있지 않은 영역은 산화막 등으로 이루어진 절연 보호막(도시하지 않음)이 형성된다. 다음에, 반도체 칩(1)의 볼모양의 솔더 전극(2)이 공융 솔더 범프(4)와 정렬되도록 배선 기판(5)상에 반도체 칩(1)이 장착된다.
다음에, 도 2a에 도시하는 바와 같이, 반도체 칩(1)을 장착한 배선 기판(5)을 리플로우 노(reflow furnace) 내에 이송시켜, 적외선 가열을 행하여 공융 솔더 범프(4)를 용융시킴으로써 반도체 칩(1)을 배선 기판(5)에 패키지화한다(1차 패키지). 도 6에서 알 수 있는 바와 같이, 예비가열을 행한 후, 공융 솔더 범프(4)의 융점(183℃) 이상으로 가열함으로써 공융 솔더 범프(4)는 용융을 시작하고, 약 240℃의 최대 온도에서 공융 솔더 범프(4)는 완전히 용융한다. 또, 이 리플로우 처리온도의 최대 온도는 반도체 칩(1)의 볼모양의 솔더 전극(2)을 구성하고 있는 고융점 솔더(융점 270 내지 280℃)의 융점 이하이기 때문에, 반도체 칩 패키지시에 볼모양의 솔더 전극(2)은 용융하지 않는다.
다음에, 반도체 칩(1)의 표면측 또는 배선 기판(5)의 표면측에 남아 있는 플럭스를 제거하기 위해서, 플럭스 세정을 수행한다. 이 플럭스 세정 처리는, 도 2b에 도시하는 바와 같이, 반도체 칩(1)과 배선 기판(5) 사이의 언더필부(6)에 세정액을 화살표와 같이 강제 수류 방식에 의해 분무되도록 수행한다. 이와 같이 세정액을 강제적으로 언더필부(6)에 분무함으로써, 볼모양의 솔더 전극(2) 사이의 미소영역 및 반도체 칩(1)과 배선 기판(5) 사이의의 좁은 언더필부(6)에도 충분히 세정액을 돌려 넣을 수 있게 된다. 따라서, 플럭스의 유기피막의 대부분을 제거할 수 있다.
다음에, 도 2c에 도시하는 바와 같이, 반도체 칩(1)이 장착되어 있는 배선 기판(5)을 질소 함유 분위기(15) 내에 노출시켜, 약 120℃로 2 내지 4시간동안 베이킹 처리를 행한다. 이 베이킹 처리에 의해, 전공정의 플럭스 세정 공정에서 적어도 반도체 칩(1)의 표면측 또는 배선 기판(5)의 표면측에 부착된는 수분을 증발시킨다.
다음에, 도 3a에 도시하는 바와 같이, 반도체 칩(1)이 장착되어 있는 배선 기판(5)을 산소 플라즈마 분위기에 노출시켜 플라즈마 처리를 수행한다. 이 플라즈마 처리는, 상온에서, 전력이 600W, 기압이 80 내지 85Pa(Pascal), 처리 시간이 약 12분간의 조건으로 수행한다. 이와 같이 산소 플라스마 처리를 수행함으로써, 반도체 칩(1)의 표면측 및 배선 기판(5)의 표면측이 거칠게 되어, 미소한 요철이 형성되게 된다. 따라서, 산소 플라즈마 분위기(15)에 의한 물리적, 화학적 에칭 작용에 의해, 상기 플럭스 세정 공정에서 남아 있던 플럭스(3)의 유기피막은 완전히 제거되게 된다.
또한, 상술한 바와 같이, 반도체 칩(1)의 표면측 및 배선 기판(5)의 표면측에 부착되어 있었던 유기피막이 완전히 제거됨에 의해, 이 후의 언더필부(6)로의수지 주입공정에서, 수지의 흐름성이 개선되게 된다. 따라서, 수지 주입시에 언더필 수지(7) 내에서의 보이드의 발생이 방지되게 된다. 또한, 수지의 흐름성이 개선됨에 따라, 수지 주입 시간이 단축될 수 있게 된다. 또한, 특히 산소를 사용한 플라즈마 처리에 의하면, 극성이 높은 산소 분자가 상기 표면측에 부착되기 때문에, 이 산소 분자의 화학적 피복 작용(chemical coating action)이 작용하여, 수지의 흐름성은 더욱 개선된다.
다음에, 도 3b에 도시하는 바와 같이, 언더필 수지(7)를 수지 도포 장치에 의해 반도체 칩(1)의 한 측면측에 도포한다. 언더필 수지(7)로서는 예컨대 엑폭시계 수지, 실리콘계 수지, 폴리이미드계 수지, 폴리올레핀계 수지, 시아네이트에스테르계 수지, 페놀계 수지, 나프탈렌계 수지, 플루오렌계 수지 등을 사용한다.
다음에, 도 3c에 도시하는 바와 같이, 언더필 수지(7)를 언더필부(6)에 주입한다. 이와 함께, 이전 공정에서 언더필 수지(7)를 도포한 후 배선 기판(5)을 약 70℃로 유지하여 둠으로써, 언더필 수지(7)는 표면 장력에 의해 언더필부(6)로 돌아 들어가 반대측면에 도달하게 된다. 이 경우, 상술한 바와 같이, 반도체 칩(1)의 표면측 및 배선 기판(5)의 표면측은 산소 플라즈마 처리에 의해 수지의 흐름성이 개선되어 있기 때문에, 언더필 수지(7)의 돌아 들어감은 신속히 수행된다.
예컨대, 상기 표면측의 접촉각(contact angle)은 산소 플라즈마 처리가 없는 경우에 90 내지 110도이던 것이, 산소 플라즈마 처리가 있는 경우에는 10 내지 20도로 대폭 감소할 수 있었다. 이 접촉각의 감소는 언더필 수지(7)의 흐름성에 반영되어, 예컨대 13㎜×13㎜ 크기를 갖는 반도체 칩의 경우, 1개당 언더필 수지(7)의주입 시간을 전자의 경우 4 내지 5분이던 것을, 2 내지 3분으로 단축할 수 있었다.
다음에, 언더필 수지(7)를 경화시키기 위해서 언더필 수지(7)를 주입한 배선 기판(5)에 경화 처리를 수행한다. 이 경화 처리는, 예컨대 약 120℃로 약 15분간 보관하는 제 1의 단계와, 이 후에 약 150℃로 약 60분간 보관하는 제 2의 단계에 의해 수행했다. 이에 의해, 언더필부(6)는 언더필 수지(7)에 의해 완전히 밀봉되고, 반도체 칩(1)은 외부 분위기로부터 보호된다. 이상의 공정에 의해, 반도체 장치의 주요부가 제조된다.
다음에, 도 4a에 도시하는 바와 같이, 반도체 칩(1)의 이면측에, 예컨대 은 페이스트(silver paste) 등의 도전성 접착제(16)를 통해, 예컨대 구리 등으로 이루어진 방열판(8)을 부착시킨다. 이 방열판(8)의 부착에 앞서서, 반도체 칩(1)의 주위를 둘러싸도록 예컨대 구리 등의 보강판(17)을 접착제(18)를 통해 부착한다. 그리고, 이 보강판(17)에 의해 반도체 칩(1)을 기계적으로 지지하도록 하고, 상술한 방열판(8)을 부착한다.
다음에, 도 4b에 도시하는 바와 같이, 배선 기판(5)의 이면측에 2차 패키지용의 볼모양의 솔더 전극(19)을 접속한다. 구체적으로는, 이 볼모양의 솔더 전극(19)은 예컨대 공융 솔더 범프(Pb37%-Sn63%의 합금, 융점 183℃)를 사용하여, 미리 반도체 칩(1)을 장착한 배선 기판(5)을 반전시킴으로써 배선 기판(5)의 이면측을 상부로 향하도록 배치하고, 그 이면측의 소정 위치에 공융 솔더 범프를 위치시킴으로써 접속된다. 그리고, 이 배선 기판(5)을 리플로우 노 내에 이송하고, 공융 솔더의 융점 이상으로 가열하여 용융시킴으로써 접속한다.
이 경우, 가열온도는 반도체 칩(1)을 장착할 때에 행한 공융 솔더 범프(4)의 가열 온도를 상회하지 않도록 설정하는 것이 바람직하다. 이상에 의해 반도체 장치를 완성시킨다.
이와 같이, 본 실시예의 구성에 의하면, 볼모양의 솔더 전극(2)이 접속된 표면측에 플럭스를 도포한 반도체 칩(1)을 배선 기판(5)에 패키지화한 후, 반도체 칩(1)과 배선 기판(5) 사이의 언더필부(6)에 세정액을 강제적으로 분무하여 플럭스 세정을 행하고, 다음에 배선 기판(5)을 산소 플라즈마 분위기에 노출시켜 플라즈마 처리를 행하도록 했기 때문에, 반도체 칩 패키지 후의 플럭스 등의 유기계 성분의 제거를 완전히 수행할 수 있다.
따라서, 언더필부로의 수지 주입시의 수지의 흐름성을 개선하고, 수지 주입시의 언더필 수지 내에 보이드의 발생을 방지하는 동시에, 수지 주입 시간의 단축을 도모할 수 있다.
제 2의 실시예
산소 플라즈마 처리 대신에 아르곤 플라즈마 처리를 수행하도록 한 점에서 본 발명의 제 2의 실시예에 따른 반도체 장치 제조 방법의 구성은 상기 상술한 제 1의 실시예의 구성과 크게 다르다.
즉, 본 실시예에 있어서는, 제 1의 실시예의 도 3a에서 수행된 산소 플라즈마 처리 대신에 아르곤 플라즈마 처리를 수행하도록 하고, 반도체 칩(1)의 표면측 및 배선 기판(5)의 표면측을 거칠게 하여, 미소한 요철을 형성한다. 본 실시예에서는, 표면측의 접촉각을 산소 플라즈마 처리가 없는 경우의 90 내지 110 도에 비하여 30 내지 40도로 감소할 수 있었다. 따라서, 본 실시예에 있어서도, 플럭스 세정공정에서 남아 있던 플럭스의 유기피막을 완전히 제거할 수가 있게 된다.
또한, 이 아르곤 플라즈마 처리 공정 이외의 다른 공정은 제 1의 실시예와 거의 동일하다. 그러므로, 다른 공정의 설명은 생략한다.
이와 같이, 본 실시예의 구성에 의해서도, 제 1의 실시예에서 기술한 것과 거의 동일한 효과를 얻을 수 있다.
제 3의 실시예
산소 플라즈마 처리 대신에 산소와 아르곤과의 혼합 기체의 플라즈마 처리를 수행하도록 한 점에서, 본 발명의 제 3의 실시예에 따른 반도체 장치 제조 방법의 구성은 상기 상술한 제 1의 실시예의 구성과 크게 다르다.
즉, 본 실시예에 있어서는, 제 1의 실시예의 도 3a의 공정에서 수행된 산소 플라즈마 처리 대신에, 산소와 아르곤의 혼합 기체의 플라즈마 처리를 수행하도록 하고, 반도체 칩(1)의 표면측 및 배선 기판(5)의 표면측을 거칠게 하여, 미소한 요철을 형성한다. 따라서, 본 실시예에 있어서도, 플럭스 세정 공정에서 남아 있던 플럭스의 유기피막을 완전히 제거할 수 있게 된다.
또한, 이 아르곤 플라즈마 처리 공정 이외의 다른 공정은 제 1의 실시예와 거의 동일하다. 그러므로, 다른 공정의 설명은 생략한다.
이와 같이, 본 실시예의 구성에 의해서도, 제 1의 실시예에서 기술한 것과 거의 동일한 효과를 얻을 수 있다.
이상, 본 발명의 실시예를 도면을 참조하여 설명하였는데, 구체적인 구성은이들 실시예에 한정되지 않으며, 본 발명의 요지를 일탈하지 않는 범위 내에서 설계의 변경 등이 있더라도 본 발명에 포함된다. 예컨대, 반도체 칩의 표면측에 접속하는 볼모양의 솔더 전극을 구성하는 고융점 솔더는 그 일 예를 나타낸 것으로서, 조성을 변경하여 다른 구성의 고융점 솔더를 사용할 수 있다. 또한, 반도체 칩의 이면측에 부착한 방열판의 형상은 핀형 등의 방열성이 뛰어난 임의의 형상을 채용할 수가 있다.
이상 설명한 바와 같이, 본 발명의 반도체 장치의 제조 방법에 의하면, 볼모양의 솔더 전극이 접속된 표면측에 플럭스를 도포한 반도체 칩을 배선 기판에 패키지화한 후, 반도체 칩과 배선 기판 사이의 언더필부에 세정액을 강제적으로 분무하여 플럭스 세정을 행하고, 다음에 배선 기판을 산소 플라즈마 분위기에 노출시켜 플라즈마 처리를 행하도록 했기 때문에, 반도체 칩이 패키지화된 이후에 플럭스를 완전히 제거할 수 있다.
따라서, 언더필부로의 수지 주입시의 수지의 흐름성을 개선하고, 수지 주입시의 언더필 수지 내의 보이드의 발생을 방지하는 동시에, 수지 주입 시간의 단축을 도모할 수 있다.

Claims (10)

  1. 반도체 칩을 플립 칩 방식에 의해 배선 기판에 패키지화한 후, 상기 배선 기판과 상기 반도체 칩 사이의 언더필부에 수지를 주입하는 반도체 장치 제조 방법에 있어서,
    표면측에 볼모양의 솔더 전극이 접속된 반도체 칩을 준비하고, 상기 반도체 칩의 표면측에 플럭스를 도포하는 플럭스 도포 단계와;
    표면측에 공융 솔더 범프가 접속된 배선 기판을 준비하고, 상기 배선 기판상에 상기 반도체 칩을 상기 볼모양의 솔더 전극이 상기 공융 솔더 범프와 정렬되도록 장착하고, 상기 공융 솔더 범프를 용융함으로써 상기 반도체 칩을 상기 배선 기판상에 패키지화하는 반도체 칩 패키지 단계와;
    상기 언더필부에 세정액을 강제적으로 분무하여 상기 언더필부에 도포되어 있는 상기 플럭스를 세정하는 플럭스 세정 단계와;
    상기 반도체 칩이 장착되어 있는 상기 배선 기판을 플라즈마 분위기에 노출시켜 플라즈마 처리하는 플라즈마 처리 단계와;
    상기 언더필부에 수지를 주입하는 언더필 수지 주입 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  2. 제 1항에 있어서, 상기 언더필 수지 주입 단계 후에, 상기 배선 기판의 이면측에 패키지용 볼모양의 솔더 전극을 접속하는 패키지용 볼모양의 솔더 전극 접속단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  3. 제 2항에 있어서, 상기 언더필 수지 주입 단계 이후에 그리고 상기 패키지용 볼모양의 솔더 전극 접속 단계 이전에, 상기 반도체 칩의 이면측에 방열판을 부착하는 방열판 부착 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  4. 제 1항에 있어서, 상기 플라스마 처리 단계는 산소, 아르곤, 또는 산소와 아르곤의 혼합 기체의 사용에 의해 플라즈마 처리를 수행함으로써 수행되는 것을 특징으로 하는 반도체 장치 제조 방법.
  5. 제 1항에 있어서, 상기 반도체 칩의 상기 볼모양의 솔더 전극의 융점은 상기 배선 기판의 상기 공융 솔더 범프의 융점보다도 더 높은 것을 특징으로 하는 반도체 장치 제조 방법.
  6. 제 5항에 있어서, 상기 반도체 칩의 상기 볼모양의 솔더 전극은 고융점 솔더로서 이루어지는 것을 특징으로 하는 반도체 장치 제조 방법.
  7. 제 2항에 있어서, 상기 배선 기판의 상기 패키지용 볼모양의 솔더 전극은 공융 솔더로 이루어지는 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 제 1항에 있어서, 상기 반도체 칩의 표면측 상에 상기 볼모양의 솔더 전극이 접속되어 있지 않은 영역은 절연 보호막으로 피복되는 것을 특징으로 하는 반도체 장치 제조 방법.
  9. 제 1항에 있어서, 상기 배선 기판의 표면 상에 상기 공융 솔더 범프가 형성되어 있지 않은 영역은 절연 보호막으로 피복되는 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 제 1항에 있어서, 상기 배선 기판은 다층 배선 기판으로 이루어지는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1020000058526A 1999-10-08 2000-10-05 반도체 장치 제조 방법 KR100351996B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP?11-287752? 1999-10-08
JP28775299A JP3334693B2 (ja) 1999-10-08 1999-10-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20010050870A KR20010050870A (ko) 2001-06-25
KR100351996B1 true KR100351996B1 (ko) 2002-09-11

Family

ID=17721311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000058526A KR100351996B1 (ko) 1999-10-08 2000-10-05 반도체 장치 제조 방법

Country Status (3)

Country Link
US (1) US6723627B1 (ko)
JP (1) JP3334693B2 (ko)
KR (1) KR100351996B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318217A (ja) * 2001-06-20 2003-11-07 Toray Eng Co Ltd 実装方法および装置
US7005323B2 (en) * 2001-09-27 2006-02-28 Rfstream Corporation Method and apparatus for shielding integrated circuits
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
US7359693B2 (en) * 2003-05-23 2008-04-15 Rfstream Corporation Enclosure and substrate structure for a tuner module
JP4134949B2 (ja) * 2004-05-26 2008-08-20 松下電器産業株式会社 電子部品モジュールの組立方法およびプラズマ処理方法
JP2006114588A (ja) * 2004-10-13 2006-04-27 Nippon Mektron Ltd 可撓性回路基板の処理方法
WO2006099119A2 (en) * 2005-03-11 2006-09-21 Rfstream Corporation An integrated circuit layout for a television tuner
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2007242761A (ja) * 2006-03-07 2007-09-20 Seiko Epson Corp 半導体装置の製造方法
US20080079175A1 (en) * 2006-10-02 2008-04-03 Michael Bauer Layer for chip contact element
KR100896813B1 (ko) * 2007-10-16 2009-05-11 삼성전기주식회사 패키지 및 그 제조방법
JP5511156B2 (ja) * 2008-06-30 2014-06-04 シャープ株式会社 半導体デバイスの実装方法、半導体素子モジュールおよび電子情報機器
US8618676B2 (en) * 2008-10-30 2013-12-31 Stmicroelectronics (Malta) Ltd. Method of assembly of a semiconductor package for the improvement of the electrical testing yield on the packages so obtained
JP2010192525A (ja) * 2009-02-16 2010-09-02 Namics Corp 半導体装置およびその製造方法
JP2011023509A (ja) * 2009-07-15 2011-02-03 Renesas Electronics Corp 半導体装置の製造方法、および、これに用いる半導体製造装置
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
KR102458034B1 (ko) 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
KR20200054747A (ko) 2018-11-12 2020-05-20 삼성전자주식회사 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6239043A (ja) * 1985-08-14 1987-02-20 Hitachi Ltd 半導体装置用半田コ−ト処理装置及び半田付処理方法
JPH04236435A (ja) * 1991-01-18 1992-08-25 Toshiba Corp 半導体素子の実装方法
US5274913A (en) * 1991-10-25 1994-01-04 International Business Machines Corporation Method of fabricating a reworkable module
JPH05152378A (ja) 1991-11-30 1993-06-18 Nitto Denko Corp テープキヤリアパツケージ
US5428249A (en) * 1992-07-15 1995-06-27 Canon Kabushiki Kaisha Photovoltaic device with improved collector electrode
JP3312377B2 (ja) * 1993-12-09 2002-08-05 セイコーエプソン株式会社 ろう材による接合方法及び装置
JP3353501B2 (ja) 1994-11-09 2002-12-03 ソニー株式会社 半導体装置及び半導体装置の製造方法
US6008071A (en) * 1995-09-20 1999-12-28 Fujitsu Limited Method of forming solder bumps onto an integrated circuit device
JP2793528B2 (ja) 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
JP3311215B2 (ja) 1995-09-28 2002-08-05 株式会社東芝 半導体装置
JP3447874B2 (ja) 1995-12-06 2003-09-16 松下電器産業株式会社 樹脂封止電子製品の製造方法
JP3485290B2 (ja) 1996-03-15 2004-01-13 和夫 杉山 物質表面の有機物の除去方法
JPH1050770A (ja) 1996-08-05 1998-02-20 Hitachi Ltd 半導体装置及びその製造方法
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
JP3279940B2 (ja) * 1996-11-27 2002-04-30 シャープ株式会社 電子回路装置の製造方法、半田残渣均一化治具、金属ロウペースト転写用治具及び電子回路装置の製造装置
JP3712851B2 (ja) 1997-04-11 2005-11-02 松下電器産業株式会社 電子部品およびその製造方法
JP3376861B2 (ja) 1997-07-08 2003-02-10 松下電器産業株式会社 バンプ付きワークの実装方法
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device

Also Published As

Publication number Publication date
US6723627B1 (en) 2004-04-20
JP2001110825A (ja) 2001-04-20
KR20010050870A (ko) 2001-06-25
JP3334693B2 (ja) 2002-10-15

Similar Documents

Publication Publication Date Title
KR100351996B1 (ko) 반도체 장치 제조 방법
US6696644B1 (en) Polymer-embedded solder bumps for reliable plastic package attachment
US6774497B1 (en) Flip-chip assembly with thin underfill and thick solder mask
US7276401B2 (en) Adhesion by plasma conditioning of semiconductor chip surfaces
JP2589239B2 (ja) 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
US6413862B1 (en) Use of palladium in IC manufacturing
US6707149B2 (en) Low cost and compliant microelectronic packages for high i/o and fine pitch
US20080001271A1 (en) Flipped, stacked-chip IC packaging for high bandwidth data transfer buses
JPH08255965A (ja) マイクロチップモジュール組立体
JP5272922B2 (ja) 半導体装置及びその製造方法
US10002814B2 (en) Apparatuses and methods to enhance passivation and ILD reliability
CN104051327B (zh) 用于半导体封装的表面处理方法和装置
JPH1187424A (ja) 半導体装置およびその製造方法
JP2000174052A (ja) 半導体チップ及び半導体チップの製造方法
CN113594122B (zh) 溢出式凸块封装结构及其制备方法
KR100884192B1 (ko) 반도체 패키지의 제조 방법
JP4440494B2 (ja) 半導体装置の製造方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP3454097B2 (ja) 電子部品および電子部品の製造方法
JP2001267368A (ja) フリップチップ実装構造
JP2000049254A (ja) チップサイズパッケージ
JP3951903B2 (ja) 半導体装置及び半導体装置実装体の製造方法
JPH08274209A (ja) チップキャリヤ及びその製造方法
JP2000315704A (ja) 半導体装置の製造方法
JPH0722466A (ja) 半導体装置及びその電極処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee