JP2001267368A - フリップチップ実装構造 - Google Patents
フリップチップ実装構造Info
- Publication number
- JP2001267368A JP2001267368A JP2000074991A JP2000074991A JP2001267368A JP 2001267368 A JP2001267368 A JP 2001267368A JP 2000074991 A JP2000074991 A JP 2000074991A JP 2000074991 A JP2000074991 A JP 2000074991A JP 2001267368 A JP2001267368 A JP 2001267368A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- flip
- circuit board
- semiconductor element
- fluorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
- H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 半導体素子（レーザーダイオード、ＩＣチッ
プ等）の位置ズレをなくし、工程の簡素化と信頼性の向
上が課題。 【解決手段】 回路基板４の一方の面に形成された配線
パターン１１の半田付きランド１１ａの表面にフッ素系
不活性液８を塗布してレーザーダイオード１０の半田バ
ンプ３を仮固定した後、リフローすることにより回路基
板４上にレーザーダイオード１０をフリップチップ接続
する。フッ素系不活性液８の沸点は、半田バンプ３の融
点より低い温度のものを選択する。フラックスレスのた
め洗浄等の工程が不要になり、残渣等による信頼性の低
下もなくなる。工程移動中のレーザーダイオード位置ズ
レの発生はなく、工程が簡素化され、フリップチップ実
装構造の信頼性が向上する。
プ等）の位置ズレをなくし、工程の簡素化と信頼性の向
上が課題。 【解決手段】 回路基板４の一方の面に形成された配線
パターン１１の半田付きランド１１ａの表面にフッ素系
不活性液８を塗布してレーザーダイオード１０の半田バ
ンプ３を仮固定した後、リフローすることにより回路基
板４上にレーザーダイオード１０をフリップチップ接続
する。フッ素系不活性液８の沸点は、半田バンプ３の融
点より低い温度のものを選択する。フラックスレスのた
め洗浄等の工程が不要になり、残渣等による信頼性の低
下もなくなる。工程移動中のレーザーダイオード位置ズ
レの発生はなく、工程が簡素化され、フリップチップ実
装構造の信頼性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の実装
構造に係わり、更に詳しくは光半導体素子（レーザーダ
イオード）、光素子（光導波路）及びＩＣチップ等のフ
ラックスレスでの半田付けによるフリップチップ実装構
造に関する。
構造に係わり、更に詳しくは光半導体素子（レーザーダ
イオード）、光素子（光導波路）及びＩＣチップ等のフ
ラックスレスでの半田付けによるフリップチップ実装構
造に関する。
【０００２】
【従来の技術】近年、半導体パッケージの小型化、高密
度化に伴いベア・チップを直接フェイスダウンで、基板
上に実装するフリップチップボンディングが開発されて
いる。これは、チップ側にある半田と基板側にあるパッ
ドを使って、裏返しチップ（フリップチップ）を基板に
位置合わせした後、半田を一度に溶かして接続を行うも
のである。当初、チップの周辺だけの接続から、完全エ
リアアレイにまで発展してきている。
度化に伴いベア・チップを直接フェイスダウンで、基板
上に実装するフリップチップボンディングが開発されて
いる。これは、チップ側にある半田と基板側にあるパッ
ドを使って、裏返しチップ（フリップチップ）を基板に
位置合わせした後、半田を一度に溶かして接続を行うも
のである。当初、チップの周辺だけの接続から、完全エ
リアアレイにまで発展してきている。
【０００３】図５は、従来の一般的なＩＣチップのフリ
ップチップ実装構造を説明する要部断面図である。図５
（ａ）、（ｂ）において、符号１はＩＣチップであり、
２はＩＣチップ１の能動面側に形成された、例えば、Ａ
ｌ（アルミニウム）層よりなるパッド電極である。パッ
ド電極２には、ＩＣチップ１を後述する有機回路基板に
接続するための半田バンプである半田（例えば、Ｐｂ：
４０％、Ｓｎ：６０％）よりなる半田バンプ（突起電
極）３がＩＣチップ素子エリア内に配置されている。
ップチップ実装構造を説明する要部断面図である。図５
（ａ）、（ｂ）において、符号１はＩＣチップであり、
２はＩＣチップ１の能動面側に形成された、例えば、Ａ
ｌ（アルミニウム）層よりなるパッド電極である。パッ
ド電極２には、ＩＣチップ１を後述する有機回路基板に
接続するための半田バンプである半田（例えば、Ｐｂ：
４０％、Ｓｎ：６０％）よりなる半田バンプ（突起電
極）３がＩＣチップ素子エリア内に配置されている。
【０００４】符号４は、回路基板であり、上下面に銅箔
張りのガラスエポキシ樹脂等よりなり、樹脂基板の全表
面に無電解メッキ及び電解メッキにより銅メッキ層を形
成する。更に、メッキレジストをラミネートし、露光現
像してパターンマスクを形成した後、エッチング液を用
いてパターンエッチングを行うことにより、上面側には
ＩＣ接続用電極５を、下面側にはマトリットス状に図示
しない外部接続用電極を形成する。次に、ソルダーレジ
スト処理を行い、所定の部分にレジスト膜を形成するこ
とにより、前記樹脂基板の下面側には図示しない外部接
続用電極を露呈するように、マトリットス状に多数の同
一形状の半田付け可能な表面であるレジスト膜開口部を
形成することにより回路基板４が完成される。
張りのガラスエポキシ樹脂等よりなり、樹脂基板の全表
面に無電解メッキ及び電解メッキにより銅メッキ層を形
成する。更に、メッキレジストをラミネートし、露光現
像してパターンマスクを形成した後、エッチング液を用
いてパターンエッチングを行うことにより、上面側には
ＩＣ接続用電極５を、下面側にはマトリットス状に図示
しない外部接続用電極を形成する。次に、ソルダーレジ
スト処理を行い、所定の部分にレジスト膜を形成するこ
とにより、前記樹脂基板の下面側には図示しない外部接
続用電極を露呈するように、マトリットス状に多数の同
一形状の半田付け可能な表面であるレジスト膜開口部を
形成することにより回路基板４が完成される。
【０００５】図５（ｃ）に示すように、前記ＩＣチップ
１のパッド電極２上に半田バンプ３を形成した半田と前
記回路基板４の上面側に形成されたＩＣ接続用電極５を
使って回路基板４に位置合わせした後、半田バンプ３を
リフローしてＩＣチップ１を回路基板４に電気的に接続
する。
１のパッド電極２上に半田バンプ３を形成した半田と前
記回路基板４の上面側に形成されたＩＣ接続用電極５を
使って回路基板４に位置合わせした後、半田バンプ３を
リフローしてＩＣチップ１を回路基板４に電気的に接続
する。
【０００６】その後、前記ＩＣチップ１の上面が露出し
た状態で、ＩＣチップ１と回路基板４との隙間に封止樹
脂６を充填することによりＩＣチップ１は回路基板４に
一体的に固定される。
た状態で、ＩＣチップ１と回路基板４との隙間に封止樹
脂６を充填することによりＩＣチップ１は回路基板４に
一体的に固定される。
【０００７】上記した半田バンプ３は、所謂６／４半田
で、融点は略１８０°Ｃ程度で、非酸化雰囲気中で加熱
する。このフラックスを使用していない方法による半田
付けは、溶融半田の表面張力を利用しており、加熱前の
ＩＣチップ１の回路基板４に対する位置が多少ズレてい
ても半田の表面張力により望ましい位置にＩＣチップ１
を自動的に移動させることができる。しかし、ＩＣチッ
プ１は回路基板４の上に単に置かれているのみで、工程
移動時等の振動で大きく位置ズレが発生することがあ
る。
で、融点は略１８０°Ｃ程度で、非酸化雰囲気中で加熱
する。このフラックスを使用していない方法による半田
付けは、溶融半田の表面張力を利用しており、加熱前の
ＩＣチップ１の回路基板４に対する位置が多少ズレてい
ても半田の表面張力により望ましい位置にＩＣチップ１
を自動的に移動させることができる。しかし、ＩＣチッ
プ１は回路基板４の上に単に置かれているのみで、工程
移動時等の振動で大きく位置ズレが発生することがあ
る。
【０００８】図６は、従来のフラックスを使ったフリッ
プチップ実装構造を説明する要部断面図である。図５で
説明した従来技術と異なるところは、図６（ｂ）に示す
ように、ＩＣチップ１の半田バンプ３の表面にフラック
ス７を塗布した後、回路基板４の上面側に形成されたＩ
Ｃ接続用電極５にＩＣチップ１の半田バンプ３を位置合
わせして仮固定する。その後、図６（ｃ）に示す様に、
リフローでＩＣチップ１を回路基板４に電気的に接続す
る。図６（ｃ）に示す様に、前記ＩＣチップ１の上面が
露出した状態で、ＩＣチップ１と回路基板４との隙間に
封止樹脂６を充填することによりＩＣチップ１は回路基
板４に一体的に固定される。
プチップ実装構造を説明する要部断面図である。図５で
説明した従来技術と異なるところは、図６（ｂ）に示す
ように、ＩＣチップ１の半田バンプ３の表面にフラック
ス７を塗布した後、回路基板４の上面側に形成されたＩ
Ｃ接続用電極５にＩＣチップ１の半田バンプ３を位置合
わせして仮固定する。その後、図６（ｃ）に示す様に、
リフローでＩＣチップ１を回路基板４に電気的に接続す
る。図６（ｃ）に示す様に、前記ＩＣチップ１の上面が
露出した状態で、ＩＣチップ１と回路基板４との隙間に
封止樹脂６を充填することによりＩＣチップ１は回路基
板４に一体的に固定される。
【０００９】図７は、上記した従来技術と同様に従来の
フラックスを使ったフリップチップ実装構造を説明する
要部断面図である。図７において、前記回路基板４の上
面側に形成されたＩＣ接続用電極５の表面にフラックス
７を塗布し、半田バンプ３を仮固定すると同時に、ＩＣ
チップ１のパッド電極２の表面にもフラックス７を塗布
した後、回路基板４とＩＣチップ１とを位置合わせし、
仮固定した後、リフローでＩＣチップ１を回路基板４に
電気的に接続する。図示していないが、前述と同様にＩ
Ｃチップ１と回路基板４との隙間を封止樹脂を充填して
ＩＣチップ１は回路基板４に一体的に固定される。
フラックスを使ったフリップチップ実装構造を説明する
要部断面図である。図７において、前記回路基板４の上
面側に形成されたＩＣ接続用電極５の表面にフラックス
７を塗布し、半田バンプ３を仮固定すると同時に、ＩＣ
チップ１のパッド電極２の表面にもフラックス７を塗布
した後、回路基板４とＩＣチップ１とを位置合わせし、
仮固定した後、リフローでＩＣチップ１を回路基板４に
電気的に接続する。図示していないが、前述と同様にＩ
Ｃチップ１と回路基板４との隙間を封止樹脂を充填して
ＩＣチップ１は回路基板４に一体的に固定される。
【００１０】
【発明が解決しようとする課題】前述したフリップチッ
プ実装構造には次のような問題点がある。即ち、半田バ
ンプの表面又は回路基板上のＩＣ接続用電極の表面にフ
ラックスを塗布して仮固定する方法は、工程移動時等の
振動で大きく位置ズレが発生することは避けられるが、
リフロー工程後に洗浄工程が必要になる。また、フラッ
クスの残渣による製品の信頼性が低下する等の問題が発
生する。
プ実装構造には次のような問題点がある。即ち、半田バ
ンプの表面又は回路基板上のＩＣ接続用電極の表面にフ
ラックスを塗布して仮固定する方法は、工程移動時等の
振動で大きく位置ズレが発生することは避けられるが、
リフロー工程後に洗浄工程が必要になる。また、フラッ
クスの残渣による製品の信頼性が低下する等の問題が発
生する。
【００１１】従って、工程を簡素化し、信頼性の高いフ
リップチップ実装の実現が課題となる。
リップチップ実装の実現が課題となる。
【００１２】本発明は、上記従来の課題に鑑みなされた
ものであり、その目的は、小型携帯機器等に搭載する信
頼性に優れた、半導体素子のフラックスレスでの半田付
けによるフリップチップ実装構造を提供するものであ
る。
ものであり、その目的は、小型携帯機器等に搭載する信
頼性に優れた、半導体素子のフラックスレスでの半田付
けによるフリップチップ実装構造を提供するものであ
る。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明におけるフリップチップ実装構造は、回路基
板の一方の面に形成された半導体素子を接続する半導体
素子接続用電極に半導体素子を半田バンプ又は半田リボ
ン等の導電部材を介して実装したフリップチップ実装構
造において、前記半導体素子接続用電極の表面又は前記
導電部材の表面の少なくともいずれか一方にフッ素系不
活性液を塗布し、前記フッ素系不活性液で半導体素子を
仮固定した後、リフローすることにより回路基板上に半
導体素子をフリップチップ接続したことを特徴とするも
のである。
に、本発明におけるフリップチップ実装構造は、回路基
板の一方の面に形成された半導体素子を接続する半導体
素子接続用電極に半導体素子を半田バンプ又は半田リボ
ン等の導電部材を介して実装したフリップチップ実装構
造において、前記半導体素子接続用電極の表面又は前記
導電部材の表面の少なくともいずれか一方にフッ素系不
活性液を塗布し、前記フッ素系不活性液で半導体素子を
仮固定した後、リフローすることにより回路基板上に半
導体素子をフリップチップ接続したことを特徴とするも
のである。
【００１４】また、前記半導体素子は、光半導体素子で
あり、該光半導体素子接続用電極の表面又は半田バン
プ、半田リボン等からなる前記導電部材の表面の少なく
ともいずれか一方にフッ素系不活性液を塗布して光半導
体素子を仮固定した後、リフローすることにより回路基
板上に光半導体素子をフリップチップ接続したことを特
徴とするものである。
あり、該光半導体素子接続用電極の表面又は半田バン
プ、半田リボン等からなる前記導電部材の表面の少なく
ともいずれか一方にフッ素系不活性液を塗布して光半導
体素子を仮固定した後、リフローすることにより回路基
板上に光半導体素子をフリップチップ接続したことを特
徴とするものである。
【００１５】また、前記光半導体素子は、レーザーダイ
オードであり、該レーザーダイオード接続用電極の表面
又は半田バンプ、半田リボン等からなる前記導電部材の
表面の少なくともいずれか一方にフッ素系不活性液を塗
布してレーザーダイオードを仮固定した後、リフローす
ることにより回路基板上にレーザーダイオードをフリッ
プチップ接続したことを特徴とするものである。
オードであり、該レーザーダイオード接続用電極の表面
又は半田バンプ、半田リボン等からなる前記導電部材の
表面の少なくともいずれか一方にフッ素系不活性液を塗
布してレーザーダイオードを仮固定した後、リフローす
ることにより回路基板上にレーザーダイオードをフリッ
プチップ接続したことを特徴とするものである。
【００１６】また、前記半導体素子は、ＩＣチップであ
り、該ＩＣチップ接続用電極の表面又は前記半田バンプ
等からなる導電部材の表面の少なくともいずれか一方に
フッ素系不活性液を塗布してＩＣチップを仮固定した
後、リフローすることにより回路基板上にＩＣチップを
接続すると共に、ＩＣチップと回路基板との隙間に封止
樹脂を充填して一体的に固定しフリップチップ接続した
ことを特徴とするものである。
り、該ＩＣチップ接続用電極の表面又は前記半田バンプ
等からなる導電部材の表面の少なくともいずれか一方に
フッ素系不活性液を塗布してＩＣチップを仮固定した
後、リフローすることにより回路基板上にＩＣチップを
接続すると共に、ＩＣチップと回路基板との隙間に封止
樹脂を充填して一体的に固定しフリップチップ接続した
ことを特徴とするものである。
【００１７】また、前記フッ素系不活性液の沸点は、前
記半田バンプ又は半田リボン等の導電部材の融点より低
い温度であることを特徴とするものである。
記半田バンプ又は半田リボン等の導電部材の融点より低
い温度であることを特徴とするものである。
【００１８】
【発明の実施の形態】以下図面に基づいて本発明におけ
るフリップチップ実装構造について説明する。図１は、
本発明の第１の実施の形態に係わるＩＣチップのフリッ
プチップ実装構造を説明する要部断面図である。図にお
いて、従来技術と同一部材は同一符号で示す。
るフリップチップ実装構造について説明する。図１は、
本発明の第１の実施の形態に係わるＩＣチップのフリッ
プチップ実装構造を説明する要部断面図である。図にお
いて、従来技術と同一部材は同一符号で示す。
【００１９】先ず、図１（ａ）、（ｂ）において、従来
技術と異なる所は、前記回路基板４上のＩＣ接続用電極
５の表面にフッ素系不活性液８を塗布し、回路基板４に
形成された半田バンプ３を位置合わせして仮固定した
後、リフローでＩＣチップ１を回路基板４に電気的に接
続する。その後、ＩＣチップ１と回路基板４との隙間を
封止樹脂６を充填してＩＣチップ１を回路基板４に一体
的に固定する。
技術と異なる所は、前記回路基板４上のＩＣ接続用電極
５の表面にフッ素系不活性液８を塗布し、回路基板４に
形成された半田バンプ３を位置合わせして仮固定した
後、リフローでＩＣチップ１を回路基板４に電気的に接
続する。その後、ＩＣチップ１と回路基板４との隙間を
封止樹脂６を充填してＩＣチップ１を回路基板４に一体
的に固定する。
【００２０】前記フッ素系不活性液８の沸点は、前記半
田バンプ３の融点より低い温度のものを選択することに
より、半田バンプ３が溶融する前に全て蒸発してしまう
ので、フッ素系不活性液８は半田付けにはなんら悪影響
はない。また、半田付け時の非酸化雰囲気に対しても悪
影響はない。
田バンプ３の融点より低い温度のものを選択することに
より、半田バンプ３が溶融する前に全て蒸発してしまう
ので、フッ素系不活性液８は半田付けにはなんら悪影響
はない。また、半田付け時の非酸化雰囲気に対しても悪
影響はない。
【００２１】図２は、本発明の第２の実施の形態に係わ
るＩＣチップのフリップチップ実装構造を説明する要部
断面図である。前記ＩＣチップ１に形成された半田バン
プ３の表面に上記したフッ素系不活性液８を塗布し、回
路基板４に形成されたＩＣ接続用電極５に位置合わせし
て仮固定した後、リフローでＩＣチップ１を回路基板４
に電気的に接続するものである。その後、図示していな
いが、ＩＣチップ１と回路基板４との隙間を封止樹脂を
充填してＩＣチップ１を回路基板４に一体的に固定す
る。
るＩＣチップのフリップチップ実装構造を説明する要部
断面図である。前記ＩＣチップ１に形成された半田バン
プ３の表面に上記したフッ素系不活性液８を塗布し、回
路基板４に形成されたＩＣ接続用電極５に位置合わせし
て仮固定した後、リフローでＩＣチップ１を回路基板４
に電気的に接続するものである。その後、図示していな
いが、ＩＣチップ１と回路基板４との隙間を封止樹脂を
充填してＩＣチップ１を回路基板４に一体的に固定す
る。
【００２２】図３は、本発明の第３の実施の形態に係わ
るレーザーダイオードのフリップチップ実装構造を説明
する要部断面図である。図３において、符号１０は光半
導体素子であるレーザーダイオードで下面に半田バンプ
３が形成されている。回路基板４のレーザーダイオード
１０と対向する面に形成された配線パターン１１の半田
付きランド１１ａにフッ素系不活性液８を塗布し、この
フッ素系不活性液８でレーザーダイオード１０を仮固定
した後、リフローすることにより回路基板４上にレーザ
ーダイオード１０をフリップチップ接続する。
るレーザーダイオードのフリップチップ実装構造を説明
する要部断面図である。図３において、符号１０は光半
導体素子であるレーザーダイオードで下面に半田バンプ
３が形成されている。回路基板４のレーザーダイオード
１０と対向する面に形成された配線パターン１１の半田
付きランド１１ａにフッ素系不活性液８を塗布し、この
フッ素系不活性液８でレーザーダイオード１０を仮固定
した後、リフローすることにより回路基板４上にレーザ
ーダイオード１０をフリップチップ接続する。
【００２３】図４は、本発明の第４の実施の形態に係わ
るレーザーダイオードのフリップチップ実装構造を説明
する要部断面図である。図４において、符号１０はレー
ザーダイオードで下面に半田リボン１２を介して回路基
板４上に形成された配線パターンの半田付きランド１３
ａにフッ素系不活性液８を塗布し、このフッ素系不活性
液８でレーザーダイオード１０を仮固定した後、リフロ
ーすることにより回路基板４上にレーザーダイオード１
０をフリップチップ接続する。
るレーザーダイオードのフリップチップ実装構造を説明
する要部断面図である。図４において、符号１０はレー
ザーダイオードで下面に半田リボン１２を介して回路基
板４上に形成された配線パターンの半田付きランド１３
ａにフッ素系不活性液８を塗布し、このフッ素系不活性
液８でレーザーダイオード１０を仮固定した後、リフロ
ーすることにより回路基板４上にレーザーダイオード１
０をフリップチップ接続する。
【００２４】上述べた構成により、フッ素系不活性液を
従来技術で説明したフラックスの代わりに使用すること
により、フッ素系不活性液は粘性があり常温においては
殆ど蒸発しないため半導体素子（ＩＣチップ、レーザー
ダイオード）が回路基板に仮固定されるので、工程移動
中に位置ズレが発生することはない。従来フラックス使
用することによる問題点、即ち、リフロー工程後に洗浄
工程を必要とすること、また、フラックスの残渣による
製品の信頼性が低下すること等の問題が解消される。従
って、フッ素系不活性液を使用することにより、リフロ
ー後の洗浄工程が不要になり工程が簡素化され、フラッ
クスの残渣がないので信頼性の高い半導体素子のフリッ
プチップ実装が実現されるものである。
従来技術で説明したフラックスの代わりに使用すること
により、フッ素系不活性液は粘性があり常温においては
殆ど蒸発しないため半導体素子（ＩＣチップ、レーザー
ダイオード）が回路基板に仮固定されるので、工程移動
中に位置ズレが発生することはない。従来フラックス使
用することによる問題点、即ち、リフロー工程後に洗浄
工程を必要とすること、また、フラックスの残渣による
製品の信頼性が低下すること等の問題が解消される。従
って、フッ素系不活性液を使用することにより、リフロ
ー後の洗浄工程が不要になり工程が簡素化され、フラッ
クスの残渣がないので信頼性の高い半導体素子のフリッ
プチップ実装が実現されるものである。
【００２５】また、フッ素系不活性液の沸点は半田付け
する半田のリフロー温度により自由に選択することが可
能である。
する半田のリフロー温度により自由に選択することが可
能である。
【００２６】
【発明の効果】本発明のフリップチップ実装構造によれ
ば、半導体素子を基板上に実装する際にフラックスの代
わりにフッ素系不活性液を使用し仮固定するので、工程
移動中に発生していた回路基板の配線パターンと半導体
素子との接続の位置ズレがなくなる。また、フラックス
使用による悪影響も解消され、工程が簡素化され、信頼
性の高いフリップチップ実装を提供することができる。
ば、半導体素子を基板上に実装する際にフラックスの代
わりにフッ素系不活性液を使用し仮固定するので、工程
移動中に発生していた回路基板の配線パターンと半導体
素子との接続の位置ズレがなくなる。また、フラックス
使用による悪影響も解消され、工程が簡素化され、信頼
性の高いフリップチップ実装を提供することができる。
【図１】本発明の第１の実施の形態に係わるＩＣチップ
のフリップチップ実装構造を説明する要部断面図であ
る。
のフリップチップ実装構造を説明する要部断面図であ
る。
【図２】本発明の第２の実施の形態に係わるＩＣチップ
のフリップチップ実装構造を説明する要部断面図であ
る。
のフリップチップ実装構造を説明する要部断面図であ
る。
【図３】本発明の第３の実施の形態に係わるレーザーダ
イオードのフリップチップ実装構造を説明する要部断面
図である。
イオードのフリップチップ実装構造を説明する要部断面
図である。
【図４】本発明の第４の実施の形態に係わるレーザーダ
イオードのフリップチップ実装構造を説明する要部断面
図である。
イオードのフリップチップ実装構造を説明する要部断面
図である。
【図５】従来のフリップチップ実装構造を説明する要部
断面図である。
断面図である。
【図６】従来のフラックスを使用したフリップチップ実
装構造を説明する要部断面図である。
装構造を説明する要部断面図である。
【図７】従来のフラックスを使用した他のフリップチッ
プ実装構造を説明する要部断面図である。
プ実装構造を説明する要部断面図である。
１ ＩＣチップ ２ パッド電極 ３ 半田バンプ ４ 回路基板 ５ 外部接続用電極 ６ 封止樹脂 ８ フッ素系不活性液 １０ レーザーダイオード １１ 配線パターン １１ａ、１３ａ 半田付きランド １２ 半田リボン
Claims (5)
- 【請求項１】 回路基板の一方の面に形成された半導体
素子接続用電極に半導体素子を導電部材を介して実装し
たフリップチップ実装構造において、前記半導体素子接
続用電極の表面又は前記導電部材の表面の少なくともい
ずれか一方にフッ素系不活性液を塗布し、該フッ素系不
活性液で半導体素子を仮固定した後、リフローすること
により回路基板上に半導体素子をフリップチップ接続し
たことを特徴とするフリップチップ実装構造。 - 【請求項２】 前記半導体素子は、光半導体素子であ
り、該光半導体素子接続用電極の表面又は半田バンプ、
半田リボン等からなる前記導電部材の表面の少なくとも
いずれか一方にフッ素系不活性液を塗布して光半導体素
子を仮固定した後、リフローすることにより回路基板上
に光半導体素子をフリップチップ接続したことを特徴と
するフリップチップ実装構造請求項１記載のフリップチ
ップ実装構造。 - 【請求項３】 前記光半導体素子は、レーザーダイオー
ドであり、該レーザーダイオード接続用電極の表面又は
半田バンプ、半田リボン等からなる前記導電部材の表面
の少なくともいずれか一方にフッ素系不活性液を塗布し
てレーザーダイオードを仮固定した後、リフローするこ
とにより回路基板上にレーザーダイオードをフリップチ
ップ接続したことを特徴とする請求項２記載のフリップ
チップ実装構造。 - 【請求項４】 前記半導体素子は、ＩＣチップであり、
該ＩＣチップ接続用電極の表面又は前記半田バンプ等か
らなる導電部材の表面の少なくともいずれか一方にフッ
素系不活性液を塗布してＩＣチップを仮固定した後、リ
フローすることにより回路基板上にＩＣチップを接続す
ると共に、ＩＣチップと回路基板との隙間に封止樹脂を
充填して一体的に固定しフリップチップ接続したことを
特徴とする請求項１記載のフリップチップ実装構造。 - 【請求項５】 前記フッ素系不活性液の沸点は、前記半
田バンプ又は半田リボン等の導電部材の融点より低い温
度であることを特徴とする請求項１〜４のいずれか記載
のフリップチップ実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000074991A JP4326105B2 (ja) | 2000-03-17 | 2000-03-17 | フリップチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000074991A JP4326105B2 (ja) | 2000-03-17 | 2000-03-17 | フリップチップ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267368A true JP2001267368A (ja) | 2001-09-28 |
| JP4326105B2 JP4326105B2 (ja) | 2009-09-02 |
Family
ID=18592946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000074991A Expired - Fee Related JP4326105B2 (ja) | 2000-03-17 | 2000-03-17 | フリップチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4326105B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030044255A (ko) * | 2001-11-29 | 2003-06-09 | 한국전자통신연구원 | 플립칩 본딩 광모듈 패키지 및 그 패키징 방법 |
| CN102100132A (zh) * | 2008-07-17 | 2011-06-15 | 株式会社村田制作所 | 元器件内置模块的制造方法 |
| CN108581126A (zh) * | 2018-06-20 | 2018-09-28 | 大冶特殊钢股份有限公司 | 倒装led芯片导向装置与回流焊机以及led芯片焊接方法 |
| CN110447094A (zh) * | 2017-03-30 | 2019-11-12 | 三菱电机株式会社 | 半导体装置及其制造方法、及电力变换装置 |
-
2000
- 2000-03-17 JP JP2000074991A patent/JP4326105B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030044255A (ko) * | 2001-11-29 | 2003-06-09 | 한국전자통신연구원 | 플립칩 본딩 광모듈 패키지 및 그 패키징 방법 |
| CN102100132A (zh) * | 2008-07-17 | 2011-06-15 | 株式会社村田制作所 | 元器件内置模块的制造方法 |
| CN110447094A (zh) * | 2017-03-30 | 2019-11-12 | 三菱电机株式会社 | 半导体装置及其制造方法、及电力变换装置 |
| US11183479B2 (en) | 2017-03-30 | 2021-11-23 | Mitsubishi Electric Corporation | Semiconductor device, method for manufacturing the same, and power conversion device |
| CN110447094B (zh) * | 2017-03-30 | 2023-12-12 | 三菱电机株式会社 | 半导体装置及其制造方法、及电力变换装置 |
| CN108581126A (zh) * | 2018-06-20 | 2018-09-28 | 大冶特殊钢股份有限公司 | 倒装led芯片导向装置与回流焊机以及led芯片焊接方法 |
| CN108581126B (zh) * | 2018-06-20 | 2023-09-15 | 大冶特殊钢有限公司 | 倒装led芯片导向装置与回流焊机以及led芯片焊接方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4326105B2 (ja) | 2009-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6190940B1 (en) | Flip chip assembly of semiconductor IC chips | |
| JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| US6118179A (en) | Semiconductor component with external contact polymer support member and method of fabrication | |
| US6756253B1 (en) | Method for fabricating a semiconductor component with external contact polymer support layer | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| TWI549204B (zh) | Manufacturing method of semiconductor device | |
| US20030210531A1 (en) | Method of forming an apparatus to reduce thermal fatigue stress on flip chip solder connections | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JPH05175275A (ja) | 半導体チップの実装方法および実装構造 | |
| JP4326105B2 (ja) | フリップチップ実装方法 | |
| JP2000040713A (ja) | 半導体パッケージの製造方法 | |
| JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
| JPH11163044A (ja) | プリント配線板および電子部品実装方法 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
| JP2007158024A (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP4172238B2 (ja) | 電子部品の実装構造 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JP2001230537A (ja) | ハンダバンプの形成方法 | |
| JP2002261119A (ja) | フリップチップ実装構造 | |
| JP3269211B2 (ja) | 半導体装置の製造方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JPH1079403A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090608 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090609 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150619 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |