JP3269211B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3269211B2 JP3269211B2 JP24197993A JP24197993A JP3269211B2 JP 3269211 B2 JP3269211 B2 JP 3269211B2 JP 24197993 A JP24197993 A JP 24197993A JP 24197993 A JP24197993 A JP 24197993A JP 3269211 B2 JP3269211 B2 JP 3269211B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- flux
- substrate
- flip
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、フリップチップＩＣを基板にバンプ半田
付けする構造を有する半導体装置の製造方法に関する。
に関し、特に、フリップチップＩＣを基板にバンプ半田
付けする構造を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来は、フリップチップＩＣを基板に半
田付けする際、接合する部分に、充分にフラックスを供
給することが行われている（例えば、特開平2-257647号
公報）。この方法は、基板に予めクリーム半田を塗布
し、バンプ半田付けされたフリップチップＩＣを基板に
設置して加熱しつつ、フラックスを滴下してリフロー半
田付けしている。
田付けする際、接合する部分に、充分にフラックスを供
給することが行われている（例えば、特開平2-257647号
公報）。この方法は、基板に予めクリーム半田を塗布
し、バンプ半田付けされたフリップチップＩＣを基板に
設置して加熱しつつ、フラックスを滴下してリフロー半
田付けしている。
【０００３】
【発明が解決しようとする課題】しかしながら上記の方
法では、フラックスが基板と部品との両方に、多量に接
していると、図２に示すように、半田付け工程中、もし
くは半田付け工程に入る前にＩＣ部品その他が浮遊し、
位置ずれを起こすという問題がある。対象とするＩＣは
微細なピッチの電極であり、わずかなずれは製品不良に
つながる。また、加熱中にフラックスを滴下すると、フ
ラックス中の溶剤成分が急激に気化して潜熱を奪い、半
田の表面温度が急下降して、接触不良やウィスカー、ブ
リッジ等を発生させてしまい、半田付けの信頼性を低下
させるという問題もある。それに加えて、その加熱され
た部分に低温のフラックスを供給したことによって発生
した突沸による半田ボールを発生させたり、半田付けさ
れる前にＩＣチップと基板間に発生した蒸気の膨張によ
り、部品が所定の箇所からずれてしまう。そのため、近
年のより微細化したＩＣにとっては製品の歩留りの低
下、信頼性の低下等の問題を生じる。
法では、フラックスが基板と部品との両方に、多量に接
していると、図２に示すように、半田付け工程中、もし
くは半田付け工程に入る前にＩＣ部品その他が浮遊し、
位置ずれを起こすという問題がある。対象とするＩＣは
微細なピッチの電極であり、わずかなずれは製品不良に
つながる。また、加熱中にフラックスを滴下すると、フ
ラックス中の溶剤成分が急激に気化して潜熱を奪い、半
田の表面温度が急下降して、接触不良やウィスカー、ブ
リッジ等を発生させてしまい、半田付けの信頼性を低下
させるという問題もある。それに加えて、その加熱され
た部分に低温のフラックスを供給したことによって発生
した突沸による半田ボールを発生させたり、半田付けさ
れる前にＩＣチップと基板間に発生した蒸気の膨張によ
り、部品が所定の箇所からずれてしまう。そのため、近
年のより微細化したＩＣにとっては製品の歩留りの低
下、信頼性の低下等の問題を生じる。
【０００４】
【課題を解決するための手段】上記の課題を解決するた
め本発明の第一の構成は、微細ピッチのフリップチップ
ＩＣを基板にバンプ半田付けする半導体装置の製造方法
において、前記フリップチップＩＣの電極に半田層を形
成しておく半田盛り工程と、前記基板上のチップ実装予
定部分に、前記フリップチップＩＣと前記基板との隙間
よりも薄い半田付け用フラックス薄膜を形成するフラッ
クス薄膜形成工程と、該フリップチップＩＣを、該基板
上に配置して仮加熱し、軽くバンプ半田付けする仮止め
工程と、前記仮止め工程後に、仮止めされた前記フリッ
プチップＩＣと該基板との間を充分覆うだけのフラック
スを付与するフラックス供給工程と、仮止めされた該フ
リップチップＩＣを完全にバンプ半田付けするリフロー
工程とを有することである。また第二の構成は、第一の
構成において、前記半田付け用フラックス薄膜が、印刷
技術もしくはディップ法もしくは滴下法により薄く形成
されることである。また第三の構成は、前記フラックス
供給工程が、前記フリップチップＩＣと前記基板との隙
間に対して、滴下法により毛管現象を利用して該隙間を
フラックスで満たすことである。また第四の構成は、前
記仮止め工程および前記リフロー工程が、レーザー加熱
の投入電力と時間調整で加熱温度を制御することであ
る。
め本発明の第一の構成は、微細ピッチのフリップチップ
ＩＣを基板にバンプ半田付けする半導体装置の製造方法
において、前記フリップチップＩＣの電極に半田層を形
成しておく半田盛り工程と、前記基板上のチップ実装予
定部分に、前記フリップチップＩＣと前記基板との隙間
よりも薄い半田付け用フラックス薄膜を形成するフラッ
クス薄膜形成工程と、該フリップチップＩＣを、該基板
上に配置して仮加熱し、軽くバンプ半田付けする仮止め
工程と、前記仮止め工程後に、仮止めされた前記フリッ
プチップＩＣと該基板との間を充分覆うだけのフラック
スを付与するフラックス供給工程と、仮止めされた該フ
リップチップＩＣを完全にバンプ半田付けするリフロー
工程とを有することである。また第二の構成は、第一の
構成において、前記半田付け用フラックス薄膜が、印刷
技術もしくはディップ法もしくは滴下法により薄く形成
されることである。また第三の構成は、前記フラックス
供給工程が、前記フリップチップＩＣと前記基板との隙
間に対して、滴下法により毛管現象を利用して該隙間を
フラックスで満たすことである。また第四の構成は、前
記仮止め工程および前記リフロー工程が、レーザー加熱
の投入電力と時間調整で加熱温度を制御することであ
る。
【０００５】
【作用】バンプ半田付けされたフリップチップＩＣが位
置ずれしないよう基板に仮止めする仮止め工程を行う。
そのために仮止め工程においてフラックスを薄く塗布し
ておく。このフラックスの塗布はスクリーン印刷の手法
を利用したり、刷毛塗りなどで実施する。この仮止め形
成とすることでフリップチップＩＣの位置ずれを生じな
いで本格的なバンプ半田付けを実施できる。それでその
後に充分なフラックスを供給して、本格的な半田付けの
リフロー工程を実施する。仮加熱およびリフロー加熱は
レーザー加熱で実施すると温度制御が容易である。また
他部分の温度上昇を生じない。
置ずれしないよう基板に仮止めする仮止め工程を行う。
そのために仮止め工程においてフラックスを薄く塗布し
ておく。このフラックスの塗布はスクリーン印刷の手法
を利用したり、刷毛塗りなどで実施する。この仮止め形
成とすることでフリップチップＩＣの位置ずれを生じな
いで本格的なバンプ半田付けを実施できる。それでその
後に充分なフラックスを供給して、本格的な半田付けの
リフロー工程を実施する。仮加熱およびリフロー加熱は
レーザー加熱で実施すると温度制御が容易である。また
他部分の温度上昇を生じない。
【０００６】
【発明の効果】仮止め工程でフリップチップＩＣが位置
ずれを生じることがなくなり、半田付けの信頼性も向上
し、製品の歩留りもよくなる。
ずれを生じることがなくなり、半田付けの信頼性も向上
し、製品の歩留りもよくなる。
【０００７】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図１は本発明の製造工程の主要部分を示す工程
図であり、半導体装置の断面図を模式的に示している。
基板１の表面には、図示しない前工程で既に形成された
配線パターンの一部である半田付け予定部分の電極２が
形成されている。
明する。図１は本発明の製造工程の主要部分を示す工程
図であり、半導体装置の断面図を模式的に示している。
基板１の表面には、図示しない前工程で既に形成された
配線パターンの一部である半田付け予定部分の電極２が
形成されている。
【０００８】まず半田盛り工程で、従来より実施される
方法で、フリップチップＩＣ（以下ＩＣチップと記す）
４の電極部分に半田バンプ５を形成しておく。（図示し
ないが、図１(b) のＩＣチップ４は、半田バンプ５が形
成された状態を示す。）
方法で、フリップチップＩＣ（以下ＩＣチップと記す）
４の電極部分に半田バンプ５を形成しておく。（図示し
ないが、図１(b) のＩＣチップ４は、半田バンプ５が形
成された状態を示す。）
【０００９】フラックス薄膜形成工程では、基板の電極
２の部分にフラックスが薄く塗られる。この塗布厚さ
は、ＩＣチップ４が搭載された際に、半田バンプ５によ
って設けられたＩＣチップ４との隙間がフラックスによ
って埋まってしまわない程度の、およそ数１０μｍ程度
の膜厚であればよい（図１(a))。この薄膜の形成は刷毛
塗りでもディップによっても良く、ＩＣチップ４に接触
しなければどのような方法によっても良い。
２の部分にフラックスが薄く塗られる。この塗布厚さ
は、ＩＣチップ４が搭載された際に、半田バンプ５によ
って設けられたＩＣチップ４との隙間がフラックスによ
って埋まってしまわない程度の、およそ数１０μｍ程度
の膜厚であればよい（図１(a))。この薄膜の形成は刷毛
塗りでもディップによっても良く、ＩＣチップ４に接触
しなければどのような方法によっても良い。
【００１０】そして予め半田を盛ったＩＣチップ４を、
半田面と基板電極２とを向かい合わせて位置合わせし、
配置する。これはもちろん微細なＩＣに対する設置であ
るため、マウント治具により実施する。ＩＣチップ４は
フラックス３の粘着力により固定されるので、搬送中な
どにおいて図２のように移動することはない。
半田面と基板電極２とを向かい合わせて位置合わせし、
配置する。これはもちろん微細なＩＣに対する設置であ
るため、マウント治具により実施する。ＩＣチップ４は
フラックス３の粘着力により固定されるので、搬送中な
どにおいて図２のように移動することはない。
【００１１】この状態で、仮止め工程において、ここで
はレーザー照射６により加熱を行う。レーザー加熱は従
来より各分野で実施利用される手法で、微細なスポット
加熱や瞬時加熱が実現できる便利な加熱方法である。こ
のレーザー光６を目的のＩＣチップ４上に照射してほぼ
瞬間的に加熱させてバンプ半田５を溶かし、基板電極２
と仮半田付けさせる。ここで、たとえフラックスの急激
な突沸が発生したとしても、チップとフラックスとの間
には隙間があるので、チップが突沸の泡によって移動さ
れることはない。ＩＣチップ４はシリコンであり、熱の
良導体であり熱分布も小さいので、レーザー照射は短時
間で済むが、ある程度の広がった面積をもつため、レー
ザー光６の照射条件は、例えば２３０℃、３秒である
（図１(c))。
はレーザー照射６により加熱を行う。レーザー加熱は従
来より各分野で実施利用される手法で、微細なスポット
加熱や瞬時加熱が実現できる便利な加熱方法である。こ
のレーザー光６を目的のＩＣチップ４上に照射してほぼ
瞬間的に加熱させてバンプ半田５を溶かし、基板電極２
と仮半田付けさせる。ここで、たとえフラックスの急激
な突沸が発生したとしても、チップとフラックスとの間
には隙間があるので、チップが突沸の泡によって移動さ
れることはない。ＩＣチップ４はシリコンであり、熱の
良導体であり熱分布も小さいので、レーザー照射は短時
間で済むが、ある程度の広がった面積をもつため、レー
ザー光６の照射条件は、例えば２３０℃、３秒である
（図１(c))。
【００１２】仮止め状態になったＩＣチップ４は、設定
した位置からずれるおそれは無くなる。そこでＩＣチッ
プ４を所定の半田形状に半田付けするために、フラック
スを充分に供給する。フラックスを滴下させると、基板
とＩＣとの隙間にフラックスが毛管現象により充填され
る。そのため内部の電極部にも十分のフラックスが供給
される。その適性量は、図１(d) に模式的に示すように
仮止めされたＩＣチップ４と基板１との隙間が完全に埋
まる程度の量である。ただし、ＩＣチップ４の上にフラ
ックスが多量に存在すると、半田付け温度に影響するの
でＩＣチップ上に付着しないことが望ましい。
した位置からずれるおそれは無くなる。そこでＩＣチッ
プ４を所定の半田形状に半田付けするために、フラック
スを充分に供給する。フラックスを滴下させると、基板
とＩＣとの隙間にフラックスが毛管現象により充填され
る。そのため内部の電極部にも十分のフラックスが供給
される。その適性量は、図１(d) に模式的に示すように
仮止めされたＩＣチップ４と基板１との隙間が完全に埋
まる程度の量である。ただし、ＩＣチップ４の上にフラ
ックスが多量に存在すると、半田付け温度に影響するの
でＩＣチップ上に付着しないことが望ましい。
【００１３】そしてリフロー工程として、再びＩＣチッ
プ４をレーザー光で加熱してバンプ半田５が完全に溶け
て基板電極２と充分半田付けされるまで照射加熱する。
この場合のレーザー光６の照射条件は、例として２３０
℃、１０秒である（図１(e))。ここでも、たとえフラッ
クスが突沸しても、仮止め工程によりＩＣチップ４があ
る程度半田で基板電極に接合しているので移動してしま
うことはない。また、十分なフラックスが供給されてい
るので、リフロー半田付けの際にチップ自重で半田が潰
れてしまうこともなく、セルフアライメント性も向上す
る。
プ４をレーザー光で加熱してバンプ半田５が完全に溶け
て基板電極２と充分半田付けされるまで照射加熱する。
この場合のレーザー光６の照射条件は、例として２３０
℃、１０秒である（図１(e))。ここでも、たとえフラッ
クスが突沸しても、仮止め工程によりＩＣチップ４があ
る程度半田で基板電極に接合しているので移動してしま
うことはない。また、十分なフラックスが供給されてい
るので、リフロー半田付けの際にチップ自重で半田が潰
れてしまうこともなく、セルフアライメント性も向上す
る。
【００１４】以上のように、本発明による半田付け方法
は、半田付けを実施する部分のみに加熱されるので、不
必要な熱が要らず経済的であり、また他の部品等を劣化
させる心配がない。そのため、ガラス基板上にＩＣを搭
載するＣＯＧ（Chip On Glas) などにおいて、本発明は
威力を発揮する。また、この製造手法を実施すること
で、近年要求される狭いピッチの電極を持つＩＣ部品を
精度よく実装でき、また、高い信頼性の接続部をもつ実
装部品を供給できる。
は、半田付けを実施する部分のみに加熱されるので、不
必要な熱が要らず経済的であり、また他の部品等を劣化
させる心配がない。そのため、ガラス基板上にＩＣを搭
載するＣＯＧ（Chip On Glas) などにおいて、本発明は
威力を発揮する。また、この製造手法を実施すること
で、近年要求される狭いピッチの電極を持つＩＣ部品を
精度よく実装でき、また、高い信頼性の接続部をもつ実
装部品を供給できる。
【図１】本発明の半導体装置の製造方法の実施例の主要
な工程図。
な工程図。
【図２】従来の工程に生じる、ＩＣのずれを示す説明
図。
図。
１ 基板 ２ 電極 ３ フラックス ４ フリップチップＩＣ（ＩＣチップ） ５ 半田バンプ ６ レーザー光（レーザー照射加熱）
Claims (4)
- 【請求項１】 微細ピッチのフリップチップＩＣを基板
にバンプ半田付けする半導体装置の製造方法において、 前記フリップチップＩＣの電極に半田層を形成しておく
半田盛り工程と、 前記基板上のチップ実装予定部分に、前記フリップチッ
プＩＣと前記基板との隙間よりも薄い半田付け用フラッ
クス薄膜を形成するフラックス薄膜形成工程と、 該フリップチップＩＣを、該基板上に配置して仮加熱
し、軽くバンプ半田付けする仮止め工程と、 前記仮止め工程後に、仮止めされた前記フリップチップ
ＩＣと該基板との間を充分覆うだけのフラックスを付与
するフラックス供給工程と、 仮止めされた該フリップチップＩＣを完全にバンプ半田
付けするリフロー工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記半田付け用フラックス薄膜は、 印刷技術もしくはディップ法もしくは滴下法により薄く
形成されることを特徴とする請求項１に記載の半導体装
置の製造方法。 - 【請求項３】 前記フラックス供給工程は、 前記フリップチップＩＣと基板との隙間に対して、滴下
法により毛管現象を利用して該隙間をフラックスで満た
すことを特徴とする請求項１に記載の半導体装置の製造
方法。 - 【請求項４】 前記仮止め工程および前記リフロー工程
は、 レーザー加熱の投入電力と時間調整で加熱温度を制御す
ることを特徴とする請求項１に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24197993A JP3269211B2 (ja) | 1993-09-01 | 1993-09-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24197993A JP3269211B2 (ja) | 1993-09-01 | 1993-09-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774209A JPH0774209A (ja) | 1995-03-17 |
| JP3269211B2 true JP3269211B2 (ja) | 2002-03-25 |
Family
ID=17082440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24197993A Expired - Lifetime JP3269211B2 (ja) | 1993-09-01 | 1993-09-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3269211B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266396A (ja) * | 2006-03-29 | 2007-10-11 | Showa Denko Kk | フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の実装方法、フリップチップ型半導体発光素子の実装構造、発光ダイオードランプ |
| EP2671251A2 (de) * | 2011-02-02 | 2013-12-11 | Pac Tech - Packaging Technologies GmbH | Verfahren und vorrichtung zur elektrischen kontaktierung von anschlussflächen zweier substrate |
-
1993
- 1993-09-01 JP JP24197993A patent/JP3269211B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0774209A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6190940B1 (en) | Flip chip assembly of semiconductor IC chips | |
| US6774497B1 (en) | Flip-chip assembly with thin underfill and thick solder mask | |
| US6756253B1 (en) | Method for fabricating a semiconductor component with external contact polymer support layer | |
| US5641113A (en) | Method for fabricating an electronic device having solder joints | |
| US6180504B1 (en) | Method for fabricating a semiconductor component with external polymer support layer | |
| US6454159B1 (en) | Method for forming electrical connecting structure | |
| EP0860871B1 (en) | Method of manufacturing a semiconductor device | |
| EP0473929B1 (en) | Method of forming a thin film electronic device | |
| JPH02224248A (ja) | ハンダバンプの製造方法及びその構造 | |
| JPH027180B2 (ja) | ||
| JPH03166739A (ja) | 半田付け方法 | |
| TW201237976A (en) | Bump-on-lead flip chip interconnection | |
| US6169022B1 (en) | Method of forming projection electrodes | |
| JPH0783038B2 (ja) | 半田を除去するための方法及び装置 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP3269211B2 (ja) | 半導体装置の製造方法 | |
| US6323434B1 (en) | Circuit board and production method thereof | |
| JPH05175275A (ja) | 半導体チップの実装方法および実装構造 | |
| JPH11163044A (ja) | プリント配線板および電子部品実装方法 | |
| JP4326105B2 (ja) | フリップチップ実装方法 | |
| JPH10112515A (ja) | ボールグリッドアレイ半導体装置及びその製造方法 | |
| JP2001230537A (ja) | ハンダバンプの形成方法 | |
| JPH1079403A (ja) | 半導体装置及びその製造方法 | |
| JP2002111191A (ja) | はんだ接合方法およびこれを用いた電子回路装置 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 12 |