JPH10112515A - ボールグリッドアレイ半導体装置及びその製造方法 - Google Patents
ボールグリッドアレイ半導体装置及びその製造方法Info
- Publication number
- JPH10112515A JPH10112515A JP26471696A JP26471696A JPH10112515A JP H10112515 A JPH10112515 A JP H10112515A JP 26471696 A JP26471696 A JP 26471696A JP 26471696 A JP26471696 A JP 26471696A JP H10112515 A JPH10112515 A JP H10112515A
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- semiconductor device
- grid array
- ball grid
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 封止樹脂におけるガラス転移温度Ｔｇに着目
し、ＢＧＡ半導体装置に発生する反りを抑制し、電気接
続が良好なＢＧＡ半導体装置を提供する。 【解決手段】 回路配線を有する配線基板１上に回路配
線と電気的に接続された半導体チップ２を搭載し、半導
体チップ２を封止する第１の封止樹脂４の上に、ＢＧＡ
半導体装置の反りを抑制するためにガラス転移温度Ｔｇ
がはんだバンプ７のはんだ溶融温度よりも高い第２の封
止樹脂５を備える。そして、ＢＧＡ半導体装置を実装基
板８に実装する際に、第１の封止樹脂４が熱膨張しよう
としても、熱膨張をあまりしない第２の封止樹脂５と配
線基板１により第１の封止樹脂４の熱膨張を抑制するこ
とができる。
し、ＢＧＡ半導体装置に発生する反りを抑制し、電気接
続が良好なＢＧＡ半導体装置を提供する。 【解決手段】 回路配線を有する配線基板１上に回路配
線と電気的に接続された半導体チップ２を搭載し、半導
体チップ２を封止する第１の封止樹脂４の上に、ＢＧＡ
半導体装置の反りを抑制するためにガラス転移温度Ｔｇ
がはんだバンプ７のはんだ溶融温度よりも高い第２の封
止樹脂５を備える。そして、ＢＧＡ半導体装置を実装基
板８に実装する際に、第１の封止樹脂４が熱膨張しよう
としても、熱膨張をあまりしない第２の封止樹脂５と配
線基板１により第１の封止樹脂４の熱膨張を抑制するこ
とができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ボールグリッドア
レイ（以下、ＢＧＡという）半導体装置及びその製造方
法に関する。
レイ（以下、ＢＧＡという）半導体装置及びその製造方
法に関する。
【０００２】
【従来の技術】従来、面付実装型のＢＧＡ半導体装置が
ある。このＢＧＡ半導体装置とは、回路配線を有する配
線基板に半導体チップを搭載し、回路配線と半導体チッ
プをＡｕワイヤー等で電気的に接続したのち、封止樹脂
で半導体チップ及びＡｕワイヤーを封止したものを示
し、また、配線基板の裏面には半導体チップと電気的に
接続された複数の電極が設けられており、この電極上に
はんだバンプを形成して外部電極としている。
ある。このＢＧＡ半導体装置とは、回路配線を有する配
線基板に半導体チップを搭載し、回路配線と半導体チッ
プをＡｕワイヤー等で電気的に接続したのち、封止樹脂
で半導体チップ及びＡｕワイヤーを封止したものを示
し、また、配線基板の裏面には半導体チップと電気的に
接続された複数の電極が設けられており、この電極上に
はんだバンプを形成して外部電極としている。
【０００３】そして、このＢＧＡ半導体装置を配線基板
裏面に形成された電極に対向する複数の電極を有する実
装基板上に位置決め搭載し、ＢＧＡ半導体装置及び実装
基板をリフロー炉にて加熱することによりはんだバンプ
をリフローして配線基板裏面の電極と実装基板上の電極
とを接続する。このリフローの際の加熱により配線基板
や封止樹脂が熱膨張する。このとき、図７（ａ）、
（ｂ）に示すように配線基板１と封止樹脂４の熱膨張率
が異なるため、ＢＧＡ半導体装置に反りが発生してしま
う。例えば、図７（ａ）に示すように、ＢＧＡ半導体装
置の中央部のはんだバンプ７が押しつぶされ、他のはん
だバンプ７と接触することでショートしたり、又は、図
７（ｂ）に示すように、ＢＧＡ半導体装置の中央部のは
んだバンプ７が実装基板８の電極から離れて電気的接続
不良が発生するという不都合が発生するという問題があ
る。
裏面に形成された電極に対向する複数の電極を有する実
装基板上に位置決め搭載し、ＢＧＡ半導体装置及び実装
基板をリフロー炉にて加熱することによりはんだバンプ
をリフローして配線基板裏面の電極と実装基板上の電極
とを接続する。このリフローの際の加熱により配線基板
や封止樹脂が熱膨張する。このとき、図７（ａ）、
（ｂ）に示すように配線基板１と封止樹脂４の熱膨張率
が異なるため、ＢＧＡ半導体装置に反りが発生してしま
う。例えば、図７（ａ）に示すように、ＢＧＡ半導体装
置の中央部のはんだバンプ７が押しつぶされ、他のはん
だバンプ７と接触することでショートしたり、又は、図
７（ｂ）に示すように、ＢＧＡ半導体装置の中央部のは
んだバンプ７が実装基板８の電極から離れて電気的接続
不良が発生するという不都合が発生するという問題があ
る。
【０００４】上記問題に対し、特開平７−１９３１６２
号公報には、封止樹脂４の熱膨張係数αを配線基板１の
熱膨張係数αよりも小さくすることによりＢＧＡ半導体
装置の反り低減を図る方法等が提案されている。
号公報には、封止樹脂４の熱膨張係数αを配線基板１の
熱膨張係数αよりも小さくすることによりＢＧＡ半導体
装置の反り低減を図る方法等が提案されている。
【０００５】
【発明が解決しようとする課題】ところで、封止樹脂４
の材料である樹脂は、一般的にガラス転移温度Ｔｇとい
う物性がある。樹脂は、このガラス転移温度Ｔｇ以上の
温度になると熱膨張係数αが通常時の３〜６倍程度に増
加してしまう。一方、配線基板１の材料はエポキシやポ
リイミドが用いられ、これらにおいてもガラス転移温度
Ｔｇは存在するが、配線基板１はガラスクロスで覆われ
ているためガラス移転温度Ｔｇを超えても急激に熱膨張
しない。
の材料である樹脂は、一般的にガラス転移温度Ｔｇとい
う物性がある。樹脂は、このガラス転移温度Ｔｇ以上の
温度になると熱膨張係数αが通常時の３〜６倍程度に増
加してしまう。一方、配線基板１の材料はエポキシやポ
リイミドが用いられ、これらにおいてもガラス転移温度
Ｔｇは存在するが、配線基板１はガラスクロスで覆われ
ているためガラス移転温度Ｔｇを超えても急激に熱膨張
しない。
【０００６】このため、封止樹脂４に用いられる樹脂の
ガラス移転温度Ｔｇを超えるとＢＧＡ半導体装置に急激
に反りが発生することが分かった。また、一般にリフロ
ー炉におけるリフローピーク温度は、はんだバンプ７の
はんだ溶融温度（共晶はんだの場合１８３℃）よりも数
十度高く設定される。そして、上述した従来における反
り低減方法においては、ガラス転移温度Ｔｇに着目して
いるものではないため、リフローの際には封止樹脂４の
ガラス転移温度Ｔｇを超えてしまう場合があり、この場
合においては、ＢＧＡ半導体装置の反り低減が十分では
ない。
ガラス移転温度Ｔｇを超えるとＢＧＡ半導体装置に急激
に反りが発生することが分かった。また、一般にリフロ
ー炉におけるリフローピーク温度は、はんだバンプ７の
はんだ溶融温度（共晶はんだの場合１８３℃）よりも数
十度高く設定される。そして、上述した従来における反
り低減方法においては、ガラス転移温度Ｔｇに着目して
いるものではないため、リフローの際には封止樹脂４の
ガラス転移温度Ｔｇを超えてしまう場合があり、この場
合においては、ＢＧＡ半導体装置の反り低減が十分では
ない。
【０００７】本発明は、上記問題に鑑みたもので、封止
樹脂におけるガラス転移温度Ｔｇに着目し、電気接続が
良好なＢＧＡ半導体装置及びその製造方法を提供するこ
とを目的とする。
樹脂におけるガラス転移温度Ｔｇに着目し、電気接続が
良好なＢＧＡ半導体装置及びその製造方法を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、以下の技術的手段を採用する。請求項１乃至６に記
載の発明においては、回路配線を有する配線基板（１）
上に回路配線と電気的に接続された半導体チップ（２）
を搭載し、半導体チップ（２）を封止する第１の封止樹
脂（４）の上に、反りを抑制するためにガラス転移温度
Ｔｇがはんだバンプ（７）のはんだ溶融温度よりも高い
反り防止部材（５）を備えたことを特徴とする。具体的
には、請求項３に示すように反り防止部材には第２の封
止樹脂（５）を適用することができる。
め、以下の技術的手段を採用する。請求項１乃至６に記
載の発明においては、回路配線を有する配線基板（１）
上に回路配線と電気的に接続された半導体チップ（２）
を搭載し、半導体チップ（２）を封止する第１の封止樹
脂（４）の上に、反りを抑制するためにガラス転移温度
Ｔｇがはんだバンプ（７）のはんだ溶融温度よりも高い
反り防止部材（５）を備えたことを特徴とする。具体的
には、請求項３に示すように反り防止部材には第２の封
止樹脂（５）を適用することができる。
【０００９】このように、ガラス転移温度Ｔｇがはんだ
バンプ（７）の溶融温度よりも高い反り防止部材（５）
にて、第１の封止樹脂（４）を覆っており、リフローの
際において、反り防止部材（５）はガラス転移温度Ｔｇ
を超えず、熱膨張をあまりしない。従って、このような
反り防止部材（５）により第１の封止樹脂（４）を覆っ
ているため、第１の封止樹脂（４）の熱膨張を抑制する
ことができる。
バンプ（７）の溶融温度よりも高い反り防止部材（５）
にて、第１の封止樹脂（４）を覆っており、リフローの
際において、反り防止部材（５）はガラス転移温度Ｔｇ
を超えず、熱膨張をあまりしない。従って、このような
反り防止部材（５）により第１の封止樹脂（４）を覆っ
ているため、第１の封止樹脂（４）の熱膨張を抑制する
ことができる。
【００１０】これにより、ＢＧＡ半導体装置を実装基板
（８）に実装する際、ＢＧＡ半導体装置に発生しようと
する反りを抑制することができ、はんだバンプ（７）の
潰れによるＢＧＡ半導体装置のショートやはんだバンプ
（７）が実装基板（８）から離れることによる電気的接
続不良を解消することができる。請求項２に記載の発明
においては、反り防止部材（５）は配線基板（１）の厚
さと同等の厚さにて形成していることを特徴とする。
（８）に実装する際、ＢＧＡ半導体装置に発生しようと
する反りを抑制することができ、はんだバンプ（７）の
潰れによるＢＧＡ半導体装置のショートやはんだバンプ
（７）が実装基板（８）から離れることによる電気的接
続不良を解消することができる。請求項２に記載の発明
においては、反り防止部材（５）は配線基板（１）の厚
さと同等の厚さにて形成していることを特徴とする。
【００１１】反り防止部材（５）は、ＢＧＡ半導体装置
の反りを抑制することができる厚さを有している必要が
ある。このように、反り防止部材（５）の厚さを配線基
板（１）の厚さと同等の厚さにて形成することにより十
分にＢＧＡ半導体装置の反りを抑制することができる。
請求項４に記載の発明においては、第２の封止樹脂
（５）は、すじ状の繊維部材（１１）が混入されている
ことを特徴とする。
の反りを抑制することができる厚さを有している必要が
ある。このように、反り防止部材（５）の厚さを配線基
板（１）の厚さと同等の厚さにて形成することにより十
分にＢＧＡ半導体装置の反りを抑制することができる。
請求項４に記載の発明においては、第２の封止樹脂
（５）は、すじ状の繊維部材（１１）が混入されている
ことを特徴とする。
【００１２】このように、繊維部材（１１）を混入する
と第２の封止樹脂（５）の弾力性をなくすことができる
ため、第２の封止樹脂（５）の熱膨張があまり起こらな
いようにすることができる。これにより、さらにＢＧＡ
半導体装置に発生しようとする反りを少なくすることが
できる。また、すじ状の繊維部材（１１）を第２の封止
樹脂（５）に混入するため、第２の封止樹脂（５）の剛
性を高めることができる。
と第２の封止樹脂（５）の弾力性をなくすことができる
ため、第２の封止樹脂（５）の熱膨張があまり起こらな
いようにすることができる。これにより、さらにＢＧＡ
半導体装置に発生しようとする反りを少なくすることが
できる。また、すじ状の繊維部材（１１）を第２の封止
樹脂（５）に混入するため、第２の封止樹脂（５）の剛
性を高めることができる。
【００１３】請求項５に記載の発明においては、第１の
封止樹脂（４）と第２の封止樹脂（５）の間に、剛性部
材（９、１０）を形成したことを特徴とする。このよう
に、剛性部材（９、１０）を形成することによりＢＧＡ
半導体装置を実装基板（８）に実装する際に、ＢＧＡ半
導体装置に反りが発生しようとすると、剛性部材（９、
１０）が骨組みとなりＢＧＡ半導体装置の反りをさらに
抑制することができる。また、剛性部材（９、１０）に
よりＢＧＡ半導体装置の剛性を高めることができる。
封止樹脂（４）と第２の封止樹脂（５）の間に、剛性部
材（９、１０）を形成したことを特徴とする。このよう
に、剛性部材（９、１０）を形成することによりＢＧＡ
半導体装置を実装基板（８）に実装する際に、ＢＧＡ半
導体装置に反りが発生しようとすると、剛性部材（９、
１０）が骨組みとなりＢＧＡ半導体装置の反りをさらに
抑制することができる。また、剛性部材（９、１０）に
よりＢＧＡ半導体装置の剛性を高めることができる。
【００１４】請求項６に記載の発明においては、剛性部
材は、放熱作用を有することを特徴とする。これによ
り、請求項５に記載の発明と同様の効果が得られるだけ
でなく、ＢＧＡ半導体装置を作動した際に発生する熱の
放熱効果をも兼ね備えることができる。
材は、放熱作用を有することを特徴とする。これによ
り、請求項５に記載の発明と同様の効果が得られるだけ
でなく、ＢＧＡ半導体装置を作動した際に発生する熱の
放熱効果をも兼ね備えることができる。
【００１５】請求項７乃至９に記載の発明においては、
ボールグリッドアレイ半導体装置の製造方法であって、
配線基板（１）上に第１の封止樹脂（４）を形成したの
ち、これを仮硬化させてから第２の封止樹脂（５）を形
成することを特徴とする。このように、第１の封止樹脂
（４）を仮硬化することにより、第１の封止樹脂（４）
と第２の封止樹脂（５）が混ざらないようにすることが
できる。
ボールグリッドアレイ半導体装置の製造方法であって、
配線基板（１）上に第１の封止樹脂（４）を形成したの
ち、これを仮硬化させてから第２の封止樹脂（５）を形
成することを特徴とする。このように、第１の封止樹脂
（４）を仮硬化することにより、第１の封止樹脂（４）
と第２の封止樹脂（５）が混ざらないようにすることが
できる。
【００１６】また、請求項８に記載の発明のように、ダ
ム（６）により第１の封止樹脂（４）及び第２の封止樹
脂（５）をせき止めて、第１の封止樹脂（４）と第２の
封止樹脂（５）を所定形状に形成することができる。請
求項９に記載の発明においては、第１の封止樹脂（４）
及び第２の封止樹脂（５）は、印刷形成されていること
を特徴とする。
ム（６）により第１の封止樹脂（４）及び第２の封止樹
脂（５）をせき止めて、第１の封止樹脂（４）と第２の
封止樹脂（５）を所定形状に形成することができる。請
求項９に記載の発明においては、第１の封止樹脂（４）
及び第２の封止樹脂（５）は、印刷形成されていること
を特徴とする。
【００１７】このように印刷手法により第１、第２の封
止樹脂（４、５）を形成することによりこれら第１、第
２の封止樹脂（４、５）の厚さや形状を安定させやすい
ため、反り低減の精度を向上させることができる。請求
項１０に記載の発明においては、ボールグリッドアレイ
半導体装置の実装方法であって、はんだバンプ（７）の
はんだ溶融温度よりも所定温度高い温度にて加熱するリ
フロー炉において、はんだバンプ（７）をリフローし、
第２の封止樹脂（５）をリフロー炉における最大温度よ
りもガラス転移温度Ｔｇが高い樹脂にて構成しているこ
とを特徴とする。
止樹脂（４、５）を形成することによりこれら第１、第
２の封止樹脂（４、５）の厚さや形状を安定させやすい
ため、反り低減の精度を向上させることができる。請求
項１０に記載の発明においては、ボールグリッドアレイ
半導体装置の実装方法であって、はんだバンプ（７）の
はんだ溶融温度よりも所定温度高い温度にて加熱するリ
フロー炉において、はんだバンプ（７）をリフローし、
第２の封止樹脂（５）をリフロー炉における最大温度よ
りもガラス転移温度Ｔｇが高い樹脂にて構成しているこ
とを特徴とする。
【００１８】第２の封止樹脂（５）のガラス転移温度Ｔ
ｇが、はんだバンプ（７）をリフローする際のリフロー
炉におけるピーク値よりも高ければ、第２の封止樹脂
（５）の熱膨張をさらに抑制できる。これにより、さら
にＢＧＡ半導体装置を実装基板（８）に実装する際に発
生しようとするＢＧＡ半導体装置の反りを抑制すること
ができる。
ｇが、はんだバンプ（７）をリフローする際のリフロー
炉におけるピーク値よりも高ければ、第２の封止樹脂
（５）の熱膨張をさらに抑制できる。これにより、さら
にＢＧＡ半導体装置を実装基板（８）に実装する際に発
生しようとするＢＧＡ半導体装置の反りを抑制すること
ができる。
【００１９】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。 （第１実施形態）本発明の一実施形態におけるＢＧＡ半
導体装置の断面図を図１に示す。図１に示すように、Ｂ
ＧＡ半導体装置は、複数の回路配線を有する配線基板１
上に複数の電極を有する半導体チップ２が搭載され、こ
の半導体チップの電極と回路配線とがそれぞれＡｕワイ
ヤー３及びワイヤーボンディングパッド３ａを介して電
気的に接続されている。
について説明する。 （第１実施形態）本発明の一実施形態におけるＢＧＡ半
導体装置の断面図を図１に示す。図１に示すように、Ｂ
ＧＡ半導体装置は、複数の回路配線を有する配線基板１
上に複数の電極を有する半導体チップ２が搭載され、こ
の半導体チップの電極と回路配線とがそれぞれＡｕワイ
ヤー３及びワイヤーボンディングパッド３ａを介して電
気的に接続されている。
【００２０】そして、半導体チップ２、Ａｕワイヤー３
及びワイヤーボンディングパッド３ａが第１の封止樹脂
４と、この第１の封止樹脂４上に形成された第２の封止
樹脂５により封止されている。この第２の封止樹脂５は
配線基板１の厚さと同等の厚さをもって形成されてお
り、配線基板１よりも大きい面サイズを有している。ま
た、配線基板１のうち、半導体チップ２が搭載された面
と反対の面には半導体チップ２と電気的に接続された複
数の電極が形成されている。なお、第１の封止樹脂４と
第２の封止樹脂５の外周はエポキシ樹脂等よりなるダム
６が形成されている。
及びワイヤーボンディングパッド３ａが第１の封止樹脂
４と、この第１の封止樹脂４上に形成された第２の封止
樹脂５により封止されている。この第２の封止樹脂５は
配線基板１の厚さと同等の厚さをもって形成されてお
り、配線基板１よりも大きい面サイズを有している。ま
た、配線基板１のうち、半導体チップ２が搭載された面
と反対の面には半導体チップ２と電気的に接続された複
数の電極が形成されている。なお、第１の封止樹脂４と
第２の封止樹脂５の外周はエポキシ樹脂等よりなるダム
６が形成されている。
【００２１】また、図２は図１における裏面図である。
図２に示すように、ＢＧＡ半導体装置の内側には、はん
だバンプ７がアレイ状に複数配設されている。ＢＧＡ半
導体装置は、外形が３０×３０ｍｍの正方形である。配
線基板１はガラスエポキシにて形成されており、このガ
ラスエポキシは例えば熱膨張係数αが１３×１０-6〜１
５×１０-6／℃のものを用いている。また、第１、第２
の封止樹脂４、５はレジンにて形成されており、第１の
封止樹脂４の熱膨張係数αは、例えば、１０×１０-6〜
１７×１０-6／℃のものを用い、また、第２の封止樹脂
５の熱膨張係数αは、配線基板１に合わせた値のものを
用いている。
図２に示すように、ＢＧＡ半導体装置の内側には、はん
だバンプ７がアレイ状に複数配設されている。ＢＧＡ半
導体装置は、外形が３０×３０ｍｍの正方形である。配
線基板１はガラスエポキシにて形成されており、このガ
ラスエポキシは例えば熱膨張係数αが１３×１０-6〜１
５×１０-6／℃のものを用いている。また、第１、第２
の封止樹脂４、５はレジンにて形成されており、第１の
封止樹脂４の熱膨張係数αは、例えば、１０×１０-6〜
１７×１０-6／℃のものを用い、また、第２の封止樹脂
５の熱膨張係数αは、配線基板１に合わせた値のものを
用いている。
【００２２】そして、このＢＧＡ半導体装置は実装基板
８に搭載されたのち、はんだバンプ７をリフローするリ
フロー炉にて加熱され、実装基板８に実装される。ま
た、このはんだバンプ７は共晶はんだが用いられてお
り、そのはんだ溶融温度は約１８３℃である。リフロー
炉においては、これより数十度高い温度、例えば２３０
度をピーク温度（リフローピーク温度）にして加熱処理
を行う。
８に搭載されたのち、はんだバンプ７をリフローするリ
フロー炉にて加熱され、実装基板８に実装される。ま
た、このはんだバンプ７は共晶はんだが用いられてお
り、そのはんだ溶融温度は約１８３℃である。リフロー
炉においては、これより数十度高い温度、例えば２３０
度をピーク温度（リフローピーク温度）にして加熱処理
を行う。
【００２３】このため、これらのはんだ溶融温度やリフ
ローピーク温度にもとづき、ガラス転移温度を設定して
第１、第２の封止樹脂５の選択をしている。つまり、こ
のはんだ溶融温度以上の温度がガラス転移温度Ｔｇであ
る樹脂を高Ｔｇ樹脂とし、第２の封止樹脂５は、この高
Ｔｇ樹脂（より好ましくはリフローピーク温度よりもガ
ラス転移温度Ｔｇが高い樹脂）を用いている。なお、こ
の高Ｔｇ樹脂は、樹脂の組成比率や成分等を考慮するこ
とにより選択することができる。
ローピーク温度にもとづき、ガラス転移温度を設定して
第１、第２の封止樹脂５の選択をしている。つまり、こ
のはんだ溶融温度以上の温度がガラス転移温度Ｔｇであ
る樹脂を高Ｔｇ樹脂とし、第２の封止樹脂５は、この高
Ｔｇ樹脂（より好ましくはリフローピーク温度よりもガ
ラス転移温度Ｔｇが高い樹脂）を用いている。なお、こ
の高Ｔｇ樹脂は、樹脂の組成比率や成分等を考慮するこ
とにより選択することができる。
【００２４】この加熱処理において、ＢＧＡ半導体装置
は以下のように作用される。第１、第２の封止樹脂５及
び配線基板１は熱膨張する。そして、第１の封止樹脂４
は、高Ｔｇ樹脂にて構成されていないため加熱処理によ
り、この第１の封止樹脂４におけるガラス転移温度Ｔｇ
を超え、大幅に熱膨張しようとする。しかし、第２の封
止樹脂５においては、そのガラス転移温度Ｔｇを超えな
いため、小さな熱膨張にとどまり、配線基板１における
熱膨張とほぼ同等になる。
は以下のように作用される。第１、第２の封止樹脂５及
び配線基板１は熱膨張する。そして、第１の封止樹脂４
は、高Ｔｇ樹脂にて構成されていないため加熱処理によ
り、この第１の封止樹脂４におけるガラス転移温度Ｔｇ
を超え、大幅に熱膨張しようとする。しかし、第２の封
止樹脂５においては、そのガラス転移温度Ｔｇを超えな
いため、小さな熱膨張にとどまり、配線基板１における
熱膨張とほぼ同等になる。
【００２５】従って、第１の封止樹脂４における熱膨張
も第２の封止樹脂５及び配線基板１により抑制されて、
その結果、第１、第２の封止樹脂５における熱膨張と、
配線基板１における熱膨張が同等になり、ＢＧＡ半導体
装置を実装基板８に実装する際に反りがほとんど発生し
ない。具体的には、本実施形態におけるＢＧＡ半導体装
置の大きさで、従来では５００μｍの反りが発生してい
たのが５０μｍ程度に抑えることができる。
も第２の封止樹脂５及び配線基板１により抑制されて、
その結果、第１、第２の封止樹脂５における熱膨張と、
配線基板１における熱膨張が同等になり、ＢＧＡ半導体
装置を実装基板８に実装する際に反りがほとんど発生し
ない。具体的には、本実施形態におけるＢＧＡ半導体装
置の大きさで、従来では５００μｍの反りが発生してい
たのが５０μｍ程度に抑えることができる。
【００２６】これにより、ＢＧＡ半導体装置を実装基板
８に実装する際にＢＧＡ半導体装置に生じる反りによっ
て発生する、はんだバンプ７の潰れによるＢＧＡ半導体
装置のショートやはんだバンプ７が実装基板８から離れ
ることによる電気的接続不良を解消することができる。
なお、第１、第２の封止樹脂５というように２層の封止
樹脂にて構成したのは、一般に高Ｔｇ樹脂はもろくなる
ため、この問題を解消するためである。従って、第１の
封止樹脂４を高Ｔｇ樹脂のもの、例えば第２の封止樹脂
５と同様のものを用いて第２の封止樹脂５と同一工程に
て形成するようにしても上記課題を達成することができ
る。
８に実装する際にＢＧＡ半導体装置に生じる反りによっ
て発生する、はんだバンプ７の潰れによるＢＧＡ半導体
装置のショートやはんだバンプ７が実装基板８から離れ
ることによる電気的接続不良を解消することができる。
なお、第１、第２の封止樹脂５というように２層の封止
樹脂にて構成したのは、一般に高Ｔｇ樹脂はもろくなる
ため、この問題を解消するためである。従って、第１の
封止樹脂４を高Ｔｇ樹脂のもの、例えば第２の封止樹脂
５と同様のものを用いて第２の封止樹脂５と同一工程に
て形成するようにしても上記課題を達成することができ
る。
【００２７】次に、図１におけるＢＧＡ半導体装置の製
造方法を示す。まず、配線基板１上に第１、第２の封止
樹脂４、５をせき止めるためのダム６を印刷手法などに
より形成する。そして、公知の方法により、半導体チッ
プ２を配線基板１上に搭載して接着し、半導体チップ２
の電極と配線基板１上の回路配線とをＡｕワイヤー３で
接続する。
造方法を示す。まず、配線基板１上に第１、第２の封止
樹脂４、５をせき止めるためのダム６を印刷手法などに
より形成する。そして、公知の方法により、半導体チッ
プ２を配線基板１上に搭載して接着し、半導体チップ２
の電極と配線基板１上の回路配線とをＡｕワイヤー３で
接続する。
【００２８】その後、これらを加熱処理を行うことがで
きる熱盤上に置き、公知の樹脂塗布装置により、配線基
板１上方から半導体チップ２などを覆うように第１の封
止樹脂４をディスペンス手法により塗布する。このと
き、熱盤を加熱しておき樹脂の流動性を高める。そし
て、液体状の樹脂はダム６によってせき止められ所定の
形状を保持して形成される。なお、ここでは第１の封止
樹脂４は、高Ｔｇ樹脂を用いておらず、例えばはんだバ
ンプ７のはんだ溶融温度よりもガラス転移温度Ｔｇが低
い樹脂を用いている。
きる熱盤上に置き、公知の樹脂塗布装置により、配線基
板１上方から半導体チップ２などを覆うように第１の封
止樹脂４をディスペンス手法により塗布する。このと
き、熱盤を加熱しておき樹脂の流動性を高める。そし
て、液体状の樹脂はダム６によってせき止められ所定の
形状を保持して形成される。なお、ここでは第１の封止
樹脂４は、高Ｔｇ樹脂を用いておらず、例えばはんだバ
ンプ７のはんだ溶融温度よりもガラス転移温度Ｔｇが低
い樹脂を用いている。
【００２９】次に、熱盤を十分に加熱して第１の封止樹
脂４を仮硬化させる。これにより、第２の封止樹脂５を
塗布するに際し、第１の封止樹脂４と混ざりあうことを
防止することができる。ここで、ＢＧＡ半導体装置を熱
盤上に配置しているのは、樹脂の流動性を高めるためだ
けではなく、この熱盤にて加熱処理を行うことにより第
１の封止樹脂４を仮硬化させる工程を樹脂塗布装置内で
行うことができるからである。これにより製造の効率を
図ることができる。なお、この仮硬化は、第１の封止樹
脂４が完全に硬化するほどまでは必要なく、第２の封止
樹脂５と混ざらない程度に硬化させれば良い。
脂４を仮硬化させる。これにより、第２の封止樹脂５を
塗布するに際し、第１の封止樹脂４と混ざりあうことを
防止することができる。ここで、ＢＧＡ半導体装置を熱
盤上に配置しているのは、樹脂の流動性を高めるためだ
けではなく、この熱盤にて加熱処理を行うことにより第
１の封止樹脂４を仮硬化させる工程を樹脂塗布装置内で
行うことができるからである。これにより製造の効率を
図ることができる。なお、この仮硬化は、第１の封止樹
脂４が完全に硬化するほどまでは必要なく、第２の封止
樹脂５と混ざらない程度に硬化させれば良い。
【００３０】さらに、第１の封止樹脂４上から第２の封
止樹脂５をディスペンス手法により塗布する。この第２
の封止樹脂５も前記同様にダム６にせき止められるため
所定の形状を保持して形成される。また、この第２の封
止樹脂５は、およそ配線基板１と同等の厚さにて形成す
る。これはリフロー炉における加熱処理の際に第１の封
止樹脂４の熱膨張を十分に抑えることができるようにす
るためである。つまり、第２の封止樹脂５があまりに薄
いと第１の封止樹脂４の熱膨張が大きく、この熱膨張を
第２の封止樹脂５により十分に抑制することができなく
なるからである。なお、この第２の封止樹脂５は前述し
たように高Ｔｇ樹脂を用いる。
止樹脂５をディスペンス手法により塗布する。この第２
の封止樹脂５も前記同様にダム６にせき止められるため
所定の形状を保持して形成される。また、この第２の封
止樹脂５は、およそ配線基板１と同等の厚さにて形成す
る。これはリフロー炉における加熱処理の際に第１の封
止樹脂４の熱膨張を十分に抑えることができるようにす
るためである。つまり、第２の封止樹脂５があまりに薄
いと第１の封止樹脂４の熱膨張が大きく、この熱膨張を
第２の封止樹脂５により十分に抑制することができなく
なるからである。なお、この第２の封止樹脂５は前述し
たように高Ｔｇ樹脂を用いる。
【００３１】この後、加熱処理を施し、第１、第２の封
止樹脂５を完全に硬化させる。そして、配線基板１の裏
面に形成された電極それぞれにはんだボールをリフロー
接合していきはんだバンプ７が形成されＢＧＡ半導体装
置が完成する。なお、前述のようにＢＧＡ半導体装置
は、この後実装基板８に搭載されリフロー炉にて加熱処
理されて、実装基板８に実装される。 （第２実施形態）本実施形態におけるＢＧＡ半導体装置
の断面図を図３に示す。このＢＧＡ半導体装置の基本構
成は第１実施形態と同様であるため、異なる点について
説明する。本実施形態においては、図３に示すように、
第１の封止樹脂４と第２の封止樹脂５の間に、高剛性部
材９を形成している。
止樹脂５を完全に硬化させる。そして、配線基板１の裏
面に形成された電極それぞれにはんだボールをリフロー
接合していきはんだバンプ７が形成されＢＧＡ半導体装
置が完成する。なお、前述のようにＢＧＡ半導体装置
は、この後実装基板８に搭載されリフロー炉にて加熱処
理されて、実装基板８に実装される。 （第２実施形態）本実施形態におけるＢＧＡ半導体装置
の断面図を図３に示す。このＢＧＡ半導体装置の基本構
成は第１実施形態と同様であるため、異なる点について
説明する。本実施形態においては、図３に示すように、
第１の封止樹脂４と第２の封止樹脂５の間に、高剛性部
材９を形成している。
【００３２】この高剛性部材９は金属やセラミック等の
材質により、例えば板状等の形状で形成され、第１実施
形態のＢＧＡ半導体装置の製造工程において、第１の封
止樹脂４を仮硬化させた後に第１の封止樹脂４上に配置
される。そして、その後第２の封止樹脂５を塗布し、後
の工程は第１実施形態と同様である。この高剛性部材９
は、ＢＧＡ半導体装置を実装基板８に実装する際の骨組
みとしての役割となり、この高剛性部材９によりさらに
ＢＧＡ半導体装置の反りを抑制する。つまり、ＢＧＡ半
導体装置に反りが発生しようとした場合においても高剛
性部材９が硬いために反りが抑制される。
材質により、例えば板状等の形状で形成され、第１実施
形態のＢＧＡ半導体装置の製造工程において、第１の封
止樹脂４を仮硬化させた後に第１の封止樹脂４上に配置
される。そして、その後第２の封止樹脂５を塗布し、後
の工程は第１実施形態と同様である。この高剛性部材９
は、ＢＧＡ半導体装置を実装基板８に実装する際の骨組
みとしての役割となり、この高剛性部材９によりさらに
ＢＧＡ半導体装置の反りを抑制する。つまり、ＢＧＡ半
導体装置に反りが発生しようとした場合においても高剛
性部材９が硬いために反りが抑制される。
【００３３】従って、第２の封止樹脂５に高Ｔｇ樹脂を
用いた場合よりもさらに反りを抑制できる。また、高剛
性部材９をＢＧＡ半導体装置中に挿入することによりＢ
ＧＡ半導体装置自体の剛性を高めることもできる。 （第３実施形態）本実施形態におけるＢＧＡ半導体装置
の断面図を図４（ａ）に示す。このＢＧＡ半導体装置の
基本構成は第２実施形態と同様であるため、異なる点に
ついて説明する。本実施形態においては、第２実施形態
における高剛性部材９に放熱作用を兼ね備えた放熱器１
０を適用している。この放熱器１０を図４（ｂ）に示
す。
用いた場合よりもさらに反りを抑制できる。また、高剛
性部材９をＢＧＡ半導体装置中に挿入することによりＢ
ＧＡ半導体装置自体の剛性を高めることもできる。 （第３実施形態）本実施形態におけるＢＧＡ半導体装置
の断面図を図４（ａ）に示す。このＢＧＡ半導体装置の
基本構成は第２実施形態と同様であるため、異なる点に
ついて説明する。本実施形態においては、第２実施形態
における高剛性部材９に放熱作用を兼ね備えた放熱器１
０を適用している。この放熱器１０を図４（ｂ）に示
す。
【００３４】図４に示すように、この放熱器１０の一部
が第２の封止樹脂５から外部に向けて突出している。こ
のような構造にすることによりＢＧＡ半導体装置作動時
において、半導体チップ２等で発生する熱を外部に放熱
することができる。従来においてもこの放熱器１０をＢ
ＧＡ半導体装置に適用するものはあるが、従来において
は封止樹脂を２層にして形成するということがなかった
ため、位置固定できる形状等にする必要があった。しか
し、本実施形態においては、放熱器１０を第１の封止樹
脂４を仮硬化させたあとに形成するためその必要がな
く、図４（ｂ）に示すように簡易な形状で放熱器１０を
形成することができる。 （第４実施形態）本実施形態におけるＢＧＡ半導体装置
の断面図を図５に示す。このＢＧＡ半導体装置の基本構
成は第１実施形態と同様であるため、異なる点について
説明する。本実施形態においては、第１実施形態におけ
る第２の封止樹脂５に繊維部材１１を混入している。
が第２の封止樹脂５から外部に向けて突出している。こ
のような構造にすることによりＢＧＡ半導体装置作動時
において、半導体チップ２等で発生する熱を外部に放熱
することができる。従来においてもこの放熱器１０をＢ
ＧＡ半導体装置に適用するものはあるが、従来において
は封止樹脂を２層にして形成するということがなかった
ため、位置固定できる形状等にする必要があった。しか
し、本実施形態においては、放熱器１０を第１の封止樹
脂４を仮硬化させたあとに形成するためその必要がな
く、図４（ｂ）に示すように簡易な形状で放熱器１０を
形成することができる。 （第４実施形態）本実施形態におけるＢＧＡ半導体装置
の断面図を図５に示す。このＢＧＡ半導体装置の基本構
成は第１実施形態と同様であるため、異なる点について
説明する。本実施形態においては、第１実施形態におけ
る第２の封止樹脂５に繊維部材１１を混入している。
【００３５】第２の封止樹脂５内にガラス繊維等のリフ
ロー炉におけるピーク温度程度では溶けない繊維部材１
１を多量に混入して第２の封止樹脂５の弾力性をなく
し、熱膨張があまり起こらないようしている。この場合
においては、第２の封止樹脂５の熱膨張がさらに少なく
なるため、より十分にＢＧＡ半導体装置の反りを低減す
ることができる。なお、すじ状の繊維部材１１を第２の
封止樹脂５に混入するため、第２の封止樹脂５の剛性を
高めることができる。 （第５実施形態）第１〜第３実施形態においては、液体
樹脂を配線基板１の上方から垂らして塗布する方法によ
り第１、第２の封止樹脂５を形成したが、本実施形態に
おいては、これらの樹脂を印刷手法にて供給する。この
印刷手法におけるＢＧＡ半導体装置の形成手順について
図６（ａ）、（ｂ）に基づき説明する。なお、第１、第
２の封止樹脂５を形成する工程以外の工程においては第
１実施形態同様であるため省略する。
ロー炉におけるピーク温度程度では溶けない繊維部材１
１を多量に混入して第２の封止樹脂５の弾力性をなく
し、熱膨張があまり起こらないようしている。この場合
においては、第２の封止樹脂５の熱膨張がさらに少なく
なるため、より十分にＢＧＡ半導体装置の反りを低減す
ることができる。なお、すじ状の繊維部材１１を第２の
封止樹脂５に混入するため、第２の封止樹脂５の剛性を
高めることができる。 （第５実施形態）第１〜第３実施形態においては、液体
樹脂を配線基板１の上方から垂らして塗布する方法によ
り第１、第２の封止樹脂５を形成したが、本実施形態に
おいては、これらの樹脂を印刷手法にて供給する。この
印刷手法におけるＢＧＡ半導体装置の形成手順について
図６（ａ）、（ｂ）に基づき説明する。なお、第１、第
２の封止樹脂５を形成する工程以外の工程においては第
１実施形態同様であるため省略する。
【００３６】図６（ａ）に示すように所定の厚さを有す
る第１の封止樹脂４形成用のマスク１２を配線基板１上
に位置決め配置し、第１の封止樹脂４を印刷する。そし
て、第１の封止樹脂４を仮硬化させた後に、図６（ｂ）
に示すように、第２の封止樹脂５形成用のマスク１３を
配線基板１上に位置決め配置し、第２の封止樹脂５を印
刷する。
る第１の封止樹脂４形成用のマスク１２を配線基板１上
に位置決め配置し、第１の封止樹脂４を印刷する。そし
て、第１の封止樹脂４を仮硬化させた後に、図６（ｂ）
に示すように、第２の封止樹脂５形成用のマスク１３を
配線基板１上に位置決め配置し、第２の封止樹脂５を印
刷する。
【００３７】このような印刷手法により第１、第２の封
止樹脂５を形成することによりこれら第１、第２の封止
樹脂５の厚さや形状を安定させやすいため、反り低減の
精度を向上させることができる。 （他の実施形態）第１実施形態では、はんだバンプ７の
はんだ溶融温度やリフロー炉におけるリフローピーク温
度を示したが、これは例示であり、例えばはんだバンプ
７には共晶はんだ以外のものを用いてもよく、この場
合、第１実施形態に示したはんだ溶融温度とは異なる温
度がはんだ溶融温度となる。この場合においては、リフ
ロー炉におけるリフローピーク温度もこのときのはんだ
溶融温度より数十度高く設定されるため、第２の封止樹
脂５におけるガラス転移温度Ｔｇもこれらを考慮して設
定すれば良い。
止樹脂５を形成することによりこれら第１、第２の封止
樹脂５の厚さや形状を安定させやすいため、反り低減の
精度を向上させることができる。 （他の実施形態）第１実施形態では、はんだバンプ７の
はんだ溶融温度やリフロー炉におけるリフローピーク温
度を示したが、これは例示であり、例えばはんだバンプ
７には共晶はんだ以外のものを用いてもよく、この場
合、第１実施形態に示したはんだ溶融温度とは異なる温
度がはんだ溶融温度となる。この場合においては、リフ
ロー炉におけるリフローピーク温度もこのときのはんだ
溶融温度より数十度高く設定されるため、第２の封止樹
脂５におけるガラス転移温度Ｔｇもこれらを考慮して設
定すれば良い。
【００３８】また、第２、第３実施形態においては第１
実施形態における高Ｔｇ樹脂と同様の樹脂を用いている
が、高剛性部材９又は放熱器１０をＢＧＡ半導体装置に
入れていることから反りがかなり低減できるため、第１
実施形態における高Ｔｇ樹脂よりもガラス転移温度Ｔｇ
がある程度低いものを用いても良い。第５実施形態にお
ける印刷手法においても第２実施形態に示すような高剛
性部材９を第１、第２の封止樹脂５の間に入れてもよ
い。また、同じく印刷手法においても第４実施形態に示
すように繊維部材１１を第２の封止樹脂５に混入しても
よい。
実施形態における高Ｔｇ樹脂と同様の樹脂を用いている
が、高剛性部材９又は放熱器１０をＢＧＡ半導体装置に
入れていることから反りがかなり低減できるため、第１
実施形態における高Ｔｇ樹脂よりもガラス転移温度Ｔｇ
がある程度低いものを用いても良い。第５実施形態にお
ける印刷手法においても第２実施形態に示すような高剛
性部材９を第１、第２の封止樹脂５の間に入れてもよ
い。また、同じく印刷手法においても第４実施形態に示
すように繊維部材１１を第２の封止樹脂５に混入しても
よい。
【００３９】第１実施形態においては、ＢＧＡ半導体装
置を熱盤上に配置し、製造の効率を図っているが、第１
の封止樹脂４を硬化させる工程を樹脂塗布装置外で行っ
てもよい。第１実施形態においては、第２の封止樹脂５
の面サイズを配線基板１の面サイズよりも大きく形成し
ているが、ＢＧＡ半導体装置の反りを防止できる程度の
面サイズにて形成すれば良い。
置を熱盤上に配置し、製造の効率を図っているが、第１
の封止樹脂４を硬化させる工程を樹脂塗布装置外で行っ
てもよい。第１実施形態においては、第２の封止樹脂５
の面サイズを配線基板１の面サイズよりも大きく形成し
ているが、ＢＧＡ半導体装置の反りを防止できる程度の
面サイズにて形成すれば良い。
【００４０】また、第２、第３実施形態においては高剛
性部材９の形状を示したがこれに限らず、例えば、バル
ク状、網状、枠状、ドーナッツ状等の形状で当てもよ
い。
性部材９の形状を示したがこれに限らず、例えば、バル
ク状、網状、枠状、ドーナッツ状等の形状で当てもよ
い。
【図１】第１実施形態におけるＢＧＡ半導体装置の断面
図である。
図である。
【図２】図１におけるＢＧＡ半導体装置の裏面図であ
る。
る。
【図３】第２実施形態におけるＢＧＡ半導体装置の断面
図である。
図である。
【図４】第３実施形態において、（ａ）は、ＢＧＡ半導
体装置の断面図、（ｂ）は、放熱器１１の斜視図であ
る。
体装置の断面図、（ｂ）は、放熱器１１の斜視図であ
る。
【図５】第４実施形態におけるＢＧＡ半導体装置の断面
図である。
図である。
【図６】第５実施形態における印刷の手順図である。
【図７】従来におけるＢＧＡ半導体装置の反りの説明図
である。
である。
１…配線基板、２…半導体チップ、３…Ａｕワイヤー、
４…第１の封止樹脂、５…第２の封止樹脂、６…ダム、
７…はんだバンプ、８…実装基板、９…高剛性部材、１
０…放熱器、１１…繊維部材。
４…第１の封止樹脂、５…第２の封止樹脂、６…ダム、
７…はんだバンプ、８…実装基板、９…高剛性部材、１
０…放熱器、１１…繊維部材。
Claims (10)
- 【請求項１】 回路配線を有する配線基板（１）と、 前記配線基板（１）上に搭載され、前記回路配線と電気
的に接続された半導体チップ（２）と、 前記配線基板（１）上に形成され、前記半導体チップ
（２）を封止する第１の封止樹脂（４）と、 前記第１の封止樹脂（４）上に形成された反り防止部材
（５）と、 前記配線基板（１）裏面に形成され、前記回路配線と電
気的に接続されたはんだバンプ（７）とを備え、 前記反り防止部材（５）は、そのガラス転移温度Ｔｇ
が、前記はんだバンプ（７）のはんだ溶融温度より高い
部材により形成されていることを特徴とするボールグリ
ッドアレイ半導体装置。 - 【請求項２】 前記反り防止部材（５）は、前記配線基
板（１）の厚さと同等の厚さにて形成されていることを
特徴とする請求項１に記載のボールグリッドアレイ半導
体装置。 - 【請求項３】 前記反り防止部材は、第２の封止樹脂
（５）であることを特徴とする請求項１又は２に記載の
ボールグリッドアレイ半導体装置。 - 【請求項４】 前記第２の封止樹脂（５）には、繊維部
材（１１）が混入されていることを特徴とする請求項３
に記載のボールグリッドアレイ半導体装置。 - 【請求項５】 前記第１の封止樹脂（４）と前記第２の
封止樹脂（５）の間に、反り防止用の剛性部材（９、１
０）が形成されていることを特徴とする請求項３又は４
に記載のボールグリッドアレイ半導体装置。 - 【請求項６】 前記剛性部材は、放熱作用を有すること
を特徴とする請求項５に記載のボールグリッドアレイ半
導体装置。 - 【請求項７】 回路配線を有する配線基板（１）上に、
前記回路配線と電気的に接続された半導体チップ（２）
を形成し、前記配線基板（１）の裏面に、前記回路配線
と電気的に接続されたはんだバンプ（７）を形成したボ
ールグリッドアレイ半導体装置の製造方法において、 前記配線基板（１）上に第１の封止樹脂（４）を形成す
る工程と、 前記第１の封止樹脂（４）を仮硬化させる工程と、 前記第１の封止樹脂（４）上に、ガラス転移温度Ｔｇが
前記はんだバンプ（７）のはんだ溶融温度よりも高い第
２の封止樹脂（５）を形成する工程と、 を備えることを特徴とするボールグリッドアレイ半導体
装置の製造方法。 - 【請求項８】 前記配線基板（１）の外周部にはダム
（６）が形成されており、前記第１の封止樹脂（４）及
び前記第２の封止樹脂（５）を、前記ダム（６）により
せき止めて、所定の形状にて形成することを特徴とする
請求項７に記載のボールグリッドアレイ半導体装置の製
造方法。 - 【請求項９】 前記第１の封止樹脂（４）及び前記第２
の封止樹脂（５）を、印刷により形成することを特徴と
する請求項７又は８に記載のボールグリッドアレイ半導
体装置の製造方法。 - 【請求項１０】 回路配線を有する配線基板（１）上
に、前記回路配線と電気的に接続された半導体チップ
（２）を有し、前記配線基板（１）の裏面に、前記回路
配線と電気的に接続されたはんだバンプ（７）を備え、
前記配線基板（１）上に第１の封止樹脂（４）を形成
し、さらに前記第１の封止樹脂（４）上に第２の封止樹
脂（５）を形成したボールグリッドアレイ半導体装置
を、前記はんだバンプ（７）に対向する電極を有する実
装基板（８）に実装するボールグリッドアレイ半導体装
置の実装方法であって、 前記ボールグリッドアレイ半導体装置を前記実装基板
（８）上に位置決め搭載する工程と、 前記ボールグリッドアレイ半導体装置及び前記実装基板
（８）を前記はんだバンプ（７）のはんだ溶融温度より
も所定高い温度にて加熱するリフロー炉にて、はんだバ
ンプ（７）をリフローする工程とを備え、 前記第２の封止樹脂（５）は、そのガラス転移温度Ｔｇ
が前記リフロー炉における最大温度より高い樹脂にて形
成されていることを特徴とするボールグリッドアレイ半
導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26471696A JP3674179B2 (ja) | 1996-10-04 | 1996-10-04 | ボールグリッドアレイ半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26471696A JP3674179B2 (ja) | 1996-10-04 | 1996-10-04 | ボールグリッドアレイ半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10112515A true JPH10112515A (ja) | 1998-04-28 |
| JP3674179B2 JP3674179B2 (ja) | 2005-07-20 |
Family
ID=17407199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26471696A Expired - Fee Related JP3674179B2 (ja) | 1996-10-04 | 1996-10-04 | ボールグリッドアレイ半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3674179B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008103520A (ja) * | 2006-10-19 | 2008-05-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7372137B2 (en) | 2005-08-29 | 2008-05-13 | Oki Electric Industry Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20080224322A1 (en) * | 2007-03-15 | 2008-09-18 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7679175B2 (en) | 2005-03-25 | 2010-03-16 | Oki Semiconductor Co., Ltd. | Semiconductor device including substrate and upper plate having reduced warpage |
| JP2010219420A (ja) * | 2009-03-18 | 2010-09-30 | Fuji Electric Systems Co Ltd | 半導体装置 |
| EP2365020A1 (en) | 2010-03-11 | 2011-09-14 | Nitto Denko Corporation | Resin Composition for Electronic Component Encapsulation and Electronic Component Device |
| WO2012165111A1 (ja) * | 2011-05-31 | 2012-12-06 | 株式会社村田製作所 | 多層基板の製造方法および多層基板 |
| KR20130028883A (ko) | 2011-09-12 | 2013-03-20 | 닛토덴코 가부시키가이샤 | 반도체 밀봉용 에폭시 수지 조성물, 및 이를 사용한 반도체 장치 |
| JP2014220305A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
-
1996
- 1996-10-04 JP JP26471696A patent/JP3674179B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679175B2 (en) | 2005-03-25 | 2010-03-16 | Oki Semiconductor Co., Ltd. | Semiconductor device including substrate and upper plate having reduced warpage |
| US7372137B2 (en) | 2005-08-29 | 2008-05-13 | Oki Electric Industry Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2008103520A (ja) * | 2006-10-19 | 2008-05-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US20080224322A1 (en) * | 2007-03-15 | 2008-09-18 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8373278B2 (en) * | 2007-03-15 | 2013-02-12 | Sanyo Semiconductor Co., Ltd. | Semiconductor device having stacked dice disposed on base substrate |
| JP2010219420A (ja) * | 2009-03-18 | 2010-09-30 | Fuji Electric Systems Co Ltd | 半導体装置 |
| EP2365020A1 (en) | 2010-03-11 | 2011-09-14 | Nitto Denko Corporation | Resin Composition for Electronic Component Encapsulation and Electronic Component Device |
| WO2012165111A1 (ja) * | 2011-05-31 | 2012-12-06 | 株式会社村田製作所 | 多層基板の製造方法および多層基板 |
| KR20130028883A (ko) | 2011-09-12 | 2013-03-20 | 닛토덴코 가부시키가이샤 | 반도체 밀봉용 에폭시 수지 조성물, 및 이를 사용한 반도체 장치 |
| US9340700B2 (en) | 2011-09-12 | 2016-05-17 | Nitto Denko Corporation | Epoxy resin composition for semiconductor encapsulation and semiconductor device using the same |
| JP2014220305A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3674179B2 (ja) | 2005-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6949404B1 (en) | Flip chip package with warpage control | |
| JP3196762B2 (ja) | 半導体チップ冷却構造 | |
| KR100424382B1 (ko) | 열확산기를 부착한 반도체 장치 및 그 제조 방법 | |
| JPH11163186A (ja) | 半導体装置 | |
| JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3326382B2 (ja) | 半導体装置の製造方法 | |
| JP2002026072A5 (ja) | ||
| JP2001244362A (ja) | 半導体装置 | |
| JP3552422B2 (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
| JP3384359B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP3674179B2 (ja) | ボールグリッドアレイ半導体装置及びその製造方法 | |
| JP2000200870A (ja) | 半導体装置およびその製造方法 | |
| US20010025874A1 (en) | Method of forming solder bumps, method of mounting flip chips, and a mounting structure | |
| JPH11265967A (ja) | Ｌｓｉ実装基板の構造及びその製造方法 | |
| JP2014143316A (ja) | フリップチップ部品の樹脂封止方法 | |
| JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
| JP2004363220A (ja) | 実装構造体の製造方法及び接続体 | |
| KR20090122514A (ko) | 플립 칩 패키지 및 그 제조방법 | |
| JP2007258448A (ja) | 半導体装置 | |
| JP2967080B1 (ja) | 半導体装置の実装体の製造方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP2004023045A (ja) | 両面実装方法およびチップ実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080513 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |