JP3384359B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3384359B2
JP3384359B2 JP13100599A JP13100599A JP3384359B2 JP 3384359 B2 JP3384359 B2 JP 3384359B2 JP 13100599 A JP13100599 A JP 13100599A JP 13100599 A JP13100599 A JP 13100599A JP 3384359 B2 JP3384359 B2 JP 3384359B2
Authority
JP
Japan
Prior art keywords
resin
chip
semiconductor chip
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13100599A
Other languages
English (en)
Other versions
JP2000323624A (ja
Inventor
幹夫 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13100599A priority Critical patent/JP3384359B2/ja
Priority to DE10022982A priority patent/DE10022982A1/de
Publication of JP2000323624A publication Critical patent/JP2000323624A/ja
Application granted granted Critical
Publication of JP3384359B2 publication Critical patent/JP3384359B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/58—Measuring, controlling or regulating
    • B29C2043/5825—Measuring, controlling or regulating dimensions or shape, e.g. size, thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、プリント配線基板に半導
体チップがフリップチップ実装された半導体装置および
その製造方法に関する。
【０００２】
【従来の技術】従来、プリント配線基板（ｐｒｉｎｔｅ
ｄ ｗｉｒｉｎｇ ｂｏａｒｄ：ＰＷＢ）に半導体チッ
プがフリップチップ実装された半導体装置が知られてい
る。
【０００３】図７は、従来の半導体装置の断面図であ
る。図７に示すように、半導体装置１は、銅（Ｃｕ）か
らなる補強材が張り付けられた、例えば、ポリイミド等
の樹脂からなる絶縁性基板（ＰＷＢ）２上に、ハンダバ
ンプ３を持ったフリップチップ４がフェイスダウンで実
装されている。このハンダバンプ３と絶縁性基板２の予
備ハンダとが溶融接続されることにより、フリップチッ
プ４と絶縁性基板２が電気的に接続される。
【０００４】ここで、フリップチップ４と絶縁性基板２
とのギャップは１２０μｍ、バンプ間ピッチは２４０μ
ｍ、バンプ数は３０００個、チップサイズは１３ｍｍ
□、チップ厚は０．６８ｍｍである。
【０００５】この半導体装置１の製造に際し、絶縁性基
板２とフリップチップ４との間のハンダ接続部には、エ
ポキシ系の樹脂がアンダーフィル樹脂５として適量注入
され、その後、アンダーフィル樹脂５は、適正な温度、
例えば、１５０℃で硬化される。硬化により、フリップ
チップ４の側方から絶縁性基板２上にかけて、アンダー
フィル樹脂５のはみ出し部分であるフィレット５ａが形
成される。
【０００６】アンダーフィル樹脂５の注入後、フリップ
チップ４の裏面に、導電性の特性を有する銀（Ａｇ）ペ
ーストを接着樹脂６ａとして塗布する。このとき、絶縁
性基板２の両側に配置された補強板７の上部にも、接着
樹脂６ｂを塗布しておく。その後、フリップチップ４の
裏面及び補強板７の上部に、Ｃｕからなるリッド８を配
置し、接着樹脂６ａ，６ｂを硬化させリッド８を固着す
る。
【０００７】リッド８を取り付けた後、フリップチップ
４が搭載されていない絶縁性基板２の裏面にハンダボー
ル９を搭載することにより、フリップチップ型のＢＧＡ
（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）パッケージからな
る半導体装置１が得られる。
【０００８】
【発明が解決しようとする課題】しかしながら、半導体
装置１に対し温度サイクル試験等の信頼性試験を実施し
た場合、インターポーザである絶縁性基板２の反りによ
り、フリップチップ４と絶縁性基板２の間のアンダーフ
ィル樹脂５注入部分にストレスが加わり、アンダーフィ
ル樹脂５の剥離が発生し易い。
【０００９】また、アンダーフィル樹脂５にかかる応力
は、フィレット５ａから絶縁性基板２の内側に向かって
クラックｃ（図７参照）も引き起こし易い。
【００１０】このような剥離やクラックｃがあると、オ
ープン不良による断線等の異常を生じさせる。剥離発生
率は、温度サイクル試験の３００サイクル後で約１０％
（５／５３個）である。
【００１１】このようなアンダーフィル樹脂５の剥離が
起こるのは、チップ側面に形成されたアンダーフィル樹
脂５のフィレット５ａの長さがチップ厚よりも短く、チ
ップ直下にフィレット５ａが位置する場合である。この
場合、アンダーフィル樹脂５の硬化時、フリップチップ
４及び絶縁性基板２には、熱膨張係数の違いによる大き
な応力がかかり、フリップチップ４及び絶縁性基板２が
大きく反ってしまう。
【００１２】とりわけ、現在、半導体チップにおいて
は、柔軟性を有する樹脂基板を用いた高密度配線が主流
になってきており、柔軟性に欠ける従来のガラス基板で
は、高密度配線に対応することができないため、熱膨張
に伴う応力への対応は避けられないものとなっている。
【００１３】この発明の目的は、半導体チップと絶縁性
基板の間のアンダーフィル樹脂が硬化する際に絶縁性基
板が反るのを防ぎ、アンダーフィル樹脂の剥離を防止す
ることができる半導体装置およびその製造方法を提供す
ることである。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係る半導体装置の製造方法は、基板上
に、半導体チップをフリップチップ実装する工程と、リ
フローを行い前記基板と前記半導体チップをバンプによ
り接続する工程と、その後、前記基板の前記半導体チッ
プとの接続部分を除き前記半導体チップの側端面の四隅
の角部或いは四辺各辺の中央部のみに樹脂を滴下する工
程と、前記滴下した樹脂を硬化する工程とを有すること
を特徴としている。
【００１５】上記構成を有することにより、基板上に半
導体チップがフリップチップ実装され、半導体チップが
バンプにより接続された後、基板の半導体チップとの接
続部分を除いて、半導体チップの四隅の角部又は四辺各
辺の中央部のみに樹脂が滴下されることになる。これに
より、半導体チップと絶縁性基板の間のアンダーフィル
樹脂が硬化する際に絶縁性基板が反るのを防ぎ、アンダ
ーフィル樹脂の剥離を防止することができる。
【００１６】
【００１７】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。 （第１の実施の形態）図１は、この発明の第１の実施の
形態に係る半導体装置の構成を示す断面図である。図１
に示すように、半導体装置１０は、例えばポリイミドか
らなる絶縁性の樹脂基板（ＰＷＢ）１１、フリップチッ
プ方式による半導体チップ１２、及びＣｕからなるリッ
ド１３が、記載順に下から積層された層構造を有する矩
形板状に形成され、樹脂基板１１上の周縁には、中心部
の半導体チップ１２を囲むように、リッド１３との間に
挟み込まれた金属製の補強枠１４が設けられている。
【００１８】樹脂基板１１と補強枠１４は接着樹脂１５
により、半導体チップ１２とリッド１３は接着樹脂１６
により、リッド１３と補強枠１４は接着樹脂１７によ
り、それぞれ接着されている。これら接着樹脂１５，１
６，１７は、例えば、シリコーン系、エポキシ系又は熱
可塑性樹脂によるＡｇペーストが用いられる。
【００１９】樹脂基板１１には、Ｃｕからなる補強板が
張り付けられており、この樹脂基板１１上に、ハンダバ
ンプ１８を持った半導体チップ１２がフェイスダウンに
より実装される。実装により、半導体チップ１２のハン
ダバンプ１８と樹脂基板１１の予備ハンダとが溶融接続
され、半導体チップ１２と樹脂基板１１が電気的に接続
される。
【００２０】半導体チップ１２と樹脂基板１１の間の、
ハンダバンプ１８を介在させたハンダ接続部には、アン
ダーフィル樹脂１９としてエポキシ系樹脂が適量注入さ
れている。アンダーフィル樹脂１９の注入により、半導
体チップ１２の側面には、アンダーフィル樹脂１９のは
み出し部であるフィレット２０が形成される。フィレッ
ト２０は、縦断面が、半導体チップ１２の上面と側端面
とが交差する上角部２０ａと、樹脂基板１１に沿って半
導体チップ１２から遠ざかる先端部である下角部２０ｂ
とを結ぶ線を斜辺とする、略直角三角形状を呈している
（図１参照）。
【００２１】アンダーフィル樹脂１９の注入量は、半導
体チップ１２の側端面からフィレット２０の下角部２０
ｂ迄の距離であるフィレット長さＬが、樹脂基板１１の
表面から半導体チップ１２の裏面迄の距離であるチップ
高さＨ１よりも長くなるように、調整される。
【００２２】ここで、チップ高さＨ１は、半導体チップ
１２の厚みに、ハンダバンプ１８の厚み、即ち、半導体
チップ１２と樹脂基板１１とのギャップを加えたもので
ある。また、チップ高さＨ１の代わりに、反り等による
変形前の樹脂基板１１の表面から、変形後の半導体チッ
プ１２の裏面迄の距離であるチップ高さＨ２を用いても
良い。この場合、フィレット長さＬは、チップ高さＨ２
よりも長くなるように調整されることになり、樹脂基板
１１の変形度合いに応じた調整が可能になる。
【００２３】なお、樹脂基板１１、半導体チップ１２及
びアンダーフィル樹脂１９の熱膨張係数α（ｐｐｍ／
℃）は、一例として次のようになる。樹脂基板１１はα
＝１８、半導体チップ１２はα＝３、アンダーフィル樹
脂１９はα＝２０〜３２である。また、アンダーフィル
樹脂１９の粘度は１３〜４０（Ｐａ・ｓ）である。
【００２４】樹脂基板１１の半導体チップ１２が搭載さ
れていない下面側には、下面全域に渡って複数のハンダ
ボール２１が設けられている。
【００２５】この半導体装置１０は、例えば、半導体チ
ップ１２と樹脂基板１１とのギャップが１２０μｍ、バ
ンプ間ピッチが２４０μｍ、バンプ数が３０００個、チ
ップサイズが１３ｍｍ□、チップ厚が０．６８ｍｍ、に
それぞれ形成される。
【００２６】図２は、図１の半導体装置の製造方法を示
す工程図である。図２に示すように、先ず、矩形の樹脂
基板１１を用意する（（ａ）参照）。
【００２７】樹脂基板１１には、予め一方の面にパッド
２２が複数配列され、他方の面に外部電極２３が配列さ
れている。パッド２２と外部電極２３は、樹脂基板１１
中の配線層（図示しない）を介して互いに対応するもの
同士が電気的に接続されている。
【００２８】また、樹脂基板１１の縁周辺には、後にリ
ッド１３を固定するための補強枠１４が、接着樹脂１５
によって予め接着されている。この補強枠１４は、樹脂
基板１１とリッド１３との間に半導体チップ１２を設置
するためのスペースを確保する働きも持つ。
【００２９】次に、各ハンダバンプ１８とそれらに対応
するパッド２２との位置合わせを行ってから、半導体チ
ップ１２をフェイスダウンにより樹脂基板１１上に載置
する（（ｂ）参照）。載置後、リフローにより、ハンダ
バンプ１８を溶かして外部電極２２と接続することによ
り、半導体チップ１２を樹脂基板１１上に実装する、所
謂、フリップチップ実装を行う（（ｃ）参照）。その
後、フラックス洗浄を行う。
【００３０】次に、ハンダバンプ１８の剥がれを防止す
るために、半導体チップ１２と樹脂基板１１の隙間のハ
ンダ接続部に、流動性のあるアンダーフィル樹脂１９を
注入し基板１１上に塗布する（（ｄ）参照）。注入され
たアンダーフィル樹脂１９は、半導体チップ１２と樹脂
基板１１との間隔は非常に狭いため、毛細管現象により
半導体チップ１２の全面に行き渡って広がる。
【００３１】このとき、フィレット２０のフィレット長
さＬが、樹脂基板１１の表面から半導体チップ１２の裏
面迄の距離であるチップ高さＨ１よりも長くなるよう
に、例えば、１〜１．５ｍｍに、アンダーフィル樹脂１
９の注入量が調整される。この場合、チップ高さＨ１
（１２０μｍ＋０．６８ｍｍ＝０．８ｍｍ）に対し、フ
ィレット長さＬは約１ｍｍに調整される。
【００３２】その後、アンダーフィル樹脂１９を適正な
温度、例えば、１５０℃でキュア（加熱処理）し硬化さ
せる。
【００３３】なお、半導体チップ１２の真下に位置す
る、樹脂基板１１のチップ接続面部分は、反り量が最大
６０μｍ程度有する山形に変形した状態にある。
【００３４】次に、樹脂基板１１上に搭載された半導体
チップ１２の裏面（能動素子形成面とは反対側の面）及
び補強枠１４の上面に、シリコーン系で低弾性のＡｇペ
ーストからなる接着樹脂１６，１７をそれぞれ塗布し、
半導体チップ１２及び補強枠１４を覆うようにリッド１
３を載置した後、パッケージ全体をキュアする（（ｅ）
参照）。接着樹脂１６，１７の硬化により、リッド１３
が載置状態で固定される。
【００３５】その後、半導体チップ１２が搭載されてい
ない樹脂基板１１の裏面にハンダボール２１を搭載し、
フリップチップ型のＢＧＡパッケージからなる半導体装
置１０を得る。
【００３６】つまり、半導体チップ１２の側面に形成し
たアンダーフィル樹脂１９のフィレット長さＬを、チッ
プ高さＨ１（或いは、チップ高さＨ２）よりも長くする
ことによって、半導体チップ１２と樹脂基板１１の間に
注入したアンダーフィル樹脂１９の剥離を防止すること
ができる。また、剥離を防ぐことにより、フィレット２
０の先端部である下角部２０ｂから樹脂基板１１に入る
クラックｃを防止することができる。
【００３７】上述した半導体チップ１２における、温度
サイクル試験で３００サイクル実施後の剥離発生率は、
０％（０／９７個）であった。これは、フィレット長さ
Ｌをチップ高さＨ１よりも長くすることで、半導体チッ
プ１２と樹脂基板１１とにかかるアンダーフィル樹脂１
９の応力を低減（分散）することができるためと思われ
る。
【００３８】なお、アンダーフィル樹脂１９の注入後、
半導体チップ１２の裏面及び補強枠１４の上面に接着樹
脂１６，１７をそれぞれ塗布し、アンダーフィル樹脂１
９と共に接着樹脂１６，１７をキュアすることによっ
て、アンダーフィル樹脂１９及び接着樹脂１５，１６，
１７を同時に硬化させてもよい。
【００３９】その結果、各部に塗布された樹脂の硬化に
際し応力が発生するものの、同時に硬化させることによ
って応力の発生が同時になって応力が相殺され、樹脂基
板１１や半導体チップ１２に対し局所的に応力がかかる
ことはない。 （第２の実施の形態）図３は、この発明の第２の実施の
形態に係る半導体装置の概略構成を示す断面図である。
図３に示すように、半導体装置２５は、半導体チップ１
２と樹脂基板１１の隙間のハンダ接続部に注入したアン
ダーフィル樹脂１９を、金型（図示しない）を用いて硬
化させ、フィレット２６を、略直角三角形状ではなく矩
形状の縦断面となるように形成する。その他の構成及び
作用は、半導体装置１０（図１参照）と同様である。
【００４０】従って、フィレット２６は、半導体チップ
１２を取り巻く壁状に一体成形され、樹脂基板１１の表
面から半導体チップ１２の裏面まで、チップ高さＨ１
（或いはチップ高さＨ２）よりも長いフィレット長さＬ
（約１ｍｍ）を有することになる。 （第３の実施の形態）図４は、この発明の第３の実施の
形態に係る半導体装置の構成を示す断面図である。図５
は、図４の半導体装置に形成されたフィレットを示し、
（ａ）は第１の例の平面図、（ｂ）は第２の例の平面図
である。
【００４１】図４に示すように、半導体装置３０は、半
導体チップ１２の真下に位置する、樹脂基板１１のチッ
プ接続面部分が、中空にされ（図４参照）、或いは低熱
膨張係数のアンダーフィル樹脂が注入されると共に、高
粘度樹脂からなるフィレット３１を有している。その他
の構成及び作用は、半導体装置１０（図１参照）と同様
である。
【００４２】この場合、図５に示すように、フィレット
３１は、半導体チップ１２の四辺を除いて四隅の角部の
みに形成され（（ａ）参照）、或いは、半導体チップ１
２の四隅を除いて四辺のみに形成される（（ｂ）参
照）。フィレット長さＬは、任意で良いが、チップ高さ
Ｈ１（或いはチップ高さＨ２）よりも長いフィレット長
さＬとすることにより、より効果的である。
【００４３】つまり、半導体チップ１２の真下に位置す
る、樹脂基板１１のチップ接続面部分には、硬化に際し
応力を発生させるアンダーフィル樹脂がなく、或いは、
あっても低熱膨張係数のアンダーフィル樹脂であるた
め、樹脂基板１１や半導体チップ１２の間に応力が発生
せず、また、発生しても僅かなので、応力発生による反
り等を生じないか、殆ど影響がない。
【００４４】なお、フィレット３１及び注入される場合
のアンダーフィル樹脂の熱膨張係数α（ｐｐｍ／℃）等
は、一例として次のようになる。フィレット３１の高粘
度樹脂は、α＝１０、粘度＝１００（Ｐａ・ｓ）、アン
ダーフィル樹脂は、α＝７〜１０である。
【００４５】図６は、図４の半導体装置のフィレット形
成状態を示す断面図である。図６に示すように、半導体
チップ１２の側端面に沿って上下動可能に半導体チップ
１２の側端面側上方に位置させた、樹脂供給ノズル３２
から、ハンダ接続部側方の四隅或いは四辺に、高粘度樹
脂を滴下しフィレット３１を形成する。
【００４６】なお、低熱膨張係数のアンダーフィル樹脂
を、樹脂基板１１と半導体チップ１２の間のハンダ接続
部に注入する場合、高粘度樹脂からなるフィレット３１
のエア抜き用の孔から行っても良い。
【００４７】このように、この発明によれば、フリップ
チップ型ＢＧＡの半導体装置１０において、樹脂基板１
１の反りによりチップ剥がれ等が発生するのを防止する
ため、樹脂基板１１と半導体チップ１２の間のハンダ接
続部に注入した、補強用樹脂としてのアンダーフィル樹
脂１９の半導体チップ１２側面からのはみ出し部である
フィレットを、チップ高さ以上に調整した。
【００４８】これにより、熱膨張係数が異なる複数の樹
脂間に働く応力を分散することができ、半導体チップ１
２と樹脂基板１１の間のアンダーフィル樹脂１９が硬化
する際に樹脂基板１１が反るのを防いで、アンダーフィ
ル樹脂１９の剥離、更に、樹脂基板１１にクラックｃが
入るのを防止することができる。
【００４９】よって、従来例に示すように剥離や歪みが
生じることはなく、ハンダバンプ構造を有する半導体装
置の生産性及び信頼性を高めることができる。
【００５０】これは、特に、現在主流になってきてい
る、柔軟性を有する樹脂基板１１を用いた高密度配線の
半導体チップ１２において効果的である。即ち、この樹
脂基板１１を用いた高密度配線の半導体チップ１２にお
いては、端子数が約３０００ピンから５０００ピン程に
なるが、ガラス基板からなる液晶ドライバの場合は、約
４０から５０ピン程であり、また、チップサイズも、半
導体チップ１２の場合、約１３から１７ｍｍ角である
が、液晶ドライバの場合、約９ｍｍ角であり、応力は面
積比に比例することから、加わる応力に大きな差があ
る。
【００５１】また、半導体装置３０は、半導体チップ１
２の真下に位置する、樹脂基板１１のチップ接続面部分
が、中空にされ（図４参照）、或いは低熱膨張係数のア
ンダーフィル樹脂が注入されると共に、高粘度樹脂から
なるフィレット３１を有する。これにより、樹脂基板１
１のチップ接続面部分には、硬化に際し応力を発生させ
るアンダーフィル樹脂がなく、或いは、あっても低熱膨
張係数のアンダーフィル樹脂であるため、応力発生によ
る反り等を生じさせないか、殆ど影響を及ぼさない。
【００５２】なお、上記各実施の形態において、ＢＧＡ
構造に限るものではなく、ＣＳＰ（ｃｈｉｐ ｓｉｚｅ
ｐａｃｋａｇｅ）構造の半導体装置についても、同様
の対応が可能である。
【００５３】
【発明の効果】以上説明したように、この発明によれ
ば、基板上に半導体チップがフリップチップ実装され、
半導体チップがバンプにより接続された後、基板の半導
体チップとの接続部分を除いて、半導体チップの四隅の
角部又は四辺各辺の中央部のみに樹脂が滴下されること
になるので、半導体チップと絶縁性基板の間のアンダー
フィル樹脂が硬化する際に絶縁性基板が反るのを低減
し、アンダーフィル樹脂の剥離を防止することができ、
更に、樹脂基板にクラックが入るのを防止することがで
きる。よって、ハンダバンプ構造を有する半導体装置の
生産性及び信頼性を高めることができる。
【００５４】
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る半導体装置
の構成を示す断面図である。
【図２】図１の半導体装置の製造方法を示す工程図であ
る。
【図３】この発明の第２の実施の形態に係る半導体装置
の概略構成を示す断面図である。
【図４】この発明の第３の実施の形態に係る半導体装置
の構成を示す断面図である。
【図５】図４の半導体装置に形成されたフィレットを示
し、（ａ）は第１の例の平面図、（ｂ）は第２の例の平
面図である。
【図６】図４の半導体装置のフィレット形成状態を示す
断面図である。
【図７】従来の半導体装置の断面図である。
【符号の説明】
１０，２５，３０ 半導体装置 １１ 樹脂基板 １２ 半導体チップ １３ リッド １４ 補強枠 １５，１６，１７ 接着樹脂 １８ ハンダバンプ １９ アンダーフィル樹脂 ２０，２６，３１ フィレット ２０ａ 上角部 ２０ｂ 下角部 ２１ ハンダボール ２２ パッド ２３ 外部電極 ３２ 樹脂供給ノズル Ｈ１，Ｈ２ チップ高さ Ｌ フィレット長さ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28 H01L 21/56 H01L 21/60 311

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】基板上に、半導体チップをフリップチップ
    実装する工程と、 リフローを行い前記基板と前記半導体チップをバンプに
    より接続する工程と、 その後、前記基板の前記半導体チップとの接続部分を除
    き前記半導体チップの側端面の四隅の角部或いは四辺各
    辺の中央部のみに樹脂を滴下する工程と、 前記滴下した樹脂を硬化する工程とを有することを特徴
    とする半導体装置の製造方法。
  2. 【請求項２】請求項１に記載の方法により製造されたこ
    とを特徴とする半導体装置。
JP13100599A 1999-05-12 1999-05-12 半導体装置およびその製造方法 Expired - Fee Related JP3384359B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP13100599A JP3384359B2 (ja) 1999-05-12 1999-05-12 半導体装置およびその製造方法
DE10022982A DE10022982A1 (de) 1999-05-12 2000-05-11 Halbleiterbauelement und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13100599A JP3384359B2 (ja) 1999-05-12 1999-05-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000323624A JP2000323624A (ja) 2000-11-24
JP3384359B2 true JP3384359B2 (ja) 2003-03-10

Family

ID=15047744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13100599A Expired - Fee Related JP3384359B2 (ja) 1999-05-12 1999-05-12 半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP3384359B2 (ja)
DE (1) DE10022982A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
US8405187B2 (en) 2008-02-11 2013-03-26 Globalfoundries Inc. Chip package with channel stiffener frame
US8927344B2 (en) 2008-03-19 2015-01-06 Ati Technologies Ulc Die substrate with reinforcement structure
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4390541B2 (ja) 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4620515B2 (ja) * 2005-04-11 2011-01-26 ルネサスエレクトロニクス株式会社 インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法
JP4753642B2 (ja) * 2005-07-04 2011-08-24 株式会社リコー 電子部品実装体の製造方法
JP4658007B2 (ja) * 2006-09-11 2011-03-23 シャープ株式会社 半導体装置
JP2008078382A (ja) 2006-09-21 2008-04-03 Toshiba Corp 半導体装置とその製造方法
JP2008141122A (ja) 2006-12-05 2008-06-19 Denso Corp 樹脂モールド電子部品及びその製造方法
JP5168160B2 (ja) 2009-01-15 2013-03-21 ソニー株式会社 半導体装置及び半導体装置の製造方法
JP5250524B2 (ja) 2009-10-14 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2012054417A (ja) * 2010-09-01 2012-03-15 Panasonic Corp 電子部品の実装構造体及びその製造方法
JP5897486B2 (ja) * 2013-03-14 2016-03-30 株式会社東芝 半導体装置
JP5576528B2 (ja) * 2013-04-15 2014-08-20 ルネサスエレクトロニクス株式会社 半導体装置
JP7512027B2 (ja) 2019-11-06 2024-07-08 キヤノン株式会社 電子モジュールの製造方法、電子モジュール、及び電子機器
US12094836B2 (en) * 2020-09-25 2024-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having heat dissipation structure of curved profile and a manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405187B2 (en) 2008-02-11 2013-03-26 Globalfoundries Inc. Chip package with channel stiffener frame
US8927344B2 (en) 2008-03-19 2015-01-06 Ati Technologies Ulc Die substrate with reinforcement structure
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows

Also Published As

Publication number Publication date
JP2000323624A (ja) 2000-11-24
DE10022982A1 (de) 2001-04-12

Similar Documents

Publication Publication Date Title
JP3384359B2 (ja) 半導体装置およびその製造方法
US6046077A (en) Semiconductor device assembly method and semiconductor device produced by the method
JP5250524B2 (ja) 半導体装置及びその製造方法
JP2842361B2 (ja) 半導体装置
JP3490987B2 (ja) 半導体パッケージおよびその製造方法
JP2004260138A (ja) 半導体装置及びその製造方法
KR101010556B1 (ko) 반도체 장치 및 그 제조 방법
JP3552422B2 (ja) ボールグリッドアレイ半導体装置及びその実装方法
JP5569676B2 (ja) 電子部品の実装方法
JP3228339B2 (ja) 半導体装置およびその製造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
JP3844936B2 (ja) 半導体装置
JP3532450B2 (ja) Ｂｇａ型半導体パッケージの実装構造およびその実装方法
JP2003092376A (ja) 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法
JP4708090B2 (ja) 半導体装置およびその製造方法
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP5576528B2 (ja) 半導体装置
JP5577734B2 (ja) 電子装置および電子装置の製造方法
JP3845079B2 (ja) 半導体パッケージおよびその製造方法
JPH11186454A (ja) Ｂｇａ型集積回路部品、その製造方法およびその実装方法
JPH10126044A (ja) フリップチップ実装構造及び方法並びにフリップチップ 実装用基板
JP2000200852A (ja) 半導体装置及びその製造方法ならびにその実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees