JP2003092376A - 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法 - Google Patents

半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法

Info

Publication number
JP2003092376A
JP2003092376A JP2001281177A JP2001281177A JP2003092376A JP 2003092376 A JP2003092376 A JP 2003092376A JP 2001281177 A JP2001281177 A JP 2001281177A JP 2001281177 A JP2001281177 A JP 2001281177A JP 2003092376 A JP2003092376 A JP 2003092376A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting
reinforcing material
reinforcing
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001281177A
Other languages
English (en)
Inventor
Koichi Sawada
浩一 沢田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001281177A priority Critical patent/JP2003092376A/ja
Publication of JP2003092376A publication Critical patent/JP2003092376A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 熱膨張によって部材が反ることがなく、接続
部の良好な電気特性が得られる半導体装置の実装方法及
びその実装構造、並びに半導体装置及びその製造方法を
提供すること。 【解決手段】 半導体チップ４の外側方のモールド樹脂
９に鉄製の補強材１９を埋設して半導体装置３を形成す
る。これにより、モールド樹脂９の機械的強度が強化さ
れるため、熱によるモールド樹脂９の膨張及び収縮に対
する抵抗力が大きくなり、これによって部材の反りを効
果的に抑えることができる。従って、半導体装置３をマ
ザー基板２に実装する際のリフロー加熱時にも、各部材
の熱膨張係数の差による反りが抑制され、実装の接合信
頼性を向上させることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、接続部の良好な電
気特性が得られる半導体デバイスの実装方法及びその実
装構造、並びに半導体装置及びその製造方法に関するも
のである。
【０００２】
【従来の技術】近年、半導体装置及びそれを実装する多
層プリント配線基板は、小型薄型化、高性能化、高速
化、高信頼性化が求められている。例えば、半導体装置
は小型薄型化の要求から、ピン挿入型のパッケージから
表面実装型のパッケージへと移行が進み、半導体チップ
の大きさとほぼ同じ大きさのＣＳＰ（Chip Size Packag
e）と称される半導体装置も開発され、使用されるよう
になってきた。
【０００３】これらのＣＳＰは例えば図１５に示すよう
に、一般に回路配線を有する中間基板１０に半導体チッ
プ４を搭載し、回路配線６及び８と半導体チップ４を金
ワイヤー２０等で電気的に接続した後に、封止樹脂９で
半導体チップ４及び金ワイヤー２０を封止する構造にな
っており、この状態の半導体装置３Ａがはんだペースト
１を介して配線基板（図示せず）に結合される。そし
て、実装形態も種々であるが、使用頻度が多くなってき
た型としては、ＣＳＰにはんだボールが予め取り付けら
れているＢＧＡ（Ball Grid Array）型や、はんだを印
刷して実装するＬＧＡ（Land Grid Array）型が存在す
る。
【０００４】当初は、その名の通りに電極として数十ピ
ンしか持たず、半導体チップ４の大きさとほぼ同じ大き
さであったＣＳＰも、近年になり様々な機能が盛り込ま
れ始めたことから、それを出力するためのピン数が数百
以上に増え、そのため内部の半導体チップ４の大きさは
変らないが、中間基板１０と封止樹脂９の表面積が増え
る傾向が顕著になってきた。
【０００５】
【発明が解決しようとする課題】しかしながら、これら
のＣＳＰはリフロー炉で加熱することによりはんだを溶
かし、中間基板１０の電極と配線基板の電極を接続する
実装手法がとられるが、半導体装置全体が薄く形成され
る傾向があるため、リフローの際の加熱により例えば図
１６に示すように、中間基板１０や封止樹脂９が実装時
に熱膨張して反りが発生し、中間基板１０と封止樹脂９
が増えた近年のＣＳＰでは、はんだの厚み以上の反り
（例えば０．０７２ｍｍ）が発生してしまい、部分的
に、例えば図１６のような反りが発生した場合は内側の
電極においてはんだが接着せず、実装不良を発生する現
象が頻発するようになってきた。このような現象はＬＧ
Ａ及びＢＧＡタイプ双方に発生している。
【０００６】そして、これらのＣＳＰはたとえ実装でき
たとしても、実装後の使用時の温度変化によって、中間
基板１０と封止樹脂９の熱膨張係数の差によって発生す
る熱応力も大きいために、接続部であるはんだバンプに
集中する応力、歪みも大きくなり、はんだバンプが破壊
して導通不良になってしまうなどの問題を発生してい
る。
【０００７】従来は、このような反り防止の一般的な対
策として、それぞれの材料の線膨張係数の差を小さくす
る対策がとられていたが、封止樹脂９と中間基板１０と
は根本的に素材が異なるものであるため、現実には完全
に反りをなくすことができなかった。
【０００８】また、近年になり環境問題の点から、はん
だが従来までの有鉛の共晶はんだから無鉛はんだに変更
されつつあるため、素材の違いにより、リフロー炉の温
度が２０〜３０℃も上がってしまい、更に反りが助長さ
れる傾向があり、このために実装不良は現在大変重要な
問題となっている。
【０００９】一般に、中間基板１０には銅等の薄膜金属
を用いた回路配線６、８が施されており、また、それら
を保護するためにガラス繊維等が加えられて強化されて
おり、樹脂単体を用いる封止樹脂よりも線膨張係数は小
さくなっている。
【００１０】そこで本発明の目的は、熱膨張によって部
材が変形することなく、接続部の良好な電気特性が得ら
れる半導体装置の実装方法及びその実装構造、並びに半
導体装置及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】即ち、本発明は、半導体
チップが封止材によって封止された半導体装置におい
て、前記封止材に補強部が内設されていることを特徴と
する、半導体装置（以下、本発明の半導体装置と称す
る。）に係るものである。
【００１２】本発明の半導体装置によれば、封止材に補
強部が内設されているので、封止材の機械的強度が強化
され、熱によるこの封止材の膨張及び収縮に対する抵抗
力が大きくなり、これによって反りを効果的に抑えるこ
とができ、従って、実装の接合信頼性を向上させること
ができる。
【００１３】また、本発明は半導体チップが封止材によ
って封止され、この封止材に補強部が内設されている半
導体装置が、配線基板に実装されている半導体装置の実
装構造（以下、本発明の実装構造と称する。）に係るも
のである。
【００１４】本発明の実装構造によれば、上記した本発
明の半導体装置が配線基板に実装されているので、上記
半導体装置と同様な効果が奏せられる実装構造を提供す
ることができる。
【００１５】また、本発明は、半導体チップを封止材に
よって封止する工程と、前記封止材に補強部を内設する
工程とを有する、半導体装置の製造方法（以下、本発明
の製造方法と称する。）に係るものである。
【００１６】本発明の製造方法によれば、上記した本発
明の半導体装置と同様に製造されるので、上記半導体装
置と同様な効果が奏せられる再現性の良い製造方法を提
供することができる。
【００１７】また、本発明は、半導体チップを封止材に
よって封止する工程と、この封止材に補強部が内設され
た半導体装置を配線基板に接続する工程とを有する半導
体装置の実装方法（以下、本発明の実装方法と称す
る。）に係るものである。
【００１８】本発明の実装方法によれば、上記した本発
明の実装構造と同様に実装されるので、上記実装構造と
同様な効果が奏せられる再現性の良い実装方法を提供す
ることができる。
【００１９】
【発明の実施の形態】以下、本発明の好ましい実施の形
態を説明する。
【００２０】上記した本発明の半導体装置、実装構造、
製造方法及び実装方法においては、前記半導体チップの
少なくとも側方に前記補強部が内設されていることが、
封止材の膨張や収縮に対する抵抗力が高められて半導体
チップの反りを抑制できる点で望ましい。
【００２１】この場合、前記補強部が前記封止材に埋設
された補強材からなり、前記補強材の少なくとも前記配
線基板側に前記封止材が存在していることが、配線基板
に対して補強材が絶縁されると共に衝撃を緩和できる点
で望ましい。
【００２２】そして、前記補強材の厚さｔと、前記配線
基板とは反対側における前記封止材の厚さｄとの比が、
０≦ｄ／ｔであって、好ましくは、前記ｄ／ｔが０＜ｄ
／ｔ≦５．１であることが、封止材の機械的強度を高
め、反りを抑制できる点で望ましい。
【００２３】また、前記補強材の幅Ｗと、前記補強材の
外側方における前記封止材の幅Ｌとの比が、０≦Ｌ／Ｗ
であって、好ましくは前記Ｌ／Ｗが０＜Ｌ／Ｗ≦２０．
０であることが、封止材の保護機能を確保できる点で望
ましい。
【００２４】また、前記補強材が分割されていてもよ
い。
【００２５】この場合、前記補強材の外辺長さＡと、こ
の補強材の外側方における前記封止材の幅Ｍとの比が、
０≦Ｍ／Ａであって、好ましくは前記Ｍ／Ａが０＜Ｍ／
Ａ≦０．６１であることが、封止材の保護機能が確保さ
れると共に封止材の機械的強度を高め、反りを抑制でき
る点で望ましい。
【００２６】そして、接続孔又は導体パターンが形成さ
れた基体上に前記半導体チップが固定され、この半導体
チップが前記導体パターンに接続されて前記接続孔に電
気的に導通されていることが望ましい。
【００２７】更に、前記半導体装置がＬＧＡ（Land Gri
d Array）又はＢＧＡ（Ball Grid Array）方式によって
前記配線基板に接続されていることが望ましい。
【００２８】以下、本発明の好ましい実施の形態を具体
的に説明する。
【００２９】実施の形態１ 図１（図２のＩ−Ｉ線断面図）及び図２に、本発明を適
用した本実施の形態によるＬＧＡ型のＣＳＰ半導体装置
を示す。
【００３０】この半導体装置３は、例えばサイズが５．
９ｍｍ×５．９ｍｍ×０．８ｍｍのシリコン製の集積回
路半導体チップ（以下半導体チップと称する。）４が、
これよりも平面的に一回り大きいサイズの中間基板（イ
ンターポーザ）１０上に固定されている。この中間基板
１０のサイズは、１５ｍｍ×１５ｍｍ×０．５ｍｍのＦ
Ｒ４基板（ガラス織布強化エポキシ基板）に形成されて
おり、中間基板１０の上部全体は厚さ１．４２ｍｍのモ
ールド樹脂９で封止され、半導体チップ４の側方におい
て補強材１９がモールド樹脂９に埋設され、従って、パ
ッケージサイズは１５ｍｍ×１５ｍｍ×１．９２ｍｍに
形成される。
【００３１】中間基板１０の表面には、半導体チップ４
とこの反対側の下面にある外部接続端子である電極ラン
ド１３とを電気的に接続するために、多数の銅による導
体パターン６及び８が形成されている。この一方の導体
パターン（以下、スルーホール接続ランドと称する。）
８は、中間基板１０に形成されたスルーホール１２上に
位置し、それぞれスルーホール１２に充填した導電ペー
スト１４を介して下面の導体パターンである電極ランド
１３と接続される。各スルーホール接続ランド８及び電
極ランド１３は、それぞれのスルーホール１２の位置に
対応して、中間基板１０の各辺に沿って連続的に配置さ
れると共に、この半導体デバイス３では、その配列方向
において２列に整列配置されている。
【００３２】また、半導体チップ４の回路形成面の電極
パッド５から延設した導体ワイヤ２０の他端が、他方の
導体パターン（以下、ワイヤ接続ランドと称する。）６
に接続され、このワイヤ接続ランド６とスルーホール接
続ランド８とは銅配線７（線幅は約０．０４ｍｍ）で接
続されている。各部の寸法は、スルーホール接続ランド
８が約０．３ｍｍ2、ワイヤ接続ランド６は、幅が約
０．１ｍｍ、長さが０．３ｍｍとし、各スルーホール接
続ランド８間のピッチは約０．５ｍｍになっている。
【００３３】そして、図２に示すように、スルーホール
接続ランド８を形成した中間基板１０の表面には、その
全域に亘って、エポキシ系樹脂からなるはんだマスク１
１（図２では図示省略してある。）が塗布されるが、導
体ワイヤ２０のボンディングのために、ワイヤ接続ラン
ド６上及び電極ランド１３上のはんだマスク１１がはん
だによる接合のために除去されている。
【００３４】半導体チップ４は、はんだマスク１１の上
に滴下された液状のエポキシ系樹脂からなるダイペース
ト１７によって、中間基板１０の上面中央部に接着さ
れ、半導体チップ４の表面には保護膜（図２では図示省
略）１８として変成ポリイミド系樹脂膜が厚み約２０μ
ｍで均一に塗布される。そして、全体を覆うようにエポ
キシ系樹脂からなる厚さ１．４２ｍｍのモールド樹脂９
で全体を封止し、図示の如く、半導体チップ４０外側方
のモールド樹脂９に補強材１９が埋設されている。
【００３５】即ち、この半導体装置３を構成する中間基
板１０、半導体チップ４及びモールド樹脂９はそれぞれ
異なる材料からなり、熱膨張係数が異なるためマザー基
板へ実装する際のリフロー加熱により、熱膨張係数の差
に伴い図１６に示したように反りが発生する。しかし半
導体チップ４は、０．０３５ｍｍ以上の反りが発生する
と、はんだによる接合が不十分になる可能性があり、
０．０５５ｍｍ以上になると無視できない確率（約３５
％）ではんだ不良が発生し始めるため、反りの上限を
０．０５５ｍｍとすべきである。このような反り防止の
ためにはモールド樹脂９に補強材１９を内設するのが有
効である。
【００３６】図３はこの補強材１９を示し、（ａ）は平
面図、（ｂ）及び（ｃ）は側面図、（ｄ）は補強材の断
面図であって、樹脂封止状態におけるその近傍を含む断
面図である。
【００３７】この補強材１９は、上記したパッケージサ
イズ（１５ｍｍ×１５ｍｍ×１．９２ｍｍ）及びチップ
サイズ（５．９ｍｍ×５．９ｍｍ×０．８ｍｍ）からな
る半導体装置が、製造時の半導体チップ４等の破損及び
衝撃時の補強材１９とモールド樹脂９との界面の剥離を
防止しつつ、モールド樹脂の反りに対する機械的強度を
高めるために、次の条件を満たすべくその厚さｔ及び幅
Ｗ等が決められる。 （１）、半導体チップ４と補強材１９との距離が十分で
あること。 （２）、補強材１９とモールド樹脂９外側との距離
（Ｌ）が十分であること。 （３）、補強材１９と中間基板１０との距離（ｈ）が十
分であること。 （４）、補強材１９の厚さ（ｔ）が十分であること。 （５）、補強材１９上にモールド樹脂９が十分な厚さ
（ｄ）で存在すること。
【００３８】従って、上記の条件を満足させるために、
補強材１９の厚さｔと補強材上のモールド樹脂の厚さｄ
との比は、０≦ｄ／ｔが望ましく、更にｄ／ｔは０＜ｄ
／ｔ≦５．１が好ましい。
【００３９】また、補強材１９の幅Ｗと補強材からパッ
ケージ外側までの距離との比は０≦Ｌ／Ｗが望ましく、
更にＬ／Ｗは０＜Ｌ／Ｗ≦２０．０が好ましい。
【００４０】そして、本実施の形態の半導体装置３は上
記の条件の下で、例えば補強材１９が次のように形成さ
れている。即ち、モールド樹脂９の全体の厚み１．４２
ｍｍの中で、この補強材１９は中間基板１０の面に平行
な距離ｈが約０．２ｍｍの位置に、図３（ａ）に示すよ
うに、外側の一辺Ｗ1が１３．０ｍｍ、内側の一辺Ｗ2が
７．９ｍｍの寸法で、厚さｔが０．２ｍｍ、幅Ｗが０．
３ｍｍの断面の鉄製にて構成され、図３（ｄ）に示すよ
うに、補強材１９の上方のモールド樹脂９の厚みｄが０
＜ｄとなるように、本実施の形態では１．０２ｍｍ、補
強材１９の外側方のモールド樹脂９の幅Ｌが１．０ｍｍ
に形成されている。
【００４１】このような補強材１９としては膨張及び収
縮し難い材料が選ばれ、熱膨張係数の小さい材料（例え
ばシリコン等）が好適に使用できる。そしてこのような
材質の補強材の熱膨張係数は、望ましくは１．０〜１
２．０ｐｐｍ／℃、更に好ましくは１０．０ｐｐｍ／℃
以下であり、モールド樹脂９との熱膨張係数の差は、用
いている材料の熱膨張係数以下で、インターポーザ基板
の熱膨張係数より小さい程度（−１〜−１０ｐｐｍ／℃
位の差）が望ましい。
【００４２】これにより、線膨張係数の小さい中間基板
１０と線膨張係数の大きいモールド樹脂９との膨張係数
の差による反りが、モールド樹脂９の熱による膨張及び
収縮に対する抵抗力が強化されるため、半導体チップ４
の反りが抑制されて、はんだの接合不良による実装不良
が減少して歩留りが向上すると共に、チェックや修正等
の労力が削減され、温度変化に対する応力が減るため、
はんだの負荷が減り実装信頼性を向上させることができ
る。
【００４３】次に、図４及び図５により、本実施の形態
の半導体装置３の製造方法を工程順に説明する。
【００４４】まず、図４（ａ）に示すように、ＦＲ４か
らなる中間基板１０に、スルーホール１２を形成する。
このスルーホール１２は打ち抜き部材による打ち抜き加
工、又はフォトリソグラフィー技術を用いて、下穴を空
けておき、切削加工により形成することができる。
【００４５】次いで、図４（ｂ）に示すように、ディス
ペンサ１６を用いてスルーホール１２内に導電用ペース
ト１４を充填後、中間基板１０の両面に、銅箔１５をラ
ミネートする。
【００４６】次いで、図４（ｃ）に示すように、銅箔１
５の残すべき部分に対してマスキングを施し、その他の
銅箔１５の部分をフォトリソグラフィー技術を用いてエ
ッチングし、中間基板１０上に既述した寸法のワイヤ接
続ランド６、スルーホール接続ランド８、配線７及び電
極ランド１３を形成する。
【００４７】次いで、図４（ｄ）に示すように、中間基
板１０の表面のワイヤ接続ランド６以外の部分に対し、
また反対側では、電極ランド１３以外の部分に対しては
んだマスク１１を塗布する。そして、露出したワイヤ接
続ランド６及び電極ランド１３にＮｉ又はＡｕめっきを
施す。
【００４８】次いで、図４（ｅ）に示すように、中間基
板１０の半導体チップ４が搭載される領域２３に、ディ
スペンサ１６によって、エポキシ系樹脂からなるダイペ
ースト１７を滴下塗布する。この場合、ダイペースト１
７が半導体チップ４の下に均一に広がるように、その量
及び滴下位置を考慮する必要がある。
【００４９】次いで、図４（ｆ）に示すように、塗布し
た液状のダイペースト１７が硬化する前に、上方より別
途製造した半導体チップ４を一定の圧力で押し付け、ダ
イペースト１７を半導体チップ４の下面全域に行き亘ら
せる。この状態で不図示のヒータ等により雰囲気温度を
上げて、ダイペースト１７を硬化させ、中間基板１０上
に半導体チップ４を固定する。本実施の形態では１６０
℃までの温度を上げて固定した。半導体チップ４のサイ
ズは、例えば５．９ｍｍ×５．９ｍｍ×０．８ｍｍであ
る。
【００５０】次いで、図５（ｇ）に示すように、半導体
チップ４の電極パッド５とめっきしたワイヤ接続ランド
６とを、導体ワイヤ２０でボンディングする。
【００５１】次いで、図５（ｈ）に示すように、半導体
チップ４上に、保護膜１８として変成ポリイミド系樹脂
膜を厚み約２０μｍになるように均一に塗布し、この状
態で不図示のヒータ等により、雰囲気温度を上げてそれ
を定着させる。本実施の形態ではその温度を１６０℃と
した。この保護膜１８により、パッシベーションで半導
体チップ４に耐水性を持たせることができる。
【００５２】次いで、図５（ｉ）に示すように、任意の
高さまでモールド樹脂９を塗布し、半導体チップ４の側
方に補強材１９を配置する。本実施の形態ではモールド
樹脂９の高さを０．２ｍｍ程度とした。
【００５３】次いで、図５（ｊ）に示すように、これら
の上に、更にモールド樹脂９を加え半導体チップ４を封
止することにより、半導体装置３が完成する。
【００５４】次いで、図５（ｋ）に示すように、完成し
た半導体装置３をマザー基板である配線基板２に対し、
半導体装置３の電極ランド１３と配線基板２の電極パッ
ド２２とが、はんだバンプ１を介してリフロー処理によ
って接合される。
【００５５】また、本実施の形態で用いたモールド樹脂
９は、２５℃時にヤング率が９８０ｋｇｆ／ｍｍ2、線
膨張係数が１６ｐｐｍ／℃、中間基板１０はヤング率が
２５℃で２３４５ｋｇｆ／ｍｍ2、線膨張係数が１３ｐ
ｐｍ／℃、補強材１９はヤング率が２５℃で２００００
ｋｇｆ／ｍｍ2、線膨張係数が１１．７ｐｐｍ/℃の特性
のものを用いた。
【００５６】上記の如く製造した半導体装置３につい
て、雰囲気温度が１８３℃時で発生する反り量等を測定
（後述する実施の形態２も同様）した。図６、図７はそ
の結果を示すグラフである。
【００５７】モールド樹脂９に補強材１９を埋設するこ
とによるモールド樹脂９の膨張及び収縮に対する強度
は、補強材１９の厚み及び幅に依存する。即ち、補強材
１９自体の強度は、その厚みが小さければ幅で補え、幅
が小さければ厚みで補うことが可能であり、このような
補強材１９自体の強度によってモールド樹脂９の膨張及
び収縮に対する抵抗力が強化される。従って、補強材１
９を効果的にモールド樹脂９に内設することにより、モ
ールド樹脂９の機械的強度が強化され、反りを抑制する
ことができる。
【００５８】このためには既述した補強材１９の設置条
件を満たすことが重要である。即ち、補強材１９が薄け
れば、それに相応してモール度樹脂９が厚くなり、補強
材１９によるモールド樹脂９の膨張及び収縮に対する抵
抗力強化の効果が小さく、反りが増え易い。また、モー
ルド樹脂９が薄ければ補強材１９を厚く形成でき、モー
ルド樹脂９の膨張及び収縮に対する抵抗力が強化され、
反りは減るものの、モールド樹脂９の体積率が減少して
モールド樹脂９に求められる保護機能が低下し易くな
る。
【００５９】そこで、補強材１９の厚みｔ及び幅Ｗと反
り量との関係を示したのが図６、図７のグラフであり、
図６においては、補強材１９の幅を０．３ｍｍ、０．６
１ｍｍ、０．９１ｍｍの３種類について厚みと反り量を
測定した。なお、この反り量は半導体装置３の中心部の
厚み方向への反り量である。
【００６０】図６に示すように、半導体装置３の反りを
反り量の上限（０．０５５ｍｍ）以下に抑えるために
は、補強材の厚み（ｔ）は０．２ｍｍ以上が必要であ
り、また、いずれも厚みが０．２〜０．３ｍｍで変曲点
が現われ、それぞれの幅がその変曲点を境に急激にモー
ルド樹脂９の強度が増す傾向が現われている。従ってこ
のグラフから、補強材１９の厚みは０．２ｍｍ以上が好
ましく、更に好ましくは０．８ｍｍが、モールド樹脂９
の体積率を確保しつつ、しかも反り量を０．０３５ｍｍ
以下に抑えることができる点で好ましい。
【００６１】上記のように図６から、補強材の厚みは
０．２ｍｍ以上が望ましく、これを基にモールド樹脂９
と補強材１９との厚さの比を求めることができる。即
ち、図３（ｄ）において、モールド樹脂全体の厚みが
１．４２ｍｍ、補強材と中間基板間の距離が０．２ｍｍ
であるから、モールド樹脂の厚さｄと補強材の厚みｔと
の比（ｄ／ｔ）は、１．４２−０．２−０．２（補強材
の厚みの下限）／０．２（補強材の厚み下限）＝１．０
２／０．２＝５．１・・・比の上限。また、補強材を中
間基板との距離（０．２ｍｍ）を除く厚さに設けると、
０（モールド樹脂の厚さ）／１．２２（補強材を形成可
能な最大の厚み）＝０／１．２２＝０・・・比の下限
（好ましくは０を含まず）となる。
【００６２】図７は、補強材１９の厚みｔが０．６ｍｍ
の場合、その補強材１９の幅Ｗと半導体装置３の反り量
を測定したグラフである。
【００６３】この場合は図７に示すように、半導体装置
３の反りを反り量の上限（０．０５５ｍｍ）以下に抑え
るためには、補強材１９の幅（Ｗ）は０．０５ｍｍ以上
が必要であるが、幅が０．３ｍｍまでは急激に反り量を
抑える効果が大きいものの、以後は幅の増大に伴う反り
量の減少は緩やかになる傾向があることを示している。
従ってこのグラフから、補強材１９の幅Ｗは０．０５〜
１．０ｍｍが好ましく、更に好ましくは０．７ｍｍが反
り量を０．０３５ｍｍ以下に抑えることができる点でよ
い。
【００６４】しかし、補強材１９の外側方がモールド樹
脂９で被覆されていることも不可欠の条件であり、図３
（ｄ）における補強材の幅Ｗとモールド樹脂の幅Ｌとの
比を求めることができる。即ち、既述した如く、パッケ
ージサイズが１５ｍｍ角、補強材の外側の一辺（図３
（ａ）参照）が１３．０ｍｍ、及び補強材の幅の下限が
０．０５ｍｍ以上であるから、補強材の幅Ｗとモールド
樹脂の幅Ｌとの比（Ｌ／Ｗ）は、 ｛（１５．０−１３．０）／２｝／０．０５＝１．０／０．０５ ＝２０．０・・・比の上限 また、０／１．０５＝０・・・比の下限（好ましくは０
を含まず）となる。
【００６５】なお、本実施の形態とは別に、補強材を設
けないで半導体装置を作製し、上記した実施の形態の半
導体装置と比較した。
【００６６】その結果、補強材を設けないものは反り量
が０．０５７ｍｍであったのに対し、補強材１９を設け
た実施の形態のものは０．０５４ｍｍとなり、５．０％
の反り量を減少させることができた。
【００６７】実施の形態２ 図８に本実施の形態の補強材２５を示す。図示の如く、
本実施の形態は補強材２５が分割された構造であるが、
他は実施の形態１と同様に形成される。
【００６８】即ち、図８（ａ）は中間基板１０上におけ
る半導体チップ４に対する補強材２５の位置関係を示す
平面図、（ｂ）は補強材２５の個片を図示した拡大図、
（ｃ）は（ｂ）の矢視方向の概略断面図であって、樹脂
封止状態におけるその近傍を含む位置関係を示す図であ
る。
【００６９】本実施の形態の補強材２５も上記した実施
の形態１と同様に、上記したパッケージサイズ及びチッ
プサイズによる半導体装置の製造時の破損及び衝撃によ
る剥離を防止すると共に、モールド樹脂９の機械的強度
を高め、その保護機能を低下させないために、次の条件
を満たすように、厚さｔ及び幅（外辺部の長さ）Ａ等が
決められる。 （１）、半導体チップ４と補強材２５との距離が十分で
あること。 （２）、補強材２５とパッケージ側端との距離（Ｍ）が
十分であること。 （３）、補強材２５と中間基板１０との距離（ｈ）が十
分であること。 （４）、補強材２５の厚さ（ｔ）が十分であること。 （５）、補強材２５上にモールド樹脂９が十分な厚さで
存在すること。
【００７０】従って、上記の条件を満足させるために、
補強材２５の辺部の長さＡと、その外側方におけるモー
ルド樹脂の幅Ｍとの比は、０≦Ｍ／Ａが望ましく、更に
Ｍ／Ａは０＜Ｍ／Ａ≦０．６１が好ましい。
【００７１】図８（ａ）に示すように、この補強材２５
は分割された４つの個片からなり、半導体装置３の対角
線上において中間基板１０の四隅に配され、図８（ｂ）
に示すように個片の平面形状は、１辺の長さがＡからな
る外側辺に隣接する他の２辺が、Ｂ寸法（０．９１ｍ
ｍ）位置を結んで形成されたような５角形に形成され
る。
【００７２】この補強材２５のモールド樹脂９内におけ
る位置は図８（ｃ）に示すように、中間基板１０との距
離ｈは実施の形態１とは異なる０．１２ｍｍであり、こ
の補強材２５の上方のモールド樹脂９の厚さｄ及び補強
材１９の外側方のモールド樹脂の幅Ｍ、補強材２５の辺
部の長さＡ及びその厚みｔも実施の形態１とは異なる寸
法に形成される。
【００７３】そして、この場合も半導体装置３の反りを
その上限（０．０５ｍｍ）以下にするために、補強材２
５の中間基板１０からの距離を０．１２ｍｍ、モールド
樹脂９の外側縁からの距離を０．６１ｍｍとされてい
る。図９は、補強材２５の厚みｔを０．２ｍｍ及び０．
６ｍｍの２種類について、辺部の長さＡと半導体装置３
の反り量を測定したグラフである。
【００７４】即ち、図９に示すように、いずれも辺部の
長さ（補強材の幅）Ａが増大するに伴って反り量は減少
するが、辺部の長さＡが約１ｍｍにいずれも変曲点がみ
られる。このような現象を呈する条件下で、半導体チッ
プ４の外側方のモールド樹脂９の領域において、半導体
チップ４との間に少なくとも０．５ｍｍの距離を保ち、
更にモールド樹脂９の外側縁からの距離（０．６１ｍ
ｍ）を形成するためには、補強材２５の辺部の長さＡは
１．０ｍｍ以上、６．０ｍｍ以下が好ましく、更に好ま
しくは６．０ｍｍがよい。
【００７５】上記のように、図９から辺部の長さＡは
１．０ｍｍ以上、６．０ｍｍ以下が望ましく、これを基
に辺部の長さＡとモールド樹脂の幅Ｍとの比を求めるこ
とができる。即ち、図８におけるＭは０．６１ｍｍ、図
９における辺部の長さの下限（変曲点）は１．０ｍｍ、
辺部の長さの上限は６．０ｍｍであるから、 その比（Ｍ／Ａ）は、０．６１／１．０＝０．６１・・・比の上限 また０．６１／６．０＝０．１０２・・・比の下限 となる。但し、Ｍは０．６１に固定されるものではな
く、０．０ｍｍまで許容されるため上記比の下限は０／
６．０＝０となる（好ましくは０を含まず）。
【００７６】図１０は、補強材２５の幅（辺部の長さ）
Ａが３．６ｍｍの場合の補強材２５の厚みｔとチップ４
反り量の変化を示すグラフである。この例においても補
強材の幅と厚みはその強度面で補完関係にあるため、図
９の場合と同様の現象を示す。このグラフから、厚みは
０．０５〜１．２２ｍｍが好ましく、更に好ましくは
１．０ｍｍ程度が、反り量を０．０３５ｍｍ以下に抑え
られる点で好ましい。
【００７７】上記したように、本実施の形態の補強材２
５は４個片に分割された構造になっているが、これによ
りモールド樹脂９の機械的強度が向上して膨張及び収縮
に対する抵抗力が増し、半導体装置３の反りを抑制する
ことができる。
【００７８】特に本実施の形態の補強材２５は、図８に
示すように対角線方向に個片の幅が大きいため、半導体
装置３の対角線方向の耐反り性が優れ、半導体装置が反
る場合に中央部がボール状に反る現象に対して、反りを
抑制する力が実施の形態１よりも大きい。その結果、は
んだの接合不良が減って歩留りが向上し、チェックや修
正等の労力が削減されてコストダウンが図られ、温度変
化による反りも減少するためはんだ接合部の負荷も軽減
され、実装信頼性を一層向上させることができる。
【００７９】以上、本発明の実施形態を説明したが、本
発明は上記実施形態に限定されるものではなく、モール
ド樹脂９に補強材が内設され、それで反りを抑制するこ
とが重要であり、補強材はその形状、数量等に支配され
るものではない。
【００８０】上記した各実施の形態は本発明の技術的思
想に基づいて種々に変形することができる。
【００８１】例えば、実施の形態は補強の方法としてモ
ールド樹脂９に鉄製の補強材を埋設したが、埋設する補
強材は金属に限らず、モールド樹脂９よりも硬質の樹脂
等であってもよい。
【００８２】また、補強の方法としては補強材の埋設に
限らず、例えば図１１に示すように、光硬化性のモール
ド樹脂９Ａを用いて封止した後に、部分的にマスク３０
を当てて必要な部分のみに紫外光等３１で照射し、硬化
部９Ａ’を形成してもよい。
【００８３】また、埋設する補強材も例えば図１２に示
すように分割した補強材２６にしてもよい。図示の如
く、この補強材２６は実施の形態１に用いた補強材を分
割、短縮してコーナー部に埋設するものである。
【００８４】また、図１３に示すように、実施の形態１
と同形状の補強材２７を斜めに配し、辺の中心を半導体
チップ４の対角線上に位置して埋設することもでき、ま
た、例えば図１４に示すように、リング状の補強材２８
を用いてもよい。
【００８５】また、実施の形態はＬＧＡタイプの例で説
明したが、ＢＧＡタイプの実装は勿論、それ以外の異な
る結合形態によってマザー基板に接合されるものにも適
用することができる。
【００８６】
【発明の作用効果】上述した如く、本発明の半導体装置
の実装方法及びその実装構造、半導体装置及びその製造
方法は、封止材に補強部が内設されているので、封止材
の機械的強度が強化され、熱によるこの封止材の膨張及
び収縮に対する抵抗力が大きくなり、これによって反り
を効果的に抑えることができ、従って、実装の接合信頼
性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるＬＧＡタイプの半
導体装置（図２のＩ−Ｉ線断面図）である。
【図２】同、半導体装置の一部を破断図示した斜視図で
ある。
【図３】同、実施の形態１による補強材を示し、（ａ）
は平面図、（ｂ）及び（ｃ）は側面図、（ｄ）は断面図
であって、封止状態におけるその近傍を含む断面図であ
る。
【図４】同、半導体装置の製造工程を示す図である。
【図５】同、半導体装置の他の製造工程を示す図であ
る。
【図６】同、実施の形態１による半導体装置についての
測定結果を示すグラフである。
【図７】同、実施の形態１による半導体装置についての
測定結果を示す他のグラフである。
【図８】本発明の実施の形態２による補強材を示し、
（ａ）は中間基板上における半導体チップとの位置関係
を示す平面図、（ｂ）は補強材の個片の拡大図、（ｃ）
は（ｂ）の矢視方向の概略断面図であって、封止状態に
おけるその近傍を含む位置関係を示す図である。
【図９】同、実施の形態２による半導体装置についての
測定結果を示すグラフである。
【図１０】同、実施の形態２による半導体装置について
の測定結果を示す他のグラフである。
【図１１】本発明の実施の形態の変形例を示す断面図で
ある。
【図１２】同、実施の形態の他の変形例を示す平面図で
ある。
【図１３】同、実施の形態の他の変形例を示す平面図で
ある。
【図１４】同、実施の形態の更に他の変形例を示す平面
図である。
【図１５】従来例によるＬＧＡタイプの半導体装置を示
し、一部を破断図示した斜視図である。
【図１６】リフロー加熱による半導体装置の反り及びは
んだバンプの接合不良を示す概略図である。
【符号の説明】
１…はんだペースト（はんだバンプ）、２…配線基板
（マザー基板）、３…半導体装置、４…半導体チップ、
５、２２…電極パッド、６…ワイヤ接続ランド、７…配
線、８…スルーホール接続ランド、９、９Ａ…モールド
樹脂、１０…中間基板（インターポーザ）、１１…はん
だマスク、１２…スルーホール、１３…電極ランド、１
４…導電ペースト、１５…銅箔、１６…ディスペンサ、
１７…ダイペースト、１８…保護膜、１９、２５、２
６、２７、２８…補強材、２０導体ワイヤ、２３…チッ
プ固定領域、３０…マスク、３１…紫外光、Ａ…補強材
の辺部の長さ、ｄ…補強材上部のモールド樹脂厚み、ｈ
…補強材と中間基板との距離、Ｌ、Ｍ…補強材側方のモ
ールド樹脂幅、Ｗ…補強材の幅、Ｗ1…補強材の外側
幅、Ｗ2…補強材の内側幅、ｔ…補強材の厚み

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップが封止材によって封止され
    た半導体装置において、前記封止材に補強部が内設され
    ていることを特徴とする、半導体装置。
  2. 【請求項２】 半導体チップが封止材によって封止さ
    れ、この封止材に補強部が内設されている半導体装置
    が、配線基板に実装されている半導体装置の実装構造。
  3. 【請求項３】 前記半導体チップの少なくとも側方に前
    記補強部が内設されている、請求項１又は２のいずれか
    １項に記載した半導体装置又は半導体装置の実装構造。
  4. 【請求項４】 前記補強部が前記封止材に埋設された補
    強材からなる、請求項１又は２のいずれか１項に記載し
    た半導体装置又は半導体装置の実装構造。
  5. 【請求項５】 前記補強材の少なくとも前記配線基板側
    に前記封止材が存在している、請求項４に記載した半導
    体装置又は半導体装置の実装構造。
  6. 【請求項６】 前記補強材の厚さｔと、前記配線基板と
    は反対側における前記封止材の厚さｄとの比が、０≦ｄ
    ／ｔである、請求項５に記載した半導体装置又は半導体
    装置の実装構造。
  7. 【請求項７】 前記ｄ／ｔが０＜ｄ／ｔ≦５．１であ
    る、請求項６に記載した半導体装置又は半導体装置の実
    装構造。
  8. 【請求項８】前記補強材の幅Ｗと、前記補強材の外側方
    における前記封止材の幅Ｌとの比が、０≦Ｌ／Ｗであ
    る、請求項５に記載した半導体装置又は半導体装置の実
    装構造。
  9. 【請求項９】 前記Ｌ／Ｗが０＜Ｌ／Ｗ≦２０．０であ
    る、請求項８に記載した半導体装置又は半導体装置の実
    装構造。
  10. 【請求項１０】 前記補強材が分割されている、請求項
    ５に記載した半導体装置又は半導体装置の実装構造。
  11. 【請求項１１】 前記補強材の外辺長さＡと、この補強
    材の外側方における前記封止材の幅Ｍとの比が、０≦Ｍ
    ／Ａである、請求項１０に記載した半導体装置又は半導
    体装置の実装構造。
  12. 【請求項１２】 前記Ｍ／Ａが０＜Ｍ／Ａ≦０．６１で
    ある、請求項１１に記載した半導体装置又は半導体装置
    の実装構造。
  13. 【請求項１３】 接続孔又は導体パターンが形成された
    基体上に前記半導体チップが固定され、この半導体チッ
    プが前記導体パターンに接続されて前記接続孔に電気的
    に導通されている、請求項１又は２に記載した半導体装
    置又は半導体装置の実装構造。
  14. 【請求項１４】 前記半導体装置がＬＧＡ（Land Grid
    Array）又はＢＧＡ（Ball Grid Array）方式によって前
    記配線基板に接続されている、請求項１又は２に記載し
    た半導体装置又は半導体装置の実装構造。
  15. 【請求項１５】 半導体チップを封止材によって封止す
    る工程と、前記封止材に補強部を内設する工程とを有す
    る、半導体装置の製造方法。
  16. 【請求項１６】 半導体チップを封止材によって封止す
    る工程と、この封止材に補強部が内設された半導体装置
    を配線基板に接続する工程とを有する、半導体装置の実
    装方法。
  17. 【請求項１７】 前記半導体チップの少なくとも側方に
    前記補強部を内設する、請求項１５又は１６のいずれか
    １項に記載した半導体装置の製造方法又は半導体装置の
    実装方法。
  18. 【請求項１８】 前記補強部を前記封止材に埋設した補
    強材にて構成する、請求項１５又は１６のいずれか１項
    に記載した半導体装置の製造方法又は半導体装置の実装
    方法。
  19. 【請求項１９】 前記補強材の少なくとも前記配線基板
    側に前記封止材を存在させる、請求項１８に記載した半
    導体装置の製造方法又は半導体装置の実装方法。
  20. 【請求項２０】 前記補強材の厚さｔと、前記配線基板
    とは反対側における前記封止材の厚さｄとの比を、０≦
    ｄ／ｔにする、請求項１９に記載した半導体装置の製造
    方法又は半導体装置の実装方法。
  21. 【請求項２１】 前記ｄ／ｔを０＜ｄ／ｔ≦５．１にす
    る、請求項２０に記載した半導体装置の製造方法又は半
    導体装置の実装方法。
  22. 【請求項２２】 前記補強材の幅Ｗと、前記補強材の外
    側方における前記封止材の幅Ｌとの比を、０≦Ｌ／Ｗに
    する、請求項１９に記載した半導体装置の製造方法又は
    半導体装置の実装方法。
  23. 【請求項２３】 前記Ｌ／Ｗを０＜Ｌ／Ｗ≦２０．０に
    する、請求項２２に記載した半導体装置の製造方法又は
    半導体装置の実装方法。
  24. 【請求項２４】 前記補強材を分割する、請求項１９に
    記載した半導体装置の製造方法又は半導体装置の実装方
    法。
  25. 【請求項２５】 前記補強材の外辺長さＡと、この補強
    材の外側方における前記封止材の幅Ｍとの比を、０≦Ｍ
    ／Ａにする、請求項２４に記載した半導体装置の製造方
    法又は半導体装置の実装方法。
  26. 【請求項２６】 前記Ｍ／Ａを０＜Ｍ／Ａ≦０．６１に
    する、請求項２５に記載した半導体装置の製造方法又は
    半導体装置の実装方法。
  27. 【請求項２７】 接続孔又は導体パターンが形成された
    基体上に前記半導体チップを固定し、この半導体チップ
    を前記導体パターンに接続して前記接続孔に電気的に導
    通させる、請求項１５又は１６に記載した半導体装置の
    製造方法又は半導体装置の実装方法。
  28. 【請求項２８】 前記半導体装置をＬＧＡ（Land Grid
    Array）又はＢＧＡ（Ball Grid Array）方式によって前
    記配線基板に接続する、請求項１５又は１６に記載した
    半導体装置の製造方法又は半導体装置の実装方法。
JP2001281177A 2001-09-17 2001-09-17 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法 Pending JP2003092376A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001281177A JP2003092376A (ja) 2001-09-17 2001-09-17 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001281177A JP2003092376A (ja) 2001-09-17 2001-09-17 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003092376A true JP2003092376A (ja) 2003-03-28

Family

ID=19105052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001281177A Pending JP2003092376A (ja) 2001-09-17 2001-09-17 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003092376A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288838B2 (en) 2003-04-16 2007-10-30 Oki Electric Industry Co., Ltd. Circuit board for mounting a semiconductor chip and manufacturing method thereof
JP2007294724A (ja) * 2006-04-26 2007-11-08 Toppan Printing Co Ltd 多層回路配線基板及び半導体装置
JP2008263121A (ja) * 2007-04-13 2008-10-30 Nec Corp 半導体装置およびその製造方法
US7495346B2 (en) 2006-12-13 2009-02-24 International Business Machines Corporation Semiconductor package
JP2009212315A (ja) * 2008-03-04 2009-09-17 Elpida Memory Inc 半導体装置及びその製造方法
JP2010034390A (ja) * 2008-07-30 2010-02-12 Fujikura Ltd 多層プリント配線板
JP2013033853A (ja) * 2011-08-02 2013-02-14 Fujitsu Ltd 実装基板、半導体装置及び電子機器
KR20140039547A (ko) * 2012-09-24 2014-04-02 삼성전자주식회사 반도체 패키지
CN107978570A (zh) * 2016-10-21 2018-05-01 力成科技股份有限公司 芯片封装结构及其制造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288838B2 (en) 2003-04-16 2007-10-30 Oki Electric Industry Co., Ltd. Circuit board for mounting a semiconductor chip and manufacturing method thereof
JP2007294724A (ja) * 2006-04-26 2007-11-08 Toppan Printing Co Ltd 多層回路配線基板及び半導体装置
US7495346B2 (en) 2006-12-13 2009-02-24 International Business Machines Corporation Semiconductor package
US7517731B2 (en) 2006-12-13 2009-04-14 International Business Machines Corporation Semiconductor package
US7531386B2 (en) 2006-12-13 2009-05-12 International Business Machines Corporation Semiconductor package
JP2008263121A (ja) * 2007-04-13 2008-10-30 Nec Corp 半導体装置およびその製造方法
JP2009212315A (ja) * 2008-03-04 2009-09-17 Elpida Memory Inc 半導体装置及びその製造方法
JP2010034390A (ja) * 2008-07-30 2010-02-12 Fujikura Ltd 多層プリント配線板
JP2013033853A (ja) * 2011-08-02 2013-02-14 Fujitsu Ltd 実装基板、半導体装置及び電子機器
KR20140039547A (ko) * 2012-09-24 2014-04-02 삼성전자주식회사 반도체 패키지
KR101989516B1 (ko) * 2012-09-24 2019-06-14 삼성전자주식회사 반도체 패키지
CN107978570A (zh) * 2016-10-21 2018-05-01 力成科技股份有限公司 芯片封装结构及其制造方法
CN107978570B (zh) * 2016-10-21 2020-08-11 力成科技股份有限公司 芯片封装结构及其制造方法

Similar Documents

Publication Publication Date Title
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
US6071755A (en) Method of manufacturing semiconductor device
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
US6486562B1 (en) Circuit device with bonding strength improved and method of manufacturing the same
US6046077A (en) Semiconductor device assembly method and semiconductor device produced by the method
KR100384260B1 (ko) 반도체장치 및 그 제조방법
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
JP2842361B2 (ja) 半導体装置
US20050258544A1 (en) Substrate for solder joint
JP3450236B2 (ja) 半導体装置及びその製造方法
JP2001332644A (ja) 半導体装置及びインターポーザー、並びにこれらの製造方法
KR100617530B1 (ko) 반도체 장치의 제조방법
KR100324332B1 (ko) 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP2003092376A (ja) 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法
KR100392720B1 (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP3434228B2 (ja) エリアアレイ電極型デバイスおよびそれを実装する配線基板構造
JP2003023243A (ja) 配線基板
JPH11186440A (ja) 半導体装置
JP2940491B2 (ja) マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板
KR20010061784A (ko) 칩 스캐일 패키지 및 그의 제조 방법
JP2006013553A (ja) 半導体集積回路装置
JP3739632B2 (ja) 半導体装置およびその製造方法
JP2003037222A (ja) 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125