JP2003023243A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2003023243A JP2003023243A JP2001204196A JP2001204196A JP2003023243A JP 2003023243 A JP2003023243 A JP 2003023243A JP 2001204196 A JP2001204196 A JP 2001204196A JP 2001204196 A JP2001204196 A JP 2001204196A JP 2003023243 A JP2003023243 A JP 2003023243A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- protective film
- electrode portion
- electrode
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】 ＣＳＰのはんだボールとの接合信頼性を高め
ると共に、基板配線に熱応力が加わり断線することを防
止し、より高信頼性を実現できるプリント基板の電極部
構造を提案する。 【解決手段】 ＣＳＰランド構造としては、ソルダーレ
ジストが、銅パターンにかぶさらない構造の方が接合信
頼性としたかは良好であるが、この場合ランドから引き
出される配線が露出し、この部分にまで、はんだボールが
接合されてしまう。そこで、この露出する配線部をソル
ダーレジストで覆うことで、接合時のはんだボール形状
を安定化させると共に配線にかかる熱応力を防ぎ断線を
発生させなくする。
ると共に、基板配線に熱応力が加わり断線することを防
止し、より高信頼性を実現できるプリント基板の電極部
構造を提案する。 【解決手段】 ＣＳＰランド構造としては、ソルダーレ
ジストが、銅パターンにかぶさらない構造の方が接合信
頼性としたかは良好であるが、この場合ランドから引き
出される配線が露出し、この部分にまで、はんだボールが
接合されてしまう。そこで、この露出する配線部をソル
ダーレジストで覆うことで、接合時のはんだボール形状
を安定化させると共に配線にかかる熱応力を防ぎ断線を
発生させなくする。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリックス状の
電極部を有する配線基板に関するものである。
電極部を有する配線基板に関するものである。
【０００２】
【従来の技術】従来、Ｓｉチップに代表される半導体素
子は、リードフレームのダイパッド上に搭載され、半導
体素子の電極部とリードフレームのリードとをワイヤー
ボンダーによりφ２０〜１００μｍの極細の金線等を用
いて接続された後、トランスファーモールドによって、
樹脂封止され半導体装置である半導体パッケージにされ
ていた。
子は、リードフレームのダイパッド上に搭載され、半導
体素子の電極部とリードフレームのリードとをワイヤー
ボンダーによりφ２０〜１００μｍの極細の金線等を用
いて接続された後、トランスファーモールドによって、
樹脂封止され半導体装置である半導体パッケージにされ
ていた。
【０００３】そして、半導体素子への回路素子の高集積
化が進むにつれ、電極部の数が近年急速に増大し、半導
体パッケージとしては、多ピン化していく一方であっ
た。
化が進むにつれ、電極部の数が近年急速に増大し、半導
体パッケージとしては、多ピン化していく一方であっ
た。
【０００４】一方、半導体パッケージを使用する機器
は、より小型薄型化が求められたり、あるいは、より高
機能な性能を要求されることから、機器メーカとして
は、半導体パッケージをより高密度に実装するため、小
型の半導体パッケージを求めてきた。
は、より小型薄型化が求められたり、あるいは、より高
機能な性能を要求されることから、機器メーカとして
は、半導体パッケージをより高密度に実装するため、小
型の半導体パッケージを求めてきた。
【０００５】その結果、代表的な半導体パッケージであ
るＱＦＰ（クワッドフラットパッケージ）のリードピッ
チは、０．６５ｍｍからより挟ピッチヘと進んでおり、
現在では、０．３〜０．５ｍｍピッチで、３００ピン前
後のものが、使用あるいは検討されている。
るＱＦＰ（クワッドフラットパッケージ）のリードピッ
チは、０．６５ｍｍからより挟ピッチヘと進んでおり、
現在では、０．３〜０．５ｍｍピッチで、３００ピン前
後のものが、使用あるいは検討されている。
【０００６】ところが、この様な挟ピッチ多ピンの半導
体パッケージをプリント基板へ実装するにあたっては、
以下のような問題点が発生してきた。
体パッケージをプリント基板へ実装するにあたっては、
以下のような問題点が発生してきた。
【０００７】１つには、基板へ微細なクリームハンダを
印刷することが難しくなり、安定したハンダ付けが行い
にくくなってきた。
印刷することが難しくなり、安定したハンダ付けが行い
にくくなってきた。
【０００８】２つめには、リードが微細化したことによ
りリード強度が低下し、容易に変形してしまうため、ハ
ンダ付けした際にショートやオープンといった不良を発
生させやすくなってきた。
りリード強度が低下し、容易に変形してしまうため、ハ
ンダ付けした際にショートやオープンといった不良を発
生させやすくなってきた。
【０００９】そこで、１９９１年にモトローラ社より、
上記の問題点を解決する新しい半導体パッケージとし
て、ＯＭＰＡＣ（オーバーモールデッドプラスチックア
レイキャリア）が提案された。
上記の問題点を解決する新しい半導体パッケージとし
て、ＯＭＰＡＣ（オーバーモールデッドプラスチックア
レイキャリア）が提案された。
【００１０】これは、プリント基板上に半導体チップを
マウントし、プリント基板の配線パターンと半導体素子
の電極部とをワイヤーボンディングした後、半導体素子
がマウントされたプリント基板上面部をトランスファー
モールドによりモールドすることにより半導体素子を気
密封止し、プリント基板裏面にマトリックス状に設けら
れた電極ランドに治具を用いて粘着性フラックスを転写
し、その後、吸着治具によりランド位置と同一の位置に
なるように配置されたハンダボール７を吸着し、粘着性
フラックスが設けられたランド上に配置した後、この基
板をリフロー炉を通すことによりハンダボールを溶融さ
せ基板のランドと接合させるとともに、溶融したハンダ
の表面張力を用いることで、突出したハンダボールの電
極部を形成するものであった。
マウントし、プリント基板の配線パターンと半導体素子
の電極部とをワイヤーボンディングした後、半導体素子
がマウントされたプリント基板上面部をトランスファー
モールドによりモールドすることにより半導体素子を気
密封止し、プリント基板裏面にマトリックス状に設けら
れた電極ランドに治具を用いて粘着性フラックスを転写
し、その後、吸着治具によりランド位置と同一の位置に
なるように配置されたハンダボール７を吸着し、粘着性
フラックスが設けられたランド上に配置した後、この基
板をリフロー炉を通すことによりハンダボールを溶融さ
せ基板のランドと接合させるとともに、溶融したハンダ
の表面張力を用いることで、突出したハンダボールの電
極部を形成するものであった。
【００１１】このようにして得られたＯＭＰＡＣは、基
板裏面にマトリックス状に電極が形成できることから
１．０〜１．５ｍｍという緩いピッチであっても多ピン
化が可能であった。
板裏面にマトリックス状に電極が形成できることから
１．０〜１．５ｍｍという緩いピッチであっても多ピン
化が可能であった。
【００１２】そのため、機器ユーザが、実装する際に
は、微細なクリームハンダ印刷を必要とせず、また、強
度のあるハンダボールがパッケージとしての電極となる
ため、取り扱いも容易となり多ピンなパッケージであり
ながら接合性をより高める新しいパッケージとして、Ｂ
ＧＡ（ボールグリッドアレイ）としてＪＥＤＥＣ等によ
り規格化された。
は、微細なクリームハンダ印刷を必要とせず、また、強
度のあるハンダボールがパッケージとしての電極となる
ため、取り扱いも容易となり多ピンなパッケージであり
ながら接合性をより高める新しいパッケージとして、Ｂ
ＧＡ（ボールグリッドアレイ）としてＪＥＤＥＣ等によ
り規格化された。
【００１３】また、ＢＧＡの基板としても、近年ではプ
リント基板だけでなくセラミック基板、テープ基板等に
ついても使用されるにいたってきた。
リント基板だけでなくセラミック基板、テープ基板等に
ついても使用されるにいたってきた。
【００１４】この様なＢＧＡは、特殊な工程を新たに設
けることなく、通常の他の電子部品と一緒に、印刷工
程、搭載工程、リフロー工程を経てプリント基板に実装
される。その際、リフロー工程では、溶融したハンダボ
ールの表面張力と、ＢＧＡ基板とＳｉチップと封止樹脂
の合計の重量とが釣り合うようにハンダボールが変形し
つつ、ＢＧＡ基板をプリント基板表面より持ち上げて接
合される。
けることなく、通常の他の電子部品と一緒に、印刷工
程、搭載工程、リフロー工程を経てプリント基板に実装
される。その際、リフロー工程では、溶融したハンダボ
ールの表面張力と、ＢＧＡ基板とＳｉチップと封止樹脂
の合計の重量とが釣り合うようにハンダボールが変形し
つつ、ＢＧＡ基板をプリント基板表面より持ち上げて接
合される。
【００１５】また、さらなる高密度実装を実現するため
に、ＢＧＡパッケージの基板を薄くし、ピッチ間隔を
１．０ｍｍ、０．８ｍｍ、０．７５ｍｍ、０．６５ｍ
ｍ、０．５ｍｍとシュリンケージしたＣＳＰ（Ｃｈｉｐ
Ｓｃａｌｅ Ｐａｃｋａｇｅ）が提案されてきてい
る。
に、ＢＧＡパッケージの基板を薄くし、ピッチ間隔を
１．０ｍｍ、０．８ｍｍ、０．７５ｍｍ、０．６５ｍ
ｍ、０．５ｍｍとシュリンケージしたＣＳＰ（Ｃｈｉｐ
Ｓｃａｌｅ Ｐａｃｋａｇｅ）が提案されてきてい
る。
【００１６】
【発明が解決しようとする課題】しかしながら、上記従
来例にあるＢＧＡ、ＣＳＰでは、パッケージとプリント
基板の熱膨張係数の差により、温度変化があると熱応力
を発生し、この熱応力がハンダボールにかかり、ハンダ
ボールとＢＧＡ基板の電極部（ランド）あるいは、ハン
ダボールとプリント基板の電極部（ランド）との接合部
に亀裂を生じさせ、最悪の場合、破断してしまうといっ
た問題点がある。
来例にあるＢＧＡ、ＣＳＰでは、パッケージとプリント
基板の熱膨張係数の差により、温度変化があると熱応力
を発生し、この熱応力がハンダボールにかかり、ハンダ
ボールとＢＧＡ基板の電極部（ランド）あるいは、ハン
ダボールとプリント基板の電極部（ランド）との接合部
に亀裂を生じさせ、最悪の場合、破断してしまうといっ
た問題点がある。
【００１７】さらに、狭ピッチ化したＣＳＰにおいて
は、接合面積削減による接合強度の低下と、狭ピッチ化
をはかるため、ＢＧＡよりＢＧＡ基板板厚を薄くしたこ
とによりパッケージに内蔵されるＳｉチップとプリント
基板（マザーボード）との熱膨張係数差による熱応力が
より大きくなり、さらに、接合部の信頼性が低下する。
は、接合面積削減による接合強度の低下と、狭ピッチ化
をはかるため、ＢＧＡよりＢＧＡ基板板厚を薄くしたこ
とによりパッケージに内蔵されるＳｉチップとプリント
基板（マザーボード）との熱膨張係数差による熱応力が
より大きくなり、さらに、接合部の信頼性が低下する。
【００１８】この亀裂の発生は、ＢＧＡパッケージの中
心から外周にいくに従って起こりやすくなり、特にパッ
ケージのコーナー部で最も発生しやすくなる。
心から外周にいくに従って起こりやすくなり、特にパッ
ケージのコーナー部で最も発生しやすくなる。
【００１９】また、この亀裂の発生は、プリント基板の
電極部構造によっても発生する。それは、プリント基板
の電極部の構造において、Ｃｕランドの直径をＤＣｕ、
ハンダレジストの開口直径をＤＲｅｓｉｓｔとしたと
き、ＤＣｕ＞ＤＲｅｓｉｓｔの場合、すなわち、銅箔上
にハンダ保護膜（ハンダレジスト）が被さり、このハン
ダレジストに開口部が設けられた構造であると、ハンダ
ボールが溶融し接合された際に、ハンダレジスト上に乗
り上げた形（図６（ａ）参照）になり、ボール全周にわ
たるこのハンダレジストに乗り上げた部分が、ノッチと
なり亀裂の発生箇所となる。
電極部構造によっても発生する。それは、プリント基板
の電極部の構造において、Ｃｕランドの直径をＤＣｕ、
ハンダレジストの開口直径をＤＲｅｓｉｓｔとしたと
き、ＤＣｕ＞ＤＲｅｓｉｓｔの場合、すなわち、銅箔上
にハンダ保護膜（ハンダレジスト）が被さり、このハン
ダレジストに開口部が設けられた構造であると、ハンダ
ボールが溶融し接合された際に、ハンダレジスト上に乗
り上げた形（図６（ａ）参照）になり、ボール全周にわ
たるこのハンダレジストに乗り上げた部分が、ノッチと
なり亀裂の発生箇所となる。
【００２０】ＤＣｕ＜ＤＲｅｓｉｓｔの場合には、溶融
したハンダが露出するランドを包み込む様に被い、ハン
ダボール全周にわたるノッチはなくなり、クラックは、
発生しにくくなる。ただし、露出したランドから延びる
配線がハンダレジストに被われるまでの間は、配線が露
出しているため、接合時に、ハンダがぬれ配線の延びる
方向に引っ張られ、部分的にハンダレジスト上に乗り上
げる。
したハンダが露出するランドを包み込む様に被い、ハン
ダボール全周にわたるノッチはなくなり、クラックは、
発生しにくくなる。ただし、露出したランドから延びる
配線がハンダレジストに被われるまでの間は、配線が露
出しているため、接合時に、ハンダがぬれ配線の延びる
方向に引っ張られ、部分的にハンダレジスト上に乗り上
げる。
【００２１】また、このような電極部からのびる配線が
露出している場合、電極部より細い配線までハンダボー
ルで接合されているため、熱応力がかかった際に細い配
線にまで熱応力が加わり、配線が破断してしまう。
露出している場合、電極部より細い配線までハンダボー
ルで接合されているため、熱応力がかかった際に細い配
線にまで熱応力が加わり、配線が破断してしまう。
【００２２】さらに、通常マトリックス状の電極部をも
つＢＧＡ、ＣＳＰと接合される基板の電極部からの配線
引き出しは、外周側から順番に表層、内層へとなってい
くため、熱応力の大きい外周側ほど、配線が露出しやす
い構造となる。
つＢＧＡ、ＣＳＰと接合される基板の電極部からの配線
引き出しは、外周側から順番に表層、内層へとなってい
くため、熱応力の大きい外周側ほど、配線が露出しやす
い構造となる。
【００２３】もう一つのＤＣｕ＜ＤＲｅｓｉｓｔの場合
の問題として、セルフアライメントがある。これは、ラ
ンドから延びる配線の方向が、ある方向に揃うと、上記
に述べたように配線をハンダがぬれるため、この配線方
向に溶融したハンダの表面張力により引っ張られる。そ
のため、正規の位置（ランド中心）よりずれた位置に接
合されることになる。
の問題として、セルフアライメントがある。これは、ラ
ンドから延びる配線の方向が、ある方向に揃うと、上記
に述べたように配線をハンダがぬれるため、この配線方
向に溶融したハンダの表面張力により引っ張られる。そ
のため、正規の位置（ランド中心）よりずれた位置に接
合されることになる。
【００２４】尚、図６、図７は各々従来の接続部を示す
模式的断面図と、従来の電極部構造を示す模式的上面図
である。
模式的断面図と、従来の電極部構造を示す模式的上面図
である。
【００２５】また、これら問題に対し、ＵＳＰ Ｎｏ．
５１５９５８０（図８参照）にあるようにランド部から
４方向に角を出させ、均一化を図る方法もあるが、この
場合、ランドが実質的に大きくなることになり、ランド
とランド間に通す配線とのクリアランスがとれなくな
り、各ランドから配線を引き出すためにプリント基板の
層数を増やさなければならず、プリント基板のコストを
大幅に引き上げることになる。
５１５９５８０（図８参照）にあるようにランド部から
４方向に角を出させ、均一化を図る方法もあるが、この
場合、ランドが実質的に大きくなることになり、ランド
とランド間に通す配線とのクリアランスがとれなくな
り、各ランドから配線を引き出すためにプリント基板の
層数を増やさなければならず、プリント基板のコストを
大幅に引き上げることになる。
【００２６】本出願に係る第１〜第３の発明の目的は、
マトリックス状の電極を持ち接合される、ＢＧＡの基板
やプリント基板において、ハンダボールの接合部にクラ
ックを発生させる要因であるレジスト上へのハンダボー
ルの乗り上げを防ぐとともに、配線部に加わる熱応力を
低減させ、接合部のみならず、基板の信頼性をより高め
ることと、安定したセルフアライメントを得ることを従
来と同じプリント基板で実現させることである。
マトリックス状の電極を持ち接合される、ＢＧＡの基板
やプリント基板において、ハンダボールの接合部にクラ
ックを発生させる要因であるレジスト上へのハンダボー
ルの乗り上げを防ぐとともに、配線部に加わる熱応力を
低減させ、接合部のみならず、基板の信頼性をより高め
ることと、安定したセルフアライメントを得ることを従
来と同じプリント基板で実現させることである。
【００２７】
【課題を解決するための手段】上記目的を達成するた
め、本出願に係る第１から第３の発明は、基板上にマト
リックス状に配置された複数の電極部をもつ配線基板に
おいて、電極部であるＣｕランドの直径をＤＣｕ、保護
膜であるハンダレジストの開口直径をＤＲｅｓｉｓｔと
したとき、ＤＣｕ＜ＤＲｅｓｉｓｔとし、ＤＲｅｓｉｓ
ｔ−ＤＣｕ＝Ｓの一定の間隔をもち、電極部は、その端
部が保護膜（ハンダレジスト）に覆われずに露出し、か
つ、Ｃｕランドから延びる配線がＣｕランドからＳ／２
の距離にあるハンダレジスト端までの間を半田レジスト
で覆うことで、露出する面積を小さくし、溶融したハン
ダボールが配線にぬれ、配線方向に引っ張られることを
抑えるとともに、半田ボールからの熱応力が配線に直接
加わらないようにするものである。
め、本出願に係る第１から第３の発明は、基板上にマト
リックス状に配置された複数の電極部をもつ配線基板に
おいて、電極部であるＣｕランドの直径をＤＣｕ、保護
膜であるハンダレジストの開口直径をＤＲｅｓｉｓｔと
したとき、ＤＣｕ＜ＤＲｅｓｉｓｔとし、ＤＲｅｓｉｓ
ｔ−ＤＣｕ＝Ｓの一定の間隔をもち、電極部は、その端
部が保護膜（ハンダレジスト）に覆われずに露出し、か
つ、Ｃｕランドから延びる配線がＣｕランドからＳ／２
の距離にあるハンダレジスト端までの間を半田レジスト
で覆うことで、露出する面積を小さくし、溶融したハン
ダボールが配線にぬれ、配線方向に引っ張られることを
抑えるとともに、半田ボールからの熱応力が配線に直接
加わらないようにするものである。
【００２８】配線の露出する面積を小さくするもう一つ
の方法としては、配線幅を細くすればよい。しかし、配
線基板のすべてを細い幅の配線にすることは、基板製造
時のエッチング不良を発生させるといったプリント基板
製造上の問題だけでなく、配線の強度が低下すること
で、熱応力が加わった際、断線を発生させやすくなると
いった接合信頼性を低下させるので好ましくない。
の方法としては、配線幅を細くすればよい。しかし、配
線基板のすべてを細い幅の配線にすることは、基板製造
時のエッチング不良を発生させるといったプリント基板
製造上の問題だけでなく、配線の強度が低下すること
で、熱応力が加わった際、断線を発生させやすくなると
いった接合信頼性を低下させるので好ましくない。
【００２９】そこで、本発明では、電極部であるＣｕラ
ンドからハンダレジストに覆われるまでの間の露出して
いる配線部分の少なくとも一部をハンダレジストで覆う
ことにより、上記の問題を解決する。
ンドからハンダレジストに覆われるまでの間の露出して
いる配線部分の少なくとも一部をハンダレジストで覆う
ことにより、上記の問題を解決する。
【００３０】また、露出する配線の面積が小さくなるこ
とにより、リフロー工程でのはんだ溶融時のぬれ方向の
ばらつきがなくなり、セルフアライメントによるずれ後
の位置が正規の位置に収束する様になる。
とにより、リフロー工程でのはんだ溶融時のぬれ方向の
ばらつきがなくなり、セルフアライメントによるずれ後
の位置が正規の位置に収束する様になる。
【００３１】
【発明の実施の形態】（第１の実施例）図１は、本発明
による第１の実施例を示す模式的上面図であり、同図
は、マトリックス状に配置された電極部の１つを示して
いる。
による第１の実施例を示す模式的上面図であり、同図
は、マトリックス状に配置された電極部の１つを示して
いる。
【００３２】同図において１は銅箔をエッチングして形
成した円状の電極部（ランド）、３は電極部から延びる
配線部、２は配線を保護する保護膜（ハンダレジス
ト）、２´は保護膜に設けられた開口部端、４は保護膜
開口部端２´から電極部まで露出する配線２を覆う保護
膜である。
成した円状の電極部（ランド）、３は電極部から延びる
配線部、２は配線を保護する保護膜（ハンダレジス
ト）、２´は保護膜に設けられた開口部端、４は保護膜
開口部端２´から電極部まで露出する配線２を覆う保護
膜である。
【００３３】本実施例による配線基板は、通常のプリン
ト配線基板の製造方法によって製造される。
ト配線基板の製造方法によって製造される。
【００３４】その製造方法とは、まず、ガラスクロスと
エポキシ樹脂からなる基材上に銅箔を貼りつけ、この銅
箔上に感光性レジストを設け、この感光性レジストを所
定のパターンにあわせて露光、現像した後エッチングす
ることで、所望の銅箔パターンを形成する。そして、銅
箔上に残るレジスト材を除去した後、さらに露出する銅
箔パターンを保護しハンダ付けをする際にハンダが広が
りすぎないようにする感光性のハンダレジストを銅箔パ
ターンが形成された基材上に塗布あるいは貼り合わせて
設け、その後ハンダ付けを行う電極部が露出する様に設
けられたパターンを露光し、ハンダレジストを現像する
ことで、電極部が露出し、その他の部分はハンダレジス
トに覆われた配線基板が製造される。
エポキシ樹脂からなる基材上に銅箔を貼りつけ、この銅
箔上に感光性レジストを設け、この感光性レジストを所
定のパターンにあわせて露光、現像した後エッチングす
ることで、所望の銅箔パターンを形成する。そして、銅
箔上に残るレジスト材を除去した後、さらに露出する銅
箔パターンを保護しハンダ付けをする際にハンダが広が
りすぎないようにする感光性のハンダレジストを銅箔パ
ターンが形成された基材上に塗布あるいは貼り合わせて
設け、その後ハンダ付けを行う電極部が露出する様に設
けられたパターンを露光し、ハンダレジストを現像する
ことで、電極部が露出し、その他の部分はハンダレジス
トに覆われた配線基板が製造される。
【００３５】本実施例では、電極部１２のサイズとして
は、φ０．１５〜φ０．８５ｍｍであり、ハンダレジス
トの開口部１６の大きさは、電極部１２の大きさより直
径十０．０５〜０．２ｍｍ大きいφ０．２０〜φ１．０
５ｍｍである。
は、φ０．１５〜φ０．８５ｍｍであり、ハンダレジス
トの開口部１６の大きさは、電極部１２の大きさより直
径十０．０５〜０．２ｍｍ大きいφ０．２０〜φ１．０
５ｍｍである。
【００３６】なお、本実施例の効果は、電極部の大きさ
が小さくなるほど顕著になる。その理由は、電極部面積
に対する露出する配線部の面積が相対的に大きくなるこ
とからである。
が小さくなるほど顕著になる。その理由は、電極部面積
に対する露出する配線部の面積が相対的に大きくなるこ
とからである。
【００３７】例えば、φ０．３の電極に対して、配線幅
０．１ｍｍ、露出部の長さ０．０５ｍｍの場合、露出す
る配線面積／電極部の面積＝ ７％に対して、φ０．６
３５の電極、配線幅０．１０ｍｍ、露出部長さ０．１ｍ
ｍのときの露出する配線面積／電極部の面積＝ ３％で
あり、２倍ほど比率が高くなっていることがわかる。
０．１ｍｍ、露出部の長さ０．０５ｍｍの場合、露出す
る配線面積／電極部の面積＝ ７％に対して、φ０．６
３５の電極、配線幅０．１０ｍｍ、露出部長さ０．１ｍ
ｍのときの露出する配線面積／電極部の面積＝ ３％で
あり、２倍ほど比率が高くなっていることがわかる。
【００３８】従って、より小さい電極部を必要とするＣ
ＳＰの場合に特に有効となる。
ＳＰの場合に特に有効となる。
【００３９】この様にハンダレジストの開口部１６が電
極部１２より大きいため、電極部１２から延びる配線１
５は、通常はハンダレジストの開口部１６の中で露出し
た部分をもつ。上述のような通常のサブトラクティブ法
による配線１５の配線幅は、０．１〜０．１５ｍｍであ
るが、配線形成にアディティブ法を用いれば、０．０４
ｍｍぐらいまで配線を細く形成することは、可能であ
る。
極部１２より大きいため、電極部１２から延びる配線１
５は、通常はハンダレジストの開口部１６の中で露出し
た部分をもつ。上述のような通常のサブトラクティブ法
による配線１５の配線幅は、０．１〜０．１５ｍｍであ
るが、配線形成にアディティブ法を用いれば、０．０４
ｍｍぐらいまで配線を細く形成することは、可能であ
る。
【００４０】本実施例では、この露出した部分の配線部
上に保護膜４を形成することで、接合時にハンダが配線
上をぬれなくし、配線方向に広がるのを抑えるものであ
る。
上に保護膜４を形成することで、接合時にハンダが配線
上をぬれなくし、配線方向に広がるのを抑えるものであ
る。
【００４１】この保護膜４の形成方法としては、通常の
保護膜露光用マスクに配線部３を覆うように保護膜パタ
ーンのデータを形成しておけば、従来と全く同じ製造方
法で形成される。
保護膜露光用マスクに配線部３を覆うように保護膜パタ
ーンのデータを形成しておけば、従来と全く同じ製造方
法で形成される。
【００４２】この配線３を覆う保護膜４の電極部側端部
の形状としては、電極部２の曲率にあわせたものが好ま
しい。それは、配線保護膜４によって電極形状である円
形が変形せず、熱応力が加わった際の応力分散の点から
もっとも好ましい。
の形状としては、電極部２の曲率にあわせたものが好ま
しい。それは、配線保護膜４によって電極形状である円
形が変形せず、熱応力が加わった際の応力分散の点から
もっとも好ましい。
【００４３】しかしながら、基板製造上の保護膜マスク
の合わせ精度が±１０〜３０μｍ程度は、発生すること
から、厳密に曲率を合わせたものでなくても本発明の効
果は、得られる。
の合わせ精度が±１０〜３０μｍ程度は、発生すること
から、厳密に曲率を合わせたものでなくても本発明の効
果は、得られる。
【００４４】そこで、図２に示すように、電極部側保護
膜端部の形状をより簡易的な直線形状にしても本発明の
効果は、得られる。
膜端部の形状をより簡易的な直線形状にしても本発明の
効果は、得られる。
【００４５】また、上記実施例においては円形の電極部
に直線的な配線がつながっているが、この電極部と配線
の接続形状が涙型（ティアドロップ形状）であっても、
同様に露出する配線部上を保護膜で覆うことで、同様の
効果が得られることは、自明である。
に直線的な配線がつながっているが、この電極部と配線
の接続形状が涙型（ティアドロップ形状）であっても、
同様に露出する配線部上を保護膜で覆うことで、同様の
効果が得られることは、自明である。
【００４６】この様にして製造されたプリント配線基板
とＢＧＡ、ＣＳＰパッケージとをハンダボールを介して
接合したところ、ハンダボールは、配線部上の保護膜に
部分的に乗り上げてはいるが、半田ボール全周にわたっ
て保護膜に乗り上げてはおらず接合されていた。そのた
め、熱応力に対して、高い接合信頼性を得ることが可能
となった。
とＢＧＡ、ＣＳＰパッケージとをハンダボールを介して
接合したところ、ハンダボールは、配線部上の保護膜に
部分的に乗り上げてはいるが、半田ボール全周にわたっ
て保護膜に乗り上げてはおらず接合されていた。そのた
め、熱応力に対して、高い接合信頼性を得ることが可能
となった。
【００４７】さらに、配線部への応力も分散されたこと
により配線断線を発生させることは、なかった。
により配線断線を発生させることは、なかった。
【００４８】さらに、リフロー工程中のはんだのセルフ
アライメント効果が均一に働き、接合後の位置精度が上
がるとともに半田ボール形状も均一化され、応力が均等
分散されることにより接合信頼性がより高くなった。
アライメント効果が均一に働き、接合後の位置精度が上
がるとともに半田ボール形状も均一化され、応力が均等
分散されることにより接合信頼性がより高くなった。
【００４９】尚、本実施例では、サブトラクティブ法に
よるものであったが、本発明は、配線基板の製造方法に
よるものではなく、保護膜パターンの形状によるもので
あることから、同様のパターン形状が得られるのであれ
ば、ＩＢＭ社のＳＬＣに代表されるビルドアップ法や、
東芝社のＢ２ｉｔ法によるものであってもなんら問題は
ない。
よるものであったが、本発明は、配線基板の製造方法に
よるものではなく、保護膜パターンの形状によるもので
あることから、同様のパターン形状が得られるのであれ
ば、ＩＢＭ社のＳＬＣに代表されるビルドアップ法や、
東芝社のＢ２ｉｔ法によるものであってもなんら問題は
ない。
【００５０】また、基材の材質についても同様であり、
ガラスエポキシ以外にＢＴレジン、ポリイミド樹脂、ア
ルミナ、ガラス等であっても何ら問題は、ない。
ガラスエポキシ以外にＢＴレジン、ポリイミド樹脂、ア
ルミナ、ガラス等であっても何ら問題は、ない。
【００５１】（第２の実施例）図３は、本発明による第
２の実施例を示す模式的上面図であり、同図は、マトリ
ックス状に配置された電極部の１つを示している。同図
において、１は銅箔をエッチングして形成した円状の電
極部（ランド）、３は銅箔からなる配線、２は配線を保
護する保護膜（ハンダレジスト）、２´は保護膜に設け
られた開口部の保護膜端部である。
２の実施例を示す模式的上面図であり、同図は、マトリ
ックス状に配置された電極部の１つを示している。同図
において、１は銅箔をエッチングして形成した円状の電
極部（ランド）、３は銅箔からなる配線、２は配線を保
護する保護膜（ハンダレジスト）、２´は保護膜に設け
られた開口部の保護膜端部である。
【００５２】本実施例における配線基板の製造方法は、
第１の実施例と同じである。
第１の実施例と同じである。
【００５３】本実施例では、配線の露出する部分を覆う
保護膜端部の形状に凹凸部を設けてある。この様にする
のは、配線を覆う保護膜上に乗り上げる半田ボールの部
分の形状を複雑化させることによりノッチ形状を一方向
だけでなく多方向にし、半田ボールにクラックが入った
際の進行方向を分散させるためである。
保護膜端部の形状に凹凸部を設けてある。この様にする
のは、配線を覆う保護膜上に乗り上げる半田ボールの部
分の形状を複雑化させることによりノッチ形状を一方向
だけでなく多方向にし、半田ボールにクラックが入った
際の進行方向を分散させるためである。
【００５４】配線上の保護膜の形状は、図４に示すよう
な逆形状であっても、同様の効果を得ることは可能であ
る。
な逆形状であっても、同様の効果を得ることは可能であ
る。
【００５５】本実施例の場合も、第１の実施例と同様
に、このプリント配線基板を用いたＢＧＡ、ＣＳＰとプ
リント基板の接合において、ハンダボールは、配線上の
ハンダレジストに部分的には乗り上げるが、より高い接
合信頼性を得ることができた。
に、このプリント配線基板を用いたＢＧＡ、ＣＳＰとプ
リント基板の接合において、ハンダボールは、配線上の
ハンダレジストに部分的には乗り上げるが、より高い接
合信頼性を得ることができた。
【００５６】（第３の実施例）図５は、本発明による第
３の実施例を示す模式的上面図であり、同図は、マトリ
ックス状に配置された電極部の１つを示している。
３の実施例を示す模式的上面図であり、同図は、マトリ
ックス状に配置された電極部の１つを示している。
【００５７】同図において、１は銅箔をエッチングして
形成した円状の電極部、３は銅箔からなる配線、２は配
線を保護する保護膜（ハンダレジスト）、２´は保護膜
に設けられた開口部による保護膜端、４は露出する配線
２上に設けられた電極部に対して逆の曲率をもった凸形
状の保護膜である。
形成した円状の電極部、３は銅箔からなる配線、２は配
線を保護する保護膜（ハンダレジスト）、２´は保護膜
に設けられた開口部による保護膜端、４は露出する配線
２上に設けられた電極部に対して逆の曲率をもった凸形
状の保護膜である。
【００５８】本実施例における配線基板の製造方法は、
第１の実施例と同じである。
第１の実施例と同じである。
【００５９】本実施例においては、配線を保護する保護
膜形状を電極の曲率と反対の曲率にして配線を保護して
ある。このようにすることで、保護膜形状を直線的な凹
凸にした場合の角部での応力集中を防止し、より高い接
合信頼性を得ることが可能となる。
膜形状を電極の曲率と反対の曲率にして配線を保護して
ある。このようにすることで、保護膜形状を直線的な凹
凸にした場合の角部での応力集中を防止し、より高い接
合信頼性を得ることが可能となる。
【００６０】
【発明の効果】以上説明したように、本発明によれば、
ハンダボール接合時にハンダがハンダレジスト上全面に
乗り上げることがなくなり、熱応力によるクラックの発
生を防ぐことが可能となるとともに、電極から引き出さ
れる配線の断線を防止することで、接合部の信頼性を大
幅にあげるものである。
ハンダボール接合時にハンダがハンダレジスト上全面に
乗り上げることがなくなり、熱応力によるクラックの発
生を防ぐことが可能となるとともに、電極から引き出さ
れる配線の断線を防止することで、接合部の信頼性を大
幅にあげるものである。
【図１】 本発明の第１の実施例を示す模式的上面図で
ある。
ある。
【図２】 本発明の第１の実施例を示す模式的上面図で
ある。
ある。
【図３】 本発明の第２の実施例を示す模式的上面図で
ある。
ある。
【図４】 本発明の第２の実施例を示す模式的上面図で
ある。
ある。
【図５】 本発明の第３の実施例を示す模式的上面図で
ある。
ある。
【図６】 従来の接続部を示す模式的断面図と、従来の
電極部構造を示す模式的上面図である。
電極部構造を示す模式的上面図である。
【図７】 従来の接続部を示す模式的断面図と、従来の
電極部構造を示す模式的上面図である。
電極部構造を示す模式的上面図である。
【図８】 従来の電極部構造を示す模式的上面図であ
る。
る。
１ 電極部（ランド）
２ 保護膜（はんだレジスト）
３ 配線
４ 露出する配線を覆う保護膜
５ 半導体チップ
６ モールド樹脂
７ ＣＳＰ基板（インターポーザー）
８ ハンダボール
９ プリント基板
Claims (3)
- 【請求項１】 少なくとも２行２列以上のマトリックス
状に配置された半導体素子との接続用の電極部が設けら
れている配線基板において、上記配線基板に設けられて
いる接続用の電極部は、略円形状であり、かつ、上記電
極部端と導体を保護し、はんだ材にぬれない様にする保
護膜端とが一定の間隔を有し、その端部が保護膜に覆わ
れずに露出し、この電極部から電極部と同一平面内で延
びている配線は、少なくともその表面の一部が上記電極
部端と保護膜端の一定の間隔内で保護膜に覆われている
ことを特徴とする配線基板。 - 【請求項２】 少なくとも２行２列以上のマトリックス
状に配置された半導体素子との接続用の電極部が設けら
れている配線基板において、上記配線基板に設けられて
いる接続用の電極部は、略円形状であり、かつ、上記電
極部端と導体を保護し、はんだ材にぬれない様にする保
護膜端とが一定の間隔を有し、その端部が保護膜に覆わ
れずに露出し、この電極部から電極部と同一平面内で延
びている配線は、少なくともその配線端部が上記電極部
端と保護膜端との一定の間隔内の少なくとも一部で保護
膜に覆われていることを特徴とする配線基板。 - 【請求項３】 少なくとも２行２列以上のマトリックス
状に配置された半導体素子との接続用の電極部が設けら
れている配線基板において、上記配線基板に設けられて
いる接続用の電極部は、略円形状であり、かつ、上記電
極部端と導体を保護し、はんだ材にぬれない様にする保
護膜端とが一定の間隔を有し、その端部が保護膜に覆わ
れずに露出し、この電極部から電極部と同一平面内で延
びている配線は、少なくともその表面が上記電極部端と
保護膜端の一定の間隔内の少なくとも一部が保護膜に覆
われており、この配線を覆っている保護膜の電極側端部
の形状が凹凸を有していることを特徴とする配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001204196A JP2003023243A (ja) | 2001-07-05 | 2001-07-05 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001204196A JP2003023243A (ja) | 2001-07-05 | 2001-07-05 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003023243A true JP2003023243A (ja) | 2003-01-24 |
Family
ID=19040701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001204196A Pending JP2003023243A (ja) | 2001-07-05 | 2001-07-05 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003023243A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006059706A1 (ja) * | 2004-12-02 | 2006-06-08 | Matsushita Electric Industrial Co., Ltd. | プリント基板及びその設計方法並びにｉｃパッケージ端子の設計方法及びその接続方法 |
| JP2011003876A (ja) * | 2009-06-22 | 2011-01-06 | Korea Electronics Telecommun | 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ |
| CN102506347A (zh) * | 2011-08-26 | 2012-06-20 | 友达光电股份有限公司 | 发光二极管灯条及背光模块 |
| US8258617B2 (en) | 2010-02-15 | 2012-09-04 | Renesas Electronics Corporation | Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method |
| WO2014171097A1 (ja) * | 2013-04-19 | 2014-10-23 | 株式会社デンソー | 車両用電子機器 |
| US10763200B2 (en) | 2016-02-29 | 2020-09-01 | Fujikura Ltd. | Mounting structure and module |
| CN114284665A (zh) * | 2022-01-20 | 2022-04-05 | 苏州市新诚氏通讯电子股份有限公司 | 一种大功率微波负载片及其制备方法 |
-
2001
- 2001-07-05 JP JP2001204196A patent/JP2003023243A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006059706A1 (ja) * | 2004-12-02 | 2006-06-08 | Matsushita Electric Industrial Co., Ltd. | プリント基板及びその設計方法並びにｉｃパッケージ端子の設計方法及びその接続方法 |
| EP1814370A1 (en) * | 2004-12-02 | 2007-08-01 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and its designing method and designing method of ic package terminal and its connecting method |
| EP1814370A4 (en) * | 2004-12-02 | 2007-11-07 | Matsushita Electric Ind Co Ltd | CIRCUIT BOARD AND METHOD FOR ITS DESIGN AND DESIGN METHOD FOR A IC CAPSULE CONNECTION AND CONNECTING METHOD THEREFOR |
| US8097815B2 (en) | 2004-12-02 | 2012-01-17 | Panasonic Corporation | Printed circuit board and its designing method, and designing method of IC package terminal and its connecting method |
| JP2011003876A (ja) * | 2009-06-22 | 2011-01-06 | Korea Electronics Telecommun | 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ |
| US8258617B2 (en) | 2010-02-15 | 2012-09-04 | Renesas Electronics Corporation | Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method |
| US8592968B2 (en) | 2010-02-15 | 2013-11-26 | Renesas Electronics Corporation | Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method |
| CN102506347A (zh) * | 2011-08-26 | 2012-06-20 | 友达光电股份有限公司 | 发光二极管灯条及背光模块 |
| US8651690B2 (en) | 2011-08-26 | 2014-02-18 | Au Optronics Corporation | LED light bar and backlight module |
| WO2014171097A1 (ja) * | 2013-04-19 | 2014-10-23 | 株式会社デンソー | 車両用電子機器 |
| JP2014212241A (ja) * | 2013-04-19 | 2014-11-13 | 株式会社デンソー | 車両用電子機器 |
| US9723731B2 (en) | 2013-04-19 | 2017-08-01 | Denso Corporation | Electronic device for vehicle |
| US10763200B2 (en) | 2016-02-29 | 2020-09-01 | Fujikura Ltd. | Mounting structure and module |
| CN114284665A (zh) * | 2022-01-20 | 2022-04-05 | 苏州市新诚氏通讯电子股份有限公司 | 一种大功率微波负载片及其制备方法 |
| CN114284665B (zh) * | 2022-01-20 | 2024-02-06 | 苏州市新诚氏通讯电子股份有限公司 | 一种大功率微波负载片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224073B2 (en) | Substrate for solder joint | |
| JP3578770B2 (ja) | 半導体装置 | |
| JP3611948B2 (ja) | 半導体装置及びその製造方法 | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| JP2916915B2 (ja) | ボールグリッドアレイ半導体パッケージの製造方法 | |
| JP2595909B2 (ja) | 半導体装置 | |
| JP2814966B2 (ja) | 半導体装置 | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH08236584A (ja) | 半導体装置 | |
| JPH1154552A (ja) | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 | |
| US6953709B2 (en) | Semiconductor device and its manufacturing method | |
| JP3150253B2 (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| JP2003023243A (ja) | 配線基板 | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| JPH11345900A (ja) | 半導体装置 | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2768315B2 (ja) | 半導体装置 | |
| JPH10313167A (ja) | 配線基板 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP2891426B2 (ja) | 半導体装置 | |
| JPH11186440A (ja) | 半導体装置 | |
| JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
| JP3827978B2 (ja) | 半導体装置の製造方法 | |
| JP2001267452A (ja) | 半導体装置 |