以下、本発明の一実施形態について図1〜図10を参照しながら説明する。
図1に示すように、車両用電子機器1は、遠心ファンユニット2を装着した金属製の背面カバー3を最裏部に備え、この背面カバー3の表側に位置して、CPUなどを搭載するプリント配線基板(以下、メイン基板と称す)4、基板間フレーム5、インタフェース回路搭載用のプリント配線基板(以下、インタフェース基板と称す)6、トップフレーム7、LCD8、中間押え枠9、タッチパネル10、外枠11、をこの順でねじ12を用いて組付けされる。また、これらの各部材3〜11の側方側には、側板13がねじ12を用いて組付けされる。
これらの部品のうち、タッチパネル10、LCD8、トップフレーム7、インタフェース基板6、基板間フレーム5、及びメイン基板4は、ほぼ平板状に成型されるものであり、前述の順に互いに適切な距離だけ表裏方向に離間しつつ積層されている。
表側の外枠11は矩形枠状に成型され、この外枠11の内側がLCD8のディスプレイ表示領域となり、且つ、タッチパネル10の操作領域として設けられる。タッチパネル10は矩形状をなし、ユーザ操作面を表側として外枠11の内裏側に配設される。中間押え枠9はタッチパネル10の外側の矩形枠として構成され、LCD8はタッチパネル10の裏側に配設される。トップフレーム7は金属製部材を用いて所定形状に成型されLCD8の裏側に配設される。
トップフレーム7の裏側には、インタフェース基板6が配設される。このインタフェース基板6は主として各種他の車載機器(図示せず)とのインタフェースを行うものであり、さらに電源用部品(図示せず)を搭載しており電源基板としても用いられる。
このインタフェース基板6は、基板間フレーム5およびメイン基板4の右側辺に設けられる開口(抉り:図1の4a、5e参照)と同一の平面領域に開口が設けられていない。このインタフェース基板6は多層のプリント配線基板により構成される。また、インタフェース基板6には、電源制御機能や車両制御に特化した各種制御を行うための各種半導体パッケージ6a(図1参照)などの電子部品が搭載されている。
インタフェース基板6は、各種車載機器(図示せず)とのインタフェースを行うブルートゥース(登録商標)通信部、インタフェース部(IF)、CANドライバ、車載機器と入出力制御するマイコン、NORフラッシュメモリ、A/Dコンバータ(ADC)、D/Aコンバータ(DAC)、ビデオデコーダ、バックライトLEDを駆動するためのLEDドライバ、アナログセレクタなど(何れも図示せず)を搭載する。このインタフェース基板6は、図示しないが、バッテリ、外部カメラ(Rカメラ、Sカメラ)、DVD/DTV/etc、DCM(Data Communication Module)、ブルートゥースアンテナ、車両ネットワーク(CAN)、及びマイクなどに電気的に接続可能に構成されており、これによりインタフェース機能を実現している。
図1に示すように、インタフェース基板6の裏面にはコネクタ(ボードトゥボードコネクタ)14が搭載されている。メイン基板4にもコネクタ14が、インタフェース基板6のコネクタ14に対向するように搭載されている。これらのコネクタ14は、インタフェース基板6の電気的配線とメイン基板4の電気的配線との間を構造的に接続するもので、当該基板4及び6の搭載部品間を電気的に接続する。
また図1に示すように、複数のコネクタ15がインタフェース基板6の上端辺の内側に沿って配設されている。これらの複数のコネクタ15は金属製の背面カバー3の開口3cを通じて接続端を背面側に突設して設けられるものであり、車両用電子機器1の後方に設けられる他の車載機器(図示せず)との電気的配線を接続する。インタフェース基板6の裏面には基板間フレーム5が配設されている。この基板間フレーム5は金属製部材を成型して構成されている。
図1に示すように、この基板間フレーム5は、その上端辺、左側端辺、及び右側端辺にそれぞれ開口5c、5d、5eを設けている。上端辺の開口5cは、インタフェース基板6に搭載される複数のコネクタ15を通過するために設けられる。また左側端辺の開口5dはコネクタ14を通過するために設けられる。また右側端辺の開口5eは、後述するメイン基板4の右側辺の開口4aと平面的にほぼ同一領域に設けられる。この右側端辺の開口5eは他の開口5c、5dと比較するとやや大きく抉られている。
基板間フレーム5の裏面にはメイン基板4が配設されている。メイン基板4はインタフェース基板6と互いにほぼ平行に離間して配置されている。このメイン基板4は多層(例えば10層)のプリント配線基板を用いている。このメイン基板4は、インタフェース基板6よりも上下方向および左右方向に狭い実装面積を備える。
上下方向の配設位置を相対的に述べると、メイン基板4の裏面に配設されるコネクタ16は、インタフェース基板6に装着されるコネクタ15の直ぐ下側に位置するように配置される。コネクタ16は、当該メイン基板4の電気的構成と、ナビゲーション装置、オーディオ装置、外部接続ボックス(AUXBox)などの各種電気的ブロック(何れも図示せず)と接続するために設けられる。
メイン基板4の裏側には背面カバー3が配設されている。この背面カバー3は、矩形状の平板の上端辺及び下端辺を前方に屈曲するように成型されている(屈曲部3a参照)。この背面カバー3の下端辺の屈曲部3aには吸入口3bが設けられている。この吸入口3bは、背面カバー3の下端辺の屈曲部3aの左端に位置して表裏方向(前後方向)を長手方向としたスリット状に複数設けられている。風はこの吸入口3bから各基板4、6と基板間フレーム5との間に流入する。
この背面カバー3は、裏側の金属部材に遠心ファンユニット2の風を流通させる開口(図1には図示せず)が設けられており、この背面カバー3の開口の裏面側に遠心ファンユニット2が固定されている。遠心ファンユニット2は、背面カバー3の背面板の後面から後方に突設される。
遠心ファンユニット2は、略正方形状のフランジを備えた円筒部内に羽根が設置された構造となっている。遠心ファンユニット2の吸気口2aは上下左右方向の平面的にメイン基板4の右端辺4fを跨いで配設されている。この遠心ファンユニット2は、メイン基板4の部品搭載面に沿って風を流入し、開口4aを通じてインタフェース基板6の部品搭載面に沿って風を流入し、背面カバー3の後側方に排気可能になっている。
また背面カバー3は、背面板の上端辺に沿って開口3cが設けられると共に、その開口3cの下脇に沿ってさらに独立した開口3dが設けられている。これらの開口3c、3dは、それぞれ左右方向に長手方向となるように設けられている。
背面カバー3の背面板の上端辺に沿う開口3cは、インタフェース基板6に搭載されるコネクタ15を通過させるための開口として設けられる。この開口3cの下脇に沿って独立して設けられた開口3dは、メイン基板4に搭載されるコネクタ16を通過させるための開口として設けられる。インタフェース基板6及びメイン基板4に装着されるコネクタ16、15は、それぞれの部品が他の半導体部品(CPUなどのICパッケージ)より背高となっている。
図2にメイン基板4の裏面側の搭載部品を示し、図3にメイン基板4の表面側の搭載部品を示す。図2に示すように、メイン基板4の裏面側には、主にマルチメディア用、デジタルデータ処理用の半導体パッケージ部品など各種電子部品が搭載される。これらの電子部品としては、PMIC(Power Management Integrated Circuit)30、メインCPU31、複数のSDRAM32、フラッシュメモリ33、映像処理用ASIC34、外部メモリ用コネクタ35、LVDS(Low Voltage Differential Signaling)回路36、USB−Hub回路39、LVDS回路36の送受信用コネクタ及びUSB(Universal Serial Bus)の入出力コネクタを含む各種の入出力インタフェースコネクタ16、などが挙げられる。
図2および図3に示すように、前述のPMIC30、メインCPU31、SDRAM32、フラッシュメモリ33、映像処理用ASIC34、LVDS回路36、USB−Hub39は、それぞれ別体の半導体パッケージに内蔵されている。そこで、以下において電気的に説明するときには、前述の名称に符号を付して説明を行い、機械的、熱的に説明するときには、半導体パッケージ30、31…などとして電気的機能部品と同一符号を付して半導体パッケージの部品配置説明を行う。
メインCPU31は高速データ処理を行うため、半導体パッケージ31は発熱する。また、PMIC30はメインCPU31の省電力を行い電源を監視するため半導体パッケージ30も発熱する。すなわち、メイン基板4には、2つの主な放熱デバイス30、31が搭載されている。
また、SDRAM32はメインCPU31との間で高速通信処理を頻繁に行うため、半導体パッケージ32は半導体パッケージ31のすぐ脇の周辺に沿って複数(4個×2:表裏合計8個)配置されている。
フラッシュメモリ33は車両用電子機器1の起動プログラムを記憶する記憶媒体であり、半導体パッケージ33はメインCPUを内蔵する半導体パッケージ31の直ぐ脇に近接配置されている。これらの半導体パッケージ32、33は、半導体パッケージ31を中心として第1所定距離以内に配置されている。
図2および図3に示すように、メイン基板4には、その右側辺に開口4aが設けられている。この開口4aは、最裏に設けられる遠心ファンユニット2の吸入風の通風口となっており、2枚の基板4および6を効率良く冷却するために必要な開口となる。
図2に示すSDRAM32は、メインCPU31の上辺に沿って複数(例えば2つ)併設されており、さらにメインCPU31の右側辺の脇に複数(例えば2つ)縦方向に併設されている。これにより、半導体パッケージ32はメイン基板4の裏面に複数(例えば4つ)半田付けされている。また、メインCPU31の右側辺脇の下部にはフラッシュメモリを内蔵する半導体パッケージ33が配設されている。また、図2に示すように、メインCPU31の上辺に沿うSDRAM32上にはLVDS回路36が配設されている。
図3に示すように、メイン基板4の表面側には、主にSDRAM32、LVDS回路36、入出力インタフェース回路(IOH)37、CGIC(Clock Generate Integrated Circuit)38、の半導体パッケージが配設されている。
メイン基板4の表面側のSDRAMの半導体パッケージ32は、メイン基板4の裏面の半導体パッケージ32に対しメイン基板4を挟んでそれぞれ対向する位置に複数(例えば4つ)配設されている。
メイン基板4の裏面に配置されたメインCPU31は、メイン基板4の表面側に配設されたSDRAM32との間でメイン基板4内の多層配線を通じて通信する。また、メイン基板4の表面側のLVDS回路36もまた裏面側のLVDS回路36と基板4を挟んで対向配置されている。
これらの表裏のLVDS回路36は、それぞれレシーバ、トランスミッタを構成するものであり、コネクタ16に近接配置されている。CGIC38はクロックを必要とする電子部品(例えばメインCPU31,入出力インタフェース回路37)にクロック信号を供給する。CGICの半導体パッケージ38は、半導体パッケージ31の左側辺の脇で且つ入出力インタフェース回路の半導体パッケージ37の下側に互いに近接配置される。
また、入出力インタフェース回路(IOH)37はメインCPU31とバス接続される。このため、これらの半導体パッケージ31、37はメイン基板4を挟んで互いに近接配置されている。
半導体パッケージ37はメインCPUの半導体パッケージ31の左上脇に配設されており、これらのパッケージ31及び37は近接配置されることによってデータ通信時に発生するノイズ放射を極力抑制できる。また、入出力インタフェース回路37は、周辺回路34、LVDS回路36とも電気的に接続されている。
その他、図示しないが、メイン基板4の表面、裏面側には、各種のトランジスタ、抵抗部品、チップコンデンサ、等の電子部品も配置されている。これらの半導体パッケージ30〜34、36〜38、および他の電子部品35等はねじ12の固定用の貫通孔4zから所定の距離以上離間して配置されており(範囲4za参照)、メイン基板4の表面、裏面共に部品配置可能スペースが埋められる。
各種半導体パッケージ30〜34、36〜38の電極パッドが貫通孔4zに近付けて配置されていると、電極パッドに溶着接合される半田付け部に応力が加わるため、貫通孔4zの近くに部品を半田付けすることは望ましくなく、貫通孔4zの周囲の所定範囲4za内に電子部品は配置されていない。また、メイン基板4には、PMICの半導体パッケージ30と一つの貫通孔4zとの間には円弧状のスリット4zbが形成されている。このスリット4zbはメイン基板4に生じる歪みを緩和するためのスリットであり、これにより、半導体パッケージ30に与えられる応力を低減し、半田接合部のクラックを極力抑制できる。
本実施形態では、SDRAMの半導体パッケージ32の部品実装形態に特徴を備えるため、この説明を行う。図4は半導体パッケージ32の断面を概略的に示す。半導体パッケージ32は例えば数十の半田ボール32aを備えたBGA(Ball Grid Array)によるものであり、インタポーザ基板の下部に端子として半田ボール32aを例えば数十個配置して構成されている。
図5は半導体パッケージ32の下面から見た半田ボール32aのアサインを示し、図6はメイン基板4の半導体パッケージ32の実装面におけるレイアウトを示す。図5に示すように、SDRAMの半導体パッケージ32は大きく分けると、電源端子V1および信号端子S1を備える。
電源端子V1は電源電圧入力機能を備える。電源端子V1は、例えば1.8V電源電圧端子VDD,VDDQ,VDDL、グランド電圧端子VSS,VSSDL,VSSQとして各端子に個別に割当てられている。
例えば、1.8V電源電圧の入力端子VDDは半導体パッケージ32の最外側(半田ボール32a)に4個割当てられている。また、1.8V電源電圧の入力端子VDDQは、半導体パッケージ32の最外側(半田ボール32a)に3個割当てられている。また、グランド電圧の入力端子VSSは半導体パッケージ32の最外側(半田ボール32a)に3個割当てられている。
また、信号端子S1は、それぞれ信号入力機能又は/及び信号出力機能を備えるもので、例えばアドレス入力端子A0〜A14、バンクアドレス入力端子BA,BA2、クロック入力端子CK,/CK、クロックイネーブル端子CKE、ライトイネーブル端子/WE、チップセレクト端子/CS、データ入出力端子DQ0〜DQ3、等に割当てられている。ボールアサインの詳細説明は省略するが、例を挙げると、アドレス入力端子A0〜A14は図5中の下側の4行に配置されている。
これらの個別の信号入力機能又は/及び信号出力機能は、半導体パッケージ32の全ての半田ボール32aに例えば1つずつ割当てられている。したがって、これらの信号端子S1は例えば1つでも電気的接続不良を生じると機能的に動作しなくなる。そこで、本実施形態では、全ての半田ボール32aに重要度が設定されており、これらの半田ボール32aの機能的な優先度(重要度)に応じてメイン基板4の配線パターンを変更している。
図5中において、「黒丸端子」「白丸」「ハッチングを付した端子」の優先度を次のように設定している。優先度の1番目は「黒丸端子」、2番目は「白丸」、3番目は「ハッチングを付した端子」である。この図5に示すように、半導体パッケージ32の最外側の信号端子S1(例えば、データ入出力端子DQ4〜DQ7、バンクアドレス入力端子BA2、アドレス入力端子A12〜A14、等)を最も優先度の高い端子として位置付けている。
また、中央側に配置された信号端子S1、V1はその優先度が2番目に設定されている。また、半導体パッケージ32の最外側の電源端子V1(例えば1.8V電源電圧の端子VDD、グランド電圧の端子VSS等)は、最も優先度を低く設定している。
このように優先度を設定した理由は、半導体パッケージ32の最外側のメイン基板4の実装領域が、特に伸縮偏差が激しくなりやすく、この影響で半田クラック32hを生じやすくなり、特に最外側の信号端子S1に影響を生じやすくなるためである。また、最外側の電源端子V1は、ボールアサイン上、概ね複数個に割当てられているため、優先度が最も低く設定されている。
発明者は、この優先度等を考慮してレイアウト配置などを検討した結果、図6に示す配線パターンのレイアウトを構成した。図6に示すように、重要度の高い信号端子S1(例えばアドレス入力端子A14)が半田接合される電極パッド4mは、円形状の電極パッド4mのみが実装面4s上に構成されている。
この電極パッド4mは、その引出し用の配線パターン4pを実装面4s上に設けず、メイン基板4の他の層(例えば多層配線の実装面4sの直ぐ内側の内層L1:図7参照)に配線パターン4pを設けている。なお、図6中のレイアウトは一例を示すものである。優先度が最も高く割当てられたボール32aであっても、引出し用の配線パターン4pを実装面4s上に設けても良い。他方、優先度の低い電源端子V1(電源電圧端子VDD)が半田接合される電極パッド4maは、実装面4s上に配線パターン4pを連通している。
図7は図6のA−A線断面を示すものでありアドレス入力端子A14の電極パッド4mと配線パターン4pの構造を示す。図7に示すように、メイン基板4の実装面4s上には電極パッド4mが構成され、この電極パッド4mの上面上及び上側面上に半田ボール32aが形成されている。
電極パッド4mは、ビア4vを通じてメイン基板4の内層L1の配線パターン4pに接続され、この電極パッド4mの実装面4s上の露出面は平面的に円形状に形成されている(図6参照)。半田ボール32aは、図7に縦断面を示すように概ね球状に構成され、その球端が配線パッド4mの上面全体(平面的には円形全体)及び上側端を覆って接合されている。
また、メイン基板4の実装面4s上には、ソルダーレジスト4rが電極パッド4mの外方に所定距離離間して塗られている。このソルダーレジスト4rは、半田ボール32aが実装面4s上の他の配線パターン及び回路などに接触しないように絶縁保護する(所謂ノーマルレジスト構造)。
発明者は、温度サイクル試験(マイナス数十度からプラス数十度を数百〜数千サイクル)を実施し、半田クラックの発生状態を観察した結果、図7に示す半田接合構造を採用したときには、たとえ過酷な環境に曝されやすい車両に電子機器1を搭載しても、半田クラックを生じることなく長期信頼性を確保できることを確認した。
図8は図6のB−B線に沿う断面を模式的に示すもので、配線パターン4paが電極パッド4maに連通するように実装面4s上に設けられたときの構造を模式的な断面図で示す。この図8に示す半田接合構造は、発明者が、前述の温度サイクル試験を実施した後、半田ボール32aに生じる半田クラック32hの発生状態を観察した結果を示している。
配線パターン4paが電極パッド4maに連通してメイン基板4の実装面4s上に設けられており、この配線パターン4paはその上面が電極パッド4maと面一に形成される。このとき、半田ボール32aは、その球面端部において、電極パッド4ma及び配線パターン4pの面一部近辺に半田クラック32hを生じやすく、図8に示す断面では例えば球状片側に半田クラック32hを生じている。最悪の場合、この半田クラック32hが原因となり電気的接続不良となる虞がある。
しかし、本実施形態では、機能的に複数設けられる電源端子V1の電極パッド4maを対象として、この図8に示すように、引出し用の配線パターン4paが電極パッド4maに連通して設けられており、ソルダーレジスト4rが当該電極パッド4ma及び配線パターン4pから離間して塗布されている。
例えば電源電圧VDDの供給端子となる電源端子V1が、半導体パッケージ32に複数設けられるため、万が一、半田クラック32hの影響で電気的接続不良の危惧を生じる場合であっても、他の電源端子V1から電源電圧を確保可能と考慮できる場合、この電極パッド4maの半田接合構造を使用しても良い。
この対象となる電極パッド4maが万が一電気的接続不良を生じたとしても、電源電圧が他の電源端子V1(例えば対象端子がVDD端子であればその他の3端子のVDD端子)から入力できれば、SDRAM32は機能的に動作を保持できるためである。ここで、他の3端子のVDD端子のうち少なくとも一つは図7に示すように内層L1に配線パターン4pを設けると良い。すると、さらに電気的接続の信頼性を向上できる。
図9、図10は比較構造を示す。これらの図9、図10に示すように、ソルダーレジスト4rが、電極パッド4mの上端面及び側面を覆うように構成される構造は一般に用いられている(所謂オーバーレジスト構造)。なお、この図9、図10に示す半田接合構造は、発明者が温度サイクル試験を実施した後の半田クラックの発生状態を観察した結果を概略的に示している。
図9及び図10に示すように、半田ボール32aがソルダーレジスト4r上に接合されると、電極パッド4m、4maの上面開口領域が図7及び図8に示す構造よりも狭くなり、半田クラック32hが両端のソルダーレジスト4r上に生じやすくなることが確認された。前述したように、この半田クラック32hが原因となり電気的接続不良を生じると機能的に動作を保持できなくなる虞がある。
本実施形態によれば、半導体パッケージ32の信号端子S1の電極パッド4mを対象として、電極パッド4mの配線パターン4pがメイン基板4の内層L1に設けられている。そして、ソルダーレジスト4rが電極パッド4mの周囲から外方に離間して塗布され、半田ボール32aが電極パッド4mの上面及び上側端を覆うように接合されている。すると、半田クラック32hが半田ボール32aに発生しにくくなり信頼性良く電気的接続できる。
また、複数個設けられている半導体パッケージ32の電源端子V1(例えばVDD端子)の電極パッド4maを対象として、電極パッド4maの配線パターン4pが半導体パッケージ32の実装面4s上に設けられている。たとえ、車両内の過酷な環境下に曝されることで半田クラック32hが生じ万が一電気的接続不良を生じたとしても、他の電源端子V1の電極パッド4mから電源電圧を確保できるため、機能的な動作不良を防ぐことができ機能性を担保できる。
半導体パッケージ32の最外側のメイン基板4の実装領域は、特に伸縮の偏差が激しくなりやすくこの影響で半田クラック32hを生じやすい。しかし、メイン基板4は、半導体パッケージ32の最外側に割当てられた半田ボール32aの電極パッド4mを対象として、当該電極パッド4mの実装面4sとは異なる内層L1に配線パターン4pを備えるように構成されている。
このため、半田ボール32aは電極パッド4mの上面及び上側端を覆うように溶着接合されることで、半田クラック32hを極力生じないようにすることができる。半導体パッケージ32は、特にBGAパッケージにより構成されていると前述の影響が生じやすく効果も上がるが、他のパッケージ構造のものでも適用できる。