KR100810613B1 - 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈 - Google Patents

개별소자들의 개선된 배치 구조를 갖는 메모리 모듈 Download PDF

Info

Publication number
KR100810613B1
KR100810613B1 KR1020060073664A KR20060073664A KR100810613B1 KR 100810613 B1 KR100810613 B1 KR 100810613B1 KR 1020060073664 A KR1020060073664 A KR 1020060073664A KR 20060073664 A KR20060073664 A KR 20060073664A KR 100810613 B1 KR100810613 B1 KR 100810613B1
Authority
KR
South Korea
Prior art keywords
memory
disposed
tabs
region
individual
Prior art date
Application number
KR1020060073664A
Other languages
English (en)
Other versions
KR20080012604A (ko
Inventor
김경선
박성주
이정준
이제은
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060073664A priority Critical patent/KR100810613B1/ko
Priority to US11/708,591 priority patent/US20080030943A1/en
Publication of KR20080012604A publication Critical patent/KR20080012604A/ko
Application granted granted Critical
Publication of KR100810613B1 publication Critical patent/KR100810613B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Dram (AREA)

Abstract

개별소자들의 개선된 배치 구조를 갖는 메모리 모듈이 제공된다. 상기 메모리 모듈은 기판 본체 및 복수의 탭들(tabs)을 구비한다. 상기 탭들은 상기 기판 본체의 적어도 일면 가장자리에 배치된다. 상기 탭들과 같은 면에 메모리 패드 영역 및 개별소자들(discrete devices)이 배치된다. 상기 메모리 패드 영역은 상기 탭들과 전기적으로 접속된 메모리 칩 패드들을 갖는다. 상기 메모리 칩 패드들은 메모리 칩의 단자 영역에 배치된 복수의 단자들에 대응하도록 배열될 수 있다. 상기 개별소자들은 상기 메모리 패드 영역 주변의 어느 하나의 방향에 국한하여 배치된다. 또한, 상기 개별소자들은 상기 탭들 및 상기 메모리 칩 패드들과 전기적으로 접속된다.

Description

개별소자들의 개선된 배치 구조를 갖는 메모리 모듈{Memory module having improved discrete devices architecture}
도 1은 종래기술에 의한 메모리 모듈의 부품배치를 보여주는 평면도이다.
도 2는 본 발명의 실시 예에 따른 메모리 모듈의 실장된 모습을 보여주는 사시도이다.
도 3은 본 발명의 실시 예에 따른 메모리 모듈의 부품배치를 보여주는 평면도이다.
도 4는 도 3의 E 부분에 적용된 인쇄회로기판을 보여주는 평면도이다.
도 5는 본 발명의 실시 예에 따른 메모리 모듈을 설명하기 위하여 도 3의 절단선 I-I'에 따라 취해진 단면도이다.
도 6 및 도 7은 본 발명의 실시 예에 따른 메모리 모듈에 사용되는 메모리 칩들의 후면을 보여주는 평면도들이다.
도 8 내지 도 13은 본 발명의 다른 실시 예들에 따른 메모리 모듈의 부품배치를 보여주는 평면도들이다.
도 14 내지 도 16은 본 발명의 또 다른 실시 예들에 따른 메모리 모듈을 설명하기 위한 단면도들이다.
**도면의 주요부분에 대한 부호의 설명**
11, 100, 200, 300, 400, 500, 600, 700 : 기판 본체
13, 113 : 탭(tab) 110 : 탭 영역
60 : 외부장치 63 : 소켓
15, 15', 90, 90' : 메모리 칩
95 : 단자 영역 95B : 단자
195 : 메모리 패드 영역
195P : 메모리 칩 패드
17, 97 : 개별소자들(discrete devices)
97B : 개별소자 단자
197 : 개별소자 패드 영역
197P : 개별소자 패드
101, 102, 201, 302, 401, 402, 501, 602, 701, 702 : 완충 영역
116 : 내부 배선
SP : 아래 영역 NP : 위 영역
WP : 왼쪽 영역 EP : 오른쪽 영역
본 발명은 반도체장치에 관한 것으로, 특히 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈에 관한 것이다.
개인용 컴퓨터, 시스템 서버, 및 통신기기 등 다수의 전자시스템들은 데이터의 저장장치로서 메모리 모듈을 채택하고 있다. 상기 메모리 모듈은 인쇄회로기판(printed circuit board)에 부착된 메모리 칩들 및 개별소자들(discrete devices)을 구비한다. 상기 인쇄회로기판에는 외부 커넥터에 전기적으로 접속하기 위한 탭들(tabs)이 제공된다.
상기 메모리 칩들은 디램(DRAM) 또는 에스램(SRAM)과 같은 휘발성 메모리소자를 구비한다. 상기 개별소자들은 저항(resistor), 커패시터(capacitor), 인덕터(inductor), 레지스터(register), 프로그래머블 소자(programmable device), 또는 비 휘발성 메모리소자(non-volatile memory device)일 수 있다. 상기 개별소자들은 상기 탭들에 인가되는 외부 신호들을 상기 메모리 칩들에 저장할 수 있도록 분배하는 역할을 한다. 상기 메모리 칩들에 저장된 데이터는 상기 개별소자들을 경유하여 읽어낼 수 있다.
도 1은 종래의 메모리 모듈을 설명하기 위한 평면도이다.
도 1을 참조하면, 종래의 메모리 모듈은 기판 본체(11)에 부착된 메모리 칩들(15) 및 개별소자들(17)을 구비한다. 상기 기판 본체(11)의 가장자리에 탭들(tabs; 13)이 배치된다. 상기 기판 본체(11) 및 상기 탭들(13)은 인쇄회로기판을 구성한다.
상기 기판 본체(11)는 통상적으로 4층 내지 8층의 기판들을 접착하여 형성한 다층 기판 구조가 널리 사용된다. 상기 탭들(13)은 상기 기판 본체(11)의 내부에 형성된 배선들을 통하여 상기 메모리 칩들(15) 및 상기 개별소자들(17)과 전기적으로 접속될 수 있다. 또한, 상기 탭들(13)은 상기 메모리 칩들(15) 및 상기 개별소자들(17)을 외부장치에 전기적으로 접속해주는 역할을 한다.
상기 메모리 칩들(15)은 상기 기판 본체(11)의 장축을 따라 일렬로 배열된다. 도시된 바와 같이, 상기 개별소자들(17)은 상기 각각의 메모리 칩들(15) 주변에 배치된다. 그런데 상기 메모리 칩들(15)은 고집적화 및 대용량화에 따라 다양한 크기를 구비할 수 있다. 예를 들면, 대용량 메모리 칩(15')은 상기 메모리 칩들(15) 보다 큰 외부치수를 가질 수 있다. 이 경우에, 상기 개별소자들(17)은 상기 대용량 메모리 칩(15')을 상기 기판 본체(11)에 장착하는 것을 방해한다.
상기 대용량 메모리 칩(15')을 상기 기판 본체(11)에 배치하려면 상기 개별소자들(17)의 위치를 변경하여야 한다. 즉, 종래의 메모리 모듈은 상기 메모리 칩들(15)의 크기에 따라 서로 다른 규격의 인쇄회로기판을 필요로 한다.
한편, 메모리 모듈에 관한 다른 형성방법이 일본공개특허 제 2005-251971호에 "메모리 실장방법(MOUNTING METHOD OF MEMORY, AND MEMORY MODULE MOUNTED BY MOUNTING METHOD)"이라는 제목으로 고바야시 가수아끼 등(KOBAYASHI KATSUAKI et al.)에 의해 개시된 바 있다.
고바야시 가수아끼 등에 따르면, 소정 길이의 인쇄회로기판 위에 서로 다른 사양의 메모리 칩들을 부착할 수 있게 하는 메모리 칩의 실장 방법 및 그 실장 방법에 의하여 형성되는 메모리 모듈이 제공된다. 그런데 상기 메모리 모듈은 저 항(resistor), 커패시터(capacitor), 및 레지스터(register)와 같은 개별소자들을 필요로 한다. 상기 개별소자들은 상기 메모리 칩들의 효율적인 배치를 제한할 수 있다.
결론적으로, 상기 개별소자들 및 상기 메모리 칩들을 보다 효율적으로 배치하는 기술이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로서, 동일규격의 인쇄회로기판에 서로 다른 크기의 메모리 칩 장착이 가능한 메모리 모듈을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈을 제공한다. 상기 메모리 모듈은 기판 본체 및 복수의 탭들(tabs)을 구비한다. 상기 탭들은 상기 기판 본체의 적어도 일면 가장자리에 배치된다. 상기 탭들과 같은 면에 메모리 패드 영역 및 개별소자들(discrete devices)이 배치된다. 상기 메모리 패드 영역은 상기 탭들과 전기적으로 접속된 메모리 칩 패드들을 갖는다. 상기 개별소자들은 상기 메모리 패드 영역 주변의 어느 하나의 방향에 국한하여 배치된다. 또한, 상기 개별소자들은 상기 탭들 및 상기 메모리 칩 패드들과 전기적으로 접속된다.
본 발명의 몇몇 실시 예들에 있어서, 상기 메모리 패드 영역은 상기 개별소자들로부터 소정 거리 이격된 것일 수 있다.
다른 실시 예들에 있어서, 상기 메모리 패드 영역은 상기 기판 본체의 가장자리로부터 소정 거리 이격된 것일 수 있다.
또 다른 실시 예들에 있어서, 상기 개별소자들은 상기 탭들 및 상기 메모리 패드 영역 사이에 배치되는 것일 수 있다.
또 다른 실시 예들에 있어서, 상기 개별소자들은 상기 탭들의 반대편 가장자리에 배치되는 것일 수 있다.
또 다른 실시 예들에 있어서, 상기 메모리 패드 영역에 메모리 칩이 장착될 수 있다.
또 다른 실시 예들에 있어서, 상기 메모리 칩 패드들은 상기 메모리 칩의 단자 영역에 배치된 복수의 단자들에 대응하도록 배열된 것일 수 있다.
또 다른 실시 예들에 있어서, 상기 개별소자들(discrete devices)은 저항(resistor), 커패시터(capacitor), 인덕터(inductor), 레지스터(register), 프로그래머블 소자(programmable device), 및 비 휘발성 메모리소자(non-volatile memory device)로 이루어진 일군에서 선택된 하나를 포함하는 것일 수 있다.
또한, 본 발명은, 복수의 메모리 패드 영역들을 갖는 메모리 모듈을 제공한다. 상기 메모리 모듈은 기판 본체 및 복수의 탭들(tabs)을 구비한다. 상기 탭들은 상기 기판 본체의 적어도 일면 가장자리에 배치된다. 상기 탭들과 같은 면에 복수의 메모리 패드 영역들 및 개별소자들(discrete devices)이 배치된다. 상기 메모리 패드 영역들은 상기 기판 본체의 장축을 따라 서로 이격되도록 배치된다. 상기 메모리 패드 영역들은 상기 탭들과 전기적으로 접속된 메모리 칩 패드들을 갖는다. 상기 개별소자들은 상기 각각의 메모리 패드 영역들 주변의 어느 하나의 방향에 국한하여 배치된다. 또한, 상기 개별소자들은 상기 탭들 및 상기 메모리 칩 패드들과 전기적으로 접속된다.
몇몇 실시 예들에 있어서, 상기 메모리 패드 영역들은 나란히 배치된 것일 수 있다.
다른 실시 예들에 있어서, 상기 메모리 패드 영역들은 서로 어긋나게 배치된 것일 수 있다. 이 경우에, 상기 메모리 패드 영역들 중 적어도 하나와 상기 탭들 사이에 상기 개별소자들이 배치될 수 있다. 상기 메모리 패드 영역들 중 적어도 다른 하나에 있어서는 상기 탭들의 반대편 가장자리에 상기 개별소자들이 배치될 수 있다.
또 다른 실시 예들에 있어서, 상기 개별소자들은 상기 탭들 및 상기 메모리 패드 영역들 사이에 배치될 수 있다.
또 다른 실시 예들에 있어서, 상기 개별소자들은 상기 탭들의 반대편 가장자리에 배치될 수 있다.
또 다른 실시 예들에 있어서, 상기 메모리 패드 영역들은 상기 개별소자들로부터 소정 거리 이격된 것일 수 있다.
또 다른 실시 예들에 있어서, 상기 메모리 패드 영역들은 상기 기판 본체의 가장자리로부터 소정 거리 이격된 것일 수 있다.
또 다른 실시 예들에 있어서, 상기 메모리 패드 영역들은 상기 기판 본체의 전면 및 후면에 배치될 수 있다. 상기 전면의 메모리 패드 영역들 및 상기 후면의 메모리 패드 영역들은 서로 어긋나게 배치될 수 있다.
또 다른 실시 예들에 있어서, 상기 전면의 개별소자들은 상기 탭들의 반대편 가장자리에 배치되고, 상기 후면의 개별소자들은 상기 탭들 및 상기 메모리 패드 영역들 사이에 배치되는 것일 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 2는 본 발명의 제 1 실시 예에 따른 메모리 모듈의 실장된 모습을 보여주는 사시도이고, 도 3은 본 발명의 제 1 실시 예에 따른 메모리 모듈의 부품배치를 보여주는 평면도이다. 도 4는 도 3의 E 부분에 적용된 인쇄회로기판을 보여주는 평면도이고, 도 5는 본 발명의 제 1 실시 예에 따른 메모리 모듈을 설명하기 위하여 도 3의 절단선 I-I'에 따라 취해진 단면도이다. 도 6 및 도 7은 본 발명의 실시 예 에 따른 메모리 모듈에 사용되는 메모리 칩들의 후면을 보여주는 평면도들이다.
도 2를 참조하면, 본 발명의 제 1 실시 예에 따른 메모리 모듈은 기판 본체(100), 메모리 칩들(90) 및 개별소자들(discrete devices; 97)을 구비할 수 있다. 상기 메모리 모듈은 소켓(63)에 장착되어 외부장치(60)와 전기적으로 접속될 수 있다.
개인용 컴퓨터, 시스템 서버, 및 통신기기 등 다수의 전자시스템들에 있어서, 상기 메모리 모듈은 그들의 데이터 저장장치로서 널리 채택될 수 있다. 예를 들면, 상기 외부장치(60)는 개인용 컴퓨터의 메인 보드(main board)일 수 있다. 상기 소켓(63)은 상기 메인 보드(main board)에 나란히 배치된 여러 개일 수 있다. 상기 외부장치(60)는 상기 소켓들(63)을 통하여 상기 메모리 모듈에 데이터를 저장하고 읽어낼 수 있다.
상기 기판 본체(100)는 장축을 갖는 얇은 판 모양일 수 있다. 상기 기판 본체(100)는 상기 소켓(63)에 삽입하기에 적합한 두께를 구비할 수 있다. 상기 메모리 칩들(90)은 상기 기판 본체(100)의 장축을 따라 일렬로 배치될 수 있다. 상기 메모리 칩들(90)은 디램(DRAM) 또는 에스램(SRAM)과 같은 휘발성 메모리소자(volatile memory device)를 구비할 수 있다.
상기 개별소자들(97)은 상기 메모리 칩들(90) 각각의 한쪽에 국한하여 배치될 수 있다. 상기 개별소자들(97)은 저항(resistor), 커패시터(capacitor), 인덕터(inductor), 레지스터(register), 프로그래머블 소자(programmable device), 및 비 휘발성 메모리소자(non-volatile memory device)로 이루어진 일군에서 선택된 하나를 포함할 수 있다. 상기 개별소자들(97)은 상기 메모리 칩들(90)에 입출력되는 데이터들을 분배하는 역할을 할 수 있다.
도 3을 참조하면, 상기 기판 본체(100)의 일면 가장자리에 탭 영역(110)이 배치될 수 있다. 상기 탭 영역(110)에 복수의 탭들(tabs; 113)이 제공될 수 있다. 즉, 상기 기판 본체(100)의 일면 가장자리에 상기 탭들(113)이 배치될 수 있다. 상기 메모리 칩들(90)은 상기 탭들(113)과 같은 면에 상기 기판 본체(100)의 장축을 따라 일렬로 장착될 수 있다. 상기 메모리 칩들(90) 및 상기 탭 영역(110) 사이에 상기 개별소자들(97)이 배치될 수 있다. 상기 개별소자들(97)은 상기 메모리 칩들(90) 및 상기 탭들(113)과 전기적으로 접속될 수 있다.
상기 기판 본체(100)는 얇은 판 모양일 수 있다. 상기 탭들(113)은 상기 기판 본체(100)의 양면에 각각 제공될 수 있다. 상기 탭 영역(110)은 상기 소켓들(63) 중 선택된 하나에 삽입될 수 있다. 상기 탭들(113)은 구리와 같은 도전성 물질막일 수 있다. 이 경우에, 상기 탭들(113)은 상기 외부장치(60) 및 상기 메모리 칩들(90) 사이를 전기적으로 접속해주는 역할을 할 수 있다.
상기 탭 영역(110)의 반대편 가장자리에 제 1 완충영역들(101)이 배치될 수 있다. 상기 제 1 완충영역들(101)은 상기 메모리 칩들(90)을 상기 기판 본체(100)의 가장자리로부터 이격시키는 역할을 할 수 있다. 상기 메모리 칩들(90) 및 상기 개별소자들(97) 사이에 제 2 완충영역들(102)이 배치될 수 있다. 상기 제 2 완충영역들(102)은 상기 메모리 칩들(90) 및 상기 개별소자들(97) 사이를 이격시키는 역할을 할 수 있다.
이에 더하여, 상기 메모리 칩들(90) 및 상기 개별소자들(97)은 상기 기판 본체(100)의 양면에 각각 장착될 수도 있다. 상기 탭들(113) 또한 상기 기판 본체(100)의 양면에 각각 배치될 수 있다.
도 4를 참조하면, 상기 기판 본체(100)의 일면에 메모리 패드 영역(195)이 배치될 수 있다. 상기 메모리 패드 영역(195)은 상기 탭 영역(110)과 같은 면에 배치될 수 있다. 상기 메모리 패드 영역(195)은 상기 메모리 칩(90)의 단자 영역에 대응하는 크기와 형상일 수 있다. 상기 메모리 패드 영역(195) 내에는 상기 단자 영역에 배치된 복수의 단자들에 대응하도록 배열된 메모리 칩 패드들(195P)이 제공될 수 있다. 상기 메모리 칩 패드들(195P)은 구리와 같은 도전성 물질막일 수 있다. 상기 메모리 칩 패드들(195P)은 상기 탭들(113)과 전기적으로 접속될 수 있다.
예를 들면, 상기 메모리 패드 영역(195) 내에는 84개의 상기 메모리 칩 패드들(195P)이 제공될 수 있다. 또한, 상기 메모리 패드 영역(195) 내에는 상기 단자 영역에 배치된 복수의 단자들보다 많은 수의 상기 메모리 칩 패드들(195P)이 제공될 수도 있다.
상기 메모리 패드 영역(195)은 상기 탭 영역(110)과 이격되도록 배치될 수 있다. 상기 기판 본체(100)의 표면은 상기 메모리 패드 영역(195)을 중심으로 하여 아래, 위, 왼쪽 및 오른쪽 영역들(SP, NP, WP, EP)로 분류될 수 있다. 즉, 상기 아래 영역(SP)은 상기 메모리 패드 영역(195) 및 상기 탭 영역(110) 사이에 위치할 수 있다. 상기 위 영역(NP)은 상기 탭 영역(110) 반대편 가장자리와 상기 메모리 패드 영역(195) 사이에 위치할 수 있다. 상기 왼쪽 영역(WP)은 상기 위 영역(NP) 및 상기 아래 영역(SP) 사이의 상기 메모리 패드 영역(195) 왼쪽에 위치할 수 있다. 상기 오른쪽 영역(EP)은 상기 위 영역(NP) 및 상기 아래 영역(SP) 사이의 상기 메모리 패드 영역(195) 오른쪽에 위치할 수 있다.
상기 메모리 패드 영역(195) 및 상기 탭 영역(110) 사이에 개별소자 패드 영역(197)이 배치될 수 있다. 즉, 상기 개별소자 패드 영역(197)은 상기 메모리 패드 영역(195)의 한쪽에 국한하여 배치될 수 있다. 상기 개별소자 패드 영역(197)에는 상기 개별소자들(97)에 대응하는 개별소자 패드들(197P)이 제공될 수 있다. 상기 개별소자 패드들(197P)은 구리와 같은 도전성 물질막일 수 있다. 상기 개별소자 패드들(197P)은 상기 메모리 칩 패드들(195P) 및 상기 탭들(113)과 전기적으로 접속될 수 있다.
상기 위 영역(NP)에 제 1 완충영역(101)이 배치될 수 있다. 상기 제 1 완충영역(101)에는 상기 개별소자 패드들(197P) 또는 상기 메모리 칩 패드들(195P)이 배치되지 않는다. 즉. 상기 제 1 완충영역(101)은 상기 메모리 패드 영역(195)을 상기 기판 본체(100)의 가장자리로부터 이격시키는 역할을 할 수 있다.
상기 메모리 패드 영역(195) 및 상기 개별소자 패드 영역(197) 사이에 제 2 완충영역(102)이 배치될 수 있다. 즉, 상기 제 2 완충영역(102)은 상기 아래 영역(SP)에 배치될 수 있다. 상기 제 2 완충영역(102)은 상기 메모리 패드 영역(195)을 상기 개별소자 패드 영역(197)으로부터 이격시키는 역할을 할 수 있다.
상기 기판 본체(100), 상기 탭들(113), 상기 메모리 칩 패드들(195P), 및 상기 개별소자 패드들(197P)은 인쇄회로기판을 구성할 수 있다. 상기 메모리 패드 영 역(195)에 상기 메모리 칩(90)이 장착될 수 있다. 즉, 상기 메모리 패드 영역(195)에 대응하는 단자영역을 갖는 상기 메모리 칩(90)은 상기 인쇄회로기판에 장착될 수 있다. 상기 개별소자 패드 영역(197)에 상기 개별소자들(97)이 장착될 수 있다.
상기 메모리 패드 영역(195)은 상기 제 1 완충영역(101)에 의하여 상기 기판 본체(100)의 가장자리로부터 이격될 수 있다. 또한, 상기 메모리 패드 영역(195)은 상기 제 2 완충영역(102)에 의하여 상기 개별소자들(97)로부터 이격될 수 있다. 이에 따라, 상기 메모리 칩(90)은 상기 메모리 패드 영역(195)보다 큰 외부치수를 구비할지라도 상기 인쇄회로기판에 장착될 수 있다. 즉, 상기 제 1 완충영역(101) 및 상기 제 2 완충영역(102)을 갖는 상기 인쇄회로기판은 서로 다른 크기의 상기 메모리 칩(90)을 장착할 수 있는 충분한 여유를 제공할 수 있다.
도 5를 참조하면, 상기 기판 본체(100)는 4층의 얇은 박판들을 적층하여 형성한 구조체일 수 있다. 상기 기판 본체(100)의 내부에 상기 탭들(113), 상기 메모리 칩들(90), 및 상기 개별소자들(97)을 전기적으로 접속해주는 역할을 하는 내부 배선들(116)이 제공될 수 있다. 상기 내부 배선들(116)은 구리와 같은 도전성 물질막일 수 있다. 상기 기판 본체(100), 상기 탭들(113), 상기 메모리 칩 패드들(도 4의 195P), 상기 개별소자 패드들(도 4의 197P), 및 상기 내부 배선들(116)은 인쇄회로기판을 구성할 수 있다.
상기 개별소자들(97)은 개별소자 단자들(97B)에 의하여 상기 개별소자 패드들(도 4의 197P)에 부착될 수 있다. 상기 개별소자 단자들(97B)은 솔더 볼(solder ball)과 갈은 도전성 접착재료일 수 있다. 그 결과, 상기 개별소자들(97)은 상기 탭들(113)과 인접한 곳에 배치될 수 있다. 상기 개별소자들(97)은 상기 내부 배선들(116)을 통하여 상기 탭들(113) 및 상기 메모리 칩들(90)과 전기적으로 접속될 수 있다.
상기 메모리 칩들(90)은 단자 영역에 배치된 복수의 단자들(95B)에 의하여 상기 메모리 칩 패드들(도 4의 195P)에 부착될 수 있다. 상기 단자들(95B)은 솔더 볼(solder ball)과 갈은 도전성 접착재료일 수 있다. 그 결과, 상기 메모리 칩들(90)은 상기 메모리 패드 영역(195)에 배치될 수 있다. 상기 메모리 칩들(90)은 상기 내부 배선들(116)을 통하여 상기 탭들(113) 및 상기 개별소자들(97)과 전기적으로 접속될 수 있다.
상기 제 1 완충영역(101)은 상기 탭 영역(110)의 반대편 가장자리에 배치될 수 있다. 상기 제 2 완충영역(102)은 상기 메모리 패드 영역(195) 및 상기 개별소자들(97) 사이에 배치될 수 있다. 즉, 상기 메모리 칩(90)은 상기 제 1 완충영역(101)에 의하여 상기 기판 본체(100)의 가장자리로부터 이격될 수 있다. 또한, 상기 메모리 칩(90)은 상기 제 2 완충영역(102)에 의하여 상기 개별소자들(97)로부터 이격될 수 있다. 이에 따라, 상기 메모리 칩(90)은 상기 메모리 패드 영역(195)보다 큰 외부치수를 갖는다 하여도 상기 인쇄회로기판에 장착될 수 있다. 즉, 상기 제 1 완충영역(101) 및 상기 제 2 완충영역(102)을 갖는 상기 인쇄회로기판은 서로 다른 크기의 상기 메모리 칩(90)을 장착할 수 있는 충분한 여유를 제공할 수 있다.
상기 메모리 칩들(90) 및 상기 개별소자들(97)은 상기 기판 본체(100)의 양면에 각각 배치될 수 있다. 상기 탭들(113) 또한 상기 기판 본체(100)의 양면에 각 각 배치될 수 있다. 이 경우에, 상기 기판 본체(100)의 양면에 각각 배치된 상기 메모리 칩들(90)은 서로 대칭되는 구조를 가질 수 있다. 이와는 달리, 상기 메모리 칩들(90)은 서로 비대칭 구조를 가질 수도 있다.
도 6을 참조하면, 상기 메모리 칩(90)은 단자 영역(95)을 구비할 수 있다. 상기 단자 영역(95) 내에 복수의 상기 단자들(95B)이 배치될 수 있다. 상기 단자들(95B)은 솔더 볼(solder ball)과 갈은 도전성 접착재료일 수 있다. 예를 들면, 상기 단자들(95B)은 6열로 정렬된 84개의 솔더 볼(solder ball)일 수 있다. 상기 메모리 칩(90)은 상기 단자 영역(95)보다 큰 외부치수를 구비할 수 있다. 상기 단자 영역(95)은 상기 메모리 칩(90)의 후면에 배치될 수 있다.
도 7을 참조하면, 대용량 메모리 칩(90')은 상기 메모리 칩(90) 보다 상대적으로 큰 외부치수를 구비할 수 있다. 반면, 상기 대용량 메모리 칩(90')은 상기 메모리 칩(90)의 것과 동일한 크기의 상기 단자 영역(95)을 구비할 수 있다.
도 2 내지 도 7을 통하여 설명한 바와 같이, 본 발명의 제 1 실시 예에 따른 메모리 모듈은 상기 인쇄회로기판에 장착된 상기 메모리 칩들(90) 및 상기 개별소자들(discrete devices; 97)을 구비할 수 있다. 상기 인쇄회로기판은 상기 기판 본체(100), 상기 탭들(113), 상기 내부 배선들(116), 상기 메모리 칩 패드들(195P), 및 상기 개별소자 패드들(197P)을 구비할 수 있다.
상기 개별소자 패드들(197P)은 상기 탭들(113) 및 상기 메모리 칩 패드들(195P) 사이에 배치된다. 즉, 상기 개별소자들(discrete devices; 97)은 상기 메모리 칩 패드들(195P)의 한쪽에 국부적으로 배치된다. 상기 기판 본체(100)의 표면 에 상기 제 1 완충영역(101) 및 상기 제 2 완충영역(102)이 배치될 수 있다. 상기 완충영역들(101, 102) 상에는 상기 개별소자 패드들(197P)이 배치되지 않는다. 이에 따라, 다양한 크기를 갖는 상기 메모리 칩들(90)을 상기 인쇄회로기판에 장착할 수 있다. 즉, 상기 대용량 메모리 칩(90')이라 할지라도 상기 메모리 패드 영역(195)에 대응하는 상기 단자 영역(95)을 구비하는 경우 장착될 수 있다.
도 8은 본 발명의 제 2 실시 예에 따른 메모리 모듈의 부품배치를 보여주는 평면도이다.
도 8을 참조하면, 본 발명의 제 2 실시 예에 따른 메모리 모듈은 기판 본체(200), 상기 메모리 칩들(90) 및 상기 개별소자들(discrete devices; 97)을 구비할 수 있다. 상기 기판 본체(200)의 일면 가장자리에 상기 탭 영역(110)이 배치될 수 있다. 상기 탭 영역(110)에 복수의 상기 탭들(tabs; 113)이 제공될 수 있다. 상기 메모리 칩들(90)은 상기 탭 영역(110)과 같은 면에 배치된 메모리 패드 영역(도시되지 않음)에 장착될 수 있다. 상기 개별소자들(97)은 상기 탭 영역(110)과 같은 면에 배치된 개별소자 패드 영역(도시되지 않음)에 장착될 수 있다.
상기 개별소자들(97)은 상기 메모리 칩들(90) 및 상기 탭 영역(110) 사이에 국부적으로 배치될 수 있다. 상기 기판 본체(200)의 상기 위 영역(도 4의 NP)에 제 1 완충영역(201)이 배치될 수 있다. 상기 제 1 완충영역(201)에는 상기 개별소자들(97)이 배치되지 않는다. 상기 제 1 완충영역(201)은 상기 메모리 칩들(90)을 상기 기판 본체(200)의 가장자리로부터 이격시키는 역할을 할 수 있다. 이에 따라, 다양한 크기를 갖는 상기 메모리 칩들(90)을 상기 인쇄회로기판에 장착할 수 있다.
도 9는 본 발명의 제 3 실시 예에 따른 메모리 모듈의 부품배치를 보여주는 평면도이다.
도 9를 참조하면, 본 발명의 제 3 실시 예에 따른 메모리 모듈은 기판 본체(300), 상기 메모리 칩들(90) 및 상기 개별소자들(discrete devices; 97)을 구비할 수 있다. 상기 기판 본체(300)의 일면 가장자리에 상기 탭 영역(110)이 배치될 수 있다. 상기 탭 영역(110)에 복수의 상기 탭들(tabs; 113)이 제공될 수 있다. 상기 메모리 칩들(90)은 상기 탭 영역(110)과 같은 면에 배치된 메모리 패드 영역들(도시되지 않음)에 장착될 수 있다. 상기 개별소자들(97)은 상기 탭 영역(110)과 같은 면에 배치된 개별소자 패드 영역들(도시되지 않음)에 장착될 수 있다.
상기 개별소자들(97)은 상기 위 영역(도 4의 NP)에 배치될 수 있다. 즉, 상기 개별소자들(97)은 상기 기판 본체(300)의 상기 탭 영역(110) 반대편 가장자리에 국부적으로 배치될 수 있다. 상기 메모리 칩들(90) 및 상기 탭 영역(110) 사이에 제 2 완충영역(302)이 배치될 수 있다. 상기 제 2 완충영역(302)은 상기 메모리 칩들(90)을 상기 탭 영역(110)으로부터 이격시키는 역할을 할 수 있다. 이에 따라, 다양한 크기를 갖는 상기 메모리 칩들(90)을 상기 인쇄회로기판에 장착할 수 있다.
도 10은 본 발명의 제 4 실시 예에 따른 메모리 모듈의 부품배치를 보여주는 평면도이다.
도 10을 참조하면, 본 발명의 제 4 실시 예에 따른 메모리 모듈은 기판 본체(400), 상기 메모리 칩들(90) 및 상기 개별소자들(discrete devices; 97)을 구비할 수 있다. 상기 기판 본체(400)의 일면 가장자리에 상기 탭 영역(110)이 배치될 수 있다. 상기 탭 영역(110)에 복수의 상기 탭들(tabs; 113)이 제공될 수 있다. 상기 메모리 칩들(90)은 상기 탭 영역(110)과 같은 면에 배치된 메모리 패드 영역(도시되지 않음)에 장착될 수 있다. 상기 개별소자들(97)은 상기 탭 영역(110)과 같은 면에 배치된 개별소자 패드 영역(도시되지 않음)에 장착될 수 있다.
상기 메모리 칩들(90) 중 선택된 몇 개 및 상기 탭 영역(110) 사이에 상기 개별소자들(97)이 국부적으로 배치될 수 있다. 이 경우에, 상기 기판 본체(400)의 상기 탭 영역(110) 반대편 가장자리에 제 1 완충영역(401)이 배치될 수 있다. 즉, 상기 제 1 완충영역(401)은 상기 위 영역(도 4의 NP)에 배치될 수 있다.
상기 메모리 칩들(90) 중 선택된 다른 몇 개 및 상기 탭 영역(110) 사이에 제 2 완충영역(402)이 배치될 수 있다. 이 경우에, 상기 개별소자들(97)은 상기 기판 본체(400)의 상기 탭 영역(110) 반대편 가장자리에 국부적으로 배치될 수 있다.
상기 완충영역들(401, 402)은 상기 메모리 칩들(90)을 상기 기판 본체(400)의 가장자리 또는 상기 개별소자들(97)로부터 이격시키는 역할을 할 수 있다. 이에 따라, 다양한 크기를 갖는 상기 메모리 칩들(90)을 상기 인쇄회로기판에 장착할 수 있다.
도 11은 본 발명의 제 5 실시 예에 따른 메모리 모듈의 부품배치를 보여주는 평면도이다.
도 11을 참조하면, 본 발명의 제 5 실시 예에 따른 메모리 모듈은 기판 본체(500), 상기 메모리 칩들(90) 및 상기 개별소자들(discrete devices; 97)을 구비할 수 있다. 상기 기판 본체(500)의 일면 가장자리에 상기 탭 영역(110)이 배치될 수 있다. 상기 탭 영역(110)에 복수의 상기 탭들(tabs; 113)이 제공될 수 있다. 상기 메모리 칩들(90)은 상기 탭 영역(110)과 같은 면에 배치된 메모리 패드 영역(도시되지 않음)에 장착될 수 있다. 상기 개별소자들(97)은 상기 탭 영역(110)과 같은 면에 배치된 개별소자 패드 영역(도시되지 않음)에 장착될 수 있다.
상기 개별소자들(97)은 상기 기판 본체(500)의 상기 탭 영역(110) 반대편 가장자리에 국부적으로 배치될 수 있다. 상기 개별소자들(97) 및 상기 메모리 칩들(90) 사이에 제 1 완충영역(501)이 배치될 수 있다. 상기 제 1 완충영역(501)은 상기 메모리 칩들(90)을 상기 개별소자들(97)로부터 이격시키는 역할을 할 수 있다. 이에 따라, 다양한 크기를 갖는 상기 메모리 칩들(90)을 상기 인쇄회로기판에 장착할 수 있다.
도 12는 본 발명의 제 6 실시 예에 따른 메모리 모듈의 부품배치를 보여주는 평면도이다.
도 12를 참조하면, 본 발명의 제 6 실시 예에 따른 메모리 모듈은 기판 본체(600), 상기 메모리 칩들(90) 및 상기 개별소자들(discrete devices; 97)을 구비할 수 있다. 상기 기판 본체(600)의 일면 가장자리에 상기 탭 영역(110)이 배치될 수 있다. 상기 탭 영역(110)에 복수의 상기 탭들(tabs; 113)이 제공될 수 있다. 상기 메모리 칩들(90)은 상기 탭 영역(110)과 같은 면에 배치된 메모리 패드 영역(도시되지 않음)에 장착될 수 있다. 상기 개별소자들(97)은 상기 탭 영역(110)과 같은 면에 배치된 개별소자 패드 영역(도시되지 않음)에 장착될 수 있다.
상기 개별소자들(97)은 상기 메모리 칩들(90) 및 상기 탭 영역(110) 사이에 국부적으로 배치될 수 있다. 상기 메모리 칩들(90) 및 상기 개별소자들(97) 사이에 제 2 완충영역(602)이 배치될 수 있다. 상기 제 2 완충영역(602)은 상기 메모리 칩들(90)을 상기 개별소자들(97)로부터 이격시키는 역할을 할 수 있다. 이에 따라, 다양한 크기를 갖는 상기 메모리 칩들(90)을 상기 인쇄회로기판에 장착할 수 있다.
도 13은 본 발명의 제 7 실시 예에 따른 메모리 모듈의 부품배치를 보여주는 평면도이다.
도 13을 참조하면, 본 발명의 제 7 실시 예에 따른 메모리 모듈은 기판 본체(700), 상기 메모리 칩들(90) 및 상기 개별소자들(discrete devices; 97)을 구비할 수 있다. 상기 기판 본체(700)의 일면 가장자리에 상기 탭 영역(110)이 배치될 수 있다. 상기 탭 영역(110)에 복수의 상기 탭들(tabs; 113)이 제공될 수 있다. 상기 메모리 칩들(90)은 상기 탭 영역(110)과 같은 면에 배치된 메모리 패드 영역(도시되지 않음)에 장착될 수 있다. 상기 개별소자들(97)은 상기 탭 영역(110)과 같은 면에 배치된 개별소자 패드 영역(도시되지 않음)에 장착될 수 있다.
상기 메모리 칩들(90)은 서로 어긋나게 배치될 수 있다. 상기 메모리 칩들(90) 중 선택된 몇 개는 상기 탭 영역(110)에 인접한 곳에 배치될 수 있다. 이 경우에, 상기 기판 본체(400)의 상기 탭 영역(110) 반대편 가장자리에 상기 개별소자들(97)이 국부적으로 배치될 수 있다. 또한, 상기 개별소자들(97) 및 상기 메모리 칩들(90) 사이에 제 1 완충영역(701)이 배치될 수 있다.
상기 메모리 칩들(90) 중 선택된 다른 몇 개 및 상기 탭 영역(110) 사이에도 상기 개별소자들(97)이 국부적으로 배치될 수 있다. 이 경우에, 상기 메모리 칩 들(90) 및 상기 개별소자들(97) 사이에 제 2 완충영역(702)이 배치될 수 있다.
상기 완충영역들(701, 702)은 상기 메모리 칩들(90)을 상기 개별소자들(97)로부터 이격시키는 역할을 할 수 있다. 이에 따라, 다양한 크기를 갖는 상기 메모리 칩들(90)을 상기 인쇄회로기판에 장착할 수 있다.
도 14는 본 발명의 제 8 실시 예에 따른 메모리 모듈을 설명하기 위하여 도 3의 절단선 I-I'에 따라 취해진 단면도이다.
도 14를 참조하면, 본 발명의 제 8 실시 예에 따른 메모리 모듈은 상기 기판 본체(100), 상기 메모리 칩들(90) 및 상기 개별소자들(discrete devices; 97)을 구비할 수 있다. 상기 기판 본체(100)의 양면에 각각 상기 탭 영역(110)이 배치될 수 있다.
본 발명의 제 8 실시 예에 따른 메모리 모듈의 일면은, 도 3 및 도 5를 통하여 기술된바 있는, 본 발명의 제 1 실시 예에 따른 메모리 모듈과 동일한 구조를 구비할 수 있다.
본 발명의 제 8 실시 예에 따른 메모리 모듈의 다른 일면에 있어서는, 상기 기판 본체(100)의 상기 탭 영역(110) 반대편 가장자리에 개별소자 패드 영역(도시되지 않음)이 배치될 수 있다. 상기 개별소자 패드 영역에 상기 개별소자들(97)이 부착될 수 있다. 즉, 상기 기판 본체(100)의 상기 탭 영역(110) 반대편 가장자리에 상기 개별소자들(97)이 국부적으로 배치될 수 있다.
이 경우에, 상기 개별소자들(97) 및 상기 탭 영역(110) 사이에 상기 메모리 칩(90)이 배치될 수 있다. 즉, 상기 개별소자들(97) 및 상기 탭 영역(110) 사이의 상기 기판 본체(100)에 상기 메모리 패드 영역(195)이 제공될 수 있다. 상기 개별소자들(97) 및 상기 메모리 칩(90) 사이에 제 1 완충영역(101)이 배치될 수 있다. 상기 메모리 칩(90) 및 상기 탭 영역(110) 사이에 제 2 완충영역(102)이 배치될 수 있다.
상기 기판 본체(100), 상기 탭들(113), 상기 내부 배선들(116), 상기 메모리 패드 영역(195), 및 상기 개별소자 패드 영역은 인쇄회로기판을 구성할 수 있다. 상기 기판 본체(100)의 표면에 상기 제 1 및 제 2 완충영역들(101, 102)이 배치될 수 있다.
상기 메모리 패드 영역들(195)은 상기 제 1 및 제 2 완충영역들(101, 102)에 의하여 상기 기판 본체(100)의 가장자리 및 상기 개별소자들(97)로부터 이격될 수 있다. 이에 따라, 상기 메모리 칩들(90)은 상기 메모리 패드 영역(195)보다 큰 외부치수를 구비할지라도 상기 인쇄회로기판에 장착될 수 있다. 즉, 상기 제 1 완충영역(101) 및 상기 제 2 완충영역(102)을 갖는 상기 인쇄회로기판은 서로 다른 크기의 상기 메모리 칩(90)을 장착할 수 있는 충분한 여유를 제공할 수 있다.
이에 더하여, 상기 양면에 각각 배치된 상기 메모리 칩들(90)은 서로 비대칭 구조를 갖는다. 이에 따라, 본 발명의 제 8 실시 예에 따른 메모리 모듈은 상기 메모리 칩들(90)에서 발생하는 열을 효율적으로 발산하는 구조가 될 수 있다.
도 15는 본 발명의 제 9 실시 예에 따른 메모리 모듈을 설명하기 위하여 도 8의 절단선 Ⅱ-Ⅱ'에 따라 취해진 단면도이다.
도 15를 참조하면, 본 발명의 제 9 실시 예에 따른 메모리 모듈은 상기 기판 본체(200), 상기 메모리 칩들(90) 및 상기 개별소자들(discrete devices; 97)을 구비할 수 있다. 상기 기판 본체(200)의 양면에 각각 상기 탭 영역(110)이 배치될 수 있다.
본 발명의 제 9 실시 예에 따른 메모리 모듈의 양면은, 도 8을 통하여 기술된 바 있는, 본 발명의 제 2 실시 예에 따른 메모리 모듈과 동일한 구조를 각각 구비할 수 있다. 상기 기판 본체(200)의 일면 가장자리에 상기 탭 영역(110)이 배치될 수 있다. 상기 탭 영역(110)에 복수의 상기 탭들(tabs; 113)이 제공될 수 있다. 상기 메모리 칩들(90)은 상기 탭 영역(110)과 같은 면에 배치된 메모리 패드 영역(195)에 장착될 수 있다. 상기 개별소자들(97)은 상기 탭 영역(110)과 같은 면에 배치된 개별소자 패드 영역(도시되지 않음)에 장착될 수 있다.
상기 기판 본체(200), 상기 탭들(113), 상기 내부 배선들(116), 상기 메모리 패드 영역(195), 및 상기 개별소자 패드 영역은 인쇄회로기판을 구성할 수 있다.
상기 개별소자들(97)은 상기 메모리 칩들(90) 및 상기 탭 영역(110) 사이에 국부적으로 배치될 수 있다. 상기 기판 본체(200)의 상기 위 영역(NP)에 제 1 완충영역(201)이 배치될 수 있다. 상기 제 1 완충영역(201)은 상기 메모리 칩들(90)을 상기 기판 본체(200)의 가장자리로부터 이격시키는 역할을 할 수 있다. 이에 따라, 상기 메모리 칩들(90)은 상기 메모리 패드 영역(195)보다 큰 외부치수를 구비할지라도 상기 인쇄회로기판에 장착될 수 있다.
이에 더하여, 본 발명의 제 9 실시 예에 따른 메모리 모듈은 상기 메모리 칩들(90) 및 상기 개별소자들(97)은 종래에 비하여 상기 탭들(113)에 상대적으로 가 깝게 배치된 구조를 갖는다. 이에 따라, 상기 메모리 모듈은 낮은 노이즈 및 빠른 응답속도와 같은 우수한 전기적 특성을 보일 수 있다.
더 나아가서, 상기 제 1 완충영역(201)은 생략될 수 있다. 이 경우에, 상기 기판 본체(200)는 상기 제 1 완충영역(201)의 크기만큼 축소될 수도 있다. 즉, 로우 프로파일(low profile)을 갖는 메모리 모듈을 구현할 수 있다.
도 16은 본 발명의 제 10 실시 예에 따른 메모리 모듈을 설명하기 위하여 도 11의 절단선 Ⅲ-Ⅲ'에 따라 취해진 단면도이다.
도 16을 참조하면, 본 발명의 제 10 실시 예에 따른 메모리 모듈은 상기 기판 본체(500), 상기 메모리 칩들(90) 및 상기 개별소자들(discrete devices; 97)을 구비할 수 있다. 상기 기판 본체(500)의 양면에 상기 탭 영역(110)이 배치될 수 있다.
본 발명의 제 10 실시 예에 따른 메모리 모듈의 일면은, 도 11을 통하여 기술된 바 있는, 본 발명의 제 5 실시 예에 따른 메모리 모듈과 동일한 구조를 구비할 수 있다. 상기 기판 본체(500)의 일면 가장자리에 상기 탭 영역(110)이 배치될 수 있다. 상기 탭 영역(110)에 복수의 상기 탭들(tabs; 113)이 제공될 수 있다. 상기 메모리 칩들(90)은 상기 탭 영역(110)과 같은 면에 배치된 메모리 패드 영역(195)에 장착될 수 있다. 상기 개별소자들(97)은 상기 탭 영역(110)과 같은 면에 배치된 개별소자 패드 영역(도시되지 않음)에 장착될 수 있다.
상기 개별소자들(97)은 상기 기판 본체(500)의 상기 탭 영역(110) 반대편 가장자리에 국부적으로 배치될 수 있다. 상기 개별소자들(97) 및 상기 메모리 칩 들(90) 사이에 상기 제 1 완충영역(501)이 배치될 수 있다. 상기 제 1 완충영역(501)은 상기 메모리 칩들(90)을 상기 개별소자들(97)로부터 이격시키는 역할을 할 수 있다.
본 발명의 제 10 실시 예에 따른 메모리 모듈의 다른 일면은, 도 8을 통하여 기술된 바 있는, 본 발명의 제 2 실시 예에 따른 메모리 모듈과 동일한 구조를 구비할 수 있다. 상기 기판 본체(500)의 가장자리에 상기 탭 영역(110)이 배치될 수 있다. 상기 탭 영역(110)에 복수의 상기 탭들(tabs; 113)이 제공될 수 있다. 상기 메모리 칩들(90)은 상기 탭 영역(110)과 같은 면에 배치된 메모리 패드 영역(195)에 장착될 수 있다. 상기 개별소자들(97)은 상기 탭 영역(110)과 같은 면에 배치된 개별소자 패드 영역(도시되지 않음)에 장착될 수 있다.
상기 개별소자들(97)은 상기 메모리 칩들(90) 및 상기 탭 영역(110) 사이에 국부적으로 배치될 수 있다. 상기 기판 본체(500)의 상기 위 영역(도 4의 NP)에 상기 제 2 완충영역(201)이 배치될 수 있다. 상기 제 2 완충영역(201)은 상기 메모리 칩들(90)을 상기 기판 본체(500)의 가장자리로부터 이격시키는 역할을 할 수 있다. 이에 따라, 상기 메모리 칩들(90)은 상기 메모리 패드 영역(195)보다 큰 외부치수를 구비할지라도 상기 인쇄회로기판에 장착될 수 있다.
상술한 바와 같이 본 발명에 따르면, 상기 인쇄회로기판에 장착된 메모리 칩들 및 개별소자들이 제공된다. 상기 인쇄회로기판은 기판 본체, 탭들, 내부 배선 들, 메모리 패드 영역, 및 개별소자 패드 영역을 구비한다. 상기 개별소자들은 상기 메모리 패드 영역 주변의 어느 하나의 방향에 국한하여 배치된다. 상기 메모리 칩들은 상기 메모리 패드 영역보다 큰 외부치수를 구비할지라도 상기 인쇄회로기판에 장착될 수 있다. 즉, 동일규격의 인쇄회로기판에 서로 다른 크기의 메모리 칩 장착이 가능한 메모리 모듈을 구현할 수 있다.

Claims (22)

  1. 기판 본체;
    상기 기판 본체의 적어도 일면 가장자리에 배치된 복수의 탭들(tabs);
    상기 탭들과 같은 면에 배치되고, 상기 탭들과 전기적으로 접속된 메모리 칩 패드들을 갖는 메모리 패드 영역;
    상기 메모리 패드 영역 주변의 어느 하나의 방향에 국한하여 배치된 개별소자들(discrete devices)을 포함하되, 상기 개별소자들은 상기 탭들 및 상기 메모리 칩 패드들과 전기적으로 접속되는 메모리 모듈.
  2. 제 1 항에 있어서,
    상기 메모리 패드 영역은 완충영역에 의하여 상기 개별소자들로부터 이격된 것을 특징으로 하는 메모리 모듈.
  3. 제 1 항에 있어서,
    상기 메모리 패드 영역은 완충영역에 의하여 상기 기판 본체의 가장자리로부터 이격된 것을 특징으로 하는 메모리 모듈.
  4. 제 1 항에 있어서,
    상기 개별소자들은 상기 탭들 및 상기 메모리 패드 영역 사이에 배치되는 것 을 특징으로 하는 메모리 모듈.
  5. 제 1 항에 있어서,
    상기 개별소자들은 상기 탭들의 반대편 가장자리에 배치되는 것을 특징으로 하는 메모리 모듈.
  6. 제 1 항에 있어서,
    상기 메모리 패드 영역에 장착된 메모리 칩을 더 포함하는 메모리 모듈.
  7. 제 1 항에 있어서,
    상기 메모리 칩 패드들은 메모리 칩의 단자 영역에 배치된 복수의 단자들에 대응하도록 배열된 것을 특징으로 하는 메모리 모듈.
  8. 제 1 항에 있어서,
    상기 개별소자들(discrete devices)은 저항(resistor), 커패시터(capacitor), 인덕터(inductor), 레지스터(register), 프로그래머블 소자(programmable device), 및 비 휘발성 메모리소자(non-volatile memory device)로 이루어진 일군에서 선택된 하나를 포함하는 것을 특징으로 하는 메모리 모듈.
  9. 기판 본체;
    상기 기판 본체의 적어도 일면 가장자리에 배치된 복수의 탭들(tabs);
    상기 탭들과 같은 면에 상기 기판 본체의 장축을 따라 서로 이격되도록 배치되고, 상기 탭들과 전기적으로 접속된 메모리 칩 패드들을 갖는 복수의 메모리 패드 영역들;
    상기 각각의 메모리 패드 영역들 주변의 어느 하나의 방향에 국한하여 배치된 개별소자들(discrete devices)을 포함하되, 상기 개별소자들은 상기 탭들 및 상기 메모리 칩 패드들과 전기적으로 접속되는 메모리 모듈.
  10. 제 9 항에 있어서,
    상기 메모리 패드 영역들은 나란히 배치된 것을 특징으로 하는 메모리 모듈.
  11. 제 9 항에 있어서,
    상기 메모리 패드 영역들은 서로 어긋나게 배치되되, 상기 메모리 패드 영역들 중 적어도 하나와 상기 탭들 사이에 상기 개별소자들이 배치되고, 상기 메모리 패드 영역들 중 적어도 다른 하나에 있어서는 상기 탭들의 반대편 가장자리에 상기 개별소자들이 배치되는 것을 특징으로 하는 메모리 모듈.
  12. 제 11 항에 있어서,
    상기 메모리 패드 영역들은 완충영역에 의하여 상기 개별소자들로부터 이격된 것을 특징으로 하는 메모리 모듈.
  13. 제 9 항에 있어서,
    상기 개별소자들은 상기 탭들 및 상기 메모리 패드 영역들 사이에 배치되는 것을 특징으로 하는 메모리 모듈.
  14. 제 9 항에 있어서,
    상기 개별소자들은 상기 탭들의 반대편 가장자리에 배치되는 것을 특징으로 하는 메모리 모듈.
  15. 제 9 항에 있어서,
    상기 메모리 패드 영역들은 완충영역에 의하여 상기 개별소자들로부터 이격된 것을 특징으로 하는 메모리 모듈.
  16. 제 9 항에 있어서,
    상기 메모리 패드 영역들은 완충영역에 의하여 상기 기판 본체의 가장자리로부터 이격된 것을 특징으로 하는 메모리 모듈.
  17. 제 9 항에 있어서,
    상기 메모리 패드 영역들은 상기 기판 본체의 전면 및 후면에 배치된 것을 특징으로 하는 메모리 모듈.
  18. 제 17 항에 있어서,
    상기 전면의 메모리 패드 영역들 및 상기 후면의 메모리 패드 영역들은 서로 어긋나게 배치된 것을 특징으로 하는 메모리 모듈.
  19. 제 18 항에 있어서,
    상기 개별소자들은 상기 기판 본체의 전면 및 후면에 배치되되, 상기 전면의 개별소자들은 상기 탭들의 반대편 가장자리에 배치되고, 상기 후면의 개별소자들은 상기 탭들 및 상기 메모리 패드 영역들 사이에 배치되는 것을 특징으로 하는 메모리 모듈.
  20. 제 9 항에 있어서,
    상기 메모리 패드 영역들에 장착된 메모리 칩들을 더 포함하는 메모리 모듈.
  21. 제 20 항에 있어서,
    상기 메모리 칩들은 휘발성 메모리소자(volatile memory device)를 구비하는 것을 특징으로 하는 메모리 모듈.
  22. 제 9 항에 있어서,
    상기 개별소자들(discrete devices)은 저항(resistor), 커패시터(capacitor), 인덕터(inductor), 레지스터(register), 프로그래머블 소 자(programmable device), 및 비 휘발성 메모리소자(non-volatile memory device)로 이루어진 일군에서 선택된 하나를 포함하는 것을 특징으로 하는 메모리 모듈.
KR1020060073664A 2006-08-04 2006-08-04 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈 KR100810613B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060073664A KR100810613B1 (ko) 2006-08-04 2006-08-04 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈
US11/708,591 US20080030943A1 (en) 2006-08-04 2007-02-21 Memory module having improved arrangement of discrete devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060073664A KR100810613B1 (ko) 2006-08-04 2006-08-04 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈

Publications (2)

Publication Number Publication Date
KR20080012604A KR20080012604A (ko) 2008-02-12
KR100810613B1 true KR100810613B1 (ko) 2008-03-07

Family

ID=39028934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073664A KR100810613B1 (ko) 2006-08-04 2006-08-04 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈

Country Status (2)

Country Link
US (1) US20080030943A1 (ko)
KR (1) KR100810613B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196314B2 (en) * 2011-06-24 2015-11-24 Inphi Corporation Extended-height DIMM
KR102086775B1 (ko) * 2013-07-10 2020-03-09 삼성전자 주식회사 데이터 신호 충실도를 향상시키는 메모리 모듈
KR102178829B1 (ko) 2013-11-20 2020-11-13 삼성전자 주식회사 반도체 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303362A (ja) 1997-04-28 1998-11-13 T I F:Kk メモリシステム
KR20000058713A (ko) * 2000-06-22 2000-10-05 유철영 자석식 유압펌프
KR20030021901A (ko) * 2001-09-10 2003-03-15 삼성전자주식회사 메모리 모듈과 그에 사용되는 인쇄회로기판
KR20040058417A (ko) * 2002-12-26 2004-07-05 삼성전자주식회사 메모리 모듈용 인쇄회로기판 및 이를 장착하는 소켓
KR20050012832A (ko) * 2002-06-27 2005-02-02 인텔 코오퍼레이션 메모리 버퍼 배치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530623A (en) * 1993-11-19 1996-06-25 Ncr Corporation High speed memory packaging scheme
US6222739B1 (en) * 1998-01-20 2001-04-24 Viking Components High-density computer module with stacked parallel-plane packaging
JP3820843B2 (ja) * 1999-05-12 2006-09-13 株式会社日立製作所 方向性結合式メモリモジュール
JP4569912B2 (ja) * 2000-03-10 2010-10-27 エルピーダメモリ株式会社 メモリシステム
WO2006024009A2 (en) * 2004-08-24 2006-03-02 C-Core Technologies, Inc. Edge plated printed wiring boards

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303362A (ja) 1997-04-28 1998-11-13 T I F:Kk メモリシステム
KR20000058713A (ko) * 2000-06-22 2000-10-05 유철영 자석식 유압펌프
KR20030021901A (ko) * 2001-09-10 2003-03-15 삼성전자주식회사 메모리 모듈과 그에 사용되는 인쇄회로기판
KR20050012832A (ko) * 2002-06-27 2005-02-02 인텔 코오퍼레이션 메모리 버퍼 배치
KR20040058417A (ko) * 2002-12-26 2004-07-05 삼성전자주식회사 메모리 모듈용 인쇄회로기판 및 이를 장착하는 소켓

Also Published As

Publication number Publication date
KR20080012604A (ko) 2008-02-12
US20080030943A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
US6900529B2 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US7423885B2 (en) Die module system
US7066741B2 (en) Flexible circuit connector for stacked chip module
US7760513B2 (en) Modified core for circuit module system and method
US7443023B2 (en) High capacity thin module system
US7511968B2 (en) Buffered thin module system and method
US7480152B2 (en) Thin module system and method
EP1327265B1 (en) Electronic module having canopy-type carriers
CN101232009B (zh) 用于集成电路模块的安装结构
US7606040B2 (en) Memory module system and method
US7269025B2 (en) Ballout for buffer
JP4507099B2 (ja) 半導体装置モジュール
KR100810613B1 (ko) 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee