JPH10303362A - メモリシステム - Google Patents
メモリシステムInfo
- Publication number
- JPH10303362A JPH10303362A JP9124866A JP12486697A JPH10303362A JP H10303362 A JPH10303362 A JP H10303362A JP 9124866 A JP9124866 A JP 9124866A JP 12486697 A JP12486697 A JP 12486697A JP H10303362 A JPH10303362 A JP H10303362A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- chip
- dimm
- substrate
- memory chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 ＳＯ−ＤＩＭＭ基板上に実装することができ
るメモリチップの数を増やすことにある。 【解決手段】 メモリシステム１０は、所定形状を有し
たＳＯ−ＤＩＭＭ基板２と、ウエハから切り出した６４
Ｍビットのメモリチップ１と、メモリチップ１に形成さ
れたチップ用パッド５と、パソコンの内部回路と電気的
に接続するためのコネクタパッド６とを含んで構成され
ている。ＳＯ−ＤＩＭＭ基板２の片面に、６個のメモリ
チップ１をＳＯ−ＤＩＭＭ基板２の長手方向に沿って２
列に隣接させて配置して、それぞれをフリップチップ実
装する。
るメモリチップの数を増やすことにある。 【解決手段】 メモリシステム１０は、所定形状を有し
たＳＯ−ＤＩＭＭ基板２と、ウエハから切り出した６４
Ｍビットのメモリチップ１と、メモリチップ１に形成さ
れたチップ用パッド５と、パソコンの内部回路と電気的
に接続するためのコネクタパッド６とを含んで構成され
ている。ＳＯ−ＤＩＭＭ基板２の片面に、６個のメモリ
チップ１をＳＯ−ＤＩＭＭ基板２の長手方向に沿って２
列に隣接させて配置して、それぞれをフリップチップ実
装する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＳＯ−ＤＩＭＭ用
の基板上にメモリチップを実装したメモリシステムに関
する。
の基板上にメモリチップを実装したメモリシステムに関
する。
【０００２】
【従来の技術】コンピュータプログラムの高機能化に伴
い、プログラムの実行および処理に大容量のメモリが必
要になっている。最近、これらのメモリは、ＤＲＡＭが
所定形状のプリント基板上に実装されてモジュール化さ
れたＳＩＭＭ（Single InlineMemory Module ）やＤＩ
ＭＭ（Dual Inline Memory Module ）の形態でパーソナ
ルコンピュータ（パソコン）等に組み込まれることが多
い。特に、ノート型パソコンには、ＤＩＭＭを小型化し
たＳＯ−ＤＩＭＭ（Small Outline-DIMM）が用いられて
いる。
い、プログラムの実行および処理に大容量のメモリが必
要になっている。最近、これらのメモリは、ＤＲＡＭが
所定形状のプリント基板上に実装されてモジュール化さ
れたＳＩＭＭ（Single InlineMemory Module ）やＤＩ
ＭＭ（Dual Inline Memory Module ）の形態でパーソナ
ルコンピュータ（パソコン）等に組み込まれることが多
い。特に、ノート型パソコンには、ＤＩＭＭを小型化し
たＳＯ−ＤＩＭＭ（Small Outline-DIMM）が用いられて
いる。
【０００３】図４は、従来のＳＯ−ＤＩＭＭの概略を示
す図である。同図に示すＳＯ−ＤＩＭＭは、パソコンと
接続するために必要なコネクタ部を備えたＳＯ−ＤＩＭ
Ｍ基板８２と、１６ＭビットのＤＲＡＭ−ＩＣ８０とを
含んで構成されている。ＤＲＡＭ−ＩＣ８０はウエハか
ら切り出したメモリチップが樹脂等でパッケージングさ
れたＳＯＰ（Small Outline Package ）タイプのものが
ＳＭＴ（Surface Mount Technology）方式によって実装
されている。また、ＤＲＡＭ−ＩＣ８０は、ＳＯ−ＤＩ
ＭＭ基板８２の片面に４個実装されており、両面合わせ
て１６Ｍバイトのメモリ容量を有する。
す図である。同図に示すＳＯ−ＤＩＭＭは、パソコンと
接続するために必要なコネクタ部を備えたＳＯ−ＤＩＭ
Ｍ基板８２と、１６ＭビットのＤＲＡＭ−ＩＣ８０とを
含んで構成されている。ＤＲＡＭ−ＩＣ８０はウエハか
ら切り出したメモリチップが樹脂等でパッケージングさ
れたＳＯＰ（Small Outline Package ）タイプのものが
ＳＭＴ（Surface Mount Technology）方式によって実装
されている。また、ＤＲＡＭ−ＩＣ８０は、ＳＯ−ＤＩ
ＭＭ基板８２の片面に４個実装されており、両面合わせ
て１６Ｍバイトのメモリ容量を有する。
【０００４】
【発明が解決しようとする課題】ところで、上述したＳ
Ｏ−ＤＩＭＭは、ＳＩＭＭおよびＤＩＭＭに比べて基板
サイズは小さくなるので小型化の要求には応えられる
が、メモリの実装スペースが小さくなり、大容量化が難
しい。
Ｏ−ＤＩＭＭは、ＳＩＭＭおよびＤＩＭＭに比べて基板
サイズは小さくなるので小型化の要求には応えられる
が、メモリの実装スペースが小さくなり、大容量化が難
しい。
【０００５】この問題に対して、メモリチップ１個あた
りの容量を増やすことが考えられるが、メモリチップあ
たりの容量が増すにしたがってメモリチップのサイズが
大きくなり、メモリチップがパッケージングされるとさ
らに部品サイズが大きくなるため、限られた実装面積に
搭載可能なメモリチップの数はそれ程多くならず、ＳＯ
−ＤＩＭＭ全体のメモリ容量を増やすことは容易ではな
かった。
りの容量を増やすことが考えられるが、メモリチップあ
たりの容量が増すにしたがってメモリチップのサイズが
大きくなり、メモリチップがパッケージングされるとさ
らに部品サイズが大きくなるため、限られた実装面積に
搭載可能なメモリチップの数はそれ程多くならず、ＳＯ
−ＤＩＭＭ全体のメモリ容量を増やすことは容易ではな
かった。
【０００６】例えば、図５は、ＳＯ−ＤＩＭＭ基板９４
に６４ＭビットのＤＲＡＭ−ＩＣ９２がＳＭＴ方式によ
って実装されたＳＯ−ＤＩＭＭを示す図である。この６
４ＭビットのＤＲＡＭ−ＩＣ９２は１６ＭビットのＤＲ
ＡＭ−ＩＣ８０に比べて部品サイズが大きくなり、ＳＯ
−ＤＩＭＭ基板９４の片面に２個しか実装できない。こ
のため、チップあたりの容量を４倍にしてもＳＯ−ＤＩ
ＭＭ全体の容量は２倍にしかならない。
に６４ＭビットのＤＲＡＭ−ＩＣ９２がＳＭＴ方式によ
って実装されたＳＯ−ＤＩＭＭを示す図である。この６
４ＭビットのＤＲＡＭ−ＩＣ９２は１６ＭビットのＤＲ
ＡＭ−ＩＣ８０に比べて部品サイズが大きくなり、ＳＯ
−ＤＩＭＭ基板９４の片面に２個しか実装できない。こ
のため、チップあたりの容量を４倍にしてもＳＯ−ＤＩ
ＭＭ全体の容量は２倍にしかならない。
【０００７】本発明は、このような点に鑑みて創作され
たものであり、その目的は、ＳＯ−ＤＩＭＭ基板上に実
装することができるメモリチップの数を増やすことがで
きるメモリシステムを提供することにある。
たものであり、その目的は、ＳＯ−ＤＩＭＭ基板上に実
装することができるメモリチップの数を増やすことがで
きるメモリシステムを提供することにある。
【０００８】
【課題を解決するための手段】上述した課題を解決する
ために、本発明のメモリシステムでは、ＳＯ−ＤＩＭＭ
用基板の片面に、ウエハから切り出した６４Ｍビットの
ＤＲＡＭ用メモリチップ６個をそれぞれフリップチップ
実装することによって、メモリチップ１個あたりに必要
な実装面積を従来のパッケージ品に比べて小さくできる
ため、基板上に実装できるメモリチップの数を増やすこ
とができる。このため、ＳＯ−ＤＩＭＭ用基板の片面の
部品実装可能範囲に６４Ｍビットのメモリチップ６個を
実装することができる。
ために、本発明のメモリシステムでは、ＳＯ−ＤＩＭＭ
用基板の片面に、ウエハから切り出した６４Ｍビットの
ＤＲＡＭ用メモリチップ６個をそれぞれフリップチップ
実装することによって、メモリチップ１個あたりに必要
な実装面積を従来のパッケージ品に比べて小さくできる
ため、基板上に実装できるメモリチップの数を増やすこ
とができる。このため、ＳＯ−ＤＩＭＭ用基板の片面の
部品実装可能範囲に６４Ｍビットのメモリチップ６個を
実装することができる。
【０００９】具体的には、ＳＯ−ＤＩＭＭ基板の長手方
向に沿ってメモリチップを２列に隣接配置することによ
って、実装可能領域を有効に使用して各メモリチップを
実装することができ、実装できるメモリチップの数を増
やすことができる。
向に沿ってメモリチップを２列に隣接配置することによ
って、実装可能領域を有効に使用して各メモリチップを
実装することができ、実装できるメモリチップの数を増
やすことができる。
【００１０】
【発明の実施の形態】以下、本発明のメモリシステムを
適用したＳＯ−ＤＩＭＭについて、図面を参照しながら
具体的に説明する。図１は、本実施形態のＳＯ−ＤＩＭ
Ｍの概略を示す平面図であり、図１（ａ）は、ＳＯ−Ｄ
ＩＭＭの一方の面を、図１（ｂ）は他方の面をそれぞれ
示している。
適用したＳＯ−ＤＩＭＭについて、図面を参照しながら
具体的に説明する。図１は、本実施形態のＳＯ−ＤＩＭ
Ｍの概略を示す平面図であり、図１（ａ）は、ＳＯ−Ｄ
ＩＭＭの一方の面を、図１（ｂ）は他方の面をそれぞれ
示している。
【００１１】同図に示すように、ＳＯ−ＤＩＭＭ１０に
は、所定形状を有するＳＯ−ＤＩＭＭ基板２と、ウエハ
から切り出した容量が６４Ｍビットの８個のＤＲＡＭ用
メモリチップ１と、各メモリチップ１のチェックを行う
ためのコントローラ３と、各メモリチップ１に対応した
ノイズ防止用のバイパスコンデンサ（パスコン）４と、
パソコンの内部回路（図示せず）と接続するための複数
のコネクタパッド６とを含んで構成されている。
は、所定形状を有するＳＯ−ＤＩＭＭ基板２と、ウエハ
から切り出した容量が６４Ｍビットの８個のＤＲＡＭ用
メモリチップ１と、各メモリチップ１のチェックを行う
ためのコントローラ３と、各メモリチップ１に対応した
ノイズ防止用のバイパスコンデンサ（パスコン）４と、
パソコンの内部回路（図示せず）と接続するための複数
のコネクタパッド６とを含んで構成されている。
【００１２】メモリチップ１は、ウエハから切り出され
たものであり、６４Ｍビットのメモリ容量を有してい
る。このメモリチップ１は、チップ電極としての複数の
チップ用パッド５を備えている。このチップ用パッド５
は、チップ内部の信号線（例えばアドレス信号、データ
信号、コントロール信号）と外部の回路とを接続するた
めに使用され、メモリチップ１の長手方向に沿って一列
にＳＯ−ＤＩＭＭ基板２と対向する面の中央部に形成さ
れる。
たものであり、６４Ｍビットのメモリ容量を有してい
る。このメモリチップ１は、チップ電極としての複数の
チップ用パッド５を備えている。このチップ用パッド５
は、チップ内部の信号線（例えばアドレス信号、データ
信号、コントロール信号）と外部の回路とを接続するた
めに使用され、メモリチップ１の長手方向に沿って一列
にＳＯ−ＤＩＭＭ基板２と対向する面の中央部に形成さ
れる。
【００１３】ＳＯ−ＤＩＭＭ基板２は、ノート用パソコ
ン等に装着できるよう所定の外形サイズの長方形形状を
有しており、一方の長辺に沿って形成されたコネクタパ
ッド６を介して、パソコンの内部回路と電気的に接続さ
れる。
ン等に装着できるよう所定の外形サイズの長方形形状を
有しており、一方の長辺に沿って形成されたコネクタパ
ッド６を介して、パソコンの内部回路と電気的に接続さ
れる。
【００１４】このＳＯ−ＤＩＭＭ基板２は、例えば４層
のプリント配線板で構成され、第１層（最上層）および
第４層（最下層）には、メモリチップ１と接続を行う基
板電極としての基板用パッド２４（後述する）と、コネ
クタパッド６と、コントローラ３およびパスコン４を実
装するためのパッドと、これらパッド間を接続する信号
パターン（図示せず）とが形成されている。上述した基
板用パッドは、各メモリチップ１を配置した時に、チッ
プ用パッド５と重なる位置に形成される。
のプリント配線板で構成され、第１層（最上層）および
第４層（最下層）には、メモリチップ１と接続を行う基
板電極としての基板用パッド２４（後述する）と、コネ
クタパッド６と、コントローラ３およびパスコン４を実
装するためのパッドと、これらパッド間を接続する信号
パターン（図示せず）とが形成されている。上述した基
板用パッドは、各メモリチップ１を配置した時に、チッ
プ用パッド５と重なる位置に形成される。
【００１５】また、ＳＯ−ＤＩＭＭ基板２の一方の面に
は、６個のメモリチップ１が図１（ａ）に示すような位
置関係で長手方向に沿って２列に隣接した状態で実装さ
れている。この６個のメモリチップ１は、フリップチッ
プ実装（本実装方法については後述する）される。他方
の面には、例えば図１（ｂ）に示すように２個のメモリ
チップ１と、コントローラ３と、パスコン４とが実装さ
れている。この２個のメモリチップはフリップチップ実
装され、コントローラ３とパスコン４はＳＭＴ方式によ
って実装される。
は、６個のメモリチップ１が図１（ａ）に示すような位
置関係で長手方向に沿って２列に隣接した状態で実装さ
れている。この６個のメモリチップ１は、フリップチッ
プ実装（本実装方法については後述する）される。他方
の面には、例えば図１（ｂ）に示すように２個のメモリ
チップ１と、コントローラ３と、パスコン４とが実装さ
れている。この２個のメモリチップはフリップチップ実
装され、コントローラ３とパスコン４はＳＭＴ方式によ
って実装される。
【００１６】このように、ＳＯ−ＤＩＭＭ基板２の一方
の面には６個、他方の面に２個の合計８個の６４Ｍビッ
トのメモリ容量を持つメモリチップ１が実装されること
によって全体で６４Ｍバイトのメモリ容量を有するＳＯ
−ＤＩＭＭが構成される。
の面には６個、他方の面に２個の合計８個の６４Ｍビッ
トのメモリ容量を持つメモリチップ１が実装されること
によって全体で６４Ｍバイトのメモリ容量を有するＳＯ
−ＤＩＭＭが構成される。
【００１７】なお、本実施例では、パソコン側のデータ
バス幅（例えば６４ビットバス）に合わせるために、８
Ｍ×８ビット構成の６４Ｍビットのメモリチップを８個
実装することにより、８Ｍ×６４ビット構成の６４Ｍバ
イトのメモリ容量を有するＳＯ−ＤＩＭＭを構成してい
る。
バス幅（例えば６４ビットバス）に合わせるために、８
Ｍ×８ビット構成の６４Ｍビットのメモリチップを８個
実装することにより、８Ｍ×６４ビット構成の６４Ｍバ
イトのメモリ容量を有するＳＯ−ＤＩＭＭを構成してい
る。
【００１８】次に、メモリチップ１の実装方式であるフ
リップチップ実装の方法について説明する。図２は、フ
リップチップ実装の方法について説明するための図であ
る。同図は、メモリチップ１のチップ用パッド５近傍の
拡大図であり、ＳＯ−ＤＩＭＭ基板２にメモリチップ１
を実装する際の詳細が示されている。
リップチップ実装の方法について説明する。図２は、フ
リップチップ実装の方法について説明するための図であ
る。同図は、メモリチップ１のチップ用パッド５近傍の
拡大図であり、ＳＯ−ＤＩＭＭ基板２にメモリチップ１
を実装する際の詳細が示されている。
【００１９】メモリチップ１のＳＯ−ＤＩＭＭ基板２に
対する実装は、メモリチップ１に形成されたチップ用パ
ッド５とＳＯ−ＤＩＭＭ基板２に形成された基板用パッ
ド２４とが半田バンプ２２を介して接合されることによ
って行われる。例えば、チップ用パッド５に半田バンプ
２２を形成しておき、この半田バンプ２２と基板用パッ
ド２４とをリフロー半田付けして固定する方法によって
行われる。
対する実装は、メモリチップ１に形成されたチップ用パ
ッド５とＳＯ−ＤＩＭＭ基板２に形成された基板用パッ
ド２４とが半田バンプ２２を介して接合されることによ
って行われる。例えば、チップ用パッド５に半田バンプ
２２を形成しておき、この半田バンプ２２と基板用パッ
ド２４とをリフロー半田付けして固定する方法によって
行われる。
【００２０】このように、フリップチップ実装は、パッ
ケージ品のように実装面積がチップサイズより大きくな
ることなく、チップサイズと実装面積を同じにできるた
め、メモリチップ１をＳＯ−ＤＩＭＭ基板２に高密度実
装することが可能となる。
ケージ品のように実装面積がチップサイズより大きくな
ることなく、チップサイズと実装面積を同じにできるた
め、メモリチップ１をＳＯ−ＤＩＭＭ基板２に高密度実
装することが可能となる。
【００２１】上述したように、本実施形態のメモリシス
テム１０は、６個のメモリチップ１をＳＯ−ＤＩＭＭ基
板２の片面にフリップチップ実装することで、従来のパ
ッケージングされた６４ＭビットのＤＲＡＭ−ＩＣをＳ
ＭＴ方式等を用いて実装した場合に比べて実装すること
ができるメモリチップの数を増やすことができる。従来
のパッケージングされた６４ＭビットＤＲＡＭ−ＩＣで
は片面に２個しか実装できなかったが、フリップチップ
実装することによって片面に６４Ｍビットのメモリチッ
プ１を６個実装することができ、メモリ容量を増やすこ
とができる。
テム１０は、６個のメモリチップ１をＳＯ−ＤＩＭＭ基
板２の片面にフリップチップ実装することで、従来のパ
ッケージングされた６４ＭビットのＤＲＡＭ−ＩＣをＳ
ＭＴ方式等を用いて実装した場合に比べて実装すること
ができるメモリチップの数を増やすことができる。従来
のパッケージングされた６４ＭビットＤＲＡＭ−ＩＣで
は片面に２個しか実装できなかったが、フリップチップ
実装することによって片面に６４Ｍビットのメモリチッ
プ１を６個実装することができ、メモリ容量を増やすこ
とができる。
【００２２】具体的には、ＳＯ−ＤＩＭＭ基板２の長手
方向に沿ってメモリチップ１を２列に隣接して配置する
ことによって、ＳＯ−ＤＩＭＭ基板２の部品が実装でき
る領域を有効に使用して各メモリチップ１を実装するこ
とができ、実装できるメモリチップの数を増やすことが
できる。
方向に沿ってメモリチップ１を２列に隣接して配置する
ことによって、ＳＯ−ＤＩＭＭ基板２の部品が実装でき
る領域を有効に使用して各メモリチップ１を実装するこ
とができ、実装できるメモリチップの数を増やすことが
できる。
【００２３】なお、本発明は上記実施形態に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。
【００２４】本実施例では、長手方向に沿って１列にチ
ップ用パッド５が形成されているメモリチップ１を用い
たが、他の位置にチップ用パッドが形成されたメモリチ
ップを用いるようにしてもよい。例えば、図３（ａ）に
示すように長辺に沿って２列のチップ用パッド５が形成
されたメモリチップ１や、図３（ｂ）に示すように短辺
に沿って２列のチップ用パッド５が形成されたメモリチ
ップ１をＳＯ−ＤＩＭＭ基板２にフリップチップ実装し
てもよい。このように、隔たった２辺に沿ってチップ用
パッドが形成されたメモリチップを用いることによりメ
モリチップ１が安定して固定されるようにしてもよい。
ップ用パッド５が形成されているメモリチップ１を用い
たが、他の位置にチップ用パッドが形成されたメモリチ
ップを用いるようにしてもよい。例えば、図３（ａ）に
示すように長辺に沿って２列のチップ用パッド５が形成
されたメモリチップ１や、図３（ｂ）に示すように短辺
に沿って２列のチップ用パッド５が形成されたメモリチ
ップ１をＳＯ−ＤＩＭＭ基板２にフリップチップ実装し
てもよい。このように、隔たった２辺に沿ってチップ用
パッドが形成されたメモリチップを用いることによりメ
モリチップ１が安定して固定されるようにしてもよい。
【００２５】また、ＳＯ−ＤＩＭＭ基板２の裏側には、
２個のメモリチップ１をフリップチップ方式で実装した
が、例えば、これらのメモリチップ１をワイヤーボンデ
ィングによってＣＯＢ（Chip On Board ）実装してもよ
い。また、パッケージングされたＤＲＡＭ−ＩＣを従来
と同じようにＳＭＴ方式によって実装してもよい。
２個のメモリチップ１をフリップチップ方式で実装した
が、例えば、これらのメモリチップ１をワイヤーボンデ
ィングによってＣＯＢ（Chip On Board ）実装してもよ
い。また、パッケージングされたＤＲＡＭ−ＩＣを従来
と同じようにＳＭＴ方式によって実装してもよい。
【００２６】
【発明の効果】上述したように本発明によれば、ＳＯ−
ＤＩＭＭ用基板の片面に、６４ＭビットのＤＲＡＭ用メ
モリチップ６個をそれぞれフリップチップ実装すること
によって、基板に実装可能なメモリチップ数を増やすこ
とができる。特に、ＳＯ−ＤＩＭＭ基板の長手方向に沿
ってメモリチップを２列に隣接配置することによって、
実装可能領域を有効に使用して各メモリチップを実装す
ることができ、実装可能なメモリチップの数を増やすこ
とができる。
ＤＩＭＭ用基板の片面に、６４ＭビットのＤＲＡＭ用メ
モリチップ６個をそれぞれフリップチップ実装すること
によって、基板に実装可能なメモリチップ数を増やすこ
とができる。特に、ＳＯ−ＤＩＭＭ基板の長手方向に沿
ってメモリチップを２列に隣接配置することによって、
実装可能領域を有効に使用して各メモリチップを実装す
ることができ、実装可能なメモリチップの数を増やすこ
とができる。
【図１】本発明を適用した一実施形態のＳＯ−ＤＩＭＭ
の概略を示す図である。
の概略を示す図である。
【図２】フリップチップ実装の方法について説明するた
めの図である。
めの図である。
【図３】メモリチップの変形例を説明するための図であ
る。
る。
【図４】従来のＳＯ−ＤＩＭＭの概略を示す図である。
【図５】従来のＳＯ−ＤＩＭＭの概略を示す図である。
１ メモリチップ ２ ＳＯ−ＤＩＭＭ基板 ３ コントローラ ４ バイパスコンデンサ ５ チップ用パッド ６ コネクタパッド １０ ＳＯ−ＤＩＭＭ ２２ 半田バンプ ２４ 基板用パッド
Claims (2)
- 【請求項１】 スモール・アウトライン・デュアル・イ
ンライン・メモリモジュール用の基板の一方の面に、ウ
エハから切り出した６４ＭビットのＤＲＡＭ用メモリチ
ップを６個フリップチップ実装することを特徴とするメ
モリシステム。 - 【請求項２】 請求項１において、 ６個の前記メモリチップのそれぞれは、前記基板の長手
方向に沿って、２列に隣接配置されることを特徴とする
メモリシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124866A JPH10303362A (ja) | 1997-04-28 | 1997-04-28 | メモリシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124866A JPH10303362A (ja) | 1997-04-28 | 1997-04-28 | メモリシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303362A true JPH10303362A (ja) | 1998-11-13 |
Family
ID=14896044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9124866A Pending JPH10303362A (ja) | 1997-04-28 | 1997-04-28 | メモリシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10303362A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100810613B1 (ko) | 2006-08-04 | 2008-03-07 | 삼성전자주식회사 | 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈 |
-
1997
- 1997-04-28 JP JP9124866A patent/JPH10303362A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100810613B1 (ko) | 2006-08-04 | 2008-03-07 | 삼성전자주식회사 | 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405471B2 (en) | Carrier-based electronic module | |
| USRE36916E (en) | Apparatus for stacking semiconductor chips | |
| JP5137179B2 (ja) | 半導体装置 | |
| US6542393B1 (en) | Dual-bank memory module with stacked DRAM chips having a concave-shaped re-route PCB in-between | |
| JP4707446B2 (ja) | 半導体装置 | |
| JPH1117099A (ja) | メモリモジュール | |
| JPH10173122A (ja) | メモリモジュール | |
| KR101737591B1 (ko) | 공동-지원을 갖는 마이크로전자 패키지 및 마이크로전자 조립체 | |
| KR20210143568A (ko) | 코어 다이가 제어 다이에 스택된 스택 패키지 | |
| JP5288892B2 (ja) | スタックモジュール、及びそれを備えるカード及びシステム | |
| KR20180067695A (ko) | 제어된 임피던스 부하를 갖는 고대역폭 메모리 응용 | |
| TW201705133A (zh) | 減少負載的記憶體模組 | |
| US10679956B2 (en) | Semiconductor memory chip, semiconductor memory package, and electronic system using the same | |
| US6108228A (en) | Quad in-line memory module | |
| JPH10303362A (ja) | メモリシステム | |
| JP6185995B2 (ja) | 共通サポートシステム及び超小型電子アセンブリ | |
| US7339794B1 (en) | Stacked memory module in mirror image arrangement and method for the same | |
| JP3813768B2 (ja) | 半導体装置及び半導体モジュール | |
| JPH10303253A (ja) | メモリシステム | |
| JP3904296B2 (ja) | メモリシステム | |
| JPH10116958A (ja) | メモリシステム | |
| JPH10242190A (ja) | メモリモジュール | |
| CN115732484A (zh) | Z字形有线存储器模块 | |
| JPH10284681A (ja) | メモリモジュール | |
| WO1998035293A1 (fr) | Systeme de memoire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050913 |