CN115732484A - Z字形有线存储器模块 - Google Patents

Z字形有线存储器模块 Download PDF

Info

Publication number
CN115732484A
CN115732484A CN202211002510.3A CN202211002510A CN115732484A CN 115732484 A CN115732484 A CN 115732484A CN 202211002510 A CN202211002510 A CN 202211002510A CN 115732484 A CN115732484 A CN 115732484A
Authority
CN
China
Prior art keywords
memory
wiring
pcb
length
memory module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211002510.3A
Other languages
English (en)
Inventor
石宗铉
朴憼善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210155157A external-priority patent/KR20230032816A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115732484A publication Critical patent/CN115732484A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种存储器模块，包括：印刷电路板PCB，印刷电路板PCB包括其中形成具有布线结构的多层。PCB在第一方向上的长度大于PCB在垂直于第一方向的第二方向上的长度；多个存储器芯片，包括多个焊球。多个存储器芯片被布置在PCB上分别沿第一方向延伸的第一行和第二行中。多个焊球连续地布置在第一方向上。布线结构交替地Z字形连接布置在第一行和第二行中的多个存储器芯片。

Description

Z字形有线存储器模块
相关申请的交叉引用
本申请要求于2021年8月30日在韩国知识产权局提交的韩国专利申请No.10-2021-0115026和于2021年11月11日在韩国知识产权局提交的韩国专利申请No.10-2021-0155157的优先权，通过引用将其全部公开内容并入本文。
技术领域
本发明构思涉及一种半导体模块，例如用于数据处理系统中的存储器模块，更具体地，涉及一种Z字形有线存储器模块。
背景技术
应用于诸如个人计算机(PC)、服务器计算机、工作站等的各种电子设备或诸如通信系统等数据处理系统的半导体存储器以存储器模块的形式配置并连接到系统板。存储器模块可以被配置为双列直插式存储器模块(DIMM)，其中多个存储器封装安装在衬底上。
近来，已经开发出具有小规模和高容量、高集成度和高性能的存储器模块以应用于具有高容量、高集成度和高性能的小型化电子产品或数据处理系统。随着存储器的操作速度普遍提高，构成存储器模块的信号线的拓扑已经改变以适合高速操作。最近，已经开发了一种飞越式连接，其构成菊花链形式的通道并通过短截线连接到每个负载。然而，随着存储器模块中包括的众多信号的路由变得复杂，控制存储器件的操作速度变得困难。
发明内容
本发明构思的实施例提供了一种Z字形有线存储器模块。
本发明构思的技术问题不限于上述技术问题，本领域技术人员通过以下描述将清楚地理解其他未提及的技术问题。
根据本发明构思的实施例，一种存储器模块包括：包括多层的印刷电路板(PCB)。PCB在第一方向上的长度大于PCB在垂直于第一方向的第二方向上的长度。第一存储器芯片，安装在PCB上。第一存储器芯片在第一方向上的长度大于第一存储器芯片在第二方向上的长度。第二存储器芯片，在第二方向上与第一存储器芯片间隔开。第二存储器芯片在第一方向上的长度大于第二存储器芯片在第二方向上的长度。第三存储器芯片，在第一方向上与第一存储器芯片间隔开。第三存储器芯片在第一方向上的长度大于第三存储器芯片在第二方向上的长度。第四存储器芯片，在第一方向上与第二存储器芯片间隔开。第四存储器芯片在第一方向上的长度大于第四存储器芯片在第二方向上的长度。信号线，向第一存储器芯片至第四存储器芯片中的每一个将命令/地址信号传送到。信号线包括形成在PCB内部的第一布线。第一布线，将第一存储器芯片连接到第二存储器芯片，并将第三存储器芯片连接到第四存储器芯片。第二条布线，在PCB内部形成。第二布线将第二存储器芯片连接到第三存储器芯片。
根据本发明构思的实施例，一种存储器模块包括：印刷电路板(PCB)，印刷电路板(PCB)包括其中形成的具有布线结构的多层。PCB在第一方向上的长度大于PCB在垂直于第一方向的第二方向上的长度。多个存储器芯片，包括多个焊球。多个存储器芯片被布置在PCB上的分别在第一方向上延伸的第一行和第二行中。多个焊球在第一方向上连续地布置，且在第二方向上局部不连续地布置。布置在第一方向上的多个焊球的数量大于布置在第二方向上的多个焊球的数量。布线结构交替地Z字形连接布置在PCB内部的第一行和第二行的多个存储器芯片。
根据本发明构思的实施例，一种存储器系统包括存储器模块，该存储器模块包括印刷电路板(PCB)。PCB在第一方向上的长度大于PCB在垂直于第一方向的第二方向上的长度。多个存储器芯片布置在PCB上的分别沿第一方向延伸的第一行和第二行中。每个存储器模块在第一方向上的长度大于每个存储器模块在第二方向上的长度。存储器控制器，向存储器模块发送信号。PCB包括连接布置在第一行和第二行中的多个存储器芯片的第一布线。第一布线具有沿第三方向延伸的直线形状。第二布线形成在与形成第一布线的层不同的层中。第二布线连接布置在第一行和第二行中的多个存储器芯片。第二布线具有沿与第三方向不同的第四方向延伸的直线形状。通孔，电连接第一布线和第二布线。
附图说明
根据以下结合附图进行的详细描述，将更清楚地理解本发明构思的实施例，在附图中：
图1是示出了根据本发明构思的实施例的存储器系统的框图；
图2是根据本发明构思的实施例的存储器模块的平面图；
图3是示出了根据本发明构思的实施例的焊球的布置的平面图；
图4是示出了根据本发明构思的实施例的存储器模块的布线结构的沿图2的线A-A’截取的截面图；
图5是示出了根据本发明构思的实施例的存储器模块的布线结构的沿图2的线B-B’截取的截面图；
图6是根据本发明构思的实施例的存储器模块的平面图；
图7是根据本发明构思的实施例的存储器模块的平面图；
图8A和8B是根据本发明构思的实施例的存储器模块的平面图；
图9是根据本发明构思的实施例的存储器模块的平面图；
图10是根据本发明构思的实施例的存储器模块的平面图；
图11是示出了根据本发明构思的实施例的计算系统中的存储器模块的框图；以及
图12是示出了根据本发明构思的实施例的移动系统中的存储器模块的框图。
具体实施方式
在下文中，将参照附图详细描述本发明构思的实施例。在以下平面图中，将平面图中的水平方向定义为第一方向X，将平面图中的竖直方向定义为第二方向Y，并且将大致垂直于平面图的方向定义为第三方向Z方向。因此，第二方向Y可以指垂直于第一方向X的方向。图中箭头所指的方向与其相反的方向被描述为相同方向。上述方向的定义在下文所有附图中均相同。在本说明书的附图中，为了便于说明，可仅示出了一些附图。在参考附图进行说明时，对相同或对应的元素标注相同的附图标记，省略其冗余描述。
图1是示出了根据实施例的存储器系统1的框图。
参考图1，存储器系统1可以包括存储器控制器2和存储器模块3。
存储器控制器2可以向存储器模块3发送命令/地址信号(C/A，以下称为“C/A信号”)，并控制存储器模块3。存储器控制器2可根据C/A信号C/A与存储器模块3交换数据。例如，存储器控制器2可以与存储器模块3交换数据输入/输出信号(DQ1到DQ3，以下称为“DQ信号”)。
存储器控制器2可以根据来自支持诸如服务器应用程序、个人计算机(PC)应用程序、移动应用程序等的各种应用程序的处理器的请求来控制存储器模块3。存储器控制器2可以包括在包括处理器的主机中，并且可以根据处理器的请求来控制存储器模块3。
C/A信号C/A和DQ信号DQ1到DQ3的传输路径可以分别设置在存储器控制器2和存储器模块3之间。例如，在实施例中，第一存储器芯片4至第三存储器芯片6可以共享C/A信号C/A的传输路径，但可以不共享DQ信号DQ1至DQ3的传输路径。
存储器模块3可以包括第一存储器芯片4至第三存储器芯片6。存储器模块3可以代表包括多个存储器芯片的任何设备。例如，存储器模块3可以是存储器封装。
第一存储器芯片4至第三存储器芯片6可以从存储器控制器2接收C/A信号C/A并分别与存储器控制器2交换DQ信号DQ1至DQ3。例如，第一存储器芯片4可以响应于C/A信号C/A与存储器模块3交换第一DQ信号DQ1。类似地，第二存储器芯片5和第三存储器芯片6也可以分别与存储器模块3交换第二DQ信号DQ2和第三DQ信号DG3。在本实施例中，仅示出了第一存储器芯片4至第三存储器芯片6，但存储器模块3的存储器芯片的数量不限于示出的数量。例如，在实施例中，存储器模块3中包括的存储器芯片的数量可以大于或等于四个。
将C/A信号C/A发送到第一存储器芯片4至第三存储器芯片6的布线可以形成在存储器模块3内部。在实施例中，将C/A信号C/A发送到第一存储器芯片4至第三存储器芯片6的布线可以通过直线形状的Z字形的第一布线和第二布线来实现。第一存储器芯片4至第三存储器芯片6可以通过Z字形的第一布线和第二布线从存储器控制器2接收C/A信号C/A。在下文中，将更详细地描述第一存储器芯片4至第三存储器芯片6的布线结构。
图2是根据本发明构思的实施例的存储器模块10的平面图。图2是示出了实现图1的存储器模块3的实施例的示意图。以下，图2参考图1描述，为了便于说明，省略了冗余的描述。
参考图2，存储器模块10可以包括印刷电路板(PCB)11和多个存储器芯片12A至12F。
在实施例中，存储器模块10可以实现为单列直插式存储器模块(SIMM)、双列直插式存储器模块(DIMM)、小外形DIMM(SODIMM)、无缓冲DIMM(UDIMM)、全缓冲DIMM(FBDIMM)、分级缓冲DIMM(RBDIMM)、迷你DIMM、微DIMM、登记DIMM(RDIMM)、低负载DIMM(LRDIMM)、半人马DIMM(CDIMM)、差分DIMM(DDIMM)或计算快速链路DIMM(CXL DIMM)。
PCB 11可以指其上安装有各种电子元件(例如，存储器芯片、缓冲器、电阻器、电容器等)的薄板。PCB 11可以被配置为使得铜布线图案形成在诸如环氧树脂的绝缘板的一个表面或两个表面上。PCB 11可以是刚性PCB、柔性PCB或刚性-柔性PCB。
在实施例中，PCB 11可以包括选自硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、镓磷化砷、磷化镓铟及其组合的至少一种化合物。PCB 11可以是绝缘体上半导体(SOI)衬底。SOI衬底可以包括由外延硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)或它们的组合中的至少一种形成的多层。PCB 11可以基于诸如玻璃纤维增强树脂芯的绝缘芯来提供。例如，PCB11可以包括诸如阻燃剂4(FR4)的玻璃纤维树脂。
多个存储器芯片12A到12F可以安装在PCB 11上。在实施例中，PC B 11可以形成为具有比第二方向Y上的长度长的第一方向X上的长度，并且多个存储器芯片12A至12F可以具有水平长度CW，作为在第一方向X上的长度的该水平长度CW长于作为在第二方向Y上的长度的竖直长度C H。如将在下面参考图3描述的，多个存储器芯片12A到12F中的每一个可以包括将多个存储器芯片12A到12F电连接到PCB 11的焊球。形成在多个存储器芯片12A至12F中的每一个中的焊球可以在第一方向X上顺序地布置并且可以在第二方向Y上部分不连续地布置。此外，形成在沿第一方向X布置的多个存储器芯片12A至12F的每一个中的焊球的数量可以大于沿第二方向Y布置的焊球的数量。
多个存储器芯片12A至12F可以在第一方向X和第二方向Y上彼此间隔开。多个存储器芯片12A至12F可以布置在至少两行中，每行在第一方向X上延伸，并且布置在第一行中的存储器芯片(例如，12B、12D和12F)和布置在第二行中的存储器芯片(例如，12A、12C和12E)可以并排布置。例如，布置在同一行中的多个存储器芯片(例如，12A、12C和12E)可以布置在第一方向X上的同一轴上。在多个存储器芯片12A至12F中，在第二方向Y上相邻的存储器芯片(例如，12A和12B)可以设置在第二方向Y上的同一轴上。例如，在多个存储器芯片12A至12F中，在第二方向Y上相邻的存储器芯片(例如，12A和12B)可以在第二方向Y上对齐。
在图2的实施例中，示出了在PCB 11的第一表面S1上并排布置成两行的六个存储器芯片12A至12F。然而，本发明构思的实施例不一定受限于此。根据实施例，存储器芯片12A至12F可以安装在PCB 11的第一表面S1和与第一表面S1相对(例如，沿第三方向Z)的第二表面上。
多个存储器芯片12A至12F中的每一个可以是半导体存储器封装。半导体存储器封装可以包括至少一个半导体存储器管芯，并且半导体存储器管芯可以包括半导体衬底，其中电子电路以芯片的形式集成、切割和处理。在实施例中，半导体存储器管芯可以是在其中集成诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、闪存、磁阻随机存取存储器(MRAM)、电阻随机存取存储器(ReRAM)或铁电随机存取存储器(FeRAM)的存储器集成电路的半导体存储器管芯。
PCB 11可以包括第一布线CA1和第二布线CA2。第一布线CA1和第二布线CA2形成在PCB 11内部，但是为了便于描述而在PCB 11和多个存储器芯片12A至12F上示出。
如下文将参考图3到5的实施例描述，第一布线CA1和第二布线CA2可以通过PCB 11的着接焊盘和多个存储器芯片12A到12F的焊球将多个存储器芯片12A到12F彼此电连接。第一布线CA1和第二布线CA2可以将从存储器控制器(图1的2)接收的C/A信号发送到多个存储器芯片12A至12F。例如，第一布线CA1和第二布线CA2可以包括在C/A信号线CL中，用于将从存储器控制器(图1的2)接收到的C/A信号发送到多个存储器芯片12A到12F。
C/A信号线CL可以交替地Z字形连接布置在沿第一方向X延伸的第一行和第二行的多个存储器芯片12A至12F。C/A信号线CL可以包括交替重复地设置的第一布线CA1和第二布线CA2。第一布线CA1和第二布线CA2可以配置为沿不同方向延伸的直线形状。
例如，第一布线CA1可以被配置为沿第二方向Y延伸的直线形状，并且第二布线CA2可以被配置为在第一方向X和第二方向Y之间延伸的直线形状。因此，第一布线CA1的长度可以比第二布线CA2的长度短。然而，本发明构思的实施例不一定受限于此。例如，在实施例中，第一布线CA1的长度可以与第二布线CA2的长度相同。
第一布线CA1和第二布线CA2可以设置在PCB 11的不同层上，并且可以通过通孔V彼此电连接。通孔V可以形成为沿第三方向Z延伸，使得第一布线CA1和第二布线CA2彼此连接。根据实施例，第一布线CA1可以设置在第三方向Z上比第二布线CA2靠近多个存储器芯片12A至12F的层中。然而，本发明构思的实施例不一定受限于此。例如，在实施例中，第二布线CA2可以设置在第三方向Z上比第一布线CA1靠近多个存储器芯片12A至12F的层中。
根据本发明构思的实施例的存储器模块10可以将配置为直线形状的第一布线CA1和第二布线CA2重复地Z字形曲折，从而实现简单的布线结构。例如，第一布线CA1和第二布线CA2可以以交替的方式沿第一方向X重复地布置，以将存储器芯片Z字形连接，其中第一布线CA1沿第二方向Y延伸以连接不同行中的在第二方向Y上彼此对齐的相邻的存储器芯片、并且第二布线CA2沿第一方向X和第二方向Y之间的方向延伸以连接在不同行中的在第二方向Y上彼此偏移的存储器芯片(例如，彼此对角相邻的存储器芯片)。因此，增加了PCB 11内部的空间效率，并且减少了C/A信号必须通过的信号路径，因此可以增加信号特性。此外，减少了PCB 11内部用于在多个存储器芯片12A至12F之间发送信号的层，因此可以降低存储器模块10的制造成本。
在下文中，更详细地描述形成在PCB 11中的第一布线CA1和第二布线CA2的结构。
图3是示出了根据实施例的焊球SB的图，并且图4和图5是示出了根据实施例的存储器模块10的布线结构的图。详细地，图3是示出了图2的存储器芯片12的焊球SB的布置的平面图，图4是沿图2的存储器模块10的线A-A’截取的截面图，以及图5是沿图2的存储器模块10的线B-B’截取的截面图。
参考图3，存储器芯片12可以包括多个焊球SB。在实施例中，主要描述以球栅阵列(BGA)的形式配置的存储器芯片12。然而，本发明构思的实施例不一定受限于此。例如，在实施例中，存储器芯片12可以以着接栅格阵列(LGA)的形式连接到PCB 11。
焊球SB可以设置在存储器芯片12的面向PCB 11的接触表面CS上。焊球SB可以是外部连接电极。焊球SB可以在第一方向X上连续地设置并且可以在第二方向Y上部分不连续地设置。在实施例中，设置在第一方向X上的焊球SB的数量可以大于设置在第二方向Y上的焊球SB的数量。
焊球SB可以设置成被划分为第一区域A1和第二区域A2。在第一区域A1中，焊球SB可以被设置为用于提供控制集成在存储器芯片12中的存储单元或存储电路的操作的命令信号、以及提供地址位置的地址信号，以及，在第二区域A2中，焊球SB可以被设置为用于在指定地址处输入或输出数据。也就是说，第一区域A1的焊球SB可以是C/A信号的信号引脚，并且第二区域A2的焊球SB可以是DQ信号的信号引脚。
参考图4和5，PCB 11可以被配置为多层。例如，PCB 11可以包括第一层L1至第六层L6。第一层L1的上表面可以是PCB 11的第一表面S1。焊球SB可以接触第一层L1的上表面。在本实施例中示出了第一层L1至第六层L6。然而，本发明构思的实施例不一定受限于此。
第一层L1可以包括着接焊盘LP。着接焊盘LP可以暴露在PCB 11上。例如，着接焊盘LP的上表面可以暴露在PCB 11的第一表面S1上。着接焊盘LP可以连接到包括在多个存储器芯片12A至12F中的焊球SB以将C/A信号发送到多个存储器芯片12A至12F。例如，多个存储器芯片12A至12F可以通过着接焊盘LP电连接到PCB 11。
着接焊盘LP之间的间隙可以填充有第一绝缘材料I1。例如，在实施例中，绝缘材料I1可以包括玻璃或塑料。绝缘材料I1可以包括诸如钠钙玻璃或铝硅酸盐玻璃的化学钢化/半钢化玻璃，或包括诸如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙烯、丙二醇(PPG)、聚碳酸酯(PC)等的增强或软塑料，或包括蓝宝石。此外，绝缘材料I1可以包括光学各向同性膜。例如，绝缘材料I1可以包括环烯烃共聚物(COC)、环烯烃聚合物(COP)、光各向同性聚碳酸酯(PC)、光各向同性聚甲基丙烯酸甲酯(PMMA)等。
第二层L2可以设置在第一层L1的下部分。第二层L2的高度(例如，第三方向Z的长度)可以高于第一层L1的高度(例如，第三方向Z的长度)。在实施例中，第二层L2可以包括与第一绝缘材料I1相同的材料。例如，第二层L2可以包括丙二醇(PPG)。第二层L2可以包括连接到着接焊盘LP的第一通孔V1。第一通孔V1可以穿过第二层L2形成。
第三层L3可以设置在第二层L2之下。第三层L3可以包括第一布线CA1和第二绝缘材料I2。第一布线CA1可以通过第一通孔V1连接到着接焊盘LP，并且可以通过着接焊盘LP连接到焊球SB，使得第一布线CAl可以电连接到存储器芯片12A至12F。如图2的实施例所示，第一布线CA1可以形成为沿第二方向Y延伸的直线形状。第二绝缘材料I2可以通过填充第一布线CA1之间(例如，沿第一方向X)的间隙使第一布线CA1彼此绝缘。在实施例中，第二绝缘材料I2可以包括与第一绝缘材料I1相同的材料。
第四层L4可以设置在第三层L3的下部分。在实施例中，第四层L4的高度可以高于第一层L1和第三层L3的高度。在实施例中，第四层L4可以包括与第一绝缘材料I1相同的材料。例如，第四层L4可以包括丙二醇(PPG)。第四层L4可以包括连接到第一布线CA1的第二通孔V2。第二通孔V2可以通过穿过第四层L4形成。
第五层L5可以设置在第四层L4的下部分。第五层L5可以包括第二布线CA2和第三绝缘材料I3。第二布线CA2可以通过第二通孔V2连接到第一布线CA1。例如，第二布线CA2可以通过第一通孔V1和第二通孔V2电连接到存储器芯片12A至12F。如图2的实施例所示，第二布线CA2可以形成为在第一方向X和第二方向Y之间延伸的直线形状。第一布线CA1的长度W1可以比第二布线CA2的长度W2短。然而，本发明构思的实施例不一定受限于此。
第三绝缘材料I3可以通过填充第二布线CA2之间的间隙使第二布线CA2彼此绝缘。在实施例中，第三绝缘材料I3可以包括与第一绝缘材料I1相同的材料。
第六层L6可以设置在第五层L5的下部分。在实施例中，第六层L6可以包括与第一绝缘材料l1相同的材料。例如，第六层L6可以包括丙二醇(PPG)。
在实施例中，设置在不同层上的第一布线CA1和第二布线CA2可以通过第二通孔V2彼此连接，并且可以通过第一通孔V1连接到存储器芯片12A至12F。例如，第一布线CA1和第二布线CA2可以通过第一通孔V1和第二通孔V2将C/A信号发送到多个存储器芯片12A至12F。
在图4至5所示的实施例中，第一层L1被示为包括着接焊盘LP。然而，本发明构思的实施例不一定受限于此。例如，在实施例中，可以在第一层L1和第二层L2之间设置单独的层。在本实施例中，连接着接焊盘LP和第一布线CA1的第一通孔V1可以形成为穿透多个层的通孔。
在图4至5所示的实施例，第三层L3和第四层L4被示为顺序地堆叠(例如，沿第三方向Z)。然而，本发明构思的实施例不一定受限于此。例如，在实施例中，在第三层L3和第四层L4之间(例如，在第三方向Z上)可以进一步设置多层。在本实施例中，连接第一布线CA1和第二布线CA2的第二通孔V2可以形成为穿透多层的穿通孔。
由于第一布线CA1、第二布线CA2、第一通孔V1、第二通孔V2和着接焊盘LP是发送电信号的布线，在实施例中，第一布线CA1、第二布线CA2、第一通孔V1、第二通孔V2和着接焊盘LP可以包括具有高导电性的金属材料。例如，在实施例中，第一布线CA1、第二布线CA2、第一通孔V1、第二通孔V2和着接焊盘LP可以包括选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一个的化合物。此外，第一布线CA1、第二布线CA2、第一通孔V1、第二通孔V2和着接焊盘LP可以形成为包括具有优异的结合力的金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料的膏或焊膏。在实施例中，第一布线CA1、第二布线CA2、第一通孔V1、第二通孔V2和着接焊盘LP可以包括具有高导电性和相对较低价格的铜(Cu)。然而，本发明构思的实施例不一定受限于此。
在实施例中，第一布线CA1和第二布线CA2被配置为沿特定方向延伸的直线形状，因此可以减少发送C/A信号的所有布线的长度。因此，C/A信号通过的布线的长度减少，从而可以减少信号的串扰现象。例如，可以设置增加了信号特性的存储器模块10。
图6是根据本发明构思的实施例的存储器模块20的平面图。详细地，图6是示出了实现图1的存储器模块3的实施例的图。例如，图6是图2的一个实施例。以下，参考图1至5描述图，为了便于说明，省略了冗余的描述。
参考图6，存储器模块20可以包括PCB 11和安装在PCB 11上的存储器芯片21A至21G。
PCB 11可以形成为具有比第二方向Y上的长度长的第一方向X上的长度，并且多个存储器芯片21A至21G中的每一个在第一方向X上的长度也可以大于其在第二方向Y上的长度。在实施例中，多个存储器芯片21A至21G可以包括如图所示布置的焊球。例如，多个存储器芯片21A至21G中的每一个可以包括在第一方向X上顺序地布置并且在第二方向Y上部分不连续地布置的焊球。多个存储器芯片21A至21G中的每一个可以通过焊球电连接到PCB11。
存储器芯片21A至21G可以在第一方向X和第二方向Y上彼此间隔开。存储器芯片21A至21G可以布置在至少两行中，并且布置在第一行中的存储器芯片(例如，21A、21B、21C和21D)和布置在第二行中的存储器芯片(例如，21E、21F和21G)可以彼此移置(例如，不在第二方向Y上对齐)。例如，布置在同一行中的多个存储器芯片(例如，21A、21B、21C和21D)可以布置在第一方向X上的同一轴上。在第二方向Y上相邻并且设置在不同行中的存储器芯片(例如，21A和21E)可以设置在第二方向Y上的不同轴上。在本实施例中，第五存储器芯片21E可以设置在与第一存储器芯片21A和第二存储器芯片21B不同的行中，并且可以设置在第一存储器芯片21A和第二存储器芯片21B之间(例如，在第一方向X上)。例如，布置在第一行中的多个存储器芯片(例如，21A、21B、21C和21D)和布置在与第一行相邻的第二行中的多个存储器芯片(例如，21E、21F和21G)可以不彼此对齐(例如，在第二方向Y上)并且可以布置成彼此具有恒定的偏移。
PCB 11可以包括第三布线CA3和第四布线CA4。第三布线CA3和第四布线CA4形成在PCB 11内部，但是为了便于描述而在PCB11和存储器芯片21A至21G上示出。
如上参考图3至5的实施例所述，第三布线CA3和第四布线CA4可以包括在通过PCB11的着接焊盘LP和多个存储器芯片21A至21G的焊球将C/A信号发送到多个存储器芯的C/A信号线。
C/A信号线可以包括交替重复地设置的第三布线CA3和第四布线CA4。第三布线CA3和第四布线CA4可以在PCB 11内Z字形曲折。例如，如图6的实施例所示，第三布线CA3和第四布线CA4可以沿第一方向X以交替的方式重复地布置以将存储器芯片彼此Z字形连接，其中第三布线CA3在第一方向X和第二方向Y之间的方向上延伸以连接不同行中相邻的且在第二方向Y上彼此不对齐(例如，彼此对角相邻)的存储器芯片，并且第四布线CA4在第一方向X和第二方向Y之间的穿过第三布线CA3的延伸方向的方向上延伸以连接在不同行中的在第二方向Y上彼此不对齐(例如，彼此对角相邻)的相邻的存储器芯片。在实施例中，第三布线CA3的长度W3可以与第四布线CA4的长度W4相同。然而，本发明构思的实施例不一定受限于此。因此，在存储器芯片21A至21G之间发送的信号速度是恒定的，因此可以增加信号特性。
如上参考图4和图5的实施例所述，第三布线CA3和第四布线CA4可以设置在PCB 11的不同层上，并且可以通过连接第三布线CA3和第四布线CA4的通孔V彼此电连接。通孔V可以包括上面参考图4和5的实施例描述的第一通孔(图4中的V1)和第二通孔(图4中的V2)。第一通孔可以形成在第三方向Z上以连接第三布线CA3和着接焊盘，并且第二通孔可以形成在第三方向Z上以将第三布线CA3和第四布线CA4彼此连接。在一些实施例中，通孔V可以被配置为穿通孔。
在实施例中，第三布线CA3可以设置在第三方向Z上比第四布线CA4靠近多个存储器芯片21A至21G的层中。然而，本发明构思的实施例不一定受限于此。例如，在实施例中，第四布线CA4可以设置在第三方向Z上比第三布线CA3靠近多个存储器芯片21A至21G的层中。
图7是根据实施例的存储器模块30的平面图。详细地，图7是示出了实现图1的存储器模块3的实施例的图。即，图7是图2的一个实施例。以下，参考图1至5描述图7，为了便于说明，省略了冗余的说明。
参考图7，存储器模块30可以包括PCB 11和安装在PCB 11上的存储器芯片31A至31F。
PCB 11可以形成为具有比第二方向Y上的长度长的第一方向X上的长度，并且多个存储器芯片(31A至31F)中的每一个可以被设置为具有比第二方向Y上的长度长的第一方向上的长度。在实施例中，多个存储器芯片31A至31F可以包括如图3的实施例所示的布置的焊球。例如，多个存储器芯片31A至31F中的每一个可以包括在第一方向X上顺序地布置并且在第二方向Y上部分不连续地布置的焊球。多个存储器芯片31A至31F中的每一个可以通过焊球电连接到PCB 11。
存储器芯片31A至31F可以在第一方向X和第二方向Y上彼此间隔开。存储器芯片31A至31F可以布置在至少两行中，并且布置在第一行中的存储器芯片(例如，31A、31B和31C)可以与布置在第二行中的存储器芯片(例如，31D、31E和31F)并排布置。例如，布置在同一行中的多个存储器芯片(例如，31A、31B和31C)可以布置在第一方向X上的同一轴上。在第二方向Y上相邻并且布置在不同行中的存储器芯片(例如，31A和31D)可以布置在第二方向Y上的同一轴上。
PCB 11可以包括第五布线CA5和第六布线CA6。第五布线CA5和第六布线CA6形成在PCB 11内部，但是为了便于描述而在PCB 11和存储器芯片31A至31F上示出。
如上面参考图3至5所描述，第五布线CA5和第六布线CA6可以通过PCB 11的着接焊盘LP和多个存储器芯片31A至31F的焊球将信号发送到多个存储器芯片31A至31F。例如，第五布线CA5和第六布线CA6可以包括在用于将C/A信号发送到存储器芯片31A至31F的C/A信号线中。
C/A信号线可以包括交替重复地设置的第五布线CA5和第六布线CA6。第五布线CA5和第六布线CA6可以在PCB 11内曲折。第五布线CA5可以形成为在第一方向X和第二方向Y之间的方向上延伸的直线形状，第六布线CA6可以形成为在第一方向X和第二方向Y之间且穿过第五布线CA5的延伸方向的方向上延伸的直线形状。第五布线CA5和第六布线CA6可以在第二方向Y上彼此重叠并且可以穿过彼此。例如，如图7的实施例所示，第五布线CA5和第六布线CA6可以在对角相邻的存储器芯片(例如，存储器芯片31A和31E以及存储器芯片31D和31B)之间的区域中穿过彼此。在实施例中，第五布线CA5和第六布线CA6的长度可以相同。因此，在存储器芯片21A至21G之间发送的信号速度是恒定的，因此可以增加信号特性。
如上面参考图4和5所描述，第五布线CA5和第六布线CA6可以设置在PCB 11的不同层上并且可以通过通孔V彼此电连接。通孔V可以包括上面参考图4和5的实施例描述的第一通孔(图4中的V1)和第二通孔(图4中的V2)。第一通孔(图4中的V1)可以形成在第三方向Z上以连接第五布线CA5和着接焊盘，并且第二通孔(图4中的V2)可以形成在第三方向Z上以连接第五布线CA5和第六布线CA6。根据实施例，通孔V可以被配置为穿通孔。在本实施例中，通孔V可以不形成在第五布线CA5和第六布线CA6相交的部分中。例如，在实施例中，通孔V可以仅形成在第五布线CA5和第六布线CA6的边缘处。
根据实施例，第五布线CA5可以设置在比第六布线CA6靠近多个存储器芯片31A至31F的层上。然而，本发明构思的实施例不一定受限于此。例如，在实施例中，第六布线CA6可以设置在比第五布线CA5靠近多个存储器芯片31A至31F的层中。
图8A和8B是示根据实施例的存储器模块100和100’的图。详细地，图8A和8B可以示出图1的存储器模块3的实施例。在下文中，将参考图1至5描述存储器模块100和100’。
参考图8A，存储器模块100可以实现为符合联合电子设备工程委员会(JEDEC)标准的双列直插式存储器模块(DIMM)。例如，在实施例中，存储器模块100可以包括登记DIMM(RDIMM)、低负载DIMM(LRD IMM)、无缓冲DIMM(UDIMM)、全缓冲DIMM(FB-DIMM)或小外形DIMM(SO-DIMM)。
存储器模块100可以包括设置在PCB 101上的存储器芯片C101至C118、注册时钟驱动器(RCD)控制器102和突片104。
存储器芯片C101至C118可以被布置为具有比在第二方向Y上的长度长的第一方向X上的长度。包括在存储器芯片C101至C118中的每一个中的焊球SB可以在第一方向X上顺序地布置并且在第二方向Y上部分不连续地布置。
在实施例中，存储器芯片C101至C118可以布置成两行。存储器芯片C101到C118中的一些可以设置在RCD控制器102的左侧(例如，在第一方向X上)，而存储器芯片C101到C118中的其他存储器芯片可以设置在RCD控制器102的右侧(例如，在第一方向X上)。布置在不同行中的存储器芯片C101至C118可以并排布置。例如，在第二方向Y上相邻的存储器芯片(例如，C101和C110)可以设置在第二方向Y上的同一轴上。
图8A示出了设置在PCB 101的第一表面103上的18个存储器芯片C101至C118。然而，本发明构思的实施例不一定受限于此，存储器模块100还可以包括设置在与PCB 101的第一表面103相对的第二表面上的18个存储器芯片。设置在PCB 101的第一表面103上的存储器芯片和设置在PCB 101的第二表面上的存储器芯片可以构成不同的存储级。
在实施例中，存储器芯片C101至C118中的一些可以被配置为纠错码(ECC)芯片。ECC芯片可以是为存储的数据提供ECC的存储器芯片。在实施例中，ECC可以包括奇偶校验和循环冗余码(CRC)中的至少一个。
存储器芯片C101至C118可以响应于C/A信号和DQ信号来进行操作。如上面参考图2至5的实施例所描述，可以形成包括在PCB 101内部Z字形曲折的布线的C/A信号线以将C/A信号发送到存储器芯片C101至C118。C/A信号线可以包括在PCB 101内部形成为直线形状的第一布线CA1和第二布线CA2。第一布线CA1和第二布线CA2可以分别对应于图2的实施例的第一布线CA1和第二布线CA2。
例如，第一存储器芯片C101和第二存储器芯片C110可以通过被配置为沿第二方向Y延伸的直线形状的第一布线CA1连接，并且第二存储器芯片C110和第三存储器芯片C102可以通过被配置为沿第一方向和第二方向之间的方向延伸的直线形状的第二布线CA2彼此连接。
第一布线CA1和第二布线CA2可以使用不同的层来形成布线结构。第一布线CA1和第二布线CA2可以通过通孔V彼此电连接。
RCD控制器102可以在控制存储器模块100的存储器控制器(图1的2)的控制下控制存储器芯片C101至C118。例如，RCD控制器102可以从存储器控制器(图1的2)接收C/A信号(图1的C/A)和DQ信号(图1的I)Q)。在实施例中，RCD控制器102还可以从存储器控制器(图1的2)接收时钟信号和控制信号。RCD控制器102可以响应于接收到的信号来控制存储器芯片C101至C118。RCD控制器102可以执行缓冲功能。
突片104可以是在存储器模块100和外部设备之间发送和接收信号的路径。突片104可以形成在PCB 101的第一表面103和与第一表面103相对(例如，沿第三方向Z)的第二表面的边缘部分上。突片104可以具有多个连接端子，也称为“突片引脚”。C/A信号输入引脚、无连接引脚和DQ信号引脚可以分配给突片104。存储器模块100可以通过突片104电连接到诸如个人计算机或工作站的电子电路系统的主板。
参考图8B的实施例，存储器模块可以是图8A的存储器模块100的实施例。相同的附图标记表示相同的元件，并且为了便于解释省略了冗余的描述。
存储器芯片C101至C118可以响应于C/A信号和DQ信号来操作。参考图3至图5、图7和图8A的实施例，可以形成包括在衬底101内部Z字形曲折的布线的C/A信号线以将C/A信号发送到存储器芯片C101至C118。C/A信号线可以具有以两行为单位的Z字形布线结构。
C/A信号线可以包括在衬底101内部形成为直线形状的第五布线CA5和第六布线CA6。第五布线CA5和第六布线CA6可以分别对应于图7的实施例的第五布线CA5和第六布线CA6。第五布线CA5可以是在第一方向X和第二方向Y之间的方向上延伸的直线形状，且第六布线CA6可以是在第一方向和第二方向之间并穿过第五布线CA5的方向上延伸的直线形状。第五布线CA5和第六布线CA6可以形成在不同层上。在实施例中，第五布线CA5和第六布线CA6的长度可以相同。
图9是示出了根据实施例的存储器模块200的图。具体地，图9可以示出图1的存储器模块3的实施例。在下文中，参考图1至5的实施例描述存储器模块200。
参考图9的实施例，在采用双列直插式存储器模块(DIMM)型结构的存储器模块中，存储器模块200可以是在诸如移动设备或笔记本电脑的强调移动性的设备中使用的小外形双列直插式存储器模块(SODIMM)。
存储器模块200可以包括存储器芯片C201至C208和设置在PCB 201上的突片202。
存储器芯片C201至C208可以布置成使得在第一方向X上的长度大于在第二方向Y上的长度，并且包括在每个存储器芯片C201到C208中的焊球SB可以连续地布置在第一方向X上。
存储器芯片C201至C208可以布置成两行。存储器芯片C201至C208可以在第一方向X上以规则的间隔均匀地设置。布置在不同行中的存储器芯片C201至C208可以在第二方向Y上交替地布置。例如，布置在第一行中的存储器芯片(例如，C201、C202、C203和C204)可以在设置在与布置在第二行的存储器芯片(例如，C206、C207和C208)不同的轴上。
在图9中，示出了设置在PCB 201的第一表面203上的8个存储器芯片C201至C208。然而，本发明构思的实施例不一定受限于此。例如，存储器模块200还可以包括设置在与PCB201的第一表面203相对的第二表面上的8个存储器芯片。设置在PCB 201的第一表面203上的存储器芯片和设置在PCB 201的第二表面上的存储器芯片可以构成不同的存储级。在实施例中，存储器芯片C201至C208中的一些可以被配置为EC C芯片。
存储器芯片C201至C208可以响应于C/A信号和DQ信号来进行操作。如上面在图6的实施例中描述，在PCB 201内形成为直线形状的第三和第四布线CA3和CA4可以是Z字形的，以将C/A信号发送到存储器芯片C201至C208。第三布线CA3和第四布线CA4的长度可以相同。第三布线CA3和第四布线CA4可以设置在不同的层上，并且可以通过通孔V彼此电连接。
图10是示出了根据实施例的存储器模块300的图。详细地，图10可以示出图1的存储器模块3的实施例。在下文中，参考图1至5的实施例描述存储器模块300。
参考图10的实施例，存储器模块300可以包括存储器芯片302、控制器303、第一电源管理器IC(PMIC)304、第二PMIC 305和设置在PC B 301上的突片306。
存储器芯片302可以布置成使得在第一方向X上的长度大于第二方向Y上的长度，并且包括在每个存储器芯片302中的焊球SB可以连续地布置在第一方向X上，且部分不连续地布置在第二方向Y上。
存储器芯片302可以在第一方向X和第二方向Y上以规则的间隔设置。在实施例中，存储器芯片302可以布置成六行，并且每行可以布置五个存储器芯片。布置在不同行中的存储器芯片302可以并排布置(例如，在第二方向Y上彼此对齐)。
在图10中，示出了设置在PCB 301的第一表面307上的30个存储器芯片302。然而，本发明构思的实施例不一定受限于此。例如，在实施例中，存储器模块300还可以包括设置在与PCB 301的第一表面307相对的第二表面上的30个存储器芯片。设置在PCB 301的第一表面307上的存储器芯片和设置在PCB 301的第二表面上的存储器芯片可以构成不同的存储级。
在实施例中，存储器芯片302中的一些可以被配置为ECC芯片。ECC芯片可以是为存储的数据提供ECC的存储器芯片。在实施例中，ECC可以包括奇偶校验和循环冗余码(CRC)中的至少一个。
存储器芯片302可以响应于C/A信号和DQ信号来进行操作。如上面在图7的实施例中描述，形成为直线形状的第五布线CA5和第六布线CA6可以在PCB 301内Z字形曲折以将C/A信号发送到存储器芯片302。
在存储器芯片302中，可以以两行为单位形成布线。例如，发送C/A信号的布线可以在第一行R1和第二行R2之间、第三行R3和第四行R4之间以及第五行R5和第六行R6之间Z字形曲折。存储器芯片302可以以与上面参考图7所描述的方式相同的方式以两行为单位进行布线。
例如，以两行为单位Z字形曲折的布线结构可以包括在第一方向X和第二方向Y之间的方向上延伸的直线形状的第五布线CA5和在第一方向X和第二方向Y之间的方向上延伸并穿过第五布线CA5的直线形状的第六布线CA6。第五布线CA5和第六布线CA6可以形成在不同层上。第五布线CA5和第六布线CA6的长度可以相同。
控制器303可以在控制存储器模块300的存储器控制器(图1的2)的控制下控制存储器芯片302、第一PMIC 304和第二PMIC 305。例如，控制器303可以从存储器控制器(图1的2)接收C/A信号(图1的C/A)和DQ信号(图1的DQ)。在实施例中，控制器303还可以从存储器控制器(图1的2)接收时钟信号和控制信号。控制器303可以响应于接收到的信号来控制存储器芯片302。控制器303可以执行缓冲功能。
第一PMIC 304和第二PMIC 305可以接收外部电力以产生电源电压并将产生的电源电压提供给多个存储器芯片302。多个存储器芯片302可以通过从第一PMIC 304和第二PMIC 305接收电源电压来进行操作。
突片306可以是在存储器模块300和外部设备之间发送和接收信号的路径。突片306可以形成在PCB 301的第一表面307和与第一表面307相对的第二表面(例如，沿第三方向Z)的边缘部分上。突片306可以具有多个连接端子，也称为“突片引脚”。C/A信号输入引脚和DQ信号引脚可以分配给突片306。存储器模块300可以通过突片306电连接到诸如个人计算机或工作站的电子电路系统的主板。
图11是示出了包括计算系统400中的存储器模块的实施例的框图。
参考图11的实施例，计算系统400包括处理器410、系统控制器420和存储器系统430。计算系统400还可以包括处理器总线440、扩展总线450、输入设备460、输出设备470和存储设备480。
计算系统400可以修改或应用于电子设备的各种元件之一，例如超移动PC(UMPC)、工作站、网络笔记本、个人数字助理(PDA)、便携式计算机、网络平板电脑、平板电脑、无线电话、移动电话、智能手机、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航设备、黑匣子、数码相机、数字多媒体广播(DMB)播放器、3D电视、数字录音机、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储器、能够在无线环境中发送和接收信息的设备，构成家庭网络的各种电子设备之一，构成计算机网络的各种电子设备之一，构成远程信息处理网络的各种电子设备之一、RFID设备或构成计算系统400的各种元件之一。
处理器410可执行各种计算功能，例如执行特定软件以执行特定计算或任务。例如，处理器410可以是微处理器或中央处理单元。处理器410可以通过包括地址总线、控制总线和/或数据总线的处理器总线440连接到系统控制器420。
处理器410和系统控制器420之间的主机接口包括用于执行数据交换的各种协议。例如，在实施例中，系统控制器420可以被配置为通过各种接口协议中的至少一种与主机或外部通信，例如通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-快速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子(IDE)协议等。
系统控制器420连接到扩展总线450，例如外围组件互连(PCI)总线。因此，处理器410可以通过系统控制器420控制一个或多个输入设备460，例如键盘或鼠标，一个或多个输出设备470，例如打印机或显示设备，或者一个或多个存储设备480，例如硬盘驱动器、固态驱动器或CD-ROM。
存储器控制器431可以控制存储器模块432以执行由处理器410提供的命令。存储器模块432可以存储从存储器控制器431提供的数据并将存储的数据提供给存储控制器431。
存储器模块432可以包括多个半导体存储器设备，例如，包括动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器，或非易失性存储器。在实施例中，易失性存储器可以包括动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、晶闸管RAM(TRAM)、零电容RAM(Z-RAM)或双晶体管RAM(TTRAM)或MRAM。非易失性存储器可以包括电可擦可编程只读存储器(EEPROM)、闪存、磁RAM(MRAM)、自旋力矩MRAM、导电桥接RAM(CBRAM)、铁电RAM(FoRAM)、相变RAM(PRAM)、电阻RAM(RRAM)、纳米管RRAM、聚合物RAM(PoRAM)、纳米浮栅存储器(NFGM)、全息存储器、分子电子存储器件或绝缘体电阻变化存储器。一比特或多比特可以存储在非易失性存储器的单位单元中。
存储器模块432可以对应于以上参考图2至图10的实施例描述的存储器模块，且多个半导体存储器设备可以对应于以上参考图2至图10的实施例描述的多个存储器芯片。例如，存储器模块432可以基于被Z字形布线以发送C/A信号的PCB形成。
图12示出了包括移动系统500中的存储器模块的实施例的框图。
参考图12的实施例，移动系统500包括应用处理器910、连接模块520、用户接口530、非易失性存储器设备540、存储器模块550和电源560。应用处理器510可以包括存储器控制器511。
在实施例中，应用处理器510可以执行提供互联网浏览器、游戏、视频等的应用。连接模块520可以与外部设备执行无线通信或有线通信。用户接口530可以包括一个或多个输入设备例如键区、触摸屏、和/或一个或多个输出设备例如扬声器和显示设备。非易失性存储器设备540可以存储用于引导移动系统500的引导图像。
存储器模块550可以存储由应用处理器510处理的数据或者可以作为工作存储器进行操作。存储器模块550可以包括多个存储器芯片551和RCD控制器552。存储器模块550可以对应于以上参考图2至图10的实施例描述的存储器模块。例如，存储器模块550可以基于以Z字形布线以发送C/A信号的PCB形成。
电源560可以提供移动系统500的工作电压。可以使用各种类型的封装来安装移动系统500或移动系统500的元件。
尽管已经参考其实施例具体示出和描述了本发明构思，但是应当理解，在不脱离本发明构思的精神和范围的情况下，可以在其中做出各种形式和细节的改变。

Claims (20)

1.一种存储器模块，包括：
印刷电路板PCB，包括多层，其中，所述PCB在第一方向上的长度大于所述PCB在与所述第一方向垂直的第二方向上的长度；
第一存储器芯片，安装在所述PCB上，其中，所述第一存储器芯片在所述第一方向上的长度大于所述第一存储器芯片在所述第二方向上的长度；
第二存储器芯片，在所述第二方向上与所述第一存储器芯片间隔开，其中，所述第二存储器芯片在所述第一方向上的长度大于所述第二存储器芯片在所述第二方向上的长度；
第三存储器芯片，在所述第一方向上与所述第一存储器芯片间隔开，其中，所述第三存储器芯片在所述第一方向上的长度大于所述第三存储器芯片在所述第二方向上的长度；
第四存储器芯片，在所述第一方向上与所述第二存储器芯片间隔开，其中，所述第四存储器芯片在所述第一方向上的长度大于所述第四存储器芯片在所述第二方向上的长度；以及
信号线，向所述第一存储器芯片至所述第四存储器芯片中的每一个发送命令/地址信号，
其中，所述信号线包括：
第一布线，形成在所述PCB内部，所述第一布线将所述第一存储器芯片连接到所述第二存储器芯片，并将所述第三存储器芯片连接到所述第四存储器芯片；以及
第二布线，形成在所述PCB内部，所述第二布线将所述第二存储器芯片连接到所述第三存储器芯片。
2.根据权利要求1所述的存储器模块，其中，所述第一布线和所述第二布线设置在所述多层的彼此不同的层中。
3.根据权利要求2所述的存储器模块，还包括：
着接焊盘，设置在所述PCB上并包括暴露的表面，所述着接焊盘将所述第一存储器芯片至所述第四存储器芯片中的每一个电连接到所述PCB；
第一通孔，将所述着接焊盘电连接到所述第一布线；以及
第二通孔，将所述第一布线电连接到所述第二布线。
4.根据权利要求1所述的存储器模块，其中，
所述第二存储器芯片设置在与所述第一存储器芯片在所述第二方向上的轴相同的轴上；以及
所述第四存储器芯片设置在与所述第三存储器芯片在所述第二方向上的轴相同的轴上。
5.根据权利要求4所述的存储器模块，其中，
所述第一布线为沿所述第二方向延伸的直线形状；以及
所述第二布线为沿所述第一方向与所述第二方向之间的方向延伸的直线形状。
6.根据权利要求4所述的存储器模块，其中，
所述第一布线为沿所述第一方向与所述第二方向之间的方向延伸的直线形状；以及
所述第二布线为沿所述第一方向与所述第二方向之间并穿过所述第布线的延伸方向的方向延伸的直线形状。
7.根据权利要求1所述的存储器模块，其中，
所述第二存储器芯片设置在与所述第一存储器芯片在所述第二方向上的轴不同的轴上，并且
所述第四存储器芯片设置在与所述第三存储器芯片在所述第二方向上的轴不同的轴上。
8.根据权利要求1所述的存储器模块，其中，所述第一布线的长度和所述第二布线的长度彼此不同。
9.根据权利要求1所述的存储器模块，其中，所述第一布线具有与所述第二布线的长度相同的长度。
10.根据权利要求1所述的存储器模块，其中，
所述第一存储器芯片至所述第四存储器芯片中的每一个还包括多个焊球，所述多个焊球连续地布置在所述第一方向上且部分不连续地布置在所述第二方向上；以及
所述多个焊球电连接到所述PCB。
11.根据权利要求1所述的存储器模块，其中，所述信号线是命令/地址信号线。
12.一种存储器模块，包括：
印刷电路板PCB，包括形成有布线结构的多层，其中，所述PCB在第一方向上的长度大于所述PCB在与所述第一方向垂直的第二方向上的长度；以及
多个存储器芯片，包括多个焊球，所述多个存储器芯片布置在所述PCB上分别沿所述第一方向延伸的第一行和第二行中，
其中，所述多个焊球连续地布置在所述第一方向上，并且部分不连续地布置在所述第二方向上，其中，所述多个焊球布置在所述第一方向上的数量大于所述多个焊球布置在所述第二方向上的数量，以及
其中，所述布线结构交替地Z字形连接布置在所述PCB内部的所述第一行和所述第二行中的所述多个存储器芯片。
13.根据权利要求12所述的存储器模块，其中，所述布线结构包括：
第一布线，连接设置在所述第一行和所述第二行中的所述多个存储器芯片，所述第一布线具有沿第三方向延伸的直线形状；
第二布线，形成在与形成所述第一布线的层不同的层中，所述第二布线连接布置在所述第一行和所述第二行中的所述多个存储器芯片，其中，所述第二布线具有沿与所述第三方向不同的第四方向延伸的直线形状；以及
通孔，将所述第一布线电连接到所述第二布线。
14.根据权利要求13所述的存储器模块，其中：
所述第三方向与所述第一方向相同；以及
所述第四方向为所述第一方向与所述第二方向之间的方向。
15.根据权利要求13所述的存储器模块，其中：
所述第三方向为所述第一方向与所述第二方向之间的方向；以及
所述第四方向为所述第一方向与所述第二方向之间并穿过所述第三方向的方向。
16.根据权利要求12所述的存储器模块，其中，布置在所述第二行中的所述多个存储器芯片沿所述第二方向布置在与布置在所述第一行中的所述多个存储器芯片的轴相同的轴上。
17.根据权利要求12所述的存储器模块，其中，布置在所述第二行中的所述多个存储器芯片沿所述第二方向布置在与布置在所述第一行中的所述多个存储器芯片的轴不同的轴上。
18.一种存储器系统，包括：
存储器模块，包括印刷电路板PCB，其中，所述PCB在第一方向上的长度大于所述PCB在与所述第一方向垂直的第二方向上的长度，并且多个存储器芯片布置在所述PCB上的分别沿所述第一方向延伸的第一行和第二行中，其中，每个存储器模块在所述第一方向上的长度大于每个存储器模块在所述第二方向上的长度；以及
存储器控制器，向所述存储器模块发送信号，
其中，所述PCB包括：
第一布线，连接布置在所述第一行和所述第二行中的所述多个存储器芯片，所述第一布线具有沿第三方向延伸的直线形状；
第二布线，形成在与形成所述第一布线的层不同的层中，所述第二布线连接布置在所述第一行和所述第二行中的所述多个存储器芯片，其中，所述第二布线具有沿与所述第三方向不同的第四方向延伸的直线形状；以及
通孔，电连接所述第一布线和所述第二布线。
19.根据权利要求18所述的存储器系统，其中，
所述第三方向与所述第一方向相同；以及
所述第四方向为所述第一方向与所述第二方向之间的方向。
20.根据权利要求18所述的存储器系统，其中，
所述第三方向为所述第一方向与所述第二方向之间的方向；以及
所述第四方向为所述第一方向与所述第二方向之间并穿过所述第三方向的方向。
CN202211002510.3A 2021-08-30 2022-08-19 Z字形有线存储器模块 Pending CN115732484A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0115026 2021-08-30
KR20210115026 2021-08-30
KR10-2021-0155157 2021-11-11
KR1020210155157A KR20230032816A (ko) 2021-08-30 2021-11-11 지그재그로 배선된 메모리 모듈

Publications (1)

Publication Number Publication Date
CN115732484A true CN115732484A (zh) 2023-03-03

Family

ID=85288965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211002510.3A Pending CN115732484A (zh) 2021-08-30 2022-08-19 Z字形有线存储器模块

Country Status (2)

Country Link
US (1) US20230061451A1 (zh)
CN (1) CN115732484A (zh)

Also Published As

Publication number Publication date
US20230061451A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US10997108B2 (en) Memory package including buffer, expansion memory module, and multi-module memory system
US9780049B2 (en) Semiconductor package
CN108091643B (zh) 半导体封装及其制造方法
KR102144367B1 (ko) 반도체 패키지 및 이의 제조 방법
CN104919588B (zh) 共支撑电路面板及微电子封装
US11277916B2 (en) Memory system and storage device including printed circuit board with subset of channels arranged in point-to-point topology and subset of channels arranged in daisy-chain topology
KR20100125745A (ko) 반도체 패키지
US20100032820A1 (en) Stacked Memory Module
US9780071B2 (en) Stacked semiconductor package including reconfigurable package units
TWI491016B (zh) 用於無引線接合至封裝基板之總成之短線最小化
CN113707642A (zh) 包括层叠在控制器晶片上的芯晶片的层叠封装件
US9928883B2 (en) TFD I/O partition for high-speed, high-density applications
JP2017502494A (ja) Ｘｆｄパッケージングに対する同時サポート
KR102219296B1 (ko) 반도체 패키지
KR101945334B1 (ko) 창이 없는 와이어 본드 어셈블리를 위한 스터브 최소화
CN112382624A (zh) 一种芯片及主板
CN116525599A (zh) 堆叠中抽取的nand逻辑部件
US20230061451A1 (en) Zigzag wired memory module
KR20230032816A (ko) 지그재그로 배선된 메모리 모듈
CN102420208A (zh) 半导体封装件
CN213366593U (zh) 一种芯片及主板
WO2021189300A1 (zh) 存储芯片堆叠封装及电子设备
KR102487532B1 (ko) 반도체 칩 및 이를 이용한 적층 반도체 칩
CN115708205A (zh) 半导体封装件
CN118335718A (zh) 封装结构及其制造方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication