CN102420208A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN102420208A
CN102420208A CN2011103027587A CN201110302758A CN102420208A CN 102420208 A CN102420208 A CN 102420208A CN 2011103027587 A CN2011103027587 A CN 2011103027587A CN 201110302758 A CN201110302758 A CN 201110302758A CN 102420208 A CN102420208 A CN 102420208A
Authority
CN
China
Prior art keywords
substrate
pad
package part
semiconductor package
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103027587A
Other languages
English (en)
Inventor
河政旿
权兴奎
崔允硕
李钟源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102420208A publication Critical patent/CN102420208A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体封装件，该半导体封装件包括：第一基底，第一半导体芯片安装在第一基底上；第二基底，与第一基底隔开，第二半导体芯片安装在第二基底上；多个第一焊盘，设置在第一基底上；多个第二焊盘，设置在第二基底上以与第一焊盘相对；连接图案，分别将相对的第一焊盘和第二焊盘彼此电连接。所述多个第一焊盘相对于第一基底的中心轴不对称地设置。

Description

半导体封装件
本申请要求于2010年9月28日提交到韩国知识产权局的第10-2010-0093869号专利申请的优先权，该申请的内容通过引用被结合于此。
技术领域
在此所描述的本发明的构思总体涉及一种半导体封装件，更具体地讲，涉及一种多堆叠半导体封装件(multi-stack semiconductor package)。
背景技术
在多堆叠半导体封装件中，多个半导体芯片被安装在印刷电路板(PCB)上。随着安装在PCB上的半导体芯片的数量的增加，将PCB连接到半导体芯片的多个导电焊盘的数量增加。结果，精细节距被应用到焊盘之间的间隔。另外，将半导体芯片与焊盘结合的结合引线的长度增加。结果，结合引线的电学特性会劣化。
发明内容
根据一方面，本发明构思旨在提供一种半导体封装件，该半导体封装件包括：第一基底；第一半导体芯片，安装在第一基底上；第二基底，与第一基底隔开；第二半导体芯片，安装在第二基底上；多个第一焊盘，设置在第一基底上；多个第二焊盘，设置在第二基底上以与第一焊盘相对；连接图案，分别将相对的第一焊盘和第二焊盘彼此电连接。所述多个第一焊盘相对于第一基底的中心轴不对称地设置。
在一些示例性实施例中，发送和接收相同信号的第一焊盘被聚集地设置在第一基底的一个区域中。
在一些示例性实施例中，发送和接收相同信号的第一焊盘中的一个第一焊盘从所述一个区域偏离，所述半导体封装件还包括电连接到所述一个第一焊盘的再分配焊盘，所述再分配焊盘被设置在所述一个区域中。
在一些示例性实施例中，所述半导体封装件还包括一体化第一焊盘，发送和接收相同信号的第一焊盘中的至少两个第一焊盘被一体化到所述一体化第一焊盘中。
在一些示例性实施例中，所述一体化第一焊盘在尺寸上大于每个第一焊盘。
在一些示例性实施例中，第一半导体芯片的中心轴偏离第一基底的中心轴。
在一些示例性实施例中，第二半导体芯片的中心轴偏离第二基底的中心轴。
在一些示例性实施例中，第二焊盘相对于第二基底的中心轴不对称。
根据另一方面，本发明构思旨在提供一种半导体封装件，该半导体封装件包括：基底；半导体芯片，安装在所述基底上；多个连接图案，设置在所述基底的第一表面上，连接图案相对于所述基底的中心轴不对称地设置。
在一些示例性实施例中，半导体芯片偏离所述基底的中心轴。
在一些示例性实施例中，所述半导体封装件还包括形成在基底上以将半导体芯片电连接到连接图案的多个焊盘。
在一些示例性实施例中，发送和接收相同信号的焊盘聚集地设置在所述基底的一个区域中，连接到所述发送和接收相同信号的焊盘的连接图案也聚集地设置在基底的所述一个区域中。
在一些示例性实施例中，所述半导体封装件还包括：一体化焊盘，发送和接收相同信号的至少两个焊盘被一体化到所述一体化焊盘中；一体化连接图案，电连接到所述一体化焊盘。
在一些示例性实施例中，一体化连接图案具有比每个连接图案都大的尺寸。
根据另一方面，本发明构思旨在提供一种半导体封装件。该半导体封装件包括：第一基底；第一半导体芯片，安装在第一基底上；第二基底，与第一基底隔开；第二半导体芯片，安装在第二基底上；第一焊盘，设置在第一基底上；第二焊盘，设置在第二基底上以与第一焊盘相对；连接图案，分别将相对的第一焊盘与第二焊盘彼此电连接。第一焊盘相对于第一基底的中心轴不对称地设置。发送和接收相同信号的第一焊盘聚集地设置在第一基底的一个区域中。
在一些示例性实施例中，所述半导体封装件是与存储器卡一起使用的半导体存储器的封装。
在一些示例性实施例中，所述半导体封装件是在信息处理系统中使用的半导体存储器的封装。
在一些示例性实施例中，第一半导体芯片的中心轴偏离第一基底的中心轴。
在一些示例性实施例中，第二半导体芯片的中心轴偏离第二基底的中心轴。
在一些示例性实施例中，第二焊盘相对于第二基底的中心轴不对称。
附图说明
本发明构思的前述和其他特征和优点将从这里包含的如附图所示的本发明构思的优选实施例的具体描述中变得清楚，在附图中，相同的标号在不同的视图中始终表示相同的部件或者元件。附图不是必须按照比例绘制，其重点在于示出本发明构思的原理。在附图中，为了清楚起见，层和区域的厚度会被夸大。
图1A是根据本发明构思的示例性实施例的半导体封装件的示意性俯视图。
图1B是沿着图1A中的I-I′线剖开的示意性剖视图。
图1C是图1B中所示的半导体封装件的第一焊盘的示意性俯视图。
图2是根据本发明构思的另一示例性实施例的半导体封装件的示意性俯视图。
图3A是根据本发明构思的示例性实施例的半导体封装件的示意性俯视图。
图3B是沿着图3A中的III-III′线剖开的示意性剖视图。
图4A是设置有根据本发明构思的示例性实施例的半导体封装件的存储器卡的示意性框图。
图4B是使用设置有根据本发明构思的示例性实施例的半导体封装件的存储器的信息处理系统的示意性框图。
具体实施方式
通过下面将参照附图更加详细地描述的示例性实施例，本发明构思的优点和特征将变得清楚。然而，应该理解，本发明构思不限于下面的示例性实施例，本发明构思可以以多种不同的形式实施。因此，提供示例性实施例仅在于描述本发明构思的示例，并且让本领域技术人员理解本发明构思的性质。
在说明书中，为了示出清楚，会夸大层和区域的尺寸。还应该理解，当一个元件例如层或者基底被称为“在”另一元件例如层或者基底“上”时，它可直接在另一元件例如层或者基底上，或者也可存在中间元件例如层或者基底。
以下，将参照剖视图和/或俯视图来描述本发明构思的示例性实施例，所示剖视图和/或俯视图是本发明的示例性视图。示例性视图实际上是示意性的，由于制造技术和/或公差而使附图中示出的特征的实际形状会与附图中理想化的示意性示出产生偏差。因此，本发明的示例性实施例不限于附图中所示的特定构造，且包括基于制造半导体装置的方法进行的变型。例如，在直角处所示的蚀刻区域可以以圆形形状形成，或者形成为具有预定的曲率。因此，附图中所示的区域具有示意性的特征。此外，附图中所示的区域的形状是示例性的元件中区域的特定形状，对本发明没有限制。虽然术语例如第一、第二、第三在这里用来描述各种本发明构思的各种实施例中的各种元件，但是这些元件不受这些术语限制。这些术语仅是用来将一个元件与另一元件区分开。在此所描述和举例说明的实施例包括其互补的实施例。
还应该理解的是，当术语“包括”和/或“包含”在本说明书中使用时，表明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
现在，将在下面参照附图更加全面地描述本发明的构思，其中，附图中示出了本发明构思的优选实施例。
图1A是根据本发明构思的示例性实施例的半导体封装件的示意性俯视图，图1B是沿着图1A中的I-I′线剖开的示意性剖视图。图1C是图1B中所示的半导体封装件10的第一焊盘的示意性俯视图。
参照图1A和图1B，根据一些示例性实施例的半导体封装件10可包括：第一半导体芯片封装模块1，在第二半导体芯片封装模块2之上；连接图案130，将第一半导体芯片封装模块1与第二半导体芯片封装模块2电连接。
如图1B所示，第一半导体芯片封装模块1与第二半导体芯片封装模块2可垂直地堆叠。虽然将该示例性实施例描述为仅包括两个半导体芯片封装模块，但是，根据本发明构思，可以垂直地堆叠至少两个半导体芯片封装模块。应该理解，半导体芯片封装模块的数量对本发明构思不产生限制。
根据本发明构思的示例性实施例，半导体封装件可以是包括多个堆叠的半导体芯片的多堆叠封装。
在一些示例性实施例中，第一半导体芯片封装模块1可包括第一基底100、第一半导体芯片102、第一焊盘110和第一包封剂112。
在一些示例性实施例中，第一基底100可以是包含例如硅或者锗的半导体基底。第一基底100可具有第一表面和第二表面，即，一个表面和另一表面。第一半导体芯片102可安装在第一基底100的所述一个表面上，第一焊盘110可安装在第一基底100的所述另一表面上。
通常，第一半导体芯片102可安装在第一基底100的一个表面上的从第一基底100的中心轴偏离的位置。或者，第一半导体芯片102的中心轴偏离第一基底100的中心轴。根据本发明构思的一些示例性实施例，第一半导体芯片102可引线键合到第一基底100。更具体地讲，第一芯片焊盘104可设置在第一半导体芯片102上，第一基底焊盘106可设置在第一基底100上。结合引线108可被连接在每个第一芯片焊盘104与每个第一基底焊盘106之间，使得每个第一芯片焊盘104与每个第一基底焊盘106可通过结合引线108将第一半导体芯片102与第一基底100电连接。
通常，第一焊盘110可设置在第一基底100的另一表面上的从第一基底100的中心轴偏离的位置。根据本发明构思的一些示例性实施例，第一焊盘110可相对于第一基底100的中心轴不对称地设置。
参照图1C，在第一焊盘110中，发送和接收相同信号的第一焊盘110可聚集地设置在一个区域。例如，当由虚线表示的第一焊盘110a与设置在“a”区域处的第一焊盘110发送和接收实质上相同的信号时，由虚线表示的第一焊盘110a通过重新分配可转移到“a”区域中并占据“a”区域。由斜线表示的第一焊盘110r可以是通过再分配转移到“a”区域中的第一焊盘110a。第一焊盘110a可以不是在物理上存在的焊盘，为了描述清楚，第一焊盘110a由虚线表示。例如，发送和接收相同信号的第一焊盘110a中的一个第一焊盘110a从“a”区域偏离，半导体封装件10还包括电连接到所述一个第一焊盘110a的再分配焊盘110r，所述再分配焊盘110r被设置在“a”区域中。
通常，接收相同信号的部分设置在第一半导体芯片102的一个区域。发送和接收信号的第一焊盘110可聚集地设置为与第一半导体芯片102的所述一个区域相邻。这样，根据本发明构思的示例性实施例，可减小第一半导体芯片102与第一焊盘110之间的信号距离，以防止二者之间产生噪声。
根据本发明构思的另一示例性实施例，第一焊盘110可以是一体的第一焊盘110m，其中，发送和接收相同信号的至少两个第一焊盘110被一体化为第一焊盘110m。另外，在一些示例性实施例中，一体化第一焊盘110m可具有尺寸“D”，该尺寸“D”基本大于非一体化的第一焊盘110b的尺寸“d”。
第一焊盘110的数量会随着一体化的第一焊盘110m的使用而减少。第一焊盘110的电可靠性会随着更多的一体化的第一焊盘110m的使用而增加。在一些示例性实施例中，第一焊盘110b不是物理存在的焊盘，为了描述清楚，第一焊盘110b由虚线表示。
返回图1B，在一些示例性实施例中，第一包封剂112可形成在第一基底100上同时覆盖第一半导体芯片102。另外，在一些示例性实施例中，第一包封剂112可形成并覆盖将第一半导体芯片102与第一基底100电连接的结合引线108。
第一包封剂112可保护第一半导体芯片102和结合引线108免受外部冲击的影响，并且可使第一半导体芯片102和结合引线108与外部元件电绝缘。在一些示例性实施例中，第一包封剂112可以由例如环氧树脂制成。
在一些示例性实施例中，第二半导体芯片封装模块2可包括第二基底120、第二半导体芯片122、第二焊盘126和第二包封剂125。
在一些特定示例性实施例中，第二基底120可以是设置在多堆叠封装中的最下面的部分的基底。在一些示例性实施例中，第二基底120可以是例如印刷电路板(PCB)。
第二基底120可以具有第一表面和第二表面，即，一个表面和另一表面。第二半导体芯片122可以安装在第二基底120的所述一个表面上，第二焊盘126可以设置在所述一个表面上上。外部端子128可电连接到第二基底120的所述另一表面。在一些特定示例性实施例中，外部端子128可以是例如焊球。
第二半导体芯片122可以安装在第二基底120的所述一个表面上的从第二基底120的中心轴偏离的位置。或者，第二半导体芯片122的中心轴偏离第二基底120的中心轴。根据本发明构思的一些示例性实施例，第二半导体芯片122可通过焊球124电连接到第二基底120。更具体地讲，第二芯片焊盘121可设置在第二半导体芯片122上，第二基底焊盘123可设置在第二基底120上。第二半导体芯片122可与第二基底120隔开，使得第二芯片焊盘121面对第二基底焊盘123。焊球124可设置在第二半导体芯片122和第二基底120之间的间隔处，以将第二芯片焊盘121电连接到第二基底焊盘123。
第二焊盘126可设置在第二基底120的所述一个表面上的从第二基底120的中心轴偏离的位置。根据本发明构思的一些示例性实施例，第二焊盘126可设置在与第一焊盘110的位置对应的位置处。第二焊盘126可相对于第二基底120的中心轴不对称地设置。
在一些示例性实施例中，第二包封剂125可以形成并填充第二基底120与第二半导体芯片122之间的空间。此外，在一些示例性实施例中，第二包封剂125可以形成并覆盖将第二基底120电连接到第二半导体芯片122的焊球124。
第二包封剂125可使焊球124与外部元件电绝缘。在一些示例性实施例中，第二包封剂125可以由例如环氧树脂制成。
在一些示例性实施例中，连接图案130可将第一半导体芯片封装模块1电连接到第二半导体芯片封装模块2。更具体地讲，在一些示例性实施例中，第一半导体芯片封装模块1和第二半导体芯片封装模块2可以彼此隔开。第一半导体芯片封装模块1的第一焊盘110可设置成面对第二半导体芯片封装模块2的第二焊盘126。第二焊盘126可设置在与第一焊盘110对应的位置。连接图案130可设置在第一半导体芯片封装模块1和第二半导体芯片封装模块2之间的空间，以将第一焊盘110电连接到第二焊盘126。在一些示例性实施例中，连接图案130可以是例如焊球。例如，半导体封装件10包括：一体化的焊盘110，发送和接收相同信号的至少两个焊盘110b被一体化为一体化焊盘110；一体化连接图案130，电连接到一体化焊盘110。
在以下将详细描述的各种示例性实施例中，将描述64个连接图案130的各种布置结构。在这种情况下，由于连接图案130将第一焊盘110电连接到第二焊盘126，所以第一焊盘110和第二焊盘126的布置可以与连接图案130的布置基本相同。
参照图1A，基于穿过第一基底100的中心的X轴和Y轴，第一基底100被分成四个区域或者四个象限。从右上部分沿着逆时针方向，限定有第一象限11、第二象限12、第三象限13和第四象限14。以下使用的术语“列”表示这样的结构，其中，五个连接图案彼此隔开，并且沿着X轴或者Y轴布置。另外，在一些示例性实施例中，5×5，即25个连接图案130可布置在一个象限中。
在第一基底100的第一象限11中，沿着Y轴方向可排列三列，以设置六十四个连接图案130中的十五个连接图案130。可在第一基底100的边缘上设置所述三列。在第二象限12中，可沿着Y轴方向排列一列以设置五个连接图案130。可在第一基底100的边缘上设置所述一列。在第三象限13中，可沿着X轴方向排列四列，并且与X轴相邻地设置一个连接图案130，以设置二十一个连接图案130。在第四象限14中，可沿着X轴方向排列四列，并且可与X轴相邻地设置三个连接图案130，以设置二十三个连接图案130。
应该注意到，图1A中示出的构造和该实施例的描述仅是示例性的。根据本发明的构思，各种构造是可行的。而且，根据本发明的构思，基于第一基底100的中心轴不对称地布置的连接图案可以设置为连接图案130。
根据本发明构思的另一示例性实施例，第一基底100或者第二基底200可设置有芯片选择焊盘。在多个堆叠的半导体芯片中，可通过芯片的选择焊盘来选择性地驱动任意半导体芯片。
图2是根据本发明构思的另一示例性实施例的半导体封装件的示意性俯视图。沿图2中的II-II′线剖开的示意性剖视图与图1B中所示的半导体封装件的剖视图基本相同，因此，在此不进行重复描述。现在，将参照图2和图1B描述该示例性实施例。
参照图2和图1B，这些示例性实施例的半导体封装件20可包括第一半导体芯片封装模块1、第二半导体芯片封装模块2以及将第一半导体芯片封装模块1电连接到第二半导体芯片封装模块2的连接图案130。除了连接图案的布置之外，半导体封装件20与以上参照图1B和图1C进行详细描述的半导体封装件相同。因此，具体的描述将不再重复。
在该示例性实施例中，将通过说明性示例的形式来描述64个连接图案130的布置结构。基于穿过第一基底100的中心的X轴和Y轴，第一基底100被分为四个区域或者四个象限。从右上部分沿着逆时针方向，限定有第一象限21、第二象限22、第三象限23和第四象限24。以下使用的术语“列”表示这样的结构，其中，五个连接图案彼此隔开，并且沿着X轴或者Y轴布置。另外，在一些特定示例性实施例中，5×5，即25个连接图案130可布置在一个象限中。
在第一基底100的第一象限21中，可沿着Y轴方向排列三列，并且可与Y轴相邻地设置两个连接图案130，以设置十七个连接图案130。可在第一基底100的边缘上设置所述三列。所述两个连接图案130可设置在第一基底100的边缘上以与X轴平行。在第二象限22中，可沿着Y轴方向排列一列，并且可与Y轴相邻地设置四个连接图案130，以设置九个连接图案130。可在第一基底100的边缘上设置所述一列，可在第一基底100的边缘上设置所述四个连接图案130以与X轴平行。在第三象限23中，可沿着X轴方向排列三列，并且与X轴相邻地设置两个连接图案130，以设置十七个连接图案130。在第四象限24中，可沿着X轴方向排列三列，并且可与X轴相邻地设置六个连接图案130，以设置二十一个连接图案130。
上述实施例和其详细的描述仅是示例性的。在根据本发明的构思中，基于第一基底100的中心轴不对称地布置的连接图案可以提供作为连接图案130。
图3A是根据本发明构思的另一示例性实施例的半导体封装件的示意性俯视图，图3B是沿着图3A中的III-III′线剖开的示意性剖视图。
参照图3A和3B，这些示例性实施例的半导体封装件30可包括第一半导体芯片封装模块1、第二半导体芯片封装模块2以及将第一半导体芯片封装模块1电连接到第二半导体芯片封装模块2的连接图案130。
第一半导体芯片封装模块1可包括第一基底100、第一半导体芯片102、第一焊盘110和第一包封剂112。第一半导体芯片封装模块1还可包括设置在第一半导体芯片102上的第一芯片焊盘104以及设置在第一基底100上的第一基底焊盘106。第一芯片焊盘104和第一基底焊盘106可通过结合引线108电连接。根据本发明构思的一些示例性实施例，第一焊盘(图1C中的100r)可通过重新分配而设置在一个区域中。根据本发明构思的另一示例性实施例，第一焊盘110可包括一体的第一焊盘(图1C中的110m)。
在一些示例性实施例中，第二半导体芯片封装模块2可包括第二基底120、第二半导体芯片122、第二焊盘126和第二包封剂125。第二半导体芯片封装模块2还可包括设置在第二半导体芯片122上的第二芯片焊盘121以及设置在第二基底120上的第二基底焊盘123。在一些示例性实施例中，第二芯片焊盘121和第二基底焊盘123可通过焊球124电连接。
连接图案130可将第一半导体芯片封装模块1电连接到第二半导体芯片封装模块2。
在以下详细描述的示例性实施例中，将描述64个连接图案130的布置结构。在一些示例性实施例中，基于穿过第一基底100的中心的X轴和Y轴，第一基底100被分为四个区域或者四个象限。从右上部分沿着逆时针方向，限定有第一象限31、第二象限32、第三象限33和第四象限34。以下使用的术语“列”表示这样的结构，其中，五个连接图案彼此隔开，并且沿着X轴或者Y轴布置。另外，在一些特定示例性实施例中，5×5，即25个连接图案130可布置在一个象限中。
在第一基底100的第一象限31中，可沿着Y轴方向排列四列以设置六十四个连接图案130中的二十个连接图案130。可在第一基底100的边缘上设置所述四列。在第二象限32中，可不设置连接图案130。在第三象限33中，可沿着X轴方向排列四列以设置二十个连接图案130。可以在所述基底100的边缘上设置所述四列。在第四象限34中，可沿着Y轴方向排列四列，并且可与X轴相邻地设置四个连接图案130，以设置二十四个连接图案130。与X轴平行地设置所述四个连接图案130
与以上详细描述的图1A至图1C中相同的元件的详细描述将不再进行重复。
图4A是设置有根据本发明构思的示例性实施例的半导体封装件的存储器卡300的示意性框图。
参照图4A，根据以上详细描述的根据本发明构思的各种示例性实施例中的任意一种的半导体封装件可被应用于存储器卡300。在一个示例中，存储器卡300可包括被构造成控制主机和半导体存储器310之间全部数据交换的存储器控制器320。SRAM 322可被用作中央处理单元(CPU)324的工作储存器。主机接口326可包括连接到存储器卡300的主机的数据交换协议。错误校正码(ECC)块328可检测并校正包括在从半导体存储器310读取的数据中的错误。存储器接口330与半导体存储器310接口连接。CPU 324执行存储器控制器320的数据交换的全部控制操作。
被应用于存储器卡300的半导体存储器310可包括根据在此详细描述的本发明构思的示例性实施例的半导体封装件。根据本发明构思，电连接半导体封装件模块的连接图案的尺寸的增加，以提高电可靠性。而且，发送和接收相同信号的焊盘被聚集地设置以缩短连接路径。
图4B是使用设置有根据本发明构思的示例性实施例的半导体封装件的存储器的信息处理系统400的示意性框图。
参照图4B，信息处理系统400可包括存储器系统410，该存储器系统410包括例如根据本发明构思的示例性实施例的电阻可变存储器。在一些示例性实施例中，信息处理系统400可以是或者包括例如移动装置、计算机等。在一个示例性实施例中，信息处理系统400可包括与系统总线460电连接的存储器系统410、调制解调器420、中央处理单元(CPU)430、随机存取存储器(RAM)440和用户接口450。由CPU 430处理的数据或者外部输入数据可以被存储在存储器系统410中。存储器系统410可包括存储器414和存储器控制器412，并且可被构造为与参照图4A进行的上述详细描述的存储器卡300的结构基本相同的结构。在一些示例性实施例中，可以以例如存储器卡、固状盘(SSD)、相机图像处理器(camera image processor，CIS)和/或其他应用芯片组(application chipsets)的形式被设置信息处理系统400。在一个示例性实施例中，存储器系统410可被构造为SSD。在这种情况下，信息处理系统400能够稳定并可靠地在存储器系统410中存储大容量数据。
根据本发明构思的上述实施例，发送和接收相同信号的焊盘被聚集地布置在一个区域中，以缩短与半导体芯片的连接路径。另外，提供了一体化的焊盘，其中，发送和接收相同型号的至少两个焊盘被一体化为该一体化的焊盘。该一体化的焊盘允许焊盘的数量减少。因此，焊盘能够增加尺寸，以提高电接触可靠性。
虽然已经参照本发明构思的示例性实施例具体显示并描述了本发明的构思，但是对于本领域技术人员来说将是明显的是，在不脱离由权利要求限定的本发明构思的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。

Claims (20)

1.一种半导体封装件，包括：
第一基底；
第一半导体芯片，安装在第一基底上；
第二基底，与第一基底隔开；
第二半导体芯片，安装在第二基底上；
多个第一焊盘，设置在第一基底上；
多个第二焊盘，设置在第二基底上以与第一焊盘相对；
连接图案，分别将相对的第一焊盘和第二焊盘彼此电连接，
其中，所述多个第一焊盘相对于第一基底的中心轴不对称地设置。
2.如权利要求1所述的半导体封装件，其中，发送和接收相同信号的第一焊盘被聚集地设置在第一基底的一个区域中。
3.如权利要求2所述的半导体封装件，其中，发送和接收相同信号的第一焊盘中的一个第一焊盘从所述一个区域偏离，所述半导体封装件还包括电连接到所述一个第一焊盘的再分配焊盘，所述再分配焊盘被设置在所述一个区域中。
4.如权利要求2所述的半导体封装件，所述半导体封装件还包括一体化第一焊盘，发送和接收相同信号的第一焊盘中的至少两个第一焊盘被一体化为所述一体化第一焊盘。
5.如权利要求4所述的半导体封装件，其中，所述一体化第一焊盘在尺寸上大于每个第一焊盘。
6.如权利要求1所述的半导体封装件，其中，第一半导体芯片的中心轴偏离第一基底的中心轴。
7.如权利要求1所述的半导体封装件，其中，第二半导体芯片的中心轴偏离第二基底的中心轴。
8.如权利要求1所述的半导体封装件，其中，第二焊盘相对于第二基底的中心轴不对称。
9.一种半导体封装件，包括：
基底；
半导体芯片，安装在基底上；
多个连接图案，设置在基底的第一表面上，连接图案相对于基底的中心轴不对称地设置。
10.如权利要求9所述的半导体封装件，其中，半导体芯片偏离基底的中心轴。
11.如权利要求9所述的半导体封装件，所述半导体封装件还包括形成在基底上以将半导体芯片电连接到连接图案的多个焊盘。
12.如权利要求11所述的半导体封装件，其中，发送和接收相同信号的焊盘聚集地设置在基底的一个区域中，连接到所述发送和接收相同信号的焊盘的连接图案也聚集地设置在基底的所述一个区域中。
13.如权利要求12所述的半导体封装件，所述半导体封装件还包括：
一体化焊盘，发送和接收相同信号的至少两个焊盘被一体化为所述一体化焊盘；
一体化连接图案，电连接到所述一体化焊盘。
14.如权利要求13所述的半导体封装件，其中，一体化连接图案具有比每个连接图案都大的尺寸。
15.一种半导体封装件，包括：
第一基底；
第一半导体芯片，安装在第一基底上；
第二基底，与第一基底隔开；
第二半导体芯片，安装在第二基底上；
多个第一焊盘，设置在第一基底上；
多个第二焊盘，设置在第二基底上以与第一焊盘相对；
连接图案，分别将相对的第一焊盘与第二焊盘彼此电连接，
其中，第一焊盘相对于第一基底的中心轴不对称地设置，发送和接收相同信号的第一焊盘聚集地设置在第一基底的一个区域中。
16.如权利要求15所述的半导体封装件，其中，所述半导体封装件是随存储器卡使用的半导体存储器的封装。
17.如权利要求15所述的半导体封装件，其中，所述半导体封装件是在信息处理系统中使用的半导体存储器的封装。
18.如权利要求15所述的半导体封装件，其中，第一半导体芯片的中心轴偏离第一基底的中心轴。
19.如权利要求15所述的半导体封装件，其中，第二半导体芯片的中心轴偏离第二基底的中心轴。
20.如权利要求15所述的半导体封装件，其中，第二焊盘相对于第二基底的中心轴不对称。
CN2011103027587A 2010-09-28 2011-09-28 半导体封装件 Pending CN102420208A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100093869A KR20120032293A (ko) 2010-09-28 2010-09-28 반도체 패키지
KR10-2010-0093869 2010-09-28

Publications (1)

Publication Number Publication Date
CN102420208A true CN102420208A (zh) 2012-04-18

Family

ID=45869843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103027587A Pending CN102420208A (zh) 2010-09-28 2011-09-28 半导体封装件

Country Status (3)

Country Link
US (1) US20120074595A1 (zh)
KR (1) KR20120032293A (zh)
CN (1) CN102420208A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826298A (zh) * 2015-01-23 2016-08-03 三星电子株式会社 半导体封装件和使用所述半导体封装件的封装模块
CN108962856A (zh) * 2017-05-18 2018-12-07 三星电子株式会社 半导体存储器芯片、半导体存储器封装及使用其的电子系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10631410B2 (en) 2016-09-24 2020-04-21 Apple Inc. Stacked printed circuit board packages

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346679B1 (en) * 1999-08-27 2002-02-12 Nec Corporation Substrate on which ball grid array type electrical part is mounted and method for mounting ball grid array type electrical part on substrate
CN1610107A (zh) * 2003-10-17 2005-04-27 精工爱普生株式会社 半导体装置及其制造方法
CN101207114A (zh) * 2006-12-20 2008-06-25 富士通株式会社 半导体器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138583B2 (en) * 2002-05-08 2006-11-21 Sandisk Corporation Method and apparatus for maintaining a separation between contacts
JP4601892B2 (ja) * 2002-07-04 2010-12-22 ラムバス・インコーポレーテッド 半導体装置および半導体チップのバンプ製造方法
US6930400B1 (en) * 2003-10-21 2005-08-16 Integrated Device Technology, Inc. Grid array microelectronic packages with increased periphery
US7518224B2 (en) * 2005-05-16 2009-04-14 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
KR100905779B1 (ko) * 2007-08-20 2009-07-02 주식회사 하이닉스반도체 반도체 패키지
US8390107B2 (en) * 2007-09-28 2013-03-05 Intel Mobile Communications GmbH Semiconductor device and methods of manufacturing semiconductor devices
US8067828B2 (en) * 2008-03-11 2011-11-29 Stats Chippac Ltd. System for solder ball inner stacking module connection
US8288205B2 (en) * 2008-03-19 2012-10-16 Stats Chippac Ltd. Package in package system incorporating an internal stiffener component
US7968995B2 (en) * 2009-06-11 2011-06-28 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346679B1 (en) * 1999-08-27 2002-02-12 Nec Corporation Substrate on which ball grid array type electrical part is mounted and method for mounting ball grid array type electrical part on substrate
CN1610107A (zh) * 2003-10-17 2005-04-27 精工爱普生株式会社 半导体装置及其制造方法
CN101207114A (zh) * 2006-12-20 2008-06-25 富士通株式会社 半导体器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826298A (zh) * 2015-01-23 2016-08-03 三星电子株式会社 半导体封装件和使用所述半导体封装件的封装模块
CN105826298B (zh) * 2015-01-23 2020-01-07 三星电子株式会社 半导体封装件和使用所述半导体封装件的封装模块
CN108962856A (zh) * 2017-05-18 2018-12-07 三星电子株式会社 半导体存储器芯片、半导体存储器封装及使用其的电子系统
CN108962856B (zh) * 2017-05-18 2023-06-06 三星电子株式会社 半导体存储器芯片、半导体存储器封装及使用其的电子系统

Also Published As

Publication number Publication date
US20120074595A1 (en) 2012-03-29
KR20120032293A (ko) 2012-04-05

Similar Documents

Publication Publication Date Title
KR101924388B1 (ko) 재배선 구조를 갖는 반도체 패키지
US10115708B2 (en) Semiconductor package having a redistribution line structure
US9153557B2 (en) Chip stack embedded packages
US9780049B2 (en) Semiconductor package
US8643175B2 (en) Multi-channel package and electronic system including the same
KR101665556B1 (ko) 멀티 피치 볼 랜드를 갖는 반도체 패키지
CN108074912B (zh) 包括互连器的半导体封装
US9559079B2 (en) Semiconductor stack packages
CN112397486B (zh) 包括层叠的半导体芯片的半导体封装
US9780071B2 (en) Stacked semiconductor package including reconfigurable package units
KR20090012933A (ko) 반도체 패키지, 스택 모듈, 카드, 시스템 및 반도체패키지의 제조 방법
CN104576546A (zh) 半导体封装件及其制造方法
CN106298731B (zh) 电路板和包括该电路板的半导体封装件
KR102216195B1 (ko) 복수 개의 칩을 적층한 반도체 패키지
US8004848B2 (en) Stack module, card including the stack module, and system including the stack module
CN102420208A (zh) 半导体封装件
CN111668180B (zh) 包括混合布线接合结构的层叠封装件
KR101999114B1 (ko) 반도체 패키지
KR101688005B1 (ko) 이중 랜드를 갖는 반도체패키지 및 관련된 장치
EP1610383A1 (en) Semiconductor device
US11088117B2 (en) Semiconductor package including stacked semiconductor chips
KR20170082303A (ko) 반도체칩들이 수직으로 실장된 반도체 패키지
US20230056222A1 (en) Semiconductor packages
KR102113335B1 (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지
KR102487532B1 (ko) 반도체 칩 및 이를 이용한 적층 반도체 칩

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120418