CN108074912B - 包括互连器的半导体封装 - Google Patents

包括互连器的半导体封装 Download PDF

Info

Publication number
CN108074912B
CN108074912B CN201710569111.8A CN201710569111A CN108074912B CN 108074912 B CN108074912 B CN 108074912B CN 201710569111 A CN201710569111 A CN 201710569111A CN 108074912 B CN108074912 B CN 108074912B
Authority
CN
China
Prior art keywords
semiconductor
semiconductor die
interconnector
semiconductor wafer
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710569111.8A
Other languages
English (en)
Other versions
CN108074912A (zh
Inventor
郑然丞
朴津佑
洪周妧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108074912A publication Critical patent/CN108074912A/zh
Application granted granted Critical
Publication of CN108074912B publication Critical patent/CN108074912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

包括互连器的半导体封装。可提供一种半导体封装和/或制造半导体封装的方法。该半导体封装可包括封装基板。该半导体封装可包括通过第一互连器联接至封装基板的第一半导体晶片。该半导体封装可包括通过第二互连器联接至第一半导体晶片的第二半导体晶片。第二半导体晶片可联接至封装基板。

Description

包括互连器的半导体封装
技术领域
本公开的实施方式可总体上涉及半导体封装，更具体地，涉及包括互连器的半导体封装及其制造方法。
背景技术
实现更快速操作的半导体封装、更大容量的半导体封装和多功能半导体封装的尝试已导致将多个半导体器件嵌入单个封装中。已提出系统封装(SIP)技术以将多个半导体器件嵌入单个封装中。内插物(Interposer)互连技术可用于实现由至少一个微处理器晶片和至少一个存储器晶片组成的SIP。另外，TSV技术可用于实现由多个存储器晶片组成的SIP，这些存储器晶片垂直地层叠以提供更大容量的存储器封装。
发明内容
根据实施方式，提供了一种制造半导体封装的方法。根据实施方式，可提供一种半导体封装。该半导体封装可包括封装基板。该半导体封装可包括通过第一互连器联接至封装基板的第一半导体晶片。该半导体封装可包括通过第二互连器联接至第一半导体晶片的第二半导体晶片。第二半导体晶片可联接至基板。
附图说明
图1是示出根据实施方式的半导体封装的横截面图。
图2是示出图1的部分“A”的放大图。
图3是示出附接至图1所示的半导体封装的第一半导体晶片的第一互连器和第二互连器的横截面图。
图4是示出包括在图1的半导体封装中的第二半导体晶片和第三半导体晶片的示意图。
图5、图6、图7、图8和图9是示出根据实施方式的半导体封装的制造方法的横截面图。
图10是示出采用包括根据一些实施方式的至少一个半导体封装的存储卡的电子系统的框图。
图11是示出包括根据一些实施方式的至少一个半导体封装的电子系统的框图。
具体实施方式
本文所使用的术语可对应于考虑其在实施方式中的功能而选择的词，术语的含义可根据实施方式所属领域的普通技术人员而不同地解释。如果被详细定义，则术语可根据所述定义来解释。除非另外定义，否则本文所使用的术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常理解的含义相同的含义。
将理解，尽管本文中可使用术语第一、第二、第三等来描述各种元件，这些元件不应受这些术语限制。这些术语仅用于将一个元件区别于另一元件，而非用于仅定义元件本身或者意指特定顺序。
本公开的实施方式不使用任何内插物互连器，并且提供被配置为具有SIP结构的半导体封装。根据实施方式的一些半导体封装可按照包括功能不同的至少两个半导体晶片的封装形式来提供。半导体晶片(也称作半导体芯片)可对应于通过利用划片工艺将诸如晶圆的半导体基板分成多片而获得的半导体器件。在一些情况下，各个半导体晶片可具有包封具有集成电路的半导体器件的封装形式(例如，晶圆级封装形式)。
贯穿说明书，相同的标号指代相同的元件。因此，即使参照一个图没有提及或描述标号，也可参照另一个图提及或描述该标号。另外，即使标号在一个图中没有示出，也可参照另一个图被提及或描述。
图1示意性地示出根据实施方式的半导体封装10的横截面图。图2是图1的部分“A”的放大图。图3示意性地示出包括在图1所示的半导体封装10中的第一半导体晶片200的横截面图，图4示出包括在图1的半导体封装10中的第二半导体晶片300和第三半导体晶片400的示意图。
参照图1，半导体封装10可被配置为包括安装在封装基板100上的第一半导体晶片200。第二半导体晶片300可被设置在封装基板100上，并且第三半导体晶片400可垂直地层叠在第二半导体晶片300上。可选地，第四半导体晶片500可另外地垂直地层叠在第三半导体晶片400上，或者第五半导体晶片600可另外地垂直地层叠在第四半导体晶片500上。第二至第五半导体晶片300、400、500和600可构成位于第一半导体晶片200的一侧的第一晶片建筑物(die building)701。还可在第一半导体晶片200的与第一晶片建筑物701相对的另一侧设置第二晶片建筑物702，以使得第一晶片建筑物701和第二晶片建筑物702关于第一半导体晶片200对称。第二晶片建筑物702可包括垂直地层叠以与第二至第五半导体晶片300、400、500和600对应的多个半导体晶片。第二至第五半导体晶片300、400、500和600可利用硅通孔(TSV)互连技术来彼此电连接。构成第二晶片建筑物702的多个半导体晶片也可利用TSV互连技术来彼此电连接。
第一半导体晶片200、第一晶片建筑物701和第二晶片建筑物702可构成具有SIP形式的半导体封装10。第一半导体晶片200可以是逻辑芯片，并且第一晶片建筑物701和第二晶片建筑物702中的至少一个可被配置为包括从第一半导体晶片200接收数据或者向第一半导体晶片200输出数据的存储器晶片。第一半导体晶片200可以是包括微处理器、微控制器、数字信号处理核心或用于交换信号的接口单元的专用集成电路(ASIC)芯片。另选地，第一半导体晶片200可以是中央处理单元(CPU)或图形处理单元(GPU)。第一半导体晶片200可按照系统芯片(SoC)形式来提供。
第一晶片建筑物701和第二晶片建筑物702中的每一个可被配置为包括存储器装置。第一晶片建筑物701可被配置为包括可利用高带宽接口技术来与第一半导体晶片200通信的高带宽存储器(HBM)装置。例如，构成第一晶片建筑物701的第二至第五半导体晶片300、400、500和600可分别对应于包括存储器单元区域302、402、502和602的半导体存储器晶片。存储器单元区域302、402、502和602中的每一个可被配置为包括多个存储器单元。第二至第五半导体晶片300、400、500和600中的每一个可对应于DRAM装置。存储器单元区域302、402、502和602可存储从第一半导体晶片200输出的数据，或者存储在存储器单元区域302、402、502和602中的数据可被供应给第一半导体晶片200。
在实施方式中，第一晶片建筑物701的第二半导体晶片300可以是没有存储器单元区域302的基本晶片或主晶片。主晶片可被配置为包括与第一半导体晶片200的第一接口区域201接口的第二接口区域301、设置有TSV互连器的TSV区域303以及直接存取区域304。第二半导体晶片300的配置将稍后描述。
参照图1和图2，第二半导体晶片300可包括与第一半导体晶片200的第一接口区域201接口的第二接口区域301。第一接口区域201可被包括在第一半导体晶片200中以控制第一晶片建筑物701和第二晶片建筑物702并且在第一半导体晶片200与晶片建筑物701和702之间执行数据通信。第一半导体晶片200和第二半导体晶片300可被设置为使得第一半导体晶片200的边缘区域223与第二半导体晶片300的边缘区域323交叠并且第一半导体晶片200的边缘区域223与第二半导体晶片300的边缘区域323间隔开。
第一接口区域201可被设置在第一半导体晶片200的边缘区域223中，第二接口区域301可被设置在第二半导体晶片300的边缘区域323中。由于第一半导体晶片200的第一接口区域201被设置为与第二半导体晶片300的边缘区域323垂直地交叠，所以第一接口区域201与第二接口区域301之间的物理距离可减小。因此，第一接口区域201与第二接口区域301之间的信号路径或数据路径的长度也可减小。这可导致第一半导体晶片200与第二半导体晶片300之间的数据通信速度的改进。
第一接口区域201可包括用于与第二半导体晶片300执行数据通信的接口电路，例如，用于与第二半导体晶片300接口的物理层(PHY)。类似地，第二接口区域301也可包括用于与第一半导体晶片200执行数据通信的接口电路，例如，用于与第一半导体晶片200接口的物理层(PHY)。第二接口区域301可被包括在第二半导体晶片300中以将存储在第二至第五半导体晶片300、400、500和600的存储器单元区域302、402、502和602中的数据发送至第一半导体晶片200或者将从第一半导体晶片200输出的数据发送至第二至第五半导体晶片300、400、500和600。由于第二至第五半导体晶片300、400、500和600通过包括在第二半导体晶片300中的第二接口区域301来与第一半导体晶片200通信，所以第二半导体晶片300可充当控制与从晶片对应的第三至第五半导体晶片400、500和600的主晶片。
参照图1和图3，具有凸块形状的第一互连器210和第二互连器230可被设置在面向封装基板100的第一表面101的第一半导体晶片200的第一表面220上以将第一半导体晶片200电连接至封装基板100和第二半导体晶片300。第一半导体晶片200的第一表面220可对应于设置有集成电路的有源表面。
第一互连器210的高度可不同于第二互连器230的高度。第一互连器210可对应于将封装基板100电连接至第一半导体晶片200的互连构件。第二互连器230可对应于将第二半导体晶片300电连接至第一半导体晶片200的互连构件。第一互连器210可由具有第一长度H1(与第一高度对应)的凸块组成，第一互连器210比第二互连器230高以到达封装基板100的第一表面101。
第二互连器230可由具有第二长度H2的凸块组成，该第二长度H2小于第一互连器210的第一长度H1。第二互连器230可与第二半导体晶片300的边缘区域323的第一表面320接触以实现第一半导体晶片200与第二半导体晶片300之间的芯片至芯片接合。各个第二互连器230可被设置在第一半导体晶片200的边缘区域223与第二半导体晶片300的边缘区域323之间以将第一半导体晶片200电连接至第二半导体晶片300。
第二互连器230可被设置为与设置有第一接口区域201的边缘区域223以及设置有第二接口区域301的边缘区域323交叠。因此，第二互连器230可提供将第一接口区域201垂直地连接至第二接口区域301的接口路径。因此，可通过第二互连器230减小第一接口区域201至第二接口区域301之间的信号路径。
参照图3，第二互连器230可被设置在第一半导体晶片200的两个边缘223上，并且第一互连器210可被设置在第一半导体晶片200的一对边缘223之间的中心区域221上。因此，如图1所示，第一互连器210可穿过两个相邻的第二半导体晶片300之间的空白空间以接合至封装基板100的第一表面101。第一互连器210可与第二半导体晶片300的边缘区域323的侧壁间隔开并且可与封装基板100接触。第一互连器210可由具有第一长度H1的导电凸块或导电膏组成。
再参照图1，第二半导体晶片300可包括分别连接至第二互连器230的第一通孔325。第一通孔325可被设置为与第二接口区域301交叠。第一通孔325可被设置在第二半导体晶片300的边缘区域323中。第一通孔325可对应于从第二半导体晶片300的边缘区域323的第一表面320朝着第二半导体晶片300的内部区域延伸的TSV。第一通孔325可提供将第二互连器230连接至第二半导体晶片300的第二接口区域301的信号路径。第一通孔325和第二互连器230可提供将第二接口区域301连接至第一接口区域201的接口路径。
仍参照图1，第二半导体晶片300可包括用于将第二半导体晶片300电连接和信号连接至第三至第五半导体晶片400、500和600的TSV互连结构。第二半导体晶片300可包括第二通孔305，第二通孔305被设置在TSV区域303中以构成TSV互连结构。TSV区域303是设置有第二通孔305的区域。参照图4，第二半导体晶片300可包括第二接口区域301、存储器单元区域302和TSV区域303。另外，第二半导体晶片300可包括直接存取区域304以充当主晶片。第三半导体晶片400可对应于从晶片，从晶片包括充当数据库的存储器单元区域402以及与第三通孔405交叠的TSV区域403。第三半导体晶片400的TSV区域403中的第三通孔405与第二半导体晶片300的TSV区域303中的第二通孔305可彼此连接以构成TSV互连结构。
为了说明容易和方便，图4中示出了包括在第二半导体晶片300中的单元区域302、TSV区域303和直接存取区域304的布局的示例。然而，单元区域302、TSV区域303和直接存取区域304的布局可不限于图4。可选地，单元区域302、TSV区域303和直接存取区域304可被设置为不同于图4的布局。另选地，第二半导体晶片300可在没有单元区域302的情况下被配置为用作基本上控制从晶片的主晶片。例如，第二半导体晶片300可被设计为用作包括TSV区域303、直接存取区域304和第二接口区域301但没有单元区域302的基本晶片或主晶片。
第四半导体晶片(图1的500)可被配置为用作另一从晶片，其包括充当数据库的存储器单元区域(图1的502)以及与第三通孔(图1的405)交叠的TSV区域，类似于第三半导体晶片400。第五半导体晶片(图1的600)也可被配置为用作包括存储器单元区域(图1的602)的另一从晶片。
第二半导体晶片300的直接存取区域304可以是包括将从封装基板100输出的信号直接发送至第二至第五半导体晶片300、400、500和600的电路和互连器的区域。直接存取区域304可被配置为包括可直接访问第二至第五半导体晶片300、400、500和600以测试第二至第五半导体晶片300、400、500和600的测试电路。
参照图1，第二通孔305可包括(例如但不限于)几百个通孔或几千个通孔以将第二至第五半导体晶片300、400、500和600彼此连接。第二通孔305可由从第二半导体晶片300的第一表面320朝着第二半导体晶片300的内部区域延伸的TSV组成。第二半导体晶片300的与第三半导体晶片400相对的第二表面310可以是设置有电路和互连器的有源表面，并且第一表面320可对应于第二半导体晶片300的背面。
第一再分配线306A可被设置在第二半导体晶片300的第二表面310上以将第一通孔325电连接和信号连接至与第一组第二通孔305对应的第二通孔305A。从第一接口区域201通过第一通孔325发送至第二接口区域301的信号可通过第一再分配线306A被发送至第二通孔305A。由于第二通孔305A连接至第三半导体晶片400，所以发送至第二通孔305A的信号可被发送至第三半导体晶片400。然而，存储在第三半导体晶片400中的数据可通过第二通孔305A和第一再分配线306A被发送至第一接口区域201。
第三互连器330可被设置在第二半导体晶片300的第二表面310上以将第二半导体晶片300电连接和信号连接至封装基板100。第三互连器330可以是凸块。第一内部互连线306B可被设置在第二半导体晶片300中以与第二表面310相邻。第一内部互连线306B可将一些第三互连器330连接至与第二组第二通孔305对应的第二通孔305B。第一内部互连线306B可被设置为将第二通孔305B电连接至与TSV区域303交叠的第三互连器330。第一内部互连线306B可包括不是数据传输线或信号传输线的电源线和接地线。
第二再分配线306C可被设置在第二半导体晶片300的第二表面310上以将一些第三互连器330连接至与第三组第二通孔305对应的第二通孔305C。第二再分配线306C可被设置为将第二通孔305C电连接至与TSV区域303间隔开的与直接存取区域304交叠的第三互连器330。第二再分配线306C可被设置为将不与TSV区域303交叠的第三互连器330电连接至位于TSV区域303中的第二通孔305C。
第三互连器330可被排列以具有间距P2，该间距P2大于连接至第一通孔325的第二互连器230的间距P1。第三互连器330可在第二半导体晶片300的第二表面310的整个部分上均匀地分布。由于第三互连器330在第二半导体晶片300的第二表面310的整个部分上均匀地分布，所以第三互连器330可支撑第二半导体晶片300的整个部分。即，由于第三互连器330在第二半导体晶片300的整个部分上均匀地分布，所以第二半导体晶片300可由第三互连器330稳定地支撑。因此，当利用热压缩接合技术通过第三互连器330将第二半导体晶片300附接至封装基板100时，压力可被均匀地施加至第二半导体晶片300以防止第二半导体晶片300的特定部分翘曲。
封装基板100可包括由互连迹线组成的互连结构。封装基板100可以是印刷电路板(PCB)。封装基板100可包括由有机材料组成的基层，并且封装基板100的互连迹线可由导电材料组成。将半导体封装10连接至外部装置的外连接器130可被设置在封装基板100的与第一半导体晶片200和第二半导体晶片300相对的第二表面103上。外连接器130可以是焊球。构成封装基板100的互连结构的互连迹线可包括将一个第一互连器210连接至一个外连接器130的第一内部迹线106A以及将一个第三互连器330连接至另一个外连接器130的第二内部迹线106B。
再参照图1，第二半导体晶片300和第三半导体晶片400可通过第四互连器430来彼此电连接和信号连接。第四互连器430可被设置为与第二半导体晶片300的TSV区域303交叠。第三半导体晶片400可包括分别连接至第四互连器430的第二内部互连线406以及分别连接至第二内部互连线406的第三通孔405。第二内部互连线406和第三通孔405可构成TSV互连结构。第三半导体晶片400可被设置在第二半导体晶片300上以使得第三通孔405与第二半导体晶片300的TSV区域303交叠。第四互连器430可被设置为与第二半导体晶片300的TSV区域303交叠。第四互连器430可被设置为分别与第二半导体晶片300的第二通孔305交叠。第三半导体晶片400可被层叠在第二半导体晶片300上以使得第二半导体晶片300的边缘区域323从第三半导体晶片400的侧壁横向突出。在这种情况下，第二半导体晶片300的宽度W1可大于第三半导体晶片400的宽度W2。
第三半导体晶片400和第四半导体晶片500可通过第五互连器530彼此电连接和信号连接。第五互连器530可被设置为与第二半导体晶片300的TSV区域303交叠。第四半导体晶片500可包括分别连接至第五互连器530的第三内部互连线506以及分别连接至第三内部互连线506的第四通孔505。第三内部互连线506和第四通孔505可构成TSV互连结构。第四半导体晶片500可被设置在第三半导体晶片400上以使得第四通孔505与第二半导体晶片300的TSV区域303交叠。
第四半导体晶片500和第五半导体晶片600可通过第六互连器630彼此电连接和信号连接。第六互连器630可被设置为与第二半导体晶片300的TSV区域303交叠。第五半导体晶片600还可包括由通孔(未示出)组成的TSV互连结构，类似于第四半导体晶片500。
尽管图1示出三个半导体晶片(即，第三至第五半导体晶片400、500和600)层叠在第二半导体晶片300上的示例，本公开不限于图1。即，在一些实施方式中，四个或八个或更多个半导体晶片可层叠在第二半导体晶片300上。例如，在一些实施方式中，一个或更多个半导体晶片可层叠在第二半导体晶片300上。
半导体封装10还可包括包封层800，包封层800被设置在封装基板100的第一表面101上以覆盖和保护第一晶片建筑物701和第二晶片建筑物702。包封层800可延伸以填充第二至第五半导体晶片300、400、500和600之间的间隙G1。包封层800可延伸以填充第一半导体晶片200与晶片建筑物701和702之间的间隙G2。包封层800还可延伸以填充封装基板100与第二半导体晶片300之间的间隙G3。包封层800可被设置为暴露第一晶片建筑物701和第二晶片建筑物702的上表面712，即，第五半导体晶片600的上表面。包封层800可被设置为暴露第一半导体晶片200的上表面(即，第二表面240)。由于第一半导体晶片200的第二表面240和第五半导体晶片600的上表面712通过包封层800暴露，所以半导体封装10的散热效率可改进。包封层800可被设置为覆盖至少第一半导体晶片200和第三半导体晶片400的侧壁。
图5至图9是示出根据实施方式的半导体封装的制造方法的横截面图。图5至图9所示的实施方式可对应于制造图1所示的半导体封装10的各种方法的示例。
参照图5，一对第二半导体晶片300可被安装在封装基板100的第一表面101上以使得一对第二半导体晶片300的第二表面310面对封装基板100的第一表面101。第二半导体晶片300可利用第三互连器330被附接至封装基板100的第一表面101。彼此相邻的一对第二半导体晶片300可被安装在封装基板100上以使得一对第二半导体晶片300中的一个的边缘区域323面对一对第二半导体晶片300中的另一个的边缘区域323。第一通孔325可形成在一对第二半导体晶片300中的每一个的边缘区域323中。第一通孔325的第一端可在第二半导体晶片300的第一表面320处暴露。第二通孔305可形成在各个第二半导体晶片300中以与第一通孔325间隔开，并且第二通孔305的第一端可在第二半导体晶片300的第一表面320处暴露。
参照图6，第一半导体晶片200可被安装在封装基板100的第一表面101(参见图5)上。第一半导体晶片200可通过第一互连器210来连接至封装基板100。第一半导体晶片200可被设置在封装基板100上以使得第一半导体晶片200的两个边缘区域223分别与一对第二半导体晶片300的边缘区域323交叠。第一半导体晶片200可通过第二互连器230利用芯片至芯片接合技术来接合至一对第二半导体晶片300。一对第二半导体晶片300中的每一个的边缘区域323可利用第二互连器230连接至第一半导体晶片200的一个边缘区域223。第二互连器230可分别连接至一对第二半导体晶片300的第一通孔325。第一互连器210可被形成为具有与第二互连器230的长度(即，高度)不同的长度(即，高度)。
参照图7，第三半导体晶片400可被设置在一对第二半导体晶片300中的一个上，并且第三半导体晶片400可利用第四互连器430来连接至第二半导体晶片300。第四互连器430可分别连接至形成在第二半导体晶片300中的第二通孔305。
参照图8，第四半导体晶片500可被设置在第三半导体晶片400上，并且第三半导体晶片400和第四半导体晶片500可通过第五互连器530彼此连接。第五半导体晶片600可被设置在第四半导体晶片500上，并且第四半导体晶片500和第五半导体晶片600可通过第六互连器630彼此连接。依次层叠在第一半导体晶片200的一侧的第二至第五半导体晶片300、400、500和600可构成第一晶片建筑物701。
参照图9，另一第三半导体晶片400、另一第四半导体晶片500和另一第五半导体晶片600也可依次层叠在设置在第一半导体晶片200的与第一晶片建筑物701相对的另一侧的另一第二半导体晶片300上，以构成第二晶片建筑物702。第一晶片建筑物701和第二晶片建筑物702可被形成为关于第一半导体晶片200对称。第一晶片建筑物701和第二晶片建筑物702可被形成为基本上关于第一半导体晶片200对称。
随后，参照图1，包封层800可形成在封装基板100的第一表面101上以覆盖半导体晶片200、300、400、500和600，并且外连接器130可附接至封装基板100的与第一半导体晶片200相对的第二表面103。结果，可制造半导体封装(图1的10)。
图10是示出包括存储卡7800的电子系统的框图，该存储卡7800包括根据实施方式的至少一个半导体封装。存储卡7800包括诸如(但不限于)非易失性存储器装置的存储器7810以及存储控制器7820。存储器7810和存储控制器7820可存储数据或读取存储的数据。存储器7810和/或存储控制器7820包括设置在根据实施方式的半导体封装中的一个或更多个半导体芯片。
存储器7810可包括本公开的实施方式的技术所应用于的非易失性存储器装置。存储控制器7820可控制存储器7810，使得响应于来自主机7830的读和写(读/写)请求读出所存储的数据或者存储数据。
图11是示出包括根据实施方式的至少一个封装的电子系统8710的框图。电子系统8710可包括控制器8711、输入和输出(输入/输出)装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可通过提供数据移动的路径的总线8715来彼此联接。
在实施方式中，控制器8711可包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同的功能的逻辑器件。控制器8711或存储器8713可包括根据本公开的实施方式的一个或更多个半导体封装。输入/输出装置8712可包括选自键区、键盘、显示装置、触摸屏等中的至少一个。存储器8713是用于存储数据的装置。存储器8713可存储要由控制器8711等执行的数据和/或命令。
存储器8713可包括诸如DRAM的易失性存储器装置和/或诸如闪存的非易失性存储器装置。例如，闪存可被安装到诸如移动终端或台式计算机的信息处理系统。闪存可构成固态盘(SSD)。在这种情况下，电子系统8710可在闪存系统中稳定地存储大量数据。
电子系统8710还可包括接口8714，接口8714被配置为向通信网络发送数据以及从通信网络接收数据。接口8714可以是有线型或无线型。例如，接口8714可包括天线或者有线或无线收发器。
电子系统8710可被实现为移动系统、个人计算机、工业计算机或者执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送和接收(发送/接收)系统中的任一种。
如果电子系统8710是能够执行无线通信的设备，则电子系统8710可用在使用CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)或Wibro(无线宽带互联网)的技术的通信系统中。
为了例示性目的公开了本公开的实施方式。本领域技术人员将理解，在不脱离本公开和附图的范围和精神的情况下，可进行各种修改、添加和替代。
相关申请的交叉引用
本申请要求2016年11月17日提交的韩国申请No.10-2016-0153526的优先权，其整体以引用方式并入本文。

Claims (19)

1.一种半导体封装，该半导体封装包括：
封装基板；
第一半导体晶片，该第一半导体晶片通过第一互连器联接至所述封装基板；
第二半导体晶片，该第二半导体晶片被配置为具有与所述第一半导体晶片的边缘区域交叠的边缘区域，所述第二半导体晶片通过第二互连器联接至所述第一半导体晶片的边缘区域，并且所述第二半导体晶片通过第三互连器联接至所述封装基板；以及
第三半导体晶片，该第三半导体晶片被层叠在所述第二半导体晶片上，
其中，所述第一互连器的长度不同于所述第二互连器的长度，
其中，所述第二半导体晶片的宽度大于所述第三半导体晶片的宽度，并且
其中，所述第三半导体晶片与所述第二半导体晶片完全交叠。
2.根据权利要求1所述的半导体封装，其中，所述第二互连器是长度小于所述第一互连器的长度的凸块。
3.根据权利要求1所述的半导体封装，其中，所述第二互连器被设置为将所述第一半导体晶片的边缘区域垂直地联接至所述第二半导体晶片的边缘区域。
4.根据权利要求1所述的半导体封装，
其中，所述第二半导体晶片的边缘区域被设置在所述第一半导体晶片的边缘区域与所述封装基板之间，并且
其中，所述第一互连器被设置为经过所述第二半导体晶片的边缘区域的侧壁并且与所述第二半导体晶片的边缘区域的侧壁间隔开。
5.根据权利要求1所述的半导体封装，其中，所述第三半导体晶片被设置在所述第二半导体晶片上，以使得与所述第三半导体晶片的侧壁相比，所述第二半导体晶片的边缘区域在横向上进一步突出。
6.根据权利要求1所述的半导体封装，其中，所述第三互连器被排列为间距大于所述第二互连器的间距。
7.根据权利要求1所述的半导体封装，其中，所述第三互连器在所述第二半导体晶片的表面的整个部分上均匀地分布。
8.根据权利要求1所述的半导体封装，其中，所述第三半导体晶片是包括存储发送至所述第一半导体晶片的数据的存储器单元区域的存储器晶片。
9.根据权利要求1所述的半导体封装，其中，所述第二半导体晶片包括存储发送至所述第一半导体晶片的数据的存储器单元区域。
10.一种半导体封装，该半导体封装包括：
封装基板；
第一半导体晶片，该第一半导体晶片通过第一互连器联接至所述封装基板；
第二半导体晶片，该第二半导体晶片被配置为具有与所述第一半导体晶片的边缘区域交叠的边缘区域，所述第二半导体晶片通过第二互连器联接至所述第一半导体晶片的边缘区域，并且所述第二半导体晶片通过第三互连器联接至所述封装基板；以及
第三半导体晶片，该第三半导体晶片被层叠在所述第二半导体晶片上，
其中，所述第二半导体晶片包括：
第一通孔，所述第一通孔被设置在所述第二半导体晶片的边缘区域中并且连接至所述第一半导体晶片；
第二通孔，所述第二通孔按照与所述第一通孔间隔开的方式设置在所述第二半导体晶片中并且连接至所述第三半导体晶片；以及
将所述第一通孔中的至少一个连接至所述第二通孔中的至少一个的第一再分配线，
其中，所述第一互连器的长度不同于所述第二互连器的长度，并且
其中，所述第三半导体晶片通过连接在所述第一通孔和所述第二通孔之间的所述第一再分配线电连接至所述第一半导体晶片。
11.根据权利要求10所述的半导体封装，其中，所述第二半导体晶片还包括将所述第二通孔中的至少一个连接至不与所述第二通孔交叠的所述第三互连器中的至少一个的第二再分配线。
12.根据权利要求10所述的半导体封装，其中，所述第二半导体晶片还包括具有物理层的第一接口区域，所述第一接口区域被设置为与所述第一通孔交叠并与所述第一半导体晶片交换数据。
13.根据权利要求12所述的半导体封装，其中，所述第一半导体晶片包括具有物理层的第二接口区域，所述第二接口区域被设置在所述第一半导体晶片的边缘区域中以与所述第一接口区域交叠并与所述第二半导体晶片交换数据。
14.根据权利要求10所述的半导体封装，该半导体封装还包括第四互连器，所述第四互连器分别与所述第二通孔交叠以将所述第二通孔电连接至所述第三半导体晶片。
15.根据权利要求14所述的半导体封装，其中，所述第三半导体晶片包括第三通孔，所述第三通孔被设置为与所述第二通孔交叠并且电连接至所述第四互连器。
16.一种半导体封装，该半导体封装包括：
封装基板；
第一半导体晶片，该第一半导体晶片通过第一互连器联接至所述封装基板；
第二半导体晶片，该第二半导体晶片被配置为具有与所述第一半导体晶片的边缘区域交叠的边缘区域，所述第二半导体晶片通过第二互连器联接至所述第一半导体晶片的边缘区域，并且所述第二半导体晶片通过第三互连器联接至所述封装基板；
第三半导体晶片，该第三半导体晶片被层叠在所述第二半导体晶片上；以及
包封层，该包封层覆盖所述第二半导体晶片的侧壁和所述第三半导体晶片的侧壁并且暴露所述第一半导体晶片的上表面，
其中，所述第一互连器的长度不同于所述第二互连器的长度。
17.一种半导体封装，该半导体封装包括：
封装基板；
第一半导体晶片，该第一半导体晶片通过第一互连器联接至所述封装基板；
第二半导体晶片，该第二半导体晶片被配置为具有与所述第一半导体晶片的第一边缘区域交叠的边缘区域，所述第二半导体晶片通过第二互连器联接至所述第一半导体晶片的所述第一边缘区域，并且所述第二半导体晶片通过第三互连器联接至所述封装基板；以及
第三半导体晶片，该第三半导体晶片被配置为具有与所述第一半导体晶片的第二边缘区域交叠的边缘区域，所述第三半导体晶片通过第五互连器联接至所述第一半导体晶片的所述第二边缘区域，并且所述第三半导体晶片通过第四互连器联接至所述封装基板，
其中，所述第一半导体晶片的所述第二边缘区域与所述第一半导体晶片的所述第一边缘区域相对，并且
其中，所述第一半导体晶片通过所述第一互连器联接至所述封装基板，所述第一互连器被设置在所述第一半导体晶片的在所述第一半导体晶片的所述第一边缘区域和所述第二边缘区域之间的中心区域上，并且穿过所述第二半导体晶片和所述第三半导体晶片之间的空白空间。
18.根据权利要求17所述的半导体封装，其中，所述第一互连器与所述第二半导体晶片和所述第三半导体晶片的边缘区域的侧壁间隔开并且接触所述封装基板，
其中，所述空白空间包括包封层，并且
其中，所述第一互连器的长度不同于所述第二互连器和所述第三互连器的长度。
19.根据权利要求17所述的半导体封装，其中，所述第二半导体晶片被设置在所述第一半导体晶片的第一侧，所述第三半导体晶片被设置在所述第一半导体晶片的与所述第一半导体晶片的所述第一侧相对的第二侧，并且
其中，所述第二半导体晶片关于所述第一半导体晶片与所述第三半导体晶片对称。
CN201710569111.8A 2016-11-17 2017-07-13 包括互连器的半导体封装 Active CN108074912B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0153526 2016-11-17
KR1020160153526A KR102624199B1 (ko) 2016-11-17 2016-11-17 관통 실리콘 비아 기술을 적용한 반도체 패키지

Publications (2)

Publication Number Publication Date
CN108074912A CN108074912A (zh) 2018-05-25
CN108074912B true CN108074912B (zh) 2021-03-30

Family

ID=61801302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710569111.8A Active CN108074912B (zh) 2016-11-17 2017-07-13 包括互连器的半导体封装

Country Status (3)

Country Link
US (1) US9941253B1 (zh)
KR (1) KR102624199B1 (zh)
CN (1) CN108074912B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054160A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
KR102587976B1 (ko) * 2018-02-06 2023-10-12 삼성전자주식회사 반도체 패키지
US10998291B2 (en) * 2018-05-07 2021-05-04 Micron Technology, Inc. Channel routing for memory devices
KR20200092566A (ko) 2019-01-25 2020-08-04 에스케이하이닉스 주식회사 브리지 다이를 포함한 반도체 패키지
US11282824B2 (en) * 2019-04-23 2022-03-22 Xilinx, Inc. Multi-chip structure including a memory die stacked on die having programmable integrated circuit
US11830817B2 (en) * 2020-08-12 2023-11-28 Advanced Micro Devices, Inc. Creating interconnects between dies using a cross-over die and through-die vias
KR20220028741A (ko) * 2020-08-31 2022-03-08 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
FR3115395A1 (fr) * 2020-10-16 2022-04-22 Upmem Dispositif semi-conducteur comprenant un empilement de puces et puces d’un tel empilement
CN112992888A (zh) * 2021-04-15 2021-06-18 甬矽电子(宁波)股份有限公司 芯片封装结构和芯片封装结构的制备方法
CN117222234B (zh) * 2023-11-07 2024-02-23 北京奎芯集成电路设计有限公司 一种基于UCIe接口的半导体器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379074B2 (en) * 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095104B2 (en) * 2003-11-21 2006-08-22 International Business Machines Corporation Overlap stacking of center bus bonded memory chips for double density and method of manufacturing the same
CN106165092B (zh) * 2014-02-26 2020-02-18 英特尔公司 具有穿桥导电过孔信号连接的嵌入式多器件桥
US9269700B2 (en) 2014-03-31 2016-02-23 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US9379090B1 (en) * 2015-02-13 2016-06-28 Qualcomm Incorporated System, apparatus, and method for split die interconnection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379074B2 (en) * 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects

Also Published As

Publication number Publication date
US9941253B1 (en) 2018-04-10
KR102624199B1 (ko) 2024-01-15
KR20180055566A (ko) 2018-05-25
CN108074912A (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
CN108074912B (zh) 包括互连器的半导体封装
CN111490029B (zh) 包括桥接管芯的半导体封装
US9153557B2 (en) Chip stack embedded packages
TWI732985B (zh) 包含堆疊晶片的半導體封裝
US20170179078A1 (en) Semiconductor packages and methods of manufacturing the same
US9508688B2 (en) Semiconductor packages with interposers and methods of manufacturing the same
US9748201B2 (en) Semiconductor packages including an interposer
US9793217B2 (en) Package-on-package type semiconductor device which is realized through applying not a TSV technology but a fan-out wafer level package technology
US9391009B2 (en) Semiconductor packages including heat exhaust part
TWI810380B (zh) 包括橋接晶粒的系統級封裝件
US10903131B2 (en) Semiconductor packages including bridge die spaced apart from semiconductor die
CN111613605A (zh) 包括桥接管芯的系统级封装
US9780071B2 (en) Stacked semiconductor package including reconfigurable package units
CN112786565A (zh) 具有中介层桥的层叠封装
CN113113386A (zh) 包括具有中介桥的层叠的模块的半导体封装
US10553567B2 (en) Chip stack packages
US9620492B2 (en) Package-on-package type stack package and method for manufacturing the same
KR101739742B1 (ko) 반도체 패키지 및 이를 포함하는 반도체 시스템
US20190043833A1 (en) Semiconductor packages including a plurality of stacked dies
CN111668180B (zh) 包括混合布线接合结构的层叠封装件
US11233033B2 (en) Semiconductor packages including chips stacked on a base module
US11322475B2 (en) Stack semiconductor packages having wire-bonding connection structure
US11699684B2 (en) Semiconductor package including heat dissipation layer
US10002850B2 (en) Semiconductor chip flexibly applied to various routing structures and semiconductor chip module using the same
CN115719737A (zh) 半导体封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant