CN115719737A - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN115719737A
CN115719737A CN202210338311.3A CN202210338311A CN115719737A CN 115719737 A CN115719737 A CN 115719737A CN 202210338311 A CN202210338311 A CN 202210338311A CN 115719737 A CN115719737 A CN 115719737A
Authority
CN
China
Prior art keywords
contact pad
semiconductor die
semiconductor
column
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210338311.3A
Other languages
English (en)
Inventor
宋河坰
方炳俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115719737A publication Critical patent/CN115719737A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及一种半导体封装，所述半导体封装包括层叠在第一半导体管芯上的第二半导体管芯。第一半导体管芯包括连接到第一集成电路的第一接触焊盘，并且包括通过第一互连线连接到第三接触焊盘的第二接触焊盘。第二半导体管芯包括连接到第三接触焊盘并连接到第二集成电路的第四接触焊盘。第一接合线连接到第一接触焊盘，并且第二接合线连接到第二接触焊盘。

Description

半导体封装
技术领域
本发明总体涉及半导体封装技术，且更具体地涉及包括其中多个接触焊盘连接的连接结构的半导体封装。
背景技术
随着电子产品小型化和性能提高，对便携式移动产品的需求日益增加。需要具有大容量、低功耗和/或高速操作的半导体封装产品。正在尝试在半导体封装中嵌入大量的半导体管芯。已经提出了其中多个半导体管芯层叠在彼此之上的各种类型的半导体封装结构。使用接合线信号连接和电连接多个半导体管芯。
发明内容
根据本公开的半导体封装的一实施方式包括第一半导体管芯，所述第一半导体管芯包括：第一集成电路；第一接触焊盘，所述第一接触焊盘连接到所述第一集成电路；以及第二接触焊盘和第三接触焊盘，所述第二接触焊盘和所述第三接触焊盘通过第一互连线彼此连接。所述半导体封装还包括第二半导体管芯，所述第二半导体管芯层叠在所述第一半导体管芯上，所述第二半导体管芯包括：第二集成电路；以及第四接触焊盘，所述第四接触焊盘交叠于并连接到所述第三接触焊盘，并且连接到所述第二集成电路。所述半导体封装还包括连接到第一接触焊盘的第一接合线以及连接到第二接触焊盘的第二接合线。
本公开的另一实施方式可以提供一种半导体封装，所述半导体封装包括：封装基板；第一半导体管芯，所述第一半导体管芯被设置在所述封装基板上；第二半导体管芯，所述第二半导体管芯层叠在所述第一半导体管芯上；以及接合线。
所述第一半导体管芯和所述第二半导体管芯中的每一者可以包括：集成电路；第一接触焊盘和第五接触焊盘，所述第一接触焊盘和所述第五接触焊盘被设置成形成第一列；第三接触焊盘和第六接触焊盘，所述第三接触焊盘和所述第六接触焊盘被设置成形成第三列；第二接触焊盘，所述第二接触焊盘被设置成在所述第一列与所述第三列之间形成第二列；第一互连线，所述第一互连线分别将所述第二接触焊盘和所述第三接触焊盘彼此连接；第二互连线，所述第二互连线将所述第一接触焊盘连接到所述集成电路；以及第三互连线，所述第三互连线将所述第五接触焊盘和所述第六接触焊盘连接到所述集成电路，并且将所述第五接触焊盘和所述第六接触焊盘彼此连接。
所述第二半导体管芯可以层叠在所述第一半导体管芯上，使得所述第二半导体管芯的被设置成形成第一列的第一接触焊盘和第五接触焊盘连接到所述第一半导体管芯的被设置成形成第三列的第三接触焊盘和第六接触焊盘。
所述接合线可以分别连接到所述第一接触焊盘、所述第二接触焊盘和所述第五接触焊盘。
本公开的另一实施方式可以提供一种半导体封装，所述半导体封装包括：封装基板；第一管芯叠层，所述第一管芯叠层被设置在所述封装基板上；第二管芯叠层，所述第二管芯叠层层叠在所述第一管芯叠层上；以及接合线。
所述第一管芯叠层可以包括层叠在第一半导体管芯上的第二半导体管芯。
所述第一半导体管芯和所述第二半导体管芯中的每一者可以包括：集成电路；第一接触焊盘和第五接触焊盘，所述第一接触焊盘和所述第五接触焊盘被设置成形成第一列；第三接触焊盘和第六接触焊盘，所述第三接触焊盘和所述第六接触焊盘被设置成形成第三列；第二接触焊盘，所述第二接触焊盘被设置成在所述第一列与所述第三列之间形成第二列；第一互连线，所述第一互连线分别将所述第二接触焊盘和所述第三接触焊盘彼此连接；第二互连线，所述第二互连线将所述第一接触焊盘连接到所述集成电路；以及第三互连线，所述第三互连线将所述第五接触焊盘和所述第六接触焊盘连接到所述集成电路，并且将所述第五接触焊盘和所述第六接触焊盘彼此连接。
所述第二半导体管芯可以层叠在所述第一半导体管芯上，使得所述第二半导体管芯的被设置成形成第一列的第一接触焊盘和第五接触焊盘分别连接到所述第一半导体管芯的被设置成形成第三列的第三接触焊盘和第六接触焊盘。
所述接合线可以分别连接到所述第一接触焊盘、所述第二接触焊盘和所述第五接触焊盘。
附图说明
图1和图2是例示了根据本公开的实施方式的半导体封装的示意性截面图。
图3是例示了图1的半导体封装的第一半导体管芯的接触焊盘的布置的示意性平面图。
图4是例示了图1的半导体封装的第二半导体管芯的接触焊盘的布置的示意性平面图。
图5是例示了图1的半导体封装的半导体管芯的接触焊盘的布置的示意性平面图。
图6和图7是例示了根据本公开的另一实施方式的半导体封装的示意性截面图。
图8是例示了图6的半导体封装的第二半导体管芯的接触焊盘的布置的示意性平面图。
图9是例示了根据本公开的另一实施方式的半导体封装的示意性截面图。
图10是例示了采用包括根据本公开的实施方式的封装的存储卡的电子系统的框图。
图11是例示了包括根据本公开的实施方式的封装的电子系统的框图。
具体实施方式
本文使用的术语可以对应于考虑到它们在所呈现的实施方式中的功能而选择的词语，并且根据实施方式所属领域的普通技术人员，这些术语的含义可以被解释为不同的。如果进行了详细定义，则术语可根据定义来解释。除非另有定义，否则本文使用的术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常理解的含义相同的含义。
应当理解，虽然术语“第一”和“第二”、“侧面”、“顶部”和“底部或下部”在本文中可以用于描述各种设备，但这些设备不应受这些术语限制。这些术语仅用于区分一个设备与另一设备，而不用于指示设备的特定顺序或数量。
半导体设备可以包括半导体基板或其中多个半导体基板进行层叠的结构。半导体设备可以指封装有其中半导体基板进行层叠的结构的半导体封装结构。半导体基板可以指集成有电子元件和器件的半导体晶片、半导体管芯或半导体芯片。半导体芯片可以指集成有存储器集成电路(诸如，动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存存储器电路、NOR型闪存存储器电路、磁性随机存取存储器(MRAM)电路、电阻式随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路)的存储器芯片、其中逻辑电路集成在半导体基板中的逻辑管芯或ASIC芯片或者处理器(诸如，应用处理器(Ap)、图形处理单元(GPU)、中央处理单元(CPU)或片上系统(SoC))。半导体设备可以用于诸如移动电话、与生物技术或卫生保健相关联的电子系统或者可佩戴电子系统的信息通信系统中。半导体设备可以应用于物联网(IoT)。
在整个说明书中，相同的附图标记可以表示相同的设备。即使可能未参考一附图提及或描述附图标记，也可以参考另一附图提及或描述该附图标记。另外，即使附图中可能没有示出附图标记，也可以在另一附图中示出该附图标记。
图1和图2是例示了根据本公开的实施方式的半导体封装10的示意性截面图。图3是例示了图1的半导体封装10的第一半导体管芯200的接触焊盘210的布置的示意性平面图。图4是例示了图1的半导体封装10的第二半导体管芯300的接触焊盘310的布置的示意性平面图。图5是例示了图1的半导体封装10的半导体管芯200和300的接触焊盘210和310的布置的示意性平面图。图1是例示了沿着图3和图4的线X1-X2截取的半导体封装10的截面形状的示意性截面图。图2是例示了沿着图3和图4的线X3-X4截取的半导体封装10的截面形状的示意性截面图。
参考图1，半导体封装10可以包括封装基板100、第一半导体管芯200和第二半导体管芯300。封装基板100可以包括将第一半导体管芯200和第二半导体管芯300电连接到外部设备、外部模块或外部组件的互连组件。在一实施方式中，封装基板100可以被配置成印刷电路板(PCB)的形式。在一实施方式中，封装基板100可以被配置成包括设置在介电层中的导电图案的互连结构。导电图案可以是再分布层(RDL)。
第一半导体管芯200可以包括集成有第一集成电路220的半导体设备。第一集成电路220可以包括多个电路组件221。诸如晶体管的有源器件可以形成在第一半导体基板230中作为电路组件221。诸如电容器的无源器件可以形成在第一半导体基板230中作为其它电路组件。第一集成电路220可以包括诸如DRAM设备或NAND设备的存储器设备。第一集成电路220可以包括用于控制和操作存储器设备的控制电路。
第一半导体管芯200可以包括第一半导体基板230和第一介电层240。第一半导体基板230可以包括诸如硅(Si)层的半导体层。第一集成电路220可以被集成在第一半导体基板230中。第一介电层240可以包括使第一集成电路220绝缘的介电材料层。第一介电层240可以包括诸如氧化硅(SiO2)层或氮化硅(Si3N4)层的介电材料层。
结合图3一起参考图1，第一半导体管芯200可以包括设置在表面200S上的多个接触焊盘210。多个接触焊盘210可以包括第一接触焊盘211、第二接触焊盘212和第三接触焊盘213。一起参考图2和图3，多个接触焊盘210还可以包括第五接触焊盘215和第六接触焊盘216。
参考图1和图3，第一半导体管芯200可以包括设置在第一介电层240中的第一互连线251。第一互连线251可以被设置在第一半导体管芯200中以将第二接触焊盘212连接到第三接触焊盘213。第一互连线251中的每一者可以被设置在第一介电层240中以一对一地将第二接触焊盘212连接到第三接触焊盘213。第一介电层240可以使各第一互连线251绝缘。第一介电层240可以被设置在第一半导体管芯200的第一半导体基板230上，以使第一互连线251、第二接触焊盘212和第三接触焊盘213与嵌入在第一半导体管芯200中的第一集成电路220电绝缘。第一互连线251、第二接触焊盘212和第三接触焊盘213可以被设置在第一半导体管芯200中，但是可以是电连接到第二半导体管芯300的连接元件。
参考图1，第一半导体管芯200还可以包括与第一互连线251间隔开的第二互连线252。第二互连线252可以被设置在第一半导体管芯200的第一介电层240中，以将第一接触焊盘211连接到第一半导体管芯200的第一集成电路220。第二互连线252可以基本上穿透第一介电层240以将第一接触焊盘211连接到集成在第一半导体基板230中的第一集成电路220或电路组件221。
一起参考图2和图3，第一半导体管芯200还可以包括与图1的第一互连线251和第二互连线252间隔开的第三互连线253。第三互连线253可以将第五接触焊盘215和第六接触焊盘216彼此连接。第三互连线253可以被设置在第一介电层240中，以将第五接触焊盘215和第六接触焊盘216一对一地彼此连接。第三互连线253可以将第五接触焊盘215和第六接触焊盘216连接到第一集成电路220或其它电路组件221。
参考图3，第五接触焊盘215可以被设置在第一半导体管芯200的表面200S上，同时与第一接触焊盘211形成第一列。第五接触焊盘215和第一接触焊盘211可以被设置成沿着第一半导体管芯200的边缘200E延伸的方向形成第一列。第一半导体管芯200的边缘200E延伸的方向可以是X-Y平面中的Y轴方向。
第六接触焊盘216可以被设置在第一半导体管芯200的表面200S上，同时与第三接触焊盘213形成第三列。第三列可以在基本上垂直于第一半导体管芯200的边缘200E的方向上与第一列间隔开。第三列可以被定位成在X轴方向上与第一列间隔开。多个第二接触焊盘212可以被设置在第一半导体管芯200中，同时在第一列与第三列之间形成第二列。
如上所述，第一半导体管芯200的接触焊盘210被布置成三列，使得第一互连线251和第三互连线253可以被布置成相对简单的布置。此外，第二接触焊盘212被设置成形成第二列，第二接触焊盘212可以被设置在一对一地面对设置在第三列中的第三接触焊盘213的位置。因此，第一互连线251可以进行布置同时在Y轴方向上彼此间隔开，使得第一互连线251可以一对一地将第二接触焊盘212连接到第三接触焊盘213。
第一接触焊盘211可以被设置在第一列中的与第二列中的第二接触焊盘212相对的位置处，并且第五接触焊盘215可以设置在第一列中的与第三列中的第六接触焊盘216相对的位置处。因此，第三互连线253中的一些可以进行布置同时在Y轴方向上彼此间隔开，使得第三互连线253可以一对一地将第五接触焊盘215连接到第六接触焊盘216。
参考图1和图4，半导体封装10的第二半导体管芯300可以包括集成有第二集成电路320的半导体设备。第二集成电路320可以包括多个电路组件321。诸如晶体管的有源器件可以形成在第二半导体基板330中作为电路组件321。诸如电容器的无源元件可以形成在第二半导体基板330中作为其它电路组件。第二集成电路320可以包括诸如DRAM设备或NAND设备的存储器设备。第二集成电路320可以包括用于控制和操作存储器设备的控制电路。第二半导体管芯300的第二集成电路320可以包括与第一半导体管芯200的第一集成电路220执行基本相同的功能的电路。第二半导体管芯300的第二集成电路320可以与第一半导体管芯200的第一集成电路220基本相同地进行配置。
第二半导体管芯300可以包括第二半导体基板330和第二介电层340。第二半导体基板330可以包括诸如硅(Si)层的半导体层。第二集成电路320可以被集成在第二半导体基板330中。第二介电层340可以包括使第二集成电路320绝缘的介电材料层。
第二半导体管芯300可以包括设置在表面300S上的多个接触焊盘310。多个接触焊盘310可以包括第四接触焊盘311。一起参考图2和图4，第二半导体管芯300还可以包括第七接触焊盘315。
再次参考图1，第二半导体管芯300可以包括设置在第二介电层340中的第四互连线352。第四互连线352可以被设置在第二半导体管芯300的第二介电层340中，以将第四接触焊盘311连接到第二半导体管芯300的第二集成电路320。第四互连线352可以基本上穿透第二介电层340以将第四接触焊盘311连接到集成在第二半导体基板330中的第二集成电路320或电路组件321。
再次参考图2，第二半导体管芯300还可以包括与图1的第四互连线352间隔开的第五互连线353。第五互连线353可以基本上穿透第二介电层340以将第七接触焊盘315连接到第二集成电路320或其它电路组件321。
再次参考图4，第七接触焊盘315可以被设置在第二半导体管芯300的表面300S上，同时与第四接触焊盘311形成第四列。第七接触焊盘315和第四接触焊盘311可以进行布置，同时沿着第二半导体管芯300的边缘300E延伸的方向形成第四列。第二半导体管芯300的边缘300E延伸的方向可以是X-Y平面中的Y轴方向。
参考图5，第二半导体管芯300的接触焊盘310的包括第七接触焊盘315和第四接触焊盘311的第四列可以具有与第一半导体管芯200的接触焊盘210的包括第五接触焊盘215和第一接触焊盘211的第一列基本相同的焊盘布置。第二半导体管芯300的接触焊盘310的包括第七接触焊盘315和第四接触焊盘311的第四列可以具有与第一半导体管芯200的接触焊盘210的包括第三接触焊盘213和第六接触焊盘216的第三列基本相同的焊盘布置。
一起参考图1和图5，第二半导体管芯300可以被层叠在第一半导体管芯200上。第二半导体管芯300可以翻转并层叠在第一半导体管芯200上，使得第二半导体管芯300的表面300S面对第一半导体管芯200的表面200S。第二半导体管芯300可以翻转层叠在第一半导体管芯200上，使得第二半导体管芯300的第四接触焊盘311一对一地面对第一半导体管芯200的第三接触焊盘213。如图1所示，第二半导体管芯300可以层叠在第一半导体管芯200上，同时覆盖第三接触焊盘213并暴露第二接触焊盘212和第一接触焊盘211。
参考图1，导电凸块400可以被设置在彼此面对的第二半导体管芯300的第四接触焊盘311和第一半导体管芯200的第三接触焊盘213之间。导电凸块400可以将第三接触焊盘213和第四接触焊盘311彼此电连接。导电凸块400可以是接合到第三接触焊盘213和第四接触焊盘311的连接器。
参考图2和图5，第二半导体管芯300可以翻转层叠在第一半导体管芯200上，使得第二半导体管芯300的第七接触焊盘315一对一地面对第一半导体管芯200的第六接触焊盘216。如图2所示，第二半导体管芯300可以层叠在第一半导体管芯200上，同时覆盖第六接触焊盘216并暴露第五接触焊盘215。第二半导体管芯300的第七接触焊盘315可以被设置在第二半导体管芯300中，以一对一地连接到第一半导体管芯200的第六接触焊盘216。导电凸块400可以将第六接触焊盘216和第七接触焊盘315彼此电连接。
返回参考图1，第一半导体管芯200可以被设置在封装基板100上，同时通过第一粘合剂层510接合到封装基板100。第二半导体管芯300可以层叠在第一半导体管芯200上，同时通过第二粘合剂层530接合到第一半导体管芯200。第一半导体管芯200的第一接触焊盘211和第二接触焊盘212可以暴露在层叠的第二半导体管芯300之外。
半导体封装10可以包括分别连接到各第一接触焊盘211的第一接合线610。第一接合线610可以将第一接触焊盘211电连接到封装基板100。半导体封装10还可以包括分别连接到各第二接触焊盘212的第二接合线620。第二接合线620可以将第二接触焊盘212电连接到封装基板100。
再次参考图2，半导体封装10还可以包括分别连接到各第五接触焊盘215的第三接合线630。第三接合线630可以将第五接触焊盘215电连接到封装基板100。第三接合线630可以通过第五接触焊盘215、第三互连线253、第六接触焊盘216、导电凸块400、第七接触焊盘315和第五互连线353将第二半导体管芯300的第二集成电路320电连接到封装基板100。第三接合线630可以通过第五接触焊盘215和第三互连线253将第一半导体管芯200的第一集成电路220电连接到封装基板100。这样，第三接合线630可以将第一半导体管芯200的第一集成电路220和第二半导体管芯300的第二集成电路320共同连接到封装基板100。
存储在第一集成电路220中的数据可以通过第三接合线630传输到封装基板100。存储在第二集成电路320中的数据信号(诸如DQ)可以通过第三接合线630传输到封装基板100。要存储在第一集成电路220中的数据信号可以通过第三接合线630传输。要存储在第二集成电路320中的数据信号可以通过第三接合线630传输。
再次参考图1，第一接合线610可以通过第一接触焊盘211和第二线互连线252将第一半导体管芯200的第一集成电路220电连接到封装基板100。第一接合线610可以排他地(exclusively)将第一半导体管芯200的第一集成电路220连接到封装基板100。第一接合线610可以将第一半导体管芯200的第一集成电路220和封装基板100彼此电连接，但可以不与第二半导体管芯300或第二集成电路320电连接。第一介电层240可以使第一接触焊盘211和第二互连线252与第二半导体管芯300电绝缘。
第一接合线610通过第一接触焊盘211和第二互连线252排他地连接到第一半导体管芯200或第一集成电路220，使得可以通过第一接合线610仅向第一集成电路220传输用于操作第一集成电路220的控制信号。可以通过第一接合线610、第一接触焊盘211和第二互连线252仅向第一集成电路220传输控制信号，而不向第二集成电路320传输控制信号。仅传输到第一集成电路220的控制信号可以包括命令和地址(CA)信号。仅传输到第一集成电路220的控制信号可以包括芯片选择(CS)信号。仅传输到第一集成电路220的控制信号可以包括操作仅第一集成电路220所需的各种选择信号(option signal)。
第二接合线620可以通过第二接触焊盘212、第一互连线251、第三接触焊盘213、导电凸块400、第四接触焊盘311和第四互连线352将第二半导体管芯300的第二集成电路320电连接到封装基板100。第二接合线620可以排他地将第二半导体管芯300的第二集成电路320连接到封装基板100。第二接合线620可以将第二半导体管芯300的第二集成电路320电连接到封装基板100，但可以不电连接到第一半导体管芯200或第一集成电路220。第一介电层240可以使第二接触焊盘212、第一互连线251和第三接触焊盘213与第一半导体管芯200的第一集成电路220电绝缘。
第二接合线620可以排他地连接到第二半导体管芯300或第二集成电路320，使得可以通过第二接合线620仅向第二集成电路320传输用于操作第二集成电路320的控制信号。可以通过第二接合线620、第二接触焊盘212、第一互连线251、第三接触焊盘213、导电凸块400、第四接触焊盘311和第四互连线352仅向第二集成电路320传输用于操作的控制信号，而不向第一集成电路220传输控制信号。仅传输到第二集成电路320的控制信号可以包括命令和地址(CA)信号。仅传输到第二集成电路320的控制信号可以包括芯片选择(CS)信号。仅传输到第二集成电路320的控制信号可以包括操作仅第二集成电路320所需的各种选择信号。
如上所述，可以通过第一接合线610仅将CA信号排他地传输到第一半导体管芯200或第一集成电路220，通过第二接合线620仅将CA信号排他地传输到第二半导体管芯300或第二集成电路320，以及通过第三接合线630将DQ信号传输到第一集成电路220和第二集成电路320。因此，可以省略直接连接到第二半导体管芯300的接合线。因为可以省略直接连接到第二半导体管芯300的接合线，所以可以减少经过直接连接到第二半导体管芯300的接合线的信号反射。因此，可以改进半导体封装10的信号完整性(SI)。
图6和图7是例示了根据本公开的另一实施方式的半导体封装11的示意性截面图。图8是例示了图6的半导体封装11的第二半导体管芯1200的接触焊盘1210的布置的示意性平面图。图6是例示了沿着图8的线X1-X2截取的半导体封装11的截面形状的示意性截面图。图7是例示了沿着图8的线X3-X4截取的半导体封装11的截面形状的示意性截面图。在图6和图7中，由与图1至图3的附图标记相同的附图标记指示的组件可以与参考图1至图3描述的组件基本相同。
参考图6和图7，半导体封装11可以包括封装基板100、第一半导体管芯200、第二半导体管芯1200、第一接合线610、第二接合线620和第三接合线630。第一半导体管芯200可以与参考图1至图3和图5描述的半导体封装10的第一半导体管芯200基本相同地进行配置。第二半导体管芯1200可以与第一半导体管芯200基本相同地进行配置。
第一半导体管芯200可以包括第一集成电路220、第一半导体基板230、第一介电层240、接触焊盘210、第一互连线251、第二互连线252和第三互连线253。第二半导体管芯1200可以包括第一集成电路1220、第一半导体基板1230、第一介电层1240、接触焊盘1210、第一互连线1251、第二互连线1252和第三互连线1253。第一半导体管芯200和第二半导体管芯1200的第一集成电路220和1220可以分别包括电路组件221和1221。第一半导体管芯200和第二半导体管芯1200的第一介电层240和1240可以分别使第一互连线251和1251、第二接触焊盘212和1212以及第三接触焊盘213和1213与第一集成电路220和1220电绝缘。
参考图6、图7和图8，第一半导体管芯200和第二半导体管芯1200可以分别包括被设置成形成第一列的第一接触焊盘211和1211以及第五接触焊盘215和1215。第一半导体管芯200和第二半导体管芯1200还可以分别包括被设置成形成第三列的第三接触焊盘213和1213以及第六接触焊盘216和1216。第一半导体管芯200和第二半导体管芯1200还可以分别包括被设置成在第一列与第三列之间形成第二列的第二接触焊盘212和1212。
第一互连线251和1251可以分别将第二接触焊盘212和1212与第三接触焊盘213和1213彼此连接。第二互连线252和1252可以分别将第一接触焊盘211和1211连接到第一集成电路220和1220。第三互连线253和1253可以分别将第五接触焊盘215和1215与第六接触焊盘216和1216彼此连接，并且可以将第五接触焊盘215和1215与第六接触焊盘216和1216分别连接到第一集成电路220和1220。接合线610、620和630可以分别连接到第一接触焊盘211和1211、第二接触焊盘212和1212以及第五接触焊盘215和1215。
第二半导体管芯1200可以层叠在第一半导体管芯200上，使得第二半导体管芯1200的被设置成形成第二半导体管芯1200的第一列的第一接触焊盘1211和第五接触焊盘1215分别连接到第一半导体管芯200的被设置成形成第一半导体管芯200的第三列的第三接触焊盘213和第六接触焊盘216。
第二半导体管芯1200可以层叠在第一半导体管芯200上，同时覆盖第一半导体管芯200的第三列的第三接触焊盘213和第六接触焊盘216，并且暴露第一半导体管芯200的第二列的第二接触焊盘212以及第一半导体管芯200的第一列的第一接触焊盘211和第五接触焊盘215。
图9是例示了根据本公开的另一实施方式的半导体封装12的示意性截面图。在图9中，与图6中呈现的附图标记相同的附图标记可以指示与参考图6描述的组件相同的组件。
参考图9，半导体封装12可以包括封装基板100、第一管芯叠层DS1、第二管芯叠层DS2以及接合线610和620。第一管芯叠层DS1可以被设置在封装基板100上。第二管芯叠层DS2可层叠在第一管芯叠层DS1上。
第一管芯叠层DS1可以包括第一半导体管芯200和第二半导体管芯1200。第一管芯叠层DS1可以包括层叠在第一半导体管芯200上的第二半导体管芯1200。第一半导体管芯200和第二半导体管芯1200可以被配置成如图6至图8中所示且如参考图6至图8所描述。
第二管芯叠层DS2可以被配置成具有与第一管芯叠层DS1基本相同的形状。第二管芯叠层DS2可以具有与通过在封装基板100的表面上将第一管芯叠层DS1旋转180度(180°)而获得的形状基本相同的形状，并且可以层叠在第一管芯叠层DS1上。
图10是例示了包括采用根据本公开的实施方式的至少一个半导体封装的存储卡7800的电子系统的框图。存储卡7800包括诸如非易失性存储器设备的存储器7810和存储器控制器7820。存储器7810和存储器控制器7820可以存储数据或读出所存储的数据。存储器7810和存储器控制器7820中的至少一者可以包括根据实施方式的半导体封装中的至少一个半导体封装。
存储器7810可以包括应用了本公开的实施方式的技术的非易失性存储器设备。存储器控制器7820可以控制存储器7810，使得响应于来自主机7830的读/写请求而读出所存储的数据或存储数据。
图11是例示了包括根据本公开的实施方式的至少一个半导体封装的电子系统8710的框图。电子系统8710可以包括控制器8711、输入/输出设备8712和存储器8713。控制器8711、输入/输出设备8712和存储器8713可以通过总线8715彼此联接，总线8715提供数据移动通过的路径。
在一实施方式中，控制器8711可以包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同功能的逻辑设备。控制器8711或存储器8713可以包括根据本公开的实施方式的半导体封装中的至少一个半导体封装。输入/输出设备8712可以包括从小键盘、键盘、显示设备、触摸屏等中选择的至少一者。存储器8713是用于存储数据的设备。存储器8713可以存储将由控制器8711执行的命令和/或数据等。
存储器8713可以包括诸如DRAM设备的易失性存储器设备和/或诸如闪存存储器的非易失性存储器设备。例如，闪存存储器可以被安装到诸如移动终端或台式计算机的信息处理系统。闪存存储器可以构成固态盘(SSD)。在这种情况下，电子系统8710可以在闪存存储器系统中稳定地存储大量数据。
电子系统8710还可以包括被配置成向通信网络发送数据和从通信网络接收数据的接口8714。接口8714可以是有线类型或无线类型的。例如，接口8714可以包括天线或有线收发器或无线收发器。
电子系统8710可以被实现成移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任何一者。
如果电子系统8710是能够执行无线通信的设备，则电子系统8710可以用于使用CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)或Wibro(无线宽带互联网)的技术的通信系统中。
已经结合如上所述的一些实施方式公开了本教导。本领域技术人员应当理解，在不脱离本公开的范围和精神的情况下，可以进行各种变型、添加和替换。因此，本说明书中公开的实施方式不应被视为限制性的而是例示性的。本教导的范围不限于以上描述，而是由所附权利要求限定，并且等效范围中的所有不同特征应当被解释为包括在本发明构思中。
相关申请的交叉引用
本申请要求于2021年8月23日提交的韩国申请No.10-2021-0111229的优先权，其全部内容通过引用并入本文。

Claims (20)

1.一种半导体封装，所述半导体封装包括：
第一半导体管芯，所述第一半导体管芯包括：
第一集成电路；
第一接触焊盘，所述第一接触焊盘连接到所述第一集成电路；以及
第二接触焊盘和第三接触焊盘，所述第二接触焊盘和所述第三接触焊盘通过第一互连线彼此连接；
第二半导体管芯，所述第二半导体管芯层叠在所述第一半导体管芯上，所述第二半导体管芯包括：
第二集成电路；以及
第四接触焊盘，所述第四接触焊盘与所述第三接触焊盘交叠并连接到所述第三接触焊盘，并且所述第四接触焊盘连接到所述第二集成电路；
第一接合线，所述第一接合线连接到所述第一接触焊盘；以及
第二接合线，所述第二接合线连接到所述第二接触焊盘。
2.根据权利要求1所述的半导体封装，其中，所述第一半导体管芯还包括介电层，所述介电层使所述第一互连线、所述第二接触焊盘和所述第三接触焊盘与所述第一集成电路电绝缘。
3.根据权利要求2所述的半导体封装，其中，所述介电层使所述第一接触焊盘与所述第二半导体管芯电绝缘。
4.根据权利要求1所述的半导体封装，其中，所述第一半导体管芯还包括第二互连线，所述第二互连线将所述第一接触焊盘连接到所述第一集成电路。
5.根据权利要求1所述的半导体封装，其中，所述第一半导体管芯还包括：
第五接触焊盘和第六接触焊盘；以及
第三互连线，所述第三互连线：
将所述第五接触焊盘和所述第六接触焊盘连接到所述第一集成电路；并且
将所述第五接触焊盘和所述第六接触焊盘彼此连接。
6.根据权利要求5所述的半导体封装，
其中，所述第五接触焊盘被设置在所述第一半导体管芯上，并与所述第一接触焊盘形成第一列，
其中，所述第六接触焊盘被设置在所述第一半导体管芯上，并与所述第三接触焊盘形成第三列，并且
其中，多个第二接触焊盘被设置在所述第一半导体管芯上，并在所述第一列与所述第三列之间形成第二列。
7.根据权利要求5所述的半导体封装，其中，所述第二半导体管芯还包括第七接触焊盘，所述第七接触焊盘与所述第六接触焊盘交叠并连接到所述第六接触焊盘，并且所述第七接触焊盘连接到所述第二集成电路。
8.根据权利要求7所述的半导体封装，其中，所述第七接触焊盘被设置在所述第二半导体管芯上，并与所述第四接触焊盘形成一列。
9.根据权利要求7所述的半导体封装，所述半导体封装还包含连接到所述第五接触焊盘的第三接合线，
其中，所述第三接合线通过所述第五接触焊盘、所述第三互连线、所述第六接触焊盘和所述第七接触焊盘电连接到所述第二集成电路。
10.根据权利要求9所述的半导体封装，所述半导体封装还包括封装基板，所述第一接合线、所述第二接合线和所述第三接合线电连接到所述封装基板，
其中，所述第三接合线将所述第一集成电路和所述第二集成电路共同连接到所述封装基板，
其中，所述第一接合线排他地将所述第一集成电路连接到所述封装基板，并且
其中，所述第二接合线排他地将所述第二集成电路连接到所述封装基板。
11.根据权利要求1所述的半导体封装，其中，所述第二半导体管芯层叠在所述第一半导体管芯上，使得：
所述第三接触焊盘被覆盖；并且
所述第二接触焊盘和所述第一接触焊盘被暴露。
12.根据权利要求1所述的半导体封装，其中，所述第二半导体管芯层叠在所述第一半导体管芯上，使得所述第四接触焊盘面对所述第三接触焊盘。
13.根据权利要求12所述的半导体封装，所述半导体封装还包括导电凸块，所述导电凸块被设置在所述第三接触焊盘与所述第四接触焊盘之间并且将所述第三接触焊盘连接到所述第四接触焊盘。
14.一种半导体封装，所述半导体封装包括：
封装基板；
第一半导体管芯，所述第一半导体管芯被设置在所述封装基板上；
第二半导体管芯，所述第二半导体管芯层叠在所述第一半导体管芯上；以及
接合线；
其中，所述第一半导体管芯和所述第二半导体管芯中的每一者包括：
集成电路；
第一接触焊盘和第五接触焊盘，所述第一接触焊盘和所述第五接触焊盘被设置成形成第一列；
第三接触焊盘和第六接触焊盘，所述第三接触焊盘和所述第六接触焊盘被设置成形成第三列；
第二接触焊盘，所述第二接触焊盘被设置成在所述第一列与所述第三列之间形成第二列；
第一互连线，所述第一互连线分别将所述第二接触焊盘和所述第三接触焊盘彼此连接；
第二互连线，所述第二互连线将所述第一接触焊盘连接到所述集成电路；以及
第三互连线，所述第三互连线将所述第五接触焊盘和所述第六接触焊盘连接到所述集成电路，并且将所述第五接触焊盘和所述第六接触焊盘彼此连接，
其中，所述第二半导体管芯层叠在所述第一半导体管芯上，使得所述第二半导体管芯的被设置成形成所述第一列的所述第一接触焊盘和所述第五接触焊盘分别连接到所述第一半导体管芯的被设置成形成所述第三列的所述第三接触焊盘和所述第六接触焊盘，并且
其中，所述接合线分别连接到所述第一接触焊盘、所述第二接触焊盘和所述第五接触焊盘。
15.根据权利要求14所述的半导体封装，其中，所述第一半导体管芯还包括介电层，所述介电层使所述第一互连线、所述第二接触焊盘和所述第三接触焊盘与所述集成电路电绝缘。
16.根据权利要求14所述的半导体封装，其中，所述第二半导体管芯层叠在所述第一半导体管芯上，使得：
所述第一半导体管芯的所述第三列的所述第三接触焊盘和所述第六接触焊盘被覆盖；并且
所述第一半导体管芯的所述第二列的所述第二接触焊盘以及所述第一半导体管芯的所述第一列的所述第一接触焊盘和所述第五接触焊盘被暴露。
17.一种半导体封装，所述半导体封装包括：
封装基板；
第一管芯叠层，所述第一管芯叠层被设置在所述封装基板上；
第二管芯叠层，所述第二管芯叠层层叠在所述第一管芯叠层上；以及
接合线；
其中，所述第一管芯叠层包括层叠在第一半导体管芯上的第二半导体管芯，
其中，所述第一半导体管芯和所述第二半导体管芯中的每一者包括：
集成电路；
第一接触焊盘和第五接触焊盘，所述第一接触焊盘和所述第五接触焊盘被设置成形成第一列；
第三接触焊盘和第六接触焊盘，所述第三接触焊盘和所述第六接触焊盘被设置成形成第三列；
第二接触焊盘，所述第二接触焊盘被设置成在所述第一列与所述第三列之间形成第二列；
第一互连线，所述第一互连线分别将所述第二接触焊盘和所述第三接触焊盘彼此连接；
第二互连线，所述第二互连线将所述第一接触焊盘连接到所述集成电路；以及
第三互连线，所述第三互连线将所述第五接触焊盘和所述第六接触焊盘连接到所述集成电路，并且将所述第五接触焊盘和所述第六接触焊盘彼此连接，
其中，所述第二半导体管芯层叠在所述第一半导体管芯上，使得所述第二半导体管芯的被设置成形成所述第一列的所述第一接触焊盘和所述第五接触焊盘分别连接到所述第一半导体管芯的被设置成形成所述第三列的所述第三接触焊盘和所述第六接触焊盘，并且
其中，所述接合线分别连接到所述第一接触焊盘、所述第二接触焊盘和所述第五接触焊盘。
18.根据权利要求17所述的半导体封装，其中，所述第一半导体管芯还包括介电层，所述介电层使所述第一互连线、所述第二接触焊盘和所述第三接触焊盘与所述集成电路电绝缘。
19.根据权利要求17所述的半导体封装，其中，所述第二半导体管芯层叠在所述第一半导体管芯上，使得：
所述第一半导体管芯的所述第三列的所述第三接触焊盘和所述第六接触焊盘被覆盖；并且
所述第一半导体管芯的所述第二列的所述第二接触焊盘以及所述第一半导体管芯的所述第一列的所述第一接触焊盘和所述第五接触焊盘被暴露。
20.根据权利要求17所述的半导体封装，其中，所述第二管芯叠层具有与通过在所述封装基板的表面上将所述第一管芯叠层旋转180度而获得的形状相同的形状。
CN202210338311.3A 2021-08-23 2022-04-01 半导体封装 Pending CN115719737A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210111229A KR20230029123A (ko) 2021-08-23 2021-08-23 반도체 패키지
KR10-2021-0111229 2021-08-23

Publications (1)

Publication Number Publication Date
CN115719737A true CN115719737A (zh) 2023-02-28

Family

ID=85228432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210338311.3A Pending CN115719737A (zh) 2021-08-23 2022-04-01 半导体封装

Country Status (3)

Country Link
US (1) US20230058485A1 (zh)
KR (1) KR20230029123A (zh)
CN (1) CN115719737A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117242A1 (en) * 2008-11-10 2010-05-13 Miller Gary L Technique for packaging multiple integrated circuits

Also Published As

Publication number Publication date
US20230058485A1 (en) 2023-02-23
KR20230029123A (ko) 2023-03-03

Similar Documents

Publication Publication Date Title
CN111490029B (zh) 包括桥接管芯的半导体封装
CN108933110B (zh) 包括层叠的芯片的半导体封装
US9153557B2 (en) Chip stack embedded packages
CN111081648B (zh) 包括支承上芯片层叠物的支承块的半导体封装件
US10903131B2 (en) Semiconductor packages including bridge die spaced apart from semiconductor die
US11201140B2 (en) Semiconductor packages including stacked sub-packages with interposing bridges
CN112786565A (zh) 具有中介层桥的层叠封装
CN112397486A (zh) 包括层叠的半导体芯片的半导体封装
US11233033B2 (en) Semiconductor packages including chips stacked on a base module
CN111524879B (zh) 具有层叠芯片结构的半导体封装
CN112103283B (zh) 包括支撑基板的层叠封装件
CN110931469B (zh) 包括层叠的半导体晶片的层叠封装
US20220328412A1 (en) Semiconductor packages
CN111668180A (zh) 包括混合布线接合结构的层叠封装件
US20230068842A1 (en) Semiconductor package including stacked semiconductor chips
US10002851B2 (en) Semiconductor packages including chip enablement pads
US11322475B2 (en) Stack semiconductor packages having wire-bonding connection structure
US11557571B2 (en) Stack packages including passive devices
US20230058485A1 (en) Semiconductor packages
US11227858B2 (en) Semiconductor package including stacked semiconductor chips
US11315905B2 (en) Semiconductor packages including a bonding wire branch structure
US20230143139A1 (en) Stack packages including bonding wire interconnections
KR102487532B1 (ko) 반도체 칩 및 이를 이용한 적층 반도체 칩

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination