CN111524879B - 具有层叠芯片结构的半导体封装 - Google Patents

具有层叠芯片结构的半导体封装 Download PDF

Info

Publication number
CN111524879B
CN111524879B CN201910976963.8A CN201910976963A CN111524879B CN 111524879 B CN111524879 B CN 111524879B CN 201910976963 A CN201910976963 A CN 201910976963A CN 111524879 B CN111524879 B CN 111524879B
Authority
CN
China
Prior art keywords
stacked
semiconductor
chip
semiconductor chips
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910976963.8A
Other languages
English (en)
Other versions
CN111524879A (zh
Inventor
姜敃圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111524879A publication Critical patent/CN111524879A/zh
Application granted granted Critical
Publication of CN111524879B publication Critical patent/CN111524879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

具有层叠芯片结构的半导体封装。一种半导体封装包括设置在基板上方的多个层叠的第一半导体芯片。所述多个层叠的第一半导体芯片的至少一部分被包封在第一模制层中。该半导体封装还包括设置在多个层叠的第一半导体芯片中的最顶部芯片和第一模制层上方的多个层叠的第二半导体芯片。该半导体封装还包括设置在第一模制层上方并与多个层叠的第二半导体芯片相邻的第三半导体芯片。第三半导体芯片的至少一部分与多个层叠的第二半导体芯片中的一个或更多个第二半导体芯片的一部分交叠。

Description

具有层叠芯片结构的半导体封装
技术领域
本公开总体上涉及半导体封装，更具体地，涉及具有层叠芯片结构的半导体封装。
背景技术
为了大量数据的高速处理，开发了紧凑且高度集成的半导体产品。随着高集成度和紧凑性的增加，制备这种高性能芯片所涉及的制造工艺变得更复杂并且涉及更多复杂的任务。因此，已研究和探索了在增加容量的同时将多个半导体芯片封装到单个半导体封装中以实现紧凑性和高集成，以便改进利用这些半导体封装的电子系统的数据处理性能。
一个开发重心涉及改进在半导体封装中在封装基板上层叠更多半导体芯片的方式。例如，多个半导体存储器芯片可类似阶梯结构层叠，然后被封装到存储器封装中以增加半导体存储器封装的总存储容量。
发明内容
根据实施方式，提供了一种半导体封装。该半导体封装包括设置在基板上方的多个层叠的第一半导体芯片。所述多个层叠的第一半导体芯片的至少一部分被包封在第一模制层中。该半导体封装还包括设置在层叠的第一半导体芯片中的最顶部芯片和第一模制层上方的多个层叠的第二半导体芯片。该半导体封装还包括设置在第一模制层上方并与层叠的第二半导体芯片相邻的第三半导体芯片。第三半导体芯片的至少一部分与层叠的第二半导体芯片中的一个或更多个的一部分交叠。
根据另一实施方式，提供了一种半导体封装，该半导体封装具有设置在基板上方的多个存储器芯片和存储控制器。该半导体封装包括设置在基板上方的多个层叠的第一存储器芯片。所述多个层叠的第一存储器芯片的至少一部分被包封在第一模制层中。半导体封装还包括设置在层叠的第一存储器芯片中的最顶部芯片和第一模制层上方的多个层叠的第二存储器芯片。该半导体封装还包括设置在第一模制层上方并与层叠的第二存储器芯片相邻的存储控制器。该存储控制器的至少一部分与层叠的第二存储器芯片中的一个或更多个的一部分交叠，以与存储控制器与层叠的第二存储器芯片之间的交叠部分成比例地减小半导体封装的尺寸。
附图说明
图1A是示出根据本公开的实施方式的半导体封装的横截面图。
图1B是示出图1A的部分“10A”的放大图。
图2是示出根据本公开的实施方式的半导体封装的一部分的平面图。
图3A是示出根据本公开的另一实施方式的半导体封装的横截面图。
图3B是示出图3A的部分“20A”的放大图。
图4是示出根据本公开的另一实施方式的半导体封装的一部分的平面图。
图5是示出根据本公开的另一实施方式的半导体封装的横截面图。
图6是示出采用包括根据实施方式的半导体封装中的至少一个的存储卡的电子系统的框图。
图7是示出包括根据实施方式的半导体封装中的至少一个的另一电子系统的框图。
具体实施方式
本文所使用的术语可对应于考虑其在实施方式中的功能而选择的词语，术语的含义可被解释为根据实施方式所属领域的普通技术人员而不同。如果详细定义，则可根据定义来解释术语。除非另外定义，否则本文所使用的术语(包括技术术语和科学术语)具有实施方式所属领域的普通技术人员通常理解的相同含义。
将理解，尽管本文中可使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件相区分，而非用于仅限定元件本身或者意指特定顺序。此外，术语“在……上方”在本文中更广义地使用以包括“在……上”的定义以及“在……上方”的定义。因此，例如，“在”另一对象“上方”的对象涵盖对象可“在”另一对象“上”或“上方”两种情况。
半导体封装可包括诸如半导体芯片的电子器件。半导体芯片可通过使用划片工艺将诸如晶圆的半导体基板分离成多片来获得。半导体芯片可对应于存储器芯片、逻辑芯片(包括专用集成电路(ASIC)芯片)或系统芯片(SoC)。存储器芯片可包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存电路、NOR型闪存电路、磁随机存取存储器(MRAM)电路、电阻式随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。逻辑芯片可包括集成在半导体基板上的逻辑电路。根据其在划片工艺之后的形状，半导体芯片可被称为半导体管芯。
半导体封装可包括安装有半导体芯片的印刷电路板(PCB)。PCB可包括至少一层集成电路图案，并且在本说明书中可被称为封装基板。诸如引线接合技术的连接技术可用于封装基板与半导体芯片之间的连通。
半导体封装可用在诸如移动电话的各种通信系统、与生物技术或保健关联的电子系统或可穿戴电子系统中。
贯穿说明书，相同的标号表示相同的元件。即使标号未参照一幅图提及或描述，该标号也可参照另一幅图提及或描述。另外，即使标号未在一幅图中示出，其也可参照另一幅图提及或描述。
图1A是示出根据本公开的实施方式的半导体封装10的横截面图。图1B是示出图1A的部分“10A”的放大图。参照图1A和图1B，半导体封装10可包括封装基板100、设置在封装基板100上的第一芯片层叠物200、设置在封装基板100上以覆盖第一芯片层叠物200的第一模制层120、设置在第一模制层120上的第二芯片层叠物300和第三半导体芯片400、以及设置在第一模制层120上以覆盖第二芯片层叠物300和第三半导体芯片400的第二模制层140。第三半导体芯片400可设置在第一模制层120上，使得第三半导体芯片400的至少一部分与第二芯片层叠物300的在第二方向D2上突出的边缘部分390垂直地交叠。
另外，半导体封装10可包括设置在第一模制层120中的第一模制通孔(throughmold via)122和第二模制通孔124。第一模制通孔122可将第三半导体芯片400电连接到封装基板100，第二模制通孔124可将第二芯片层叠物300电连接到封装基板100。
封装基板100可对应于将包括在第一芯片层叠物200和第二芯片层叠物300中的第一和第二半导体芯片210、220、230、240、250、260、310、320、330、340和350电连接和信号连接到外部装置(图1A中未示出)的互连结构。封装基板100可包括多层电路图案以及用于将多层电路图案彼此电绝缘的绝缘层。例如，封装基板100可以是印刷电路板(PCB)、中介层(interposer)或柔性PCB。
封装基板100包括第一表面100S1和第二表面100S2。第一芯片层叠物200设置在第一表面100S1上，并且第二表面100S2被设置为与第一芯片层叠物200相对。封装基板100可包括基板主体(包括绝缘材料或介电材料)以及设置在第一表面100S1和第二表面100S2上的导电迹线图案。
在本公开的实施方式中，导电迹线图案可包括与第一表面100S1相邻设置的第一芯片连接图案111、第二芯片连接图案112和第三芯片连接图案113。如图1A所示，第一芯片连接图案111、第二芯片连接图案112和第三芯片连接图案113可被嵌入在封装基板100中，并且第一芯片连接图案111、第二芯片连接图案112和第三芯片连接图案113的顶表面可在第一表面100S1处暴露。第一芯片连接图案111可连接到将第一芯片层叠物200的第一半导体芯片210、220、230、240和250彼此电连接的第一接合线501。第二芯片连接图案112可连接到第二模制通孔124。第二模制通孔124可连接到将第二芯片层叠物300的第二半导体芯片310、320、330、340和350彼此电连接的第二接合线502。第三芯片连接图案113可连接到第一模制通孔122。第一模制通孔122可连接到与第三半导体芯片400联接的第三接合线503。另外，第一芯片连接图案111和第二芯片连接图案112可通过第一内部导电迹线图案117a和第二内部导电迹线图案117b电连接到第三芯片连接图案113。第二内部导电迹线图案117b可通过第一内部导电迹线图案117a电连接到第三芯片连接图案113，如图1A所示。另选地，根据本公开的实施方式，第二内部导电迹线图案117b可直接连接到第三芯片连接图案113。
在实施方式中，导电迹线图案可包括设置在第二表面100S2上的球形连接图案114。外连接器115可附接到球形连接图案114以将半导体封装10电连接到外部装置。例如，外连接器115可以是焊球、凸块或焊膏图案。
在实施方式中，导电迹线图案还可包括将第一至第三芯片连接图案111、112和113电连接到球形连接图案114的内部导电迹线图案(未示出)。
参照图1A，第一芯片层叠物200的第一半导体芯片210、220、230、240、250和260可依次层叠以在第一方向D1上偏移。具体地，第一半导体芯片220、230、240、250和260可依次层叠在第一半导体芯片210上以在第一方向D1上相对于第一半导体芯片210偏移。即，第一半导体芯片210、220、230、240、250和260类似阶梯结构层叠以在第一方向D1上升高。结果，如图1A所示，第一芯片层叠物200的阶梯结构形成有侧面F1和F2。第一芯片层叠物200的阶梯结构的侧面F1也被称为“正常”阶梯结构F1，第一芯片层叠物200的阶梯结构的侧面F2也被称为“倒置”阶梯结构F2。结果，随着第一芯片层叠物200升高并向第一方向D1突出，第一半导体芯片210、220、230、240、250和260中的一个或更多个(通常来自第一芯片层叠物200的顶部)可具有边缘部分290。
在实施方式中，第一半导体芯片210、220、230、240、250和260可以是具有相同功能的芯片。第一半导体芯片210、220、230、240、250和260可具有相同的尺寸(例如，相同的大小)。第一半导体芯片210、220、230、240、250和260可以是存储器芯片。在一些其它实施方式中，第一半导体芯片210、220、230、240、250和260中的至少一个可具有与第一半导体芯片210、220、230、240、250和260中的其它不同的功能。
第一半导体芯片210、220、230、240、250和260中的每一个可具有第一芯片焊盘202。第一芯片焊盘202可设置在通过“正常”阶梯结构F1暴露的第一半导体芯片210、220、230、240、250和260的第一表面200S1的边缘区域上。如图1A所示，第一半导体芯片210、220、230、240、250和260中的每一个可具有被设置为与其第一芯片焊盘202相对的第二表面200S2。作为第一半导体芯片210、220、230、240、250和260当中的最顶部芯片，第一半导体芯片260可具有第一芯片焊盘204，并且第一芯片焊盘204可位于第一半导体芯片210、220、230、240和250的第一焊盘202的相对侧。即，第一焊盘202位于“正常”阶梯结构F1的暴露部分上(如图1A所示)，但第一芯片焊盘204位于相对侧的暴露部分上(也如图1A所示)。这是因为第二芯片层叠物300的第二半导体芯片310、320、330、340和350类似阶梯结构层叠在第一芯片层叠物200上，在与第一方向D1相反的第二方向D2上交错升高。即，第二半导体芯片310、320、330、340、350和360类似阶梯结构层叠以在第二方向D2上升高，如图1A所示。第一半导体芯片210、220、230、240和250的第一芯片焊盘202可通过第一接合线501彼此电连接，并且第一接合线501可延伸以将第一芯片层叠物200电连接到第一芯片连接图案111。因此，第一芯片连接图案111可与第一芯片层叠物200的“正常”阶梯结构F1相邻设置。
作为第一半导体芯片210、220、230、240、250和260当中的最底部芯片，第一半导体芯片210可使用粘合层201接合到封装基板100。另外，剩余的第一半导体芯片220、230、240、250和260也可通过位于其间的粘合层201彼此接合。
再参照图1A，第一模制层120可设置在封装基板100的第一表面100S1上以覆盖第一芯片层叠物200。第一模制层120可形成为包封并保护第一芯片层叠物200免受外部环境影响。第一模制层120可包括诸如环氧模塑料(EMC)材料的绝缘材料。根据如图1A所示的实施方式，第一模制层120形成为在暴露最顶部的第一半导体芯片260的同时包封第一芯片层叠物200，以使得第二芯片层叠物300可形成在最顶部的第一半导体芯片260的暴露表面上。
第一模制通孔122和第二模制通孔124可设置在第一模制层120中。第一模制通孔122和第二模制通孔124中的每一个可包括导电材料。例如，第一模制通孔122和第二模制通孔124中的每一个可由金属镀层形成。在实施方式中，可通过对第一模制层120进行构图以形成暴露第二芯片连接图案112和第三芯片连接图案113的通孔并使用镀覆工艺利用导电材料填充通孔来制造第一模制通孔122和第二模制通孔124。第一模制通孔122可与正常阶梯结构F1相邻设置，并且第二模制通孔124可与倒置阶梯结构F2相邻设置。
第二芯片层叠物300可设置在第一模制层120的第一表面120S上。第二芯片层叠物300的第二半导体芯片310、320、330、340和350可依次层叠在第一芯片层叠物200上以在与第一方向D1相反的第二方向D2上偏移。具体地，第二半导体芯片310、320、330、340和350可依次层叠在最顶部的第一半导体芯片260上以在第二方向D2上偏移。结果，如图1A所示，第二芯片层叠物300的阶梯结构形成有侧面F3和F4。第二芯片层叠物300的阶梯结构的侧面F3也被称为“正常”阶梯结构F3，第二芯片层叠物300的阶梯结构的侧面F4也被称为“倒置”阶梯结构F4。结果，随着第二芯片层叠物300升高并向第二方向D2突出，第二半导体芯片310、320、330、340和350中的一个或更多个(通常来自第二芯片层叠物300的顶部)可具有边缘部分390。结果，随着第一芯片层叠物200升高并向第一方向D1突出，第一半导体芯片210、220、230、240、250和260中的一个或更多个(通常来自第一芯片层叠物200的顶部)可具有边缘部分290。
在实施方式中，第二半导体芯片310、320、330、340和350可以是具有相同功能的芯片。第二半导体芯片310、320、330、340和350可具有相同的尺寸(例如，相同的大小)。第二半导体芯片310、320、330、340和350可以是存储器芯片。在一些其它实施方式中，第二半导体芯片310、320、330、340和350中的至少一个第二半导体芯片可具有与第二半导体芯片310、320、330、340和350中的其它第二半导体芯片不同的功能。另选地，根据本公开的实施方式，第二半导体芯片310、320、330、340和350可具有与第一半导体芯片210、220、230、240、250和260相同的功能。即，第二半导体芯片310、320、330、340和350可具有与第一半导体芯片210、220、230、240、250和260相同的大小。
第二半导体芯片310、320、330、340和350中的每一个可具有第二芯片焊盘304。第二芯片焊盘304可设置在通过“正常”阶梯结构F3暴露的第二半导体芯片310、320、330、340和350的第一表面300S1的边缘区域上。如图1A所示，第二半导体芯片310、320、330、340和350中的每一个可具有被设置为与其第二芯片焊盘304相对的第二表面300S2。第二半导体芯片310、320、330、340和350的第二芯片焊盘304可通过第二接合线502彼此电连接。另外，第二半导体芯片310、320、330、340和350的第二芯片焊盘304可通过第二接合线502连接到第一芯片层叠物200的最顶部的第一半导体芯片260的第一芯片焊盘204。第二接合线502可延伸以连接到第二模制通孔124。
在实施方式中，第二接合线502可直接连接到第二模制通孔124的顶表面。然而，应该容易地理解，通过各种实施方式描述的本公开的范围不仅限于图1A所示。尽管图中未示出，但用于通孔连接的导电图案可设置在第二模制通孔124的相应顶表面上，并且第二接合线502可接合到用于通孔连接的相应导电图案。用于通孔连接的导电图案可使用一般沉积工艺技术来形成。
与第二半导体芯片310、320、330、340和350当中的最底部芯片对应的第二半导体芯片310可使用粘合层301接合到第一半导体芯片260。另外，剩余的第二半导体芯片320、330、340和350也可通过位于其间的粘合层301彼此接合。
参照图1A和图1B，第三半导体芯片400可设置在第一模制层120上以与第二芯片层叠物300横向相邻。第三半导体芯片400可被设置为面向第二芯片层叠物300的“倒置”阶梯结构F4。第三半导体芯片400可包括第三芯片焊盘402。第三芯片焊盘402可设置在第三半导体芯片400的第一表面400S1的边缘区域上。如图1A所示，第三半导体芯片400可具有设置有第三芯片焊盘402的第一表面400S1以及被设置为与第三芯片焊盘402相对的第二表面400S2。第三半导体芯片400可使用粘合层401附接到第一模制层120。
第三芯片焊盘402可通过第三接合线503连接到第一模制通孔122。在实施方式中，第三接合线503可直接接合到第一模制通孔122的顶表面。然而，应该容易地理解，通过各种实施方式描述的本公开的范围不仅限于图1A所示。即，尽管图中未示出，但用于通孔连接的导电图案可设置在第一模制通孔122的相应顶表面上，并且第三接合线503可接合到用于通孔连接的相应导电图案。用于通孔连接的导电图案可使用一般沉积工艺技术来形成。第三半导体芯片400可通过第三接合线503和第一模制通孔122电连接到第三芯片连接图案113。另外，由于第三芯片连接图案113通过第一内部导电迹线图案117a和第二内部导电迹线图案117b连接到第一芯片连接图案111和第二芯片连接图案112，所以第三半导体芯片400可电连接到第一芯片层叠物200和第二芯片层叠物300的第一和第二半导体芯片210、220、230、240、250、260、310、320、330、340和350。第二内部导电迹线图案117b可通过第一内部导电迹线图案117a电连接到第三芯片连接图案113，如图1A所示。然而，另选地，根据本公开的实施方式，第二内部导电迹线图案117b可直接连接到第三芯片连接图案113。
在实施方式中，第一芯片层叠物200和第二芯片层叠物300的第一和第二半导体芯片210、220、230、240、250、260、310、320、330、340和350可以是存储器芯片，并且第三半导体芯片400可以是包括逻辑电路的逻辑芯片。例如，第三半导体芯片400可以是控制第一和第二半导体芯片210、220、230、240、250、260、310、320、330、340和350的操作的控制器芯片。
再参照图1A和图1B，第三半导体芯片400的至少一部分可与第二芯片层叠物300的在第二方向D2上突出的边缘部分390垂直地交叠。即，第三半导体芯片400的至少一部分可位于第二芯片层叠物300的“倒置”阶梯结构F4下方。换言之，在第二方向上升高的层叠的第二半导体芯片310、320、330、340和350中的一个或更多个在第三半导体芯片400的至少一部分上方升高。因此，由于在平面图中第三半导体芯片400的至少一部分与第二芯片层叠物300的边缘部分390交叠，所以可增加能够设置第三半导体芯片400的空间裕度。另外，第三半导体芯片400可设置在第一模制层120上以与第二芯片层叠物300相邻，从而增加半导体封装10的集成密度。
尽管图1A和图1B示出第三半导体芯片400的一部分与第二芯片层叠物300的边缘部分390垂直地交叠的示例，但本公开可不限于此。例如，在一些其它实施方式中，第三半导体芯片400可被设置为使得第三半导体芯片400的整个部分与第二芯片层叠物300的在第二方向D2上突出的边缘部分390垂直地交叠。
第二模制层140可设置在第一模制层120的第一表面120S上以覆盖第二芯片层叠物300和第三半导体芯片400。第二模制层140可被设置为保护第二芯片层叠物300和第三半导体芯片400免受外部环境影响。第二模制层140可包括诸如EMC材料的绝缘材料。
图2是示出图1A和图1B所示的半导体封装10的一部分的平面图。更具体地，图2选择性地示出关于设置在第一模制层120上的第二芯片层叠物300的最底部和最顶部的第二半导体芯片310和350的部分。另外，在半导体封装10的其它各种元件(示出于图1A和图1B，但可能未具体地示出于图2)当中，第三半导体芯片400与第二芯片层叠物300相邻设置在第一模制层120上。此外，如图2所示，第一芯片层叠物200的最顶部的第一半导体芯片260的一部分在第一模制层120的第一表面120S处暴露。在图2中具体地省略了第二芯片层叠物300的第二半导体芯片320、330和340(即，层叠在最顶部的第二半导体芯片350与最底部的第二半导体芯片310之间)以及直接连接到第二半导体芯片320、330和340的接合线，因为它们的存在即使未示出于图2中也可容易地理解。
参照图2，第二芯片层叠物300的最底部的第二半导体芯片310上的第二芯片焊盘304可通过第二接合线502电连接到第一芯片层叠物200的最顶部的第一半导体芯片260上的第一芯片焊盘204。此外，第二接合线502可将位于最顶部的第一半导体芯片260上的第一芯片焊盘204电连接到第二模制通孔124。
第三半导体芯片400上的第三芯片焊盘402可通过第三接合线503电连接到第一模制通孔122。
如图2所示，如垂直看到的(在图2中标记为z轴方向)，第三半导体芯片400的至少一部分可与第二芯片层叠物300的在第二方向D2上相对于最底部的第二半导体芯片310偏移的最顶部的第二半导体芯片350交叠。在实施方式中，第三半导体芯片400的平面面积可小于第二半导体芯片310或350的平面面积。由于允许第三半导体芯片设置在第二芯片层叠物300的阶梯状结构的一部分下方的交叠设计，半导体封装10的总封装大小可减小以用于更大的紧凑性。
如参照图1A至图1B和图2所示，根据实施方式的半导体封装10可包括封装基板100、层叠在封装基板100上的第一芯片层叠物200、覆盖第一芯片层叠物200的第一模制层120、层叠在第一模制层120上的第二芯片层叠物300和第三半导体芯片400、以及设置在第一模制层120上以覆盖第二芯片层叠物300和第三半导体芯片400的第二模制层140。在这种情况下，第三半导体芯片400可设置在第一模制层120的第一表面120S上。第一模制层120的第一表面120S上的电路图案的密度可为零或者可小于封装基板100的第一表面100S1上的电路图案的密度。这可导致能够设置第三半导体芯片400的空间裕度增加。
另外，由于通过类似阶梯状结构依次层叠第二半导体芯片310、320、330、340和350以在特定方向上偏移来形成第二芯片层叠物300，所以第三半导体芯片400可被设置为与第二芯片层叠物300的在阶梯状结构的升高方向上突出的边缘部分垂直地交叠。因此，第三半导体芯片400可设置在第一模制层120的第一表面120S上以靠近第二芯片层叠物300。因此，半导体封装10的总尺寸可减小，并且半导体封装10的集成密度可增加。
根据上述实施方式，第三半导体芯片400可通过设置在第一模制层120中的第一模制通孔122电连接到封装基板100的第三芯片连接图案113。另外，第三半导体芯片400可通过设置在封装基板100中的第一内部导电迹线图案117a和第二内部导电迹线图案117b电连接到第一芯片连接图案111和第二芯片连接图案112。此外，第三半导体芯片400可通过第一接合线501和第二接合线502电连接到第一芯片层叠物200和第二芯片层叠物300。在实施方式中，如果第一和第二半导体芯片210、220、230、240、250、260、310、320、330、340和350是存储器芯片并且第三半导体芯片400是控制器芯片，则设置在第一模制层120上的第三半导体芯片400可通过上述各种互连图案有效地控制第一芯片层叠物200和第二芯片层叠物300的第一和第二半导体芯片210、220、230、240、250、260、310、320、330、340和350的操作。
图3A是示出根据本公开的实施方式的半导体封装20的横截面图。图3B是示出图3A所示的半导体封装20的部分“20A”的放大图。图4是示出半导体封装20的一部分的平面图。图4选择性地示出图3A和图3B所示的半导体封装20的各种元件当中的设置在第一模制层120上的第二芯片层叠物300的最底部和最顶部的第二半导体芯片310和350以及与第二芯片层叠物300相邻设置的第三半导体芯片400。此外，图4示出在第一模制层120的第一表面120S处暴露以与第一芯片层叠物200的最顶部芯片210对应的第一半导体芯片260。图4中未具体示出第二芯片层叠物300的第二半导体芯片320、330和340(其中层叠在最顶部第二芯片350和最底部第二芯片310之间)以及直接连接到第二半导体芯片320、330和340的接合线，但其存在应该根据本公开的实施方式容易地理解。
参照图3A至图3B和图4，与参照图1A至图1B和图2描述的半导体封装10相比，半导体封装20还可包括设置在第一模制层120和第二芯片层叠物300之间的支撑结构600。
支撑结构600可设置在第一模制层120的第一表面120S上。支撑结构600可通过粘合层601附接到第一模制层120。在实施方式中，支撑结构600可以是包括绝缘材料的虚拟图案。另选地，根据本公开的实施方式，支撑结构600可以是其中包括集成电路的PCB或中介层。在这种情况下，支撑结构600可设置在第一芯片层叠物200的最顶部的第一半导体芯片260和第二芯片层叠物300的最底部的第二半导体芯片310之间以将两个芯片260和310彼此分离。
参照图3B，支撑结构600的厚度t600可大于第三半导体芯片400的厚度t400。从第一模制层120的第一表面120S到支撑结构600的顶表面的高度h600可大于从第一模制层120的第一表面120S到第三半导体芯片400的顶表面的高度h400。因此，可存在与第三半导体芯片400的顶表面和支撑结构600的顶表面之间的水平差(即，如图3B所示，h600和h400之差)对应的间隙G。
再参照图3A至图3B和图4，其中示出了在其相对侧的支撑结构600的第一侧表面600L和第二侧表面600R。第二芯片层叠物300的最底部的第二半导体芯片310可具有面向彼此的第一侧表面300L和第二侧表面300R。在这种情况下，支撑结构600的第一侧表面600L可相对于第二半导体芯片310的第一侧表面300L在第一方向D1上偏移。具体地，支撑结构600的第一侧表面600L可被设置为相对于第二半导体芯片310的第一侧表面300L朝着第二半导体芯片310的中央部分偏移距离Lr。
参照图4，支撑结构600的平面面积可小于第二芯片层叠物300的第二半导体芯片310的平面面积。因此，可在第二半导体芯片310下方提供能够容纳第三半导体芯片400的至少一部分的附加空间。结果，第二芯片层叠物300的在第二方向D2上突出的边缘部分390’(如图3B所示)可被设置为与第三半导体芯片400的整个部分完全交叠。即，当从平面图看时，第三半导体芯片400可被设置为与第二芯片层叠物300的边缘部分390’完全交叠。
根据如上所述的本公开的实施方式，支撑结构600可设置在第一模制层120和第二芯片层叠物300之间。支撑结构600的高度可被设定为大于第三半导体芯片400的高度，并且支撑结构600的第一侧表面600L可被设置为相对于第二半导体芯片310的第一侧表面300L在第一方向D1上偏移。结果，能够在第一模制层120上设置第三半导体芯片400的空间裕度可增加，以减小半导体封装20的大小。
图5是示出根据本公开的实施方式的半导体封装30的横截面图。参照图5，与参照图1A至图1B和图2描述的半导体封装10相比，半导体封装30可包括具有与第一芯片层叠物200的层叠配置不同的层叠配置的第一芯片层叠物200A。
参照图5，第一芯片层叠物200A的第一半导体芯片210、220、230、240、250和260可依次层叠在封装基板100上以在第一方向D1和第二方向D2上交替地偏移。例如，第一芯片层叠物200A的第一半导体芯片210、220、230、240、250和260可沿着垂直方向以锯齿形方式依次层叠。
层叠为相对于第一半导体芯片220和240在第二方向D2上偏移的第一半导体芯片210、230和250可通过设置在第一半导体芯片210、230和250的在第二方向D2上突出的第一边缘部分上的第一芯片焊盘202a电连接到封装基板100的第一芯片连接图案111a。第一半导体芯片210、230和250可通过第一接合线501a电连接到第一芯片连接图案111a。另外，层叠为相对于第一半导体芯片210、230和250在第一方向D1上偏移的第一半导体芯片220和240可通过设置在第一半导体芯片220和240的在第一方向D1上突出的第一边缘部分上的第一芯片焊盘204b电连接到封装基板100的第一芯片连接图案111b。第一半导体芯片220和240可通过第一接合线501b电连接到第一芯片连接图案111b。第三芯片连接图案113可通过设置在封装基板100中的第一内部导电迹线图案117a和第二内部导电迹线图案117b电连接到第一和第二芯片连接图案111a、111b和112。因此，第三半导体芯片400可电连接到第一芯片层叠物200和第二芯片层叠物300的第一和第二半导体芯片210、220、230、240、250、260、310、320、330、340和350。如图5所示，第二内部导电迹线图案117b可通过第一内部导电迹线图案117a电连接到第三芯片连接图案113。另选地，根据本公开的实施方式，第二内部导电迹线图案117b可直接连接到第三芯片连接图案113。
根据上述各种实施方式，半导体封装中的各个芯片层叠物可被配置为包括层叠以偏移的多个半导体芯片以及覆盖所述多个半导体芯片的模制层。因此，电连接到芯片层叠物的另一半导体芯片可有效地设置在半导体封装中。因此，半导体封装的大小可减小，并且半导体封装的集成密度可增加。
图6是示出包括采用根据本公开的实施方式的半导体封装的存储卡7800的电子系统的框图。存储卡7800包括诸如非易失性存储器装置的存储器7810以及存储控制器7820。存储器7810和存储控制器7820可存储数据或者读出所存储的数据。存储器7810和存储控制器7820中的至少一个可包括根据实施方式的半导体封装中的至少一个。
存储器7810可包括应用了本公开的实施方式的技术的非易失性存储器装置。存储控制器7820可控制存储器7810，使得响应于来自主机7830的读/写请求，读出所存储的数据或者存储数据。
图7是示出包括根据本公开的实施方式的半导体封装中的至少一个的电子系统8710的框图。电子系统8710可包括控制器8711、输入/输出单元8712和存储器8713。控制器8711、输入/输出单元8712和存储器8713可通过提供数据可移动的路径的总线8715彼此联接。
在实施方式中，控制器8711可包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同的功能的逻辑器件。控制器8711或存储器8713可包括根据如本文所描述的本公开的实施方式的半导体封装中的至少一个。输入/输出单元8712可包括选自键区、键盘、显示装置、触摸屏等中的至少一个。存储器8713是用于存储数据的装置。存储器8713可存储要由控制器8711执行的数据和/或命令等。
存储器8713可包括诸如DRAM的易失性存储器装置和/或诸如闪存的非易失性存储器装置。例如，闪存可被安装到诸如移动终端或台式计算机的信息处理系统。闪存可构成固态盘(SSD)。在这种情况下，电子系统8710可在闪存系统中稳定地存储大量数据。
电子系统8710还可包括被配置为向通信网络发送数据以及从通信网络接收数据的接口8714。接口8714可为有线或无线型。例如，接口8714可包括天线或者有线或无线收发器。
电子系统8710可被实现为移动系统、个人计算机、工业计算机或者执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任一个。
如果电子系统8710是能够执行无线通信的设备，则电子系统8710可用在使用CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强时分多址)、WCDAM(宽带码分多址)、CDMA2000、LTE(长期演进)或Wibro(无线宽带互联网)的技术的通信系统中。
本文中出于例示性目的公开了本公开的各种实施方式。本领域技术人员将理解，在不脱离本公开和所附权利要求的范围和精神的情况下，可进行各种修改、添加和替换。
相关申请的交叉引用
本申请要求2019年2月1日提交的韩国申请No.10-2019-0013693的优先权，其整体通过引用并入本文。

Claims (25)

1.一种半导体封装，该半导体封装包括：
设置在基板上方的多个层叠的第一半导体芯片，所述多个层叠的第一半导体芯片的至少一部分被包封在第一模制层中；
设置在所述多个层叠的第一半导体芯片中的最顶部芯片和所述第一模制层上方的多个层叠的第二半导体芯片；以及
也设置在所述第一模制层上方并与所述多个层叠的第二半导体芯片相邻的第三半导体芯片，
其中，所述第三半导体芯片的至少一部分与所述多个层叠的第二半导体芯片中的一个或更多个第二半导体芯片的一部分交叠，
其中，所述第三半导体芯片被设置在所述多个层叠的第一半导体芯片中的所述最顶部芯片上方。
2.根据权利要求1所述的半导体封装，
其中，所述多个层叠的第二半导体芯片被层叠为类似于在第二方向上交错升高的阶梯结构，使得在所述第二方向上升高的所述多个层叠的第二半导体芯片中的一个或更多个第二半导体芯片在所述第三半导体芯片的至少一部分上方升高。
3.根据权利要求2所述的半导体封装，
其中，所述多个层叠的第一半导体芯片被层叠为类似于在与所述第二方向相反的第一方向上交错升高的阶梯结构。
4.根据权利要求3所述的半导体封装，
其中，所述多个层叠的第二半导体芯片中的最底部芯片偏移地设置在所述多个层叠的第一半导体芯片中的所述最顶部芯片上以暴露所述多个层叠的第一半导体芯片中的所述最顶部芯片的端部。
5.根据权利要求3所述的半导体封装，该半导体封装还包括：
第一模制通孔，该第一模制通孔与所述多个层叠的第一半导体芯片的阶梯结构的第一侧面相邻形成在所述第一模制层中，以及
第二模制通孔，该第二模制通孔与所述多个层叠的第一半导体芯片的所述阶梯结构的第二侧面相邻形成在所述第一模制层中，
其中，所述第二侧面与所述多个层叠的第一半导体芯片的所述阶梯结构的所述第一侧面相反。
6.根据权利要求5所述的半导体封装，该半导体封装还包括：
第一接合线，所述第一接合线将所述多个层叠的第一半导体芯片电连接到封装基板的芯片连接图案；
第二接合线，所述第二接合线将所述多个层叠的第二半导体芯片和所述多个层叠的第一半导体芯片中的所述最顶部芯片电连接到所述第二模制通孔；以及
第三接合线，所述第三接合线将所述第三半导体芯片电连接到所述第一模制通孔。
7.根据权利要求6所述的半导体封装，其中，所述封装基板包括：
第一芯片连接图案，所述第一芯片连接图案被设置为与所述多个层叠的第一半导体芯片的所述阶梯结构的所述第一侧面相邻并且连接到所述第一接合线；
第二芯片连接图案，所述第二芯片连接图案被设置为与所述多个层叠的第一半导体芯片的所述阶梯结构的所述第二侧面相邻并且连接到所述第二模制通孔；以及
第三芯片连接图案，所述第三芯片连接图案被设置为与所述多个层叠的第一半导体芯片的所述阶梯结构的所述第一侧面相邻并且连接到所述第一模制通孔。
8.根据权利要求7所述的半导体封装，其中，所述第一芯片连接图案和所述第二芯片连接图案通过设置在所述封装基板中的内部导电迹线图案电连接到所述第三芯片连接图案。
9.根据权利要求2所述的半导体封装，
其中，所述多个层叠的第一半导体芯片被层叠为类似于垂直地升高的锯齿形结构以暴露所述多个层叠的第一半导体芯片的端部，并且
其中，所述多个层叠的第二半导体芯片中的最底部芯片偏移地设置在所述多个层叠的第一半导体芯片中的所述最顶部芯片上以暴露所述多个层叠的第一半导体芯片中的所述最顶部芯片的端部。
10.根据权利要求1所述的半导体封装，该半导体封装还包括支撑结构，该支撑结构形成在所述第一模制层与所述多个层叠的第二半导体芯片中的最底部芯片之间。
11.根据权利要求10所述的半导体封装，
其中，所述多个层叠的第二半导体芯片层叠在所述支撑结构的至少一部分上方并类似于在第二方向上交错升高的阶梯结构，使得在所述第二方向上升高的所述多个层叠的第二半导体芯片中的一个或更多个第二半导体芯片在所述第三半导体芯片的至少一部分上方升高。
12.根据权利要求11所述的半导体封装，
其中，所述支撑结构的厚度大于所述第三半导体芯片的厚度。
13.根据权利要求10所述的半导体封装，
其中，所述多个层叠的第一半导体芯片被层叠为类似于在与第二方向相反的第一方向上交错升高的阶梯结构。
14.根据权利要求13所述的半导体封装，
其中，所述多个层叠的第二半导体芯片中的最底部芯片偏移地设置在所述多个层叠的第一半导体芯片中的所述最顶部芯片上以暴露所述多个层叠的第一半导体芯片中的所述最顶部芯片的端部。
15.根据权利要求13所述的半导体封装，该半导体封装还包括：
第一模制通孔，该第一模制通孔与所述多个层叠的第一半导体芯片的所述阶梯结构的第一侧面相邻形成在所述第一模制层中，以及
第二模制通孔，该第二模制通孔与所述多个层叠的第一半导体芯片的所述阶梯结构的第二侧面相邻形成在所述第一模制层中，
其中，所述第二侧面与所述多个层叠的第一半导体芯片的所述阶梯结构的所述第一侧面相反。
16.根据权利要求15所述的半导体封装，该半导体封装还包括：
第一接合线，所述第一接合线将所述多个层叠的第一半导体芯片电连接到封装基板的芯片连接图案；
第二接合线，所述第二接合线将所述多个层叠的第二半导体芯片和所述多个层叠的第一半导体芯片中的最顶部芯片电连接到所述第二模制通孔；以及
第三接合线，所述第三接合线将所述第三半导体芯片电连接到所述第一模制通孔。
17.根据权利要求16所述的半导体封装，其中，所述封装基板包括：
第一芯片连接图案，所述第一芯片连接图案被设置为与所述多个层叠的第一半导体芯片的所述阶梯结构的所述第一侧面相邻并且连接到所述第一接合线；
第二芯片连接图案，所述第二芯片连接图案被设置为与所述多个层叠的第一半导体芯片的所述阶梯结构的所述第二侧面相邻并且连接到所述第二模制通孔；以及
第三芯片连接图案，所述第三芯片连接图案被设置为与所述多个层叠的第一半导体芯片的所述阶梯结构的所述第一侧面相邻并且连接到所述第一模制通孔。
18.根据权利要求17所述的半导体封装，其中，所述第一芯片连接图案和所述第二芯片连接图案通过设置在所述封装基板中的内部导电迹线图案电连接到所述第三芯片连接图案。
19.根据权利要求10所述的半导体封装，
其中，所述多个层叠的第一半导体芯片被层叠为类似于垂直地升高的锯齿形结构以暴露所述多个层叠的第一半导体芯片的端部，并且
其中，所述多个层叠的第二半导体芯片中的最底部芯片偏移地设置在所述多个层叠的第一半导体芯片中的所述最顶部芯片上以暴露所述多个层叠的第一半导体芯片中的所述最顶部芯片的端部。
20.一种具有设置在基板上方的多个存储器芯片和存储控制器的半导体封装，该半导体封装包括：
设置在所述基板上方的多个层叠的第一存储器芯片，所述多个层叠的第一存储器芯片的至少一部分被包封在第一模制层中；
设置在所述多个层叠的第一存储器芯片中的最顶部芯片和所述第一模制层上方的多个层叠的第二存储器芯片；以及
也设置在所述第一模制层上方并与所述多个层叠的第二存储器芯片相邻的所述存储控制器，
其中，所述存储控制器的至少一部分与所述多个层叠的第二存储器芯片中的一个或更多个第二存储器芯片的一部分交叠以与所述存储控制器与所述多个层叠的第二存储器芯片之间的交叠部分成比例地减小所述半导体封装的大小，
其中，所述存储控制器被设置在所述多个层叠的第一存储器芯片中的所述最顶部芯片上方。
21.根据权利要求20所述的半导体封装，该半导体封装还包括支撑结构，该支撑结构形成在所述第一模制层与所述多个层叠的第二存储器芯片中的最底部芯片之间。
22.根据权利要求20所述的半导体封装，该半导体封装还包括：
第一模制通孔，该第一模制通孔与所述多个层叠的第一存储器芯片的阶梯结构的第一侧面相邻形成在所述第一模制层中，以及
第二模制通孔，该第二模制通孔与所述多个层叠的第一存储器芯片的所述阶梯结构的第二侧面相邻形成在所述第一模制层中，
其中，所述第二侧面与所述多个层叠的第一存储器芯片的所述阶梯结构的所述第一侧面相反。
23.根据权利要求22所述的半导体封装，该半导体封装还包括：
第一接合线，所述第一接合线将所述多个层叠的第一存储器芯片电连接到封装基板的芯片连接图案；
第二接合线，所述第二接合线将所述多个层叠的第二存储器芯片和所述多个层叠的第一存储器芯片中的所述最顶部芯片电连接到所述第二模制通孔；以及
第三接合线，所述第三接合线将所述存储控制器电连接到所述第一模制通孔。
24.根据权利要求23所述的半导体封装，其中，所述封装基板包括：
第一芯片连接图案，所述第一芯片连接图案被设置为与所述多个层叠的第一存储器芯片的所述阶梯结构的所述第一侧面相邻并且连接到所述第一接合线；
第二芯片连接图案，所述第二芯片连接图案被设置为与所述多个层叠的第一存储器芯片的所述阶梯结构的所述第二侧面相邻并且连接到所述第二模制通孔；以及
第三芯片连接图案，所述第三芯片连接图案被设置为与所述多个层叠的第一存储器芯片的所述阶梯结构的所述第一侧面相邻并且连接到所述第一模制通孔。
25.根据权利要求24所述的半导体封装，其中，所述第一芯片连接图案和所述第二芯片连接图案通过设置在所述封装基板中的内部导电迹线图案电连接到所述第三芯片连接图案。
CN201910976963.8A 2019-02-01 2019-10-15 具有层叠芯片结构的半导体封装 Active CN111524879B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0013693 2019-02-01
KR1020190013693A KR102628536B1 (ko) 2019-02-01 2019-02-01 적층 칩 구조를 가지는 반도체 패키지

Publications (2)

Publication Number Publication Date
CN111524879A CN111524879A (zh) 2020-08-11
CN111524879B true CN111524879B (zh) 2024-02-06

Family

ID=71837830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910976963.8A Active CN111524879B (zh) 2019-02-01 2019-10-15 具有层叠芯片结构的半导体封装

Country Status (3)

Country Link
US (1) US10998294B2 (zh)
KR (1) KR102628536B1 (zh)
CN (1) CN111524879B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210072181A (ko) * 2019-12-06 2021-06-17 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
JP7502478B2 (ja) * 2021-02-05 2024-06-18 長江存儲科技有限責任公司 フリップチップスタッキング構造体およびそれを形成するための方法
US20230011439A1 (en) * 2021-07-07 2023-01-12 Western Digital Technologies, Inc. Semiconductor Device Package Die Stacking System and Method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933110A (zh) * 2017-05-25 2018-12-04 爱思开海力士有限公司 包括层叠的芯片的半导体封装

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
TWI302375B (en) * 2005-11-22 2008-10-21 Siliconware Precision Industries Co Ltd Multichip stacking structure
US7952183B2 (en) * 2007-10-29 2011-05-31 Kabushiki Kaisha Toshiba High capacity memory with stacked layers
KR20100121231A (ko) * 2009-05-08 2010-11-17 삼성전자주식회사 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
KR20100134354A (ko) * 2009-06-15 2010-12-23 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드 및 전자 시스템
KR101624973B1 (ko) * 2009-09-23 2016-05-30 삼성전자주식회사 패키지 온 패키지 타입의 반도체 패키지 및 그 제조방법
KR101069499B1 (ko) 2009-10-05 2011-09-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20130123682A (ko) * 2012-05-03 2013-11-13 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR102041500B1 (ko) * 2013-03-08 2019-11-06 삼성전자 주식회사 반도체 패키지
KR102116979B1 (ko) * 2013-10-28 2020-06-05 삼성전자 주식회사 적층 반도체 패키지
US9674940B2 (en) * 2014-08-14 2017-06-06 Samsung Electronics Co., Ltd. Electronic device and semiconductor package with thermally conductive via
KR20170016551A (ko) * 2015-08-03 2017-02-14 삼성전자주식회사 반도체 패키지
CN107611099B (zh) * 2016-07-12 2020-03-24 晟碟信息科技（上海）有限公司 包括多个半导体裸芯的扇出半导体装置
KR102576764B1 (ko) * 2016-10-28 2023-09-12 에스케이하이닉스 주식회사 비대칭 칩 스택들을 가지는 반도체 패키지
KR102605617B1 (ko) * 2016-11-10 2023-11-23 삼성전자주식회사 적층 반도체 패키지
US11276667B2 (en) 2016-12-31 2022-03-15 Intel Corporation Heat removal between top and bottom die interface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933110A (zh) * 2017-05-25 2018-12-04 爱思开海力士有限公司 包括层叠的芯片的半导体封装

Also Published As

Publication number Publication date
US10998294B2 (en) 2021-05-04
CN111524879A (zh) 2020-08-11
US20200251447A1 (en) 2020-08-06
KR102628536B1 (ko) 2024-01-25
KR20200095841A (ko) 2020-08-11

Similar Documents

Publication Publication Date Title
CN108022915B (zh) 具有不对称芯片堆叠结构的半导体封装
CN108933110B (zh) 包括层叠的芯片的半导体封装
CN111490029B (zh) 包括桥接管芯的半导体封装
CN111081648B (zh) 包括支承上芯片层叠物的支承块的半导体封装件
US9153557B2 (en) Chip stack embedded packages
US10903131B2 (en) Semiconductor packages including bridge die spaced apart from semiconductor die
US9640473B2 (en) Semiconductor packages
CN112397486B (zh) 包括层叠的半导体芯片的半导体封装
CN112786565B (zh) 具有中介层桥的层叠封装
CN111524879B (zh) 具有层叠芯片结构的半导体封装
US9536861B2 (en) Semiconductor package including a plurality of stacked chips
CN110047821B (zh) 包括芯片层叠物的半导体封装
CN112466835B (zh) 半导体封装及其制造方法
CN110931469B (zh) 包括层叠的半导体晶片的层叠封装
CN112103283B (zh) 包括支撑基板的层叠封装件
US20150028472A1 (en) Stacked package and method for manufacturing the same
CN113257787A (zh) 包括层叠在基础模块上的芯片的半导体封装
CN111668180A (zh) 包括混合布线接合结构的层叠封装件
US11557571B2 (en) Stack packages including passive devices
CN115719737A (zh) 半导体封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant