KR101739742B1 - 반도체 패키지 및 이를 포함하는 반도체 시스템 - Google Patents

반도체 패키지 및 이를 포함하는 반도체 시스템 Download PDF

Info

Publication number
KR101739742B1
KR101739742B1 KR1020100112273A KR20100112273A KR101739742B1 KR 101739742 B1 KR101739742 B1 KR 101739742B1 KR 1020100112273 A KR1020100112273 A KR 1020100112273A KR 20100112273 A KR20100112273 A KR 20100112273A KR 101739742 B1 KR101739742 B1 KR 101739742B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
wiring structure
semiconductor
region
wiring
Prior art date
Application number
KR1020100112273A
Other languages
English (en)
Other versions
KR20120050828A (ko
Inventor
유재욱
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100112273A priority Critical patent/KR101739742B1/ko
Priority to US13/234,175 priority patent/US8466558B2/en
Publication of KR20120050828A publication Critical patent/KR20120050828A/ko
Application granted granted Critical
Publication of KR101739742B1 publication Critical patent/KR101739742B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Abstract

반도체 패키지 및 이를 포함하는 반도체 시스템이 제공된다. 상기 반도체 패키지는 제1 반도체 장치, 및 상기 제1 반도체 장치와 전기적으로 연결되는 제1 배선 구조체를 포함하되, 상기 제1 배선 구조체는 제1 아노다이징 절연 영역과, 상기 제1 아노다이징 절연 영역에 인접한 제1 배선을 포함하고, 상기 제1 배선 구조체는 제1 면과 제2 면을 가지고, 상기 제1 배선 구조체는 상기 제1 배선 구조체의 상기 제1 면 상에 노출된 제1 영역과 상기 제1 배선 구조체의 상기 제2 면 상에 노출된 제2 영역을 포함하고, 상기 제1 영역의 폭과 상기 제2 영역의 폭이 서로 다르다.

Description

반도체 패키지 및 이를 포함하는 반도체 시스템{Semiconductor package and semiconductor system comprising the same}
본 발명은 반도체 패키지 및 이를 포함하는 반도체 시스템에 관한 것이다.
최근 전자 산업의 발전이 급속히 이루어지고 있으며, 사용자의 요구에 따라 전자 제품은 더욱더 소형화, 경량화 및 다기능화가 요구되고 있다. 이러한 요구에 따라, 동종 또는 이종의 반도체 장치를 하나의 반도체 패키지로 구현하는 기술이 개발되고 있다.
고기능/고속화에 따라 약 1000개 이상의 패키지 핀 수가 요구된다. 반도체 패키지는 사이즈의 한계가 있으므로, 패키지 핀(예를 들어, 솔더 볼)의 피치가 상당히 줄어든다. 따라서, 인접한 패키지 핀이 쇼트(short)되지 않도록, 적절한 피치 확보가 중요하다.
또한, 반도체 패키지가 탑재되는 세트가 슬림화됨에 따라, 반도체 패키지의 두께가 매우 얇아져야 한다. 반도체 패키지의 두께를 줄이기 위해서, 주로 패키지 기판의 두께를 감소시킨다. 이에 따라, 반도체 패키지의 휨(warpage) 현상이 많이 발생한다.
본 발명이 해결하려는 과제는, 아노다이징 배선 구조체를 포함하는 반도체 패키지를 제공하고자 한다.
본 발명이 해결하려는 다른 과제는, 아노다이징 배선 구조체를 포함하는 반도체 시스템을 제공하고자 한다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 패키지의 일 태양은 제1 반도체 장치, 및 상기 제1 반도체 장치와 전기적으로 연결되어 상기 제1 반도체 장치의 신호를 전달하는 제1 배선 구조체를 포함하되, 상기 제1 배선 구조체는 제1 아노다이징 절연 영역과, 상기 제1 아노다이징 절연 영역에 의해 정의된 제1 배선을 포함한다.
상기 과제를 해결하기 위한 본 발명의 반도체 패키지의 다른 태양은 제1 피치를 갖는 다수의 제1 외부 접속 단자를 포함하는 제1 반도체 장치, 상기 제1 피치와 다른 제2 피치를 갖는 다수의 제2 외부 접속 단자를 포함하는 제2 반도체 장치, 및 상기 제1 반도체 장치와 상기 제2 반도체 장치 사이에 배치되어, 상기 제1 외부 접속 단자와 상기 제2 외부 접속 단자를 전기적으로 연결하는 인터포저를 포함하되, 상기 인터포저는 아노다이징 절연 영역과, 상기 아노다이징 절연 영역에 의해 정의된 배선을 포함한다.
상기 다른 과제를 해결하기 위한 본 발명의 반도체 시스템의 일 태양은 모듈 기판, 상기 모듈 기판 상에 배치된, 전술한 반도체 패키지를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 패키지에 사용되는 배선 구조체의 일 예를 설명하기 위한 단면도이다.
도 2는 본 발명의 몇몇 실시예에 따른 반도체 패키지에 사용되는 배선 구조체의 다른 예를 설명하기 위한 단면도이다.
도 3는 본 발명의 몇몇 실시예에 따른 반도체 패키지에 사용되는 배선 구조체의 또 다른 예를 설명하기 위한 사시도이다.
도 4는 도 3의 A-A'를 따라 절단한 단면도이다.
도 5는 본 발명의 몇몇 실시예에 따른 반도체 패키지에 사용되는 배선 구조체의 또 다른 예를 설명하기 위한 단면도이다.
도 6은 도 5의 배선 구조체를 설명하기 위한 평면도이다.
도 7은 본 발명의 제1 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 8은 본 발명의 제2 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 9은 본 발명의 제3 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 10은 본 발명의 제4 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 11은 본 발명의 제5 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 12는 본 발명의 제6 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 13는 본 발명의 제7 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 14는 본 발명의 제8 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 15는 본 발명의 몇몇 실시예에 따른 반도체 시스템을 설명하기 위한 도면이다.
도 16 내지 도 18은 본 발명의 몇몇 실시예에 따른 반도체 시스템을 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 패키지에 사용되는 배선 구조체의 일 예를 설명하기 위한 단면도이다.
도 1을 참조하면, 배선 구조체(10)은 아노다이징 절연 영역(14)과, 아노다이징 절연 영역(14)에 의해 정의된 배선(12)을 포함한다. 도시된 것과 같이, 배선(12)은 배선 구조체(10)를 관통하도록 형성될 수 있다.
예를 들어, 배선(12)은 금속, 예를 들어 알루미늄(Al)일 수 있고, 아노다이징 절연 영역(14)은 금속 산화물, 예를 들어, 알루미늄 산화물일 수 있다.
아노다이징 공정을 이용하여, 금속 박막의 일부 영역을 금속 산화물로 바꾸어 아노다이징 절연 영역(14)으로 만든다. 반면, 아노다이징 공정을 거치지 않은 금속 박막의 일부 영역(즉, 아노다이징 공정 중에, 블로킹(blocking)되어 있던 영역)은 배선(12)이 된다.
아노다이징 공정을 이용하여 배선 구조체를 형성하면, 미세 피치(fine pitch)를 구현할 수 있다.
또한, TSV(Through Silicon Via)와 같은 관통 전극을 이용하는 것보다, 제작 시간을 줄일 수 있고, 제작 비용을 줄일 수 있다. 즉, 일반적으로 관통 전극은 절연 기판에 드릴 공정, 레이저 공정 등을 통해서 홀을 만들고, 홀에 도전체를 채워서 제조하게 된다. 그런데, 홀 형성 공정은 시간이 많이 들고 비싼 공정이다. 또한, 홀 형성 공정은 미세 피치에 취약한 공정이다. 그런데, 본 발명에서와 같이, 아노다이징 공정은 드릴 공정과는 달리, 공정이 간단하고 제작 비용이 적게 든다.
또한, 반도체 패키지의 솔더 볼 대신 상기 배선 구조체(40)를 사용할 경우, 패키지 기판의 휨 현상을 줄일 수 있다(도 11 및 도 14의 설명 참조).
도 2는 본 발명의 몇몇 실시예에 따른 반도체 패키지에 사용되는 배선 구조체의 다른 예를 설명하기 위한 단면도이다.
도 2를 참조하면, 배선 구조체(20)의 배선(12)의 두께는 아노다이징 절연 영역(14)의 두께보다 두꺼울 수 있다. 즉, 배선(12)이 아노다이징 절연 영역(14)보다 일정 높이(H)만큼 돌출되도록 형성될 수 있다. 후술하겠으나(도 8 참조), 배선(12)과 다른 반도체 장치와의 접속을 용이하게 하기 위함이다.
아노다이징 공정을 이용하여 아노다이징 절연 영역(14)을 형성한 후, 에칭 공정을 이용하여 아노다이징 절연 영역(14)의 표면 일부를 제거한다. 즉, 에칭 공정을 이용하여 배선(12)이 아노다이징 절연 영역(14)보다 돌출되도록 할 수 있다.
도 3는 본 발명의 몇몇 실시예에 따른 반도체 패키지에 사용되는 배선 구조체의 또 다른 예를 설명하기 위한 사시도이다. 도 4는 도 3의 A-A'를 따라 절단한 단면도이다.
도 3 및 도 4를 참조하면, 배선 구조체(30)는 배선(12), 아노다이징 절연 영역(14), 주변 영역(16)을 포함한다.
주변 영역(16)은 도전 특성을 갖는다.
아노다이징 절연 영역(14)은 주변 영역(16)과 배선(12)을 전기적으로 분리하도록 배치될 수 있다.
주변 영역(16)은 접지될 수 있다. 배선(12)을 통해서 신호가 전달되는데, 배선(12)을 둘러싸는 주변 영역(16)이 접지되어 있으면, 신호 전달 특성이 높아질 수 있다.
도 5는 본 발명의 몇몇 실시예에 따른 반도체 패키지에 사용되는 배선 구조체의 또 다른 예를 설명하기 위한 단면도이다. 도 6은 도 5의 배선 구조체를 설명하기 위한 평면도이다.
도 5 및 도 6을 참조하면, 배선 구조체(40)는 일면(도면 상에서, 예를 들어, 상면)과 타면(도면 상에서, 예를 들어, 하면)을 포함한다.
배선(12)은 배선 구조체(40)의 일면 측으로 노출되는 제1 영역(12b)과, 배선 구조체(40)의 타면 측으로 노출되는 제2 영역(12a)을 포함할 수 있다. 이 때, 제1 영역(12b)의 폭(또는 넓이)과 제2 영역(12a)의 폭(또는 넓이)은 서로 다를 수 있다. 도시된 것과 같이, 제1 영역(12b)의 폭이 제2 영역(12a)의 폭보다 작을 수 있다. 도 6은 배선 구조체(40)의 타면에서 바라본 평면도이다.
도 7은 본 발명의 제1 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 7을 참조하면, 본 발명의 제1 실시예에 따른 반도체 패키지(101)은 반도체 장치(110), 배선 구조체(40), 패키지 기판(140)을 포함한다. 배선 구조체(40)는 인터포저(interposer) 역할을 한다. 즉, 배선 구조체(40)는 반도체 장치(110)와 패키지 기판(140) 사이에 배치될 수 있다.
여기서, 반도체 장치(110)는 로직 칩 또는 메모리 칩일 수 있다. 도 6에서는 반도체 장치(110)가 로직 칩으로 가정하는데, 이에 한정되는 것은 아니다. 뿐만 아니라, 반도체 장치(110)는 칩 형태, 혹은 웨이퍼 형태, 혹은 패키지 형태일 수 있다. 도 6에서는 반도체 장치(110)가 칩 형태인 것으로 가정하는데, 이에 한정되는 것은 아니다.
패키지 기판(140)은 예를 들어, 인쇄회로기판(PCB)일 수 있으나, 이에 한정되는 것은 아니다.
인터포저 역할을 하는 배선 구조체(40)는 반도체 장치(110)와 범프(112)를 통해서 연결된 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 반도체 장치(110)는 범프(112)없이 솔더 페이스트를 통해서 연결될 수도 있다(도 8의 설명 참조). 또한, 배선 구조체(40)는 패키지 기판(140)과 범프를 통해서 연결될 수도 있고, 솔더 페이스트를 통해서 연결될 수도 있고, 다양한 방법을 사용할 수 있다.
도시하지 않았으나, 반도체 패키지(101)는 패키지 기판(140) 상에 반도체 장치(110)를 몰딩하는 몰딩막과, 패키지 기판(140)의 하부에 부착되는 외부 접속 단자(예를 들어, 솔더 볼)를 더 포함할 수 있다.
도 8은 본 발명의 제2 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다. 도 8은 배선 구조체(40)와 반도체 장치(110)가 솔더페이스트를 통해서 연결되고, 배선 구조체(40)와 패키지 기판(140)이 솔더페이스트를 통해서 연결되는 것을 도시한다.
도 8을 참조하면, 칩 형태의 반도체 장치(110)의 일면 상에는 칩 패드(114)가 배치되고, 보호층(118)은 칩 패드(114)의 적어도 일부를 노출하도록 형성된다. UBM(Under Barrier Metal)(116)은 보호층(118)의 일부와, 칩 패드(114)의 일부 상에 컨포말하게 형성된다. 솔더 페이스트(150)는 UBM(116)과, 배선 구조체(40)의 배선(12)의 제1 영역(12b) 사이에 배치된다.
또한, 패키지 기판(140)의 일면 상에는 패키지 패드(144)가 배치되고, 보호층(148)은 패키지 패드(144)의 적어도 일부를 노출하도록 형성된다. 솔더 페이스트(160)는 패키지 패드(144)과, 배선 구조체(40)의 배선(12)의 제2 영역(12a) 사이에 배치된다.
도 9은 본 발명의 제3 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다. 예시적으로, 도 9에 도시된 반도체 패키지는 COC(Chip-On-Chip) 방식을 도시하였으나, 이에 한정되는 것은 아니다.
도 9를 참조하면, 본 발명의 제3 실시예에 따른 반도체 패키지(103)에서, 배선 구조체(120)는 제1 반도체 장치(110)와 제2 반도체 장치(120) 사이에 배치되어, 인터포저 역할을 한다.
도 9에서는, 제2 반도체 장치(110)의 피치가 짧고 제1 반도체 장치(110)의 피치는 길기 때문에, 제2 반도체 장치(110)과 제1 반도체 장치(110)을 서로 전기적으로 연결하기 위해서 인터포저 형태의 배선 구조체(40)를 사용한다.
전술한 것과 같이, 제1 반도체 장치(110) 및 제2 반도체 장치(110)는 로직 칩 또는 메모리 칩일 수 있다. 예를 들어, 제1 반도체 장치(110)는 로직 칩이고, 제2 반도체 장치(110)는 메모리 칩인 것으로 가정하는데, 이에 한정되는 것은 아니다. 제1 반도체 장치(110) 및 제2 반도체 장치(110)는 칩 형태, 혹은 웨이퍼 형태, 혹은 패키지 형태일 수 있다. 도 9에서는 제1 반도체 장치(110) 및 제2 반도체 장치(110)가 칩 형태인 것으로 가정하는데, 이에 한정되는 것은 아니다.
제1 반도체 장치(110)와 패키지 기판(140)은 와이어 본딩을 통해서 전기적으로 연결되고, 제2 반도체 장치(110)와 인터포저는 범프를 통해서 전기적으로 연결될 수 있으나, 이에 한정되는 것은 아니다.
도 10은 본 발명의 제4 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 10을 참조하면, 본 발명의 제4 실시예에 따른 반도체 패키지(104)에서, 제1 반도체 장치(110)는 패키지 기판(140)과 와이어 본딩이 아니라, 관통 전극(124)을 통해서 연결된다는 점이다. 관통 전극(124, 124a)은 예를 들어, TSV(Through Silicon Via)일 수 있다.
또한, 제2 반도체 장치(120)는 배선 구조체(40)의 배선(12), 범프(128), 관통 전극(124a), 범프(126), 패키지 기판(140)를 통해서, 외부와 신호를 주고 받을 수 있다. 반면, 제1 반도체 장치(110)는 관통 전극(124), 범프(126), 패키지 기판(140)를 통해서, 외부와 신호를 주고 받을 수 있다.
도 11은 본 발명의 제5 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 11을 참조하면, 본 발명의 제5 실시예에 따른 반도체 패키지(105)에서, 패키지 기판(140)의 일면 상에는 반도체 장치(110)가 배치되고, 타면 상에는 배선 구조체(210)가 배치된다. 패키지 기판(140)의 타면의 일부에는 외부 접속 단자(예를 들어, 솔더 볼)(146)가 더 형성된다.
즉, 배선 구조체(210)는 솔더 볼과 같이, 반도체 패키지(105)의 외부 접속 단자 역할을 한다. 배선 구조체(210)은 아노다이징 절연 영역(214)과, 아노다이징 절연 영역(214)에 의해 정의된 배선(212)을 포함할 수 있다.
전술한 것과 같이, 반도체 패키지가 탑재되는 세트가 슬림화됨에 따라, 반도체 패키지의 두께가 매우 얇아져야 한다. 반도체 패키지의 두께를 줄이기 위해서, 주로 패키지 기판의 두께를 감소시킨다. 이에 따라, 반도체 패키지의 휨(warpage) 현상이 많이 발생한다. 특히, 패키지 기판(140)의 가운데 영역에서 휨 현상이 많이 발생한다.
따라서, 배선 구조체(210)는 솔더 볼에 비해서 변형이 적기 때문에, 패키지 기판(140)의 가운데 영역에 배선 구조체(210)를 배치시키면 휨 현상을 방지할 수 있다.
도 12는 본 발명의 제6 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다. 예시적으로, 도 12에 도시된 반도체 패키지는 POP(Package-On-Package) 방식을 도시하였으나, 이에 한정되는 것은 아니다.
도 12를 참조하면, 본 발명의 제6 실시예에 따른 반도체 패키지(106a)에서, 배선 구조체(210)는 제1 반도체 패키지(144)와 패키지 기판(140) 사이에 배치된다. 배선 구조체(210)로 인해서, 제1 반도체 패키지(144)와 패키지 기판(140) 사이에 공간이 형성되고, 이 공간 내에 제2 반도체 패키지(110b)가 형성될 수 있다.
제1 반도체 패키지(144)는 패키지 기판(140a) 상에 순차적으로 적층된 칩 형태의 반도체 장치(110, 110a)를 포함한다. 칩 형태의 반도체 장치(110, 110a)는 패키지 기판(140a)와 와이어 본딩(122, 122a)을 통해서 연결된 것을 도시하였으나, 이에 한정되는 것은 아니다.
배선 구조체(210)는 POP 방식의 반도체 패키지에서도 배선 역할을 할 수 있다. 즉, 제1 반도체 패키지(144)는 배선 구조체(210), 패키지 기판(140)을 통해서 외부와 신호를 주고 받을 수 있다.
도 13는 본 발명의 제7 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 13을 참조하면, 본 발명의 제7 실시예에 따른 반도체 패키지(106)에서, 배선 구조체(20)는 제1 반도체 패키지(144)와 배선 구조체(210) 사이에 배치되고, 패키지 기판(140), 배선 구조체(20), 배선 구조체(210) 사이에 공간이 형성되고, 이 공간 내에 제2 반도체 패키지(110b)가 형성될 수 있다.
도 14는 본 발명의 제8 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 14를 참조하면, 본 발명의 제8 실시예에 따른 반도체 패키지(107)는, 도 7에 도시된 반도체 패키지(101)를 패키지 기판(140)를 중심으로 미러(mirror) 형태로 구현한 것일 수 있다. 예를 들어, 패키지 기판(140)의 상면에는 반도체 패키지(101)이 배치되고, 패키지 기판(140)의 하면에는 반도체 패키지(1101)이 배치될 수 있다.
반도체 패키지(101)은 도 7을 이용하여 설명한 것과 동일하다. 반도체 패키지(1101)에서, 인터포저 역할을 하는 배선 구조체(440)은 반도체 장치(1110)와 패키지 기판(140) 사이에 배치될 수 있다. 배선 구조체(440)는 아노다이징 절연 영역(414)과, 아노다이징 절연 영역(414)에 의해 정의된 배선(412)을 포함한다. 인터포저 역할을 하는 배선 구조체(40)는 반도체 장치(110)와 범프(112)를 통해서 연결된 것으로 도시하였으나, 이에 한정되는 것은 아니다.
도 15는 본 발명의 몇몇 실시예에 따른 반도체 시스템을 설명하기 위한 도면이다.
도 15를 참조하면, 반도체 시스템(108)은 모듈 기판(540)과, 모듈 기판(540) 상에 배치된 패키지 형태의 반도체 장치(105)를 포함할 수 있다. 반도체 장치(105)는 도 11을 이용하여 설명한 구조와 동일하다.
모듈 기판(540)과 외부 접속 단자(146)가 접속하고, 배선 구조체(210)가 접속한다. 배선 구조체(40)는 전술한 것과 같이, 예를 들어 솔더 페이스트에 의해 부착될 수 있다. 배선 구조체(40)는 모듈 기판(540)과 반도체 장치(105) 사이의 통신을 매개하는 역할을 한다.
도 16 내지 도 18은 본 발명의 몇몇 실시예에 따른 반도체 시스템을 설명하기 위한 도면이다.
도 16을 참조하면, 전술한 반도체 패키지(101~108)는 다양한 종류의 반도체 소자들을 구비하는 패키지 모듈 형태의 반도체 시스템(1600)에 적용될 수 있다. 반도체 시스템(1600)은 단자(1640)가 구비된 회로 기판(1610)과, 이 회로 기판(1610)에 실장된 반도체 칩(1620) 및 QFP(Quad Flat Package) 패키지된 반도체 칩(1630)을 포함할 수 있다. 반도체 칩들(1620, 1630)은 본 발명 실시예의 패키지 기술이 적용된 것일 수 있다. 반도체 시스템(1600)은 단자(1640)를 통해 외부전자장치와 연결될 수 있다.
도 17을 참조하면, 전술한 반도체 패키지(101~108)는 전자 시스템과 같은 반도체 시스템(1700)에 적용될 수 있다. 반도체 시스템(1700)은 제어기(1710), 입출력 장치(1720) 및 기억 장치(1730)를 포함할 수 있다. 제어기(1710), 입출력 장치(1720) 및 기억 장치(1730)는 데이터들이 이동하는 통로를 제공하는 버스(1750)를 통하여 결합될 수 있다.
예컨대, 제어기(1710)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 그리고 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 제어기(1710) 및 기억 장치(1730)는 전술한 반도체 패키지(1, 2, 3)를 적어도 어느 하나를 포함할 수 있다. 입출력 장치(1720)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 기억 장치(1730)는 데이터 및/또는 제어기(1710)에 의해 실행되는 명령어 등을 저장할 수 있다.
기억 장치(1730)는 디램과 같은 휘발성 기억 소자 및/또는 플래시 메모리와 같은 비휘발성 기억 소자를 포함할 수 있다. 예를 들면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 플래시 메모리가 장착될 수 있다. 이러한 플래시 메모리는 반도체 디스크 장치(SSD)로 구성될 수 있다. 이 경우 전자 시스템(1300)은 대용량의 데이터를 상기 플래시 메모리 시스템에 안정적으로 저장할 수 있다.
반도체 시스템(1700)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(1740)를 더 포함할 수 있다. 인터페이스(1740)는 유무선 형태일 수 있다. 예컨대, 인터페이스(1740)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 반도체 시스템(1700)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 그리고 입출력 장치 등이 더 제공될 수 있다.
반도체 시스템(1700)은 모바일 시스템, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 시스템 등으로 구현될 수 있다. 예컨대, 모바일 시스템은 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일폰(mobile phone), 무선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 시스템 중 어느 하나일 수 있다. 전자 시스템(1300)이 무선 통신을 수행할 수 있는 장비인 경우에, 전자 시스템(1300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), NADC(North American Digital Cellular), E-TDMA(Enhanced-Time Division Multiple Access), WCDAM(Wideband Code Division Multiple Access), CDMA2000과 같은 통신 시스템에서 사용될 수 있다.
도 18을 참조하면, 전술한 반도체 패키지(101~108)는 메모리 카드와 같은 반도체 시스템(1800)의 형태로 제공될 수 있다. 일례로, 반도체 시스템(1800)는 비휘발성 기억 소자와 같은 메모리(1810) 및 메모리 제어기(1820)를 포함할 수 있다. 메모리(1810) 및 메모리 제어기(1820)는 데이터를 저장하거나 저장된 데이터를 판독할 수 있다. 메모리(1810)는 본 발명에 따른 반도체 패키지 기술이 적용된 비휘발성 기억 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 메모리 제어기(1820)는 호스트(1830)의 판독/쓰기 요청에 응답하여 저장된 데이터를 독출하거나, 데이터를 저장하도록 메모리(1810)를 제어할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10, 20, 30, 40: 배선 구조체
12, 212: 배선 14, 214: 아노다이징 절연 영역
101, 102, 103, 104, 105, 106, 106a, 107: 반도체 패키지

Claims (16)

  1. 제1 반도체 장치; 및
    상기 제1 반도체 장치와 전기적으로 연결되는 제1 배선 구조체를 포함하되,
    상기 제1 배선 구조체는 제1 아노다이징 절연 영역과, 상기 제1 아노다이징 절연 영역에 인접한 제1 배선을 포함하고, 상기 제1 배선 구조체는 제1 면과 제2 면을 가지고,
    상기 제1 배선 구조체는 도전성 주변 영역을 포함하고, 상기 제1 아노다이징 절연 영역은 상기 주변 영역과 상기 제1 배선을 전기적으로 분리하고,
    상기 제1 배선 구조체는 상기 제1 배선 구조체의 상기 제1 면 상에 노출된 제1 영역과 상기 제1 배선 구조체의 상기 제2 면 상에 노출된 제2 영역을 포함하고,
    상기 제1 영역의 폭과 상기 제2 영역의 폭이 서로 다른 반도체 패키지.
  2. 제 1항에 있어서,
    상기 제1 배선의 두께는 상기 제1 아노다이징 절연 영역의 두께보다 두꺼운 반도체 패키지.
  3. 삭제
  4. 제 1항에 있어서,
    상기 제1 반도체 장치와 상기 제1 배선 구조체는 솔더 페이스트에 의해 서로 부착되는 반도체 패키지.
  5. 제 1항에 있어서,
    패키지 기판을 더 포함하고,
    상기 제1 반도체 장치는 반도체 패키지이고,
    상기 제1 배선 구조체는 상기 패키지 기판과 상기 제1 반도체 장치 사이에 배치되고,
    상기 제1 반도체 장치와 상기 제1 배선 구조체 사이에 배치되고, 제2 아노다이징 절연 영역과, 상기 제2 아노다이징 절연 영역에 인접한 제2 배선을 포함하는 제2 배선 구조체를 더 포함하고,
    상기 제1 및 제2 배선 구조체는 상기 패키지 기판과 상기 제1 반도체 장치 사이에 공간을 형성하고,
    상기 공간 내에 배치된 제2 반도체 장치를 더 포함하는 반도체 패키지.
  6. 제 1항에 있어서,
    제2 반도체 장치를 더 포함하고,
    상기 제1 및 제2 반도체 장치는 반도체 칩이고,
    상기 제1 배선 구조체는 상기 제1 반도체 장치와 상기 제2 반도체 장치 사이에 배치되는 반도체 패키지.
  7. 제 6항에 있어서,
    상기 제2 반도체 장치는 상기 제1 배선 구조체의 상기 제1 배선과 전기적으로 연결되고, 상기 제2 반도체 장치를 관통하는 관통 전극을 포함하는 반도체 패키지.
  8. 제 1항에 있어서,
    상기 제1 반도체 장치의 제1 면 상에 배치된 제2 반도체 장치를 더 포함하고,
    상기 제1 반도체 장치는 패키지 기판이고,
    상기 제1 반도체 장치의 제2 면 상에 상기 제1 배선 구조체가 배치되는 반도체 패키지.
  9. 제1 피치를 갖는 다수의 제1 외부 접속 단자를 포함하는 제1 반도체 장치;
    상기 제1 피치와 다른 제2 피치를 갖는 다수의 제2 외부 접속 단자를 포함하는 제2 반도체 장치; 및
    상기 제1 반도체 장치와 상기 제2 반도체 장치 사이에 배치되어, 상기 제1 외부 접속 단자와 상기 제2 외부 접속 단자를 전기적으로 연결하는 인터포저를 포함하되,
    상기 인터포저는 아노다이징 절연 영역과, 상기 아노다이징 절연 영역에 인접한 배선을 포함하고, 상기 인터포저는 제1 면과 제2 면을 가지고,
    상기 배선은 상기 인터포저의 상기 제1 면 상에 노출된 제1 영역과 상기 인터포저의 상기 제2 면 상에 노출된 제2 영역을 포함하고,
    상기 제1 영역의 폭과 상기 제2 영역의 폭이 서로 다른 반도체 패키지.
  10. 모듈 기판과,
    상기 모듈 기판 상에 배치된 제 9항의 상기 반도체 패키지를 포함하는 반도체 시스템.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020100112273A 2010-11-11 2010-11-11 반도체 패키지 및 이를 포함하는 반도체 시스템 KR101739742B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100112273A KR101739742B1 (ko) 2010-11-11 2010-11-11 반도체 패키지 및 이를 포함하는 반도체 시스템
US13/234,175 US8466558B2 (en) 2010-11-11 2011-09-16 Semiconductor package and semiconductor system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100112273A KR101739742B1 (ko) 2010-11-11 2010-11-11 반도체 패키지 및 이를 포함하는 반도체 시스템

Publications (2)

Publication Number Publication Date
KR20120050828A KR20120050828A (ko) 2012-05-21
KR101739742B1 true KR101739742B1 (ko) 2017-05-25

Family

ID=46047051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100112273A KR101739742B1 (ko) 2010-11-11 2010-11-11 반도체 패키지 및 이를 포함하는 반도체 시스템

Country Status (2)

Country Link
US (1) US8466558B2 (ko)
KR (1) KR101739742B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022235055A1 (ko) * 2021-05-06 2022-11-10 (주)포인트엔지니어링 양극산화막 구조체

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803118B2 (en) * 2012-05-29 2014-08-12 Micron Technology, Inc. Semiconductor constructions and memory arrays
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
WO2017217986A1 (en) * 2016-06-15 2017-12-21 Intel Corporation Semiconductor package having inductive lateral interconnects
KR102652266B1 (ko) * 2019-01-31 2024-03-28 (주)포인트엔지니어링 다층 배선 기판 및 이를 포함하는 프로브 카드

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030168728A1 (en) 2002-03-05 2003-09-11 Fujitsu Limited Mounting structure of a semiconductor device
US20100078329A1 (en) 2007-02-25 2010-04-01 Uri Mirsky Optically monitoring an alox fabrication process

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117759A (en) * 1997-01-03 2000-09-12 Motorola Inc. Method for multiplexed joining of solder bumps to various substrates during assembly of an integrated circuit package
US6043429A (en) * 1997-05-08 2000-03-28 Advanced Micro Devices, Inc. Method of making flip chip packages
US6527563B2 (en) * 2000-10-04 2003-03-04 Gary A. Clayton Grid interposer
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7239076B2 (en) * 2003-09-25 2007-07-03 General Electric Company Self-aligned gated rod field emission device and associated method of fabrication
US7297041B2 (en) * 2004-10-04 2007-11-20 The Board Of Trustees Of The University Of Illinois Method of manufacturing microdischarge devices with encapsulated electrodes
KR100593943B1 (ko) * 2005-04-30 2006-06-30 삼성전기주식회사 발광 다이오드 패키지의 제조 방법
US20070080360A1 (en) * 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
US7371674B2 (en) * 2005-12-22 2008-05-13 Intel Corporation Nanostructure-based package interconnect
WO2008142699A2 (en) * 2007-05-24 2008-11-27 Micro Components Ltd. Deep anodization
KR100865125B1 (ko) * 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP2009123863A (ja) 2007-11-14 2009-06-04 Tessera Interconnect Materials Inc バンプ構造形成方法及びバンプ構造
JP4989614B2 (ja) * 2007-12-28 2012-08-01 サムソン エルイーディー カンパニーリミテッド． 高出力ｌｅｄパッケージの製造方法
KR100982986B1 (ko) * 2008-04-17 2010-09-17 삼성엘이디 주식회사 서브마운트, 발광다이오드 패키지 및 그 제조방법
TWI415528B (zh) * 2008-04-24 2013-11-11 Kinik Co 高導熱性電路載板及其製作方法
CN102144307B (zh) * 2008-07-03 2013-05-22 三星电子株式会社 发光二极管封装件和具有该发光二极管封装件的背光单元
US8110440B2 (en) * 2009-05-18 2012-02-07 Stats Chippac, Ltd. Semiconductor device and method of forming overlapping semiconductor die with coplanar vertical interconnect structure
US9355951B2 (en) * 2009-08-28 2016-05-31 Marvell World Trade Ltd. Interconnect layouts for electronic assemblies
JP2011090865A (ja) * 2009-10-22 2011-05-06 Shinko Electric Ind Co Ltd 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
KR101075774B1 (ko) * 2009-10-29 2011-10-26 삼성전기주식회사 발광소자 패키지 및 그 제조 방법
KR20110048338A (ko) * 2009-11-02 2011-05-11 삼성전기주식회사 광학소자용 패키지 기판 및 그 제조방법
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US8299633B2 (en) * 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
JP5363384B2 (ja) * 2010-03-11 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
KR101148226B1 (ko) * 2010-05-24 2012-05-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101077378B1 (ko) * 2010-06-23 2011-10-26 삼성전기주식회사 방열기판 및 그 제조방법
US9048112B2 (en) * 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
US8796842B2 (en) * 2010-08-20 2014-08-05 Ati Technologies Ulc Stacked semiconductor chip device with thermal management circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030168728A1 (en) 2002-03-05 2003-09-11 Fujitsu Limited Mounting structure of a semiconductor device
US20100078329A1 (en) 2007-02-25 2010-04-01 Uri Mirsky Optically monitoring an alox fabrication process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022235055A1 (ko) * 2021-05-06 2022-11-10 (주)포인트엔지니어링 양극산화막 구조체

Also Published As

Publication number Publication date
US8466558B2 (en) 2013-06-18
US20120119370A1 (en) 2012-05-17
KR20120050828A (ko) 2012-05-21

Similar Documents

Publication Publication Date Title
US9153557B2 (en) Chip stack embedded packages
US10115708B2 (en) Semiconductor package having a redistribution line structure
US10418353B2 (en) Stacked semiconductor package having mold vias and method for manufacturing the same
US9158081B2 (en) Semiconductor package with an optical signal path, memory card including the same, and electronic system including the same
US9640473B2 (en) Semiconductor packages
US10903131B2 (en) Semiconductor packages including bridge die spaced apart from semiconductor die
US10008488B2 (en) Semiconductor module adapted to be inserted into connector of external device
US9324688B2 (en) Embedded packages having a connection joint group
KR20100034564A (ko) 반도체 패키지 및 그 제조방법
US10971479B2 (en) Semiconductor package including stacked semiconductor chips
US11201140B2 (en) Semiconductor packages including stacked sub-packages with interposing bridges
US10903196B2 (en) Semiconductor packages including bridge die
US9780071B2 (en) Stacked semiconductor package including reconfigurable package units
US9536861B2 (en) Semiconductor package including a plurality of stacked chips
US9793235B2 (en) Semiconductor package having a bump bonding structure
KR101739742B1 (ko) 반도체 패키지 및 이를 포함하는 반도체 시스템
US20160225744A1 (en) Semiconductor packages, methods of fabricating the same, memory cards including the same and electronic systems including the same
US9620492B2 (en) Package-on-package type stack package and method for manufacturing the same
KR102298728B1 (ko) 반도체 패키지
US20190043833A1 (en) Semiconductor packages including a plurality of stacked dies
US10998294B2 (en) Semiconductor packages having stacked chip structure
US20160013161A1 (en) Semiconductor package
US9966359B2 (en) Semiconductor package embedded with a plurality of chips
US11699684B2 (en) Semiconductor package including heat dissipation layer
US20230056222A1 (en) Semiconductor packages

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant