KR20110048338A - 광학소자용 패키지 기판 및 그 제조방법 - Google Patents

광학소자용 패키지 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20110048338A
KR20110048338A KR1020090105099A KR20090105099A KR20110048338A KR 20110048338 A KR20110048338 A KR 20110048338A KR 1020090105099 A KR1020090105099 A KR 1020090105099A KR 20090105099 A KR20090105099 A KR 20090105099A KR 20110048338 A KR20110048338 A KR 20110048338A
Authority
KR
South Korea
Prior art keywords
optical device
package substrate
optical element
layer
metal layer
Prior art date
Application number
KR1020090105099A
Other languages
English (en)
Inventor
박성근
최석문
이영기
임창현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090105099A priority Critical patent/KR20110048338A/ko
Priority to US12/642,326 priority patent/US20110101392A1/en
Priority to CN2009102543711A priority patent/CN102054924A/zh
Publication of KR20110048338A publication Critical patent/KR20110048338A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 광학소자용 패키지 기판 및 그 제조방법에 관한 것으로, 홀이 형성된 메탈 코어와, 상기 메탈 코어 표면에 형성된 절연층과, 상기 절연층에 의해 절연 처리된 상기 메탈 코어를 내부에 포함하도록 상기 절연층 표면에 소정 두께 형성된 제1 금속층과, 상기 제1 금속층에 탑재된 광학소자와, 그리고 상기 광학소자를 보호하기 위해 그 위로 도포된 형광 수지재를 포함하며, 이로써 패키지 기판 공정이 간소화되고 기존 구조에 비해 광 균일성, 광 반사도 및 방열 특성이 향상되는 효과가 있다.
LED, 광학소자, 메탈 코어, 트렌치, 백색광, 형광체

Description

광학소자용 패키지 기판 및 그 제조방법{Package substrate for optical element and Manufacturing method thereof}
본 발명은 광학소자용 패키지 기판 및 그 제조방법에 관한 것이다.
최근, 발광 다이오드(Light Emitting Diode; LED)가 백열전구 및 형광등과 같은 기존 광학소자에 비해 친환경적이고 저전력소비, 고효율, 장시간 동작 수명 등의 에너지 절감 효과로 인해 그 수요가 지속적으로 증가함으로써 점차적으로 일반 조명 시장을 대체하고 있다.
상기 LED는 기존 액정표시장치(Liquid Crystal Display; LCD)의 광원으로 사용되던 냉음극 형광램프에 비해 고화질을 구현할 수 있기 때문에 이를 백라이트 유닛(Back Light Unit: BLU)으로 사용하는 제품의 출시가 잇따르고 있다.
이러한 BLU용 인쇄회로기판(Printed Circuit Board: PCB) 또는 프린트 배선판은(Printed Wiring Board: PWB)은 집적회로, 저항기 또는 스위치 등의 전기적 부품들이 납땜되는 얇은 판으로서, 대부분의 컴퓨터, 각종 표시장치 등에 사용되는 회로는 이 인쇄회로기판에 설치된다.
상기 BLU용 패키지 기판 제작 시, 일반적으로 백색광 구현을 위해 형광체를 도포한다. 이때, 칩 크기가 커지거나 두께가 증가할 경우 도포되는 형광체의 형상이 돔(dome) 형을 유지하지 못하는 현상이 발생 된다.
이를 해결하기 위해, 종래에는 PCB 기판에 메탈을 이용하여 상기 LED가 탑재될 부분에 부분적으로 형성하여 단차(段差)를 주었다.
이러한 단차에 의해 형광 수지재는 돔 형상을 유지할 수 있으나, 칩 탑재부 주변으로 회로를 형성시킬 수 없어 전기적 연결을 위해 상기 LED가 탑재된 부분 아래의 기판에 별도의 비아홀을 형성해야 했다.
이에 따라, 상기 바아홀을 별도의 에폭시로 충진해야 하는 플러깅 공정(plugging)이 추가되고, 상기 비아홀을 충진 시 상기 에폭시의 보이드(void)에 의한 신뢰성도 저하되었다.
또한, 상기 LED 탑재 시, 상기 비아홀에 의해 상기 LED가 기울어지거나, 상기 LED를 접착하기 위한 칩 집착(die attach) 접착제가 상기 비아홀로 스며드는 공정상의 문제점도 발생된다.
따라서, 상기 LED 탑재될 부분에 단차를 두되, 상기 LED가 탑재된 부분 아래의 기판에 비아홀을 형성하지 않고 상기 LED를 전기적으로 연결할 수 있는 새로운 구조의 광학소자용 패키지 기판이 요구된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창출된 것으로서, 광학소자가 탑재되는 금속층에 상기 광학소자가 탑재된 영역 주위로 트렌치를 형성함으로써, 상기 광학소자 위로 형광 수지재 도포 시 단차에 의한 형상 유지가 용이한 광학소자용 패키지 기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
또한, 상기 광학소자가 탑재된 영역과 상기 광학소자를 전기적으로 연결하기 위한 전극이 형성된 영역 중 하나가 일체로 형성됨으로써, 상기 광학소자가 탑재된 영역 아래의 기판에 전기적 연결을 위한 비아홀이 필요없는 광학소자용 패키지 기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 광학소자용 패키지 기판은, 홀이 형성된 메탈 코어와, 상기 메탈 코어 표면에 형성된 절연층과, 상기 절연층에 의해 절연 처리된 상기 메탈 코어를 내부에 포함하도록 상기 절연층 표면에 형성된 제1 금속층과, 상기 제1 금속층에 탑재된 광학소자와, 그리고 상기 광학소자를 보호하기 위해 광학소자 위로 도포된 형광 수지재를 포함하여 이루어진다.
또한, 본 실시예에 따른 광학소자용 패키지 기판은, 상기 광학소자로부터 발광된 광의 반사도를 증가시키기 위해 상기 제1 금속층 위에 형성된 제2 금속층을 더 포함하는 것을 특징으로 한다.
또한, 본 실시예에 따른 광학소자용 패키지 기판은, 상기 광학소자를 보호하기 위해 상기 형광 수지재 위에 형성된 렌즈부를 더 포함하는 것을 특징으로 한다.
또한, 상기 메탈 코어는 알루미늄 또는 알루미늄 합금인 것을 특징으로 한다.
또한, 상기 절연층은 산화알루미늄(Al2O3) 또는 에폭시(epoxy) 중 어느 하나인 것을 특징으로 한다.
또한, 상기 제1 금속층은, 상기 광학소자가 탑재된 배선 패턴과, 상기 광학소자와의 전기적 연결을 위해 상기 배선 패턴과 일체로 형성된 제1 전극 패턴과, 그리고 상기 광학소자와의 전기적 연결을 위해 상기 배선 배턴과 절연되게 형성된 제2 전극 패턴을 포함하는 것을 특징으로 한다.
또한, 상기 제1 금속층은 상기 배선 패턴 주위에 단차가 형성되도록 배선 패턴 주위에 형성된 트렌치를 더 포함하는 것을 특징으로 한다.
한편, 본 발명의 일 실시예에 따른 광학소자용 패키지 기판의 제조방법은, (A) 메탈 코어에 홀을 형성하는 단계와, (B) 상기 홀이 형성된 메탈 코어 표면에 절연층을 형성하는 단계와, (C) 상기 절연층에 의해 절연 처리된 메탈 코어를 내부에 포함하도록 상기 절연층 표면에 배선 패턴, 제1 전극 패턴 및 제2 전극 패턴으로 구성된 회로층과 트렌치를 포함하도록 제1 금속층을 형성하는 단계와, 그리고 (D) 상기 회로층 위에 광학소자를 탑재한 후, 상기 광학소자 위로 형광 수지재를 도포하는 단계를 포함하여 이루어진다.
또한, 본 발명의 일 실시예에 따른 광학소자용 패키지 기판의 제조방법은, (E) 상기 제1 금속층 위에 제2 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 광학소자용 패키지 기판의 제조방법은, (F) 상기 광학소자를 보호하기 위해 상기 형광 수지재 위에 렌즈부를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (B)단계는, 상기 메탈 코어 표면을 양극 산화하여 상기 메탈 코어 표면에 절연층을 형성하는 단계인 것을 특징으로 한다.
또한, 상기 (B)단계는, 상기 메탈 코어 표면에 접착제로 에폭시를 접착하여 상기 메탈 코어 표면에 절연층을 형성하는 단계인 것을 특징으로 한다.
또한, 상기 (C)단계는, (C-1) 상기 절연층 표면에 니켈(Ni), 티타늄(Ti), 아연(Zn), 크롭(Cr) 또는 동(Cu) 중 어느 하나로 시드층을 형성한 후, 상기 시드층 위에 박(Cu)을 적층하여 제1 금속층을 형성하는 단계와, (C-2) 상기 제1 금속층에 드라이 필름 레지스트(DFR)를 밀착한 후, 노광, 현상 및 제1 에칭 공정을 수행하여 배선 패턴, 제1 전극 패턴 및 제2 전극 패턴이 일체로 형성된 회로층을 형성하는 단계와, 그리고 (C-3) 상기 제1 에칭 공정 중, 상기 배선 패턴 주위를 하프 에칭(half-etching)하여 트렌치를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (C-2) 단계는, 상기 제1 전극 패턴 또는 상기 제2 전극 패턴 중 적어도 하나가 상기 배선 패턴과 절연되도록 상기 제1 금속층의 일부를 상기 절연 층까지 에칭하는 제2 에칭 공정을 수행하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (D) 단계는, 상기 배선 패턴 위에 상기 광학소자를 탑재하는 단계와, 상기 배선 패턴과 상기 광학소자의 하면에 위치한 전극을 플립칩 본딩하는 단계와, 상기 제1 전극 패턴과 상기 제2 전극 패턴 중 상기 배선 패턴과 절연된 전극 패턴과 상기 광학소자의 상면에 위치한 전극을 와이어 본딩하는 단계와, 그리고 상기 광학소자를 보호하기 위해 광학소자 위로 형광 수지재를 도포하는 단계를 포함하는 것을 특징으로 한다.
상술한 바와 같이 본 발명의 일 실시예에 따른 광학소자용 패키지 기판 및 그 제조 방법에 따르면, 상기 광학소자가 탑재된 영역 아래의 기판에 비아홀을 형성하지 않음으로써 구조가 간단하고 공정이 간소화되며 기존 구조에 비해 신뢰성이 향상되는 효과가 있다.
또한, 상기 광학소자가 탑재된 영역 주위에 형성된 트렌치에 의한 단차로 인해 형광 수지재의 퍼짐성을 줄여 광 균일성이 향상되는 효과가 있다.
또한, 상기 광학소자가 탑재되는 기판으로 메탈 코어를 사용함으로써 방열 특성이 우수하며, 기존 구조에 비해 메탈 면적이 넓어지므로 상기 광학소자로부터 발광된 광의 반사도가 향상되는 효과가 있다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 광학소자용 패키지 기판의 단면도이다.
도 1을 참조하면, 본 실시예에 따른 광학소자용 패키지 기판(10)은, 홀이 형성된 메탈 코어(11), 상기 메탈 코어(11) 표면에 형성된 절연층(12), 상기 절연층(12)에 소정 두께로 형성된 제1 금속층(13) 및 상기 제1 금속층(13)에 탑재되는 광학소자(15), 및 상기 광학소자(15)를 보호하기 위한 형광 수지재(18)로 구성된다.
상기 메탈 코어(11)는 방열 특성이 우수한 금속성의 재질로, 예를 들면, 알루미늄(Al), 알루미늄 합금(Al alloy) 또는 동(Cu) 등이 사용될 수 있다.
상기 메탈 코어(11)에는 드릴링(drilling) 공정과 같은 기계 가공을 통해 원하는 크기의 관통홀(Through-hole)이 형성되어 있다.
이러한 상기 메탈 코어(11) 표면 전체에 절연층(12)이 적층된다.
상기 절연층(12)은 상기 메탈 코어(11)를 양극 산화법 등에 의해 형성된 산화 피막(예컨대, 산화알루미늄(Al2O3))이거나, 또는 에폭시(epoxy)와 같은 수지재를 접착제로 접착하여 적층한 절연 물질로 이루어진다.
상기 제1 금속층(13)은 상기 절연층(12)에 의해 절연된 메탈 코어(11)에 상기 광학소자(15)를 탑재하기 위해 상기 절연층(12)의 양면에 형성된다.
이러한 상기 제1 금속층(13)은 니켈(Ni), 티타늄(Ti), 아연(Zn), 크롭(Cr) 또는 동(Cu)으로 이루어진 시드층(미도시)과 상기 시드층 위에 소정 두께로 형성된 금속층(예컨대, 동(Cu))을 포함한다.
상기 제1 금속층(13)의 두께는 후술될 트렌치(trench; 14)의 두께를 고려하여 상기 절연층(12)으로부터 약 20㎛ 이상인 것이 바람직하다.
또한, 상기 제1 금속층(13)의 한 면에는 상기 광학소자(15)를 탑재하기 위한 배선 패턴(13a)과 상기 광학소자(15)와의 전기적 연결을 위한 제1 및 제2 전극 패턴들(13b, 13c)로 구성된 회로층이 형성되어 있다.
이러한 회로층은 일반적으로 상기 제1 금속층(13)에 드라이 필름 레지스트(dry film resist; DRF) 증착한 후, 원하는 회로 패턴대로 노광, 현상 및 에칭 등을 포함하는 일련의 PCB 회로 패턴 공정으로 형성되는데, 이는 본 발명에 속하는 기술분야에서 통상의 지식을 가진 자에게 공지된 기술로서 이에 대한 상세한 설명은 생략하기로 한다.
또한, 상기 제1 금속층(13)에는 상기 광학소자(15) 위로 형광 수지재(18)를 도포하는 것이 용이하고 상기 형광 수지재(18)의 퍼짐성을 줄여 그 형상을 유지하기 쉽도록 상기 광학소자(15)가 탑재될 영역, 즉, 배선 패턴(13a) 주위에 트렌치(trench; 14)가 형성되어 있다.
이때, 상기 트렌치(14)는 에칭 공정 시 상기 트렌치(14)의 바닥면이 상기 절연층(12)과 소정 두께를 갖도록 형성된다.
이러한 상기 트렌치(14) 깊이는 상기 제1 금속층(13)의 두께에 비례하나, 약 10㎛ 이하인 것이 바람직하다.
상기 PCB 회로 패턴 공정에 따라 상기 제1 금속층(13)에 형성된 제1 전극 패턴(13b)은 상기 광학소자(15)가 탑재된 배선 패턴(13a)과 일체로 형성된다.
이렇게 형성된 제1 전극 패턴(13b)은 상기 광학소자(15)의 바닥면에 위치한 전극과 상기 배선 패턴(13a)에 형성된 전극의 플립칩 본딩(flipchip bonding)을 통해 상기 광학소자(15)와 전기적으로 연결될 수 있다.
또한, 상기 PCB 회로 패턴 공정에 따라 상기 제1 금속층(13)에 형성된 제2 전극 패턴은 상기 광학소자(15)가 탑재된 배선 패턴(13a)과 절연될 수 있게 상기 제1 금속층(13) 일부의 양면이 상기 절연층(12)까지 에칭되어 형성된다.
이렇게 형성된 제2 전극 패턴(13c)은 상기 광학소자(15)의 상면에 위치한 전극과 도선(wire; 16)에 의한 와이어 본딩(wire bonding)을 통해 상기 광학소자(15)와 전기적으로 연결될 수 있다.
여기서, 상기 광학소자(15)로는 발광 다이오드(Light Emitting Diode; LED) 가 사용된다.
또한, 본 실시예에 따른 광학소자용 패키지 기판(10)은 상기 제1 금속층(13) 위에 형성된 제2 금속층(17)을 더 포함할 수 있다.
이러한 상기 제2 금속층(17)은 상기 광학소자(15)로부터 발광된 광의 반사도를 높이기 위한 것으로, 광의 방사 특성이 우수한 은(Ag)이 주로 사용된다.
또한, 본 실시예에 따른 광학소자용 패키지 기판(10)은 상기 제1 금속층(13)에 탑재되는 광학소자(15)는 물론 상기 광학소자(15)와 와이어 본딩된 영역까지 보호할 수 있도록 상기 형광 수지부(18) 위에 형성된 렌즈부(19)를 더 포함할 수 있다.
도 2a 내지 2i는 본 발명의 일 실시예에 따른 광학소자용 패키지 기판(10)의 제조방법을 설명하기 위한 공정도이다.
도 2a에 도시된 것처럼, 먼저, 메탈 코어(11)를 준비한다.
그 후, 도 2b에 도시된 것처럼, 상기 메탈 코어(11)에 원하는 크기의 관통홀(Through-hole)을 형성하기 위해 드릴링(drilling) 공정과 같은 기계 가공을 수행한다.
그 다음, 도 2c에 도시된 것처럼, 상기 메탈 코어(11)의 표면에 절연층(12)을 형성함으로써 절연 기판을 만드는 절연 처리 공정이 수행된다.
상기 절연 처리 공정으로는 상기 메탈 코어(11) 표면을 양극 산화 처리하는 양극 산화 공정이 있으며, 이렇게 형성된 절연층(12)으로는 산화알루미늄(Al2O3)이 대표적이다.
여기서, 양극 산화 공정 대신 상기 메탈 코어(11) 표면에 에폭시와 같은 수지재를 접착제로 접착하는 접착 공정을 수행하여 상기 절연층(12)을 형성할 수도 있다.
그 다음, 도 2d에 도시된 것처럼, 내부에 상기 절연층(12)에 의해 절연 처리된 상기 메탈 코어(11)를 포함하도록 상기 절연층(12) 양면에 제1 금속층(13)을 형성한다.
상기 제1 금속층(13)을 형성하기 위해, 먼저 상기 절연층(12) 표면에 니켈(Ni), 티타늄(Ti) 아연(Zn), 크롭(Cr) 및 동(Cu)을 무전해 도금 또는 스퍼터링 증착하여 시드층을 형성한 후, 여기에 다시 상기 동(Cu)을 소정 두께만큼 전해 도금 또는 스퍼터링 증착한다.
상기 동(Cu)을 소정 두께만큼 전해 도금 또는 스퍼터링 증착할 때, 그 두께는 트렌치(14) 형성을 고려하여 상기 절연층(12)으로부터 약 20㎛ 이상이 되도록 한다.
그 다음, 도 2e에 도시된 것처럼, 상기 제1 금속층(13)의 양면에 드라이 필름 레지스트(DFR)를 밀착한 후, 광학소자(15)가 탑재될 어느 한 면에 원하는 회로 패턴대로 노광, 현상 및 제1 에칭 공정을 포함하는 PCB 회로 패턴 공정을 수행한다.
상기 PCB 회로 패턴 공정으로 형성된 회로 패턴들은, 예를 들면, 상기 광학소자(15)가 탑재될 배선 패턴(13a)과 상기 광학소자와 전기적으로 연결될 제1 및 제2 전극 패턴들(13b, 13c)을 포함한다.
또한, 상기 PCB 회로 패턴 공정 시, 상기 제1 금속층(13)에는 상기 광학소자(15)가 탑재될 배선 패턴(13a) 주위에 트렌치(14)가 함께 형성된다.
이때, 상기 트렌치(14)를 형성하기 위한 제1 에칭 공정 시, 상기 트렌치(14)의 바닥면이 상기 절연층(12)으로부터 소정 두께를 갖도록 하프 에칭(half-etching)한다.
그 후, 남아있는 드라이 필름 레지스터(DFR)를 제거하면, 도 2f에 도시된 바와 같이, 상기 제1 금속층(13)에는 상기 배선 패턴(13a)과 상기 제1 및 제2 전극 패턴들(13b, 13c)로 구성된 회로층(13)과 트렌치(14)가 일체로 형성되어 진다.
이 후, 상기 회로층(13a~13c)과 트렌치(14)가 형성된 상기 제1 금속층(13) 위에 제2 금속층(17)이 추가로 도금 형성될 수도 있다.
그 다음, 도 2h에 도시된 것처럼, 상기 제1 금속층(13)에 상기 배선 패턴(13a)과 일체로 형성된 제1 및 제2 전극 패턴들(13b, 13c) 중 어느 하나를 상기 배선 패턴(13a)과 절연시키기 위한 제2 에칭 공정이 수행된다.
이러한 상기 제2 에칭 공정 시, 에칭될 상기 제1 금속층(13)은 양면이 모두 상기 절연층(12)까지 에칭되도록 한다.
도 2h에서는, 상기 제2 전극 패턴(13c)이 상기 배선 패턴(1a)과 절연되게 형성되어 있다.
그 다음, 도 2i에 도시된 것처럼, 상기 광학소자(15)를 상기 배선 패턴(13a) 위에 탑재한 후, 상기 광학소자(15)를 전기적으로 연결하기 위한 플립칩 본딩 공정 및 와이어 본딩 공정이 이루어진다.
구체적으로, 상기 광학소자(15)의 하면에 위치한 전극과 상기 제1 전극 패턴(13b)과 일체로 형성된 상기 배선 패턴(13a)이 솔더볼(solder ball) 등을 통해 플립칩 본딩되고, 상기 광학소자(15)의 상면에 위치한 전극과 상기 제2 전극 패턴(13c)이 도선(16)을 통해 와이어 본딩됨으로써, 상기 광학소자(15)와 상기 제1 및 제2 전극 패턴(13a, 13c)은 전기적으로 연결된다.
그 다음, 상기 광학소자(15)를 보호하기 위한 형광 수지재(18)를 도포하는 공정이 수행된다.
이때, 상기 형광 수지재(18)는 상기 광학소자(15)가 탑재된 배선 패턴(13a) 위로 도포되며, 상기 배선 패턴(13a) 주위에 형성된 트렌치(14)에 의한 단차로 인해 상기 형광 수지재(18)의 도포뿐 아니라 그 형상 유지에 있어서도 용이해진다.
그 후, 상기 광학소자(15)가 탑재된 영역은 물론 와이어 본딩된 영역까지 보호할 수 있는 렌즈부(18)를 형성하는 공정이 더 수행될 수 있다.
상술한 바와 같은 광학소자용 패키지 기판은 광학소자가 탑재된 기판에 상기 광학소자의 바닥면과 전기적으로 연결되도록 형성된 비아홀을 구비할 필요가 없다.
이에 따라, 상기 광학소자가 탑재된 기판 아래에 비아홀을 형성함으로써 상기 비아홀 내부를 별도의 에폭시로 충진하는 플러깅(plugging) 공정을 생략할 수 있고, 상기 에폭시의 보이드(void)에 의한 신뢰성 저하도 발생하지 않는다.
또한, 상기 광학소자 탑재 시, 상기 비아홀에 의해 탑재된 광학소자가 기울 어지거나, 상기 광학소자를 접착하기 위한 칩 집착(die attach) 접착제가 상기 비아홀로 스며드는 공정상의 문제점도 발생하지 않는다.
또한, 본 발명에 따른 광학소자용 패키지 기판은 상기 광학소자가 탑재된 영역 주위에 형성된 트렌치에 의한 단차로 인해 형광 수지재의 도포가 용이하고, 상기 형광 수지재의 퍼짐을 줄여 그 형상 유지 또한 용이하다.
또한, 종래 광학소자용 패키지 기판보다 메탈 면적이 증가하므로 표면 은 도금 처리 등을 통해 높은 반사도 구현이 가능하다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 광학소자용 패키지 기판의 단면도이다.
도 2a 내지 2i는 본 발명의 일 실시예에 따른 광학소자용 패키지 기판의 제조방법을 설명하기 위한 공정도이다.
<도면의 주요 부위에 대한 부호의 설명>
10: 광학소자용 패키지 기판 11: 메탈 코어
12: 절연층 13: 제1 금속층
13a: 배선 패턴 13b: 제1 전극 패턴
13c: 제2 전극 패턴 14: 트렌치
15: 광학소자 16: 와이어
17: 제2 금속층 18: 형광 수지재
19: 렌즈부

Claims (15)

  1. 홀이 형성된 메탈 코어;
    상기 메탈 코어 표면에 형성된 절연층;
    상기 절연층에 의해 절연 처리된 상기 메탈 코어를 내부에 포함하도록 상기 절연층 표면에 형성된 제1 금속층;
    상기 제1 금속층에 탑재된 광학소자; 및
    상기 광학소자를 보호하기 위해 광학소자 위로 도포된 형광 수지재를 포함하는 광학소자용 패키지 기판.
  2. 제1항에 있어서, 상기 광학소자로부터 발광된 광의 반사도를 증가시키기 위해 상기 제1 금속층 위에 형성된 제2 금속층을 더 포함하는 것을 특징으로 하는 광학소자용 패키지 기판.
  3. 제1항에 있어서, 상기 광학소자를 보호하기 위해 상기 형광 수지재 위에 형성된 렌즈부를 더 포함하는 것을 특징으로 하는 광학소자용 패키지 기판.
  4. 제1항에 있어서, 상기 메탈 코어는 알루미늄(Al), 알루미늄 합금(Al alloy) 또는 동(Cu)인 것을 특징으로 하는 광학소자용 패키지 기판.
  5. 제1항에 있어서, 상기 절연층은 산화알루미늄(Al2O3) 또는 에폭시(epoxy) 중 어느 하나인 것을 특징으로 하는 광학소자용 패키지 기판.
  6. 제1항에 있어서, 상기 제1 금속층은,
    상기 광학소자가 탑재된 배선 패턴;
    상기 광학소자와의 전기적 연결을 위해 상기 배선 패턴과 일체로 형성된 제1 전극 패턴; 및
    상기 광학소자와의 전기적 연결을 위해 상기 배선 배턴과 절연되게 형성된 제2 전극 패턴을 포함하는 것을 특징으로 하는 광학소자용 패키지 기판.
  7. 제6항에 있어서, 상기 제1 금속층은 상기 배선 패턴 주위에 단차가 형성되도록 배선 패턴 주위에 형성된 트렌치를 더 포함하는 것을 특징으로 하는 광학소자용 패키지 기판.
  8. (A) 메탈 코어에 홀을 형성하는 단계;
    (B) 상기 홀이 형성된 메탈 코어 표면에 절연층을 형성하는 단계;
    (C) 상기 절연층에 의해 절연 처리된 메탈 코어를 내부에 포함하도록 상기 절연층 표면에 배선 패턴, 제1 전극 패턴 및 제2 전극 패턴으로 구성된 회로층과 트렌치를 포함하도록 제1 금속층을 형성하는 단계; 및
    (D) 상기 회로층 위에 광학소자를 탑재한 후, 상기 광학소자 위로 형광 수지재를 도포하는 단계를 포함하는 광학소자용 패키지 기판의 제조방법.
  9. 제8항에 있어서,
    (E) 상기 제1 금속층 위에 제2 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 광학소자용 패키지 기판의 제조방법.
  10. 제8항에 있어서,
    (F) 상기 광학소자를 보호하기 위해 상기 형광 수지재 위에 렌즈부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 광학소자용 패키지 기판의 제조방법.
  11. 제8항에 있어서, 상기 (B)단계는, 상기 메탈 코어 표면을 양극 산화하여 상기 메탈 코어 표면에 절연층을 형성하는 단계인 것을 특징으로 하는 광학소자용 패키지 기판의 제조방법.
  12. 제8항에 있어서, 상기 (B)단계는, 상기 메탈 코어 표면에 접착제로 에폭시를 접착하여 상기 메탈 코어 표면에 절연층을 형성하는 단계인 것을 특징으로 하는 광학소자용 패키지 기판의 제조방법.
  13. 제8항에 있어서, 상기 (C)단계는,
    (C-1) 상기 절연층 표면에 니켈(Ni), 티타늄(Ti), 아연(Zn), 크롭(Cr) 또는 동(Cu) 중 어느 하나로 시드층을 형성한 후, 상기 시드층 위에 동(Cu)을 적층하여 제1 금속층을 형성하는 단계;
    (C-2) 상기 제1 금속층에 드라이 필름 레지스트(DFR)를 밀착한 후, 노광, 현상 및 제1 에칭 공정을 수행하여 배선 패턴, 제1 전극 패턴 및 제2 전극 패턴이 일체로 형성된 회로층을 형성하는 단계; 및
    (C-3) 상기 제1 에칭 공정 중, 상기 배선 패턴 주위를 하프 에칭(half-etching)하여 트렌치를 형성하는 단계를 포함하는 것을 특징으로 하는 광학소자용 패키지 기판의 제조방법.
  14. 제13항에 있어서, 상기 (C-2) 단계는,
    상기 제1 전극 패턴 또는 상기 제2 전극 패턴 중 적어도 하나가 상기 배선 패턴과 절연되도록 상기 제1 금속층의 일부를 상기 절연층까지 에칭하는 제2 에칭 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 광학소자용 패키지 기판의 제조방법.
  15. 제8항에 있어서, 상기 (D) 단계는,
    상기 배선 패턴 위에 상기 광학소자를 탑재하는 단계;
    상기 배선 패턴과 상기 광학소자의 하면에 위치한 전극을 플립칩 본딩하는 단계;
    상기 제1 전극 패턴과 상기 제2 전극 패턴 중 상기 배선 패턴과 절연된 전극 패턴과 상기 광학소자의 상면에 위치한 전극을 와이어 본딩하는 단계; 및
    상기 광학소자를 보호하기 위해 광학소자 위로 형광 수지재를 도포하는 단계를 포함하는 것을 특징으로 하는 광학소자용 패키지 기판의 제조방법.
KR1020090105099A 2009-11-02 2009-11-02 광학소자용 패키지 기판 및 그 제조방법 KR20110048338A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090105099A KR20110048338A (ko) 2009-11-02 2009-11-02 광학소자용 패키지 기판 및 그 제조방법
US12/642,326 US20110101392A1 (en) 2009-11-02 2009-12-18 Package substrate for optical element and method of manufacturing the same
CN2009102543711A CN102054924A (zh) 2009-11-02 2009-12-22 用于光学元件的封装基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090105099A KR20110048338A (ko) 2009-11-02 2009-11-02 광학소자용 패키지 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110048338A true KR20110048338A (ko) 2011-05-11

Family

ID=43924440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090105099A KR20110048338A (ko) 2009-11-02 2009-11-02 광학소자용 패키지 기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20110101392A1 (ko)
KR (1) KR20110048338A (ko)
CN (1) CN102054924A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180101129A (ko) * 2017-03-02 2018-09-12 삼성전기주식회사 음향 공진기 및 그 제조 방법
US10873316B2 (en) 2017-03-02 2020-12-22 Samsung Electro-Mechanics Co., Ltd. Acoustic resonator and method of manufacturing the same
CN112151433A (zh) * 2019-06-27 2020-12-29 何崇文 基板结构、封装结构及其制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101739742B1 (ko) * 2010-11-11 2017-05-25 삼성전자 주식회사 반도체 패키지 및 이를 포함하는 반도체 시스템
CN102299213A (zh) * 2011-06-13 2011-12-28 协鑫光电科技（张家港）有限公司 Led多晶封装基板及其制作方法
CN102889488A (zh) * 2011-07-21 2013-01-23 展晶科技(深圳)有限公司 Led灯条
JP6033196B2 (ja) * 2013-10-08 2016-11-30 日本碍子株式会社 光学部品の製造方法
DE102015108345A1 (de) * 2015-05-27 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
CN105470371B (zh) * 2015-12-03 2017-11-17 华中科技大学 一种用于荧光粉涂覆的装置及其涂覆方法
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
CN113991004A (zh) * 2021-10-26 2022-01-28 东莞市中麒光电技术有限公司 Led基板制作方法、led基板、led器件制作方法及led器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1220281C (zh) * 2002-07-03 2005-09-21 诠兴开发科技股份有限公司 子母型发光二极管的封装结构及方法
JP4989614B2 (ja) * 2007-12-28 2012-08-01 サムソン エルイーディー カンパニーリミテッド． 高出力ｌｅｄパッケージの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180101129A (ko) * 2017-03-02 2018-09-12 삼성전기주식회사 음향 공진기 및 그 제조 방법
US10873316B2 (en) 2017-03-02 2020-12-22 Samsung Electro-Mechanics Co., Ltd. Acoustic resonator and method of manufacturing the same
CN112151433A (zh) * 2019-06-27 2020-12-29 何崇文 基板结构、封装结构及其制作方法
CN112151433B (zh) * 2019-06-27 2024-02-09 何崇文 基板结构、封装结构及其制作方法

Also Published As

Publication number Publication date
US20110101392A1 (en) 2011-05-05
CN102054924A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
KR20110048338A (ko) 광학소자용 패키지 기판 및 그 제조방법
JP5156732B2 (ja) 発光素子パッケージ用基板の製造方法
US7683470B2 (en) LED package
EP1913436B1 (en) Light emitting diode package and method of fabricating the same
KR100735310B1 (ko) 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법
KR100752009B1 (ko) Ｌｅｄ가 구비된 백라이트유닛
JP5640281B2 (ja) パッケージ基板及びその製造方法
JP2011193015A (ja) 陽極酸化金属基板モジュール
JP2006278934A (ja) 半導体発光装置及びその製造方法並びに半導体発光ユニット
WO2014064871A1 (ja) 発光装置およびその製造方法ならびに発光装置実装体
JP2006190814A (ja) 発光素子用の配線基板
JP2009054801A (ja) 放熱部材及びそれを備えた発光モジュール
KR20090072941A (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법
JPH1146018A (ja) 表面実装型発光ダイオード
KR101719692B1 (ko) 인쇄 회로 기판과 이의 제조방법 및 이를 이용한 ｌｅｄ 모듈과 ｌｅｄ 램프
US8603842B2 (en) Method of manufacturing package substrate for optical element
JP2013128081A (ja) 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
KR100610275B1 (ko) 고출력 발광 다이오드 패키지 및 그 제조방법
JP5103805B2 (ja) 発光装置及びその製造方法
KR20140008911A (ko) 광 모듈 및 그 제조 방법
CN217768371U (zh) MicroLED封装结构
CN117712115A (zh) 一种led发光器件及其制作方法
KR101856217B1 (ko) 필름 타입의 광소자 패키지 및 그 제조 방법
TWI398544B (zh) 金屬基板的鍍膜結構及其鍍膜方法
CN114975391A (zh) MicroLED封装方法、结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application