JP5640281B2 - パッケージ基板及びその製造方法 - Google Patents

パッケージ基板及びその製造方法 Download PDF

Info

Publication number
JP5640281B2
JP5640281B2 JP2011068063A JP2011068063A JP5640281B2 JP 5640281 B2 JP5640281 B2 JP 5640281B2 JP 2011068063 A JP2011068063 A JP 2011068063A JP 2011068063 A JP2011068063 A JP 2011068063A JP 5640281 B2 JP5640281 B2 JP 5640281B2
Authority
JP
Japan
Prior art keywords
thin film
film pattern
conductive
conductive thin
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011068063A
Other languages
English (en)
Other versions
JP2012089816A (ja
Inventor
錢文正
蔡佳倫
Original Assignee
聯京光電股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯京光電股▲ふん▼有限公司 filed Critical 聯京光電股▲ふん▼有限公司
Publication of JP2012089816A publication Critical patent/JP2012089816A/ja
Application granted granted Critical
Publication of JP5640281B2 publication Critical patent/JP5640281B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Description

本発明は、パッケージ基板及びその製造方法に関し、特に、半導体パッケージに用いるパッケージ基板及びその製造方法に関する。
急速な技術の発展に伴い、半導体の応用分野が益々広がり、論理演算（例えば、CPU）及びデータ保存（例えば、ＤＲＡＭ）以外に、発光ダイオード（Light Emitting Diode，俗称：LED）の応用も益々普遍になっている。しかしながら、半導体の性能が益々強大になるに伴い、その発熱量も増加し、従って、放熱技術も益々重要になっている。
発光ダイオードを例とすると、発光ダイオードの発光効率と輝度は、既に大衆に受け入れられることができる水準に達しているので、現在、発光ダイオードは、既にバックライトモジュール、車両ランプ、街灯等に応用されている。しかしながら、発光ダイオードの輝度の向上に伴い、その膨大な発熱量が当業者を悩ませてもいる。熱量を効率的に排除できなければ、発光ダイオードの輝度が低下し、且つ使用寿命も短縮される。
現在、発光ダイオード装置において、それが使用されるパッケージ基板は、主にプリント回路板(Print Circuit Board，PCB)、メタルコアプリント回路板(Metal Core Print Circuit Board，MCPCB)、セラミック基板(Ceramic Substrate)、シリコン基板(Silicon Substrate)の4種に分けることができる。この4種のパッケージ基板において、プリント回路板のコストが最も低いが、その放熱能力は良好でない。また、技術及びコスト上の制限により、シリコン基板上の絶縁薄膜は往々にして比較的薄く、絶縁破壊(Dielectrical Breakdown)を起こし易い。このほか、現在市場におけるAl2O3基板，Al2O3基板を主とするセラミック基板の放熱能力は、良好でない。更に、同じくセラミック基板に属するＡＩＮ基板は、放熱能力が良好であるが、コストが高いという欠点がある。
ＭＣＰＣＢ基板は、ＰＣＢ基板よりも高い放熱能力を有するが、金属層と発光ダイオードチップの間に依然として誘電層が存在するので、放熱能力の向上は、依然として相当制限される。
図１を参照すると、図１は、従来の発光ダイオード装置の正面図である。この発光ダイオード装置１００は、回路基板１０上に取り付けられ、発光ダイオード装置１００は、発光ダイオード１１０及びパッケージ基板１０２を含み、そのうち、パッケージ基板１０２は、基板１２０と、反射部材１３０と、絶縁体１４０と、を含み、そのうち、基板１２０は、ＭＣＰＣＢ基板である。発光ダイオード１１０及び反射部材１３０は、何れも基板１２０上に設置され、反射部材１３０は、杯状の凹穴１３２を構成し、発光ダイオード１１０は、凹穴１３２中に位置する。該凹穴１３２の壁面は、滑らかな反射面であり、発光ダイオード１１０が発する光を反射し、光線の指向性を向上させる。しかしながら、反射部材１３０及び基板１２０は、２つの異なる個体に属するので、使用時間の増長に伴い、反射部材１３０及び基板１２０の間に位置のずれ又は離脱の現象が発生する可能性がある。
また、発光ダイオード１１０上に更に接続線１１２及び接続線１１４を接続し、そのうち、接続線１１２は、基板１２０の正導電領域１２１に接続し、接続線１１４は、基板１２０の負導電領域１２２に接続し、発光ダイオード１１０は、基板１２０のダイ固定領域１２３上に位置し、そのうち、正導電領域１２１、負導電領域１２２、及びダイ固定領域１２３は、絶縁体１４０により相互に隔離される。絶縁体１４０は、接着剤を注入することにより基板１２０の開孔中に形成されるので、該開孔は、一定の大きさの幅を有する必要があり、そうでなければ、接着剤が流れ込むことが困難であるが、このように、基板１２０の幅を増加する以外に、更に、正導電領域１２１及び負導電領域１２２と、発光ダイオード１１０との距離をそれぞれ増加させ、これにより、接続線１１２，１１４の長さも比較的長くする必要がある。更に、発光ダイオード装置１００が回路基板１０上に取り付けられる時もワイヤーボンディング(wire bonding)方式を利用して回路基板１０と電気接続され、発光ダイオード装置１００が回路基板１０上で占める面積を増加させる。
従って、好適な放熱効果、比較的長い寿命を有し、占有面積が比較的小さい発光ダイオード装置又はその他の半導体装置に用いるパッケージ基板を如何に設計するかは、当業者が思慮するに値する問題となっている。
本発明の目的は、パッケージ基板及びその製造方法を提供することにあり、該パッケージ基板は、良好な放熱効果、比較的長い使用寿命、及び占有面積が小さい等の利点を有する。
上記の目的及びその他の目的に基づき、本発明は、パッケージ基板を提供し、このパッケージ基板は、回路基板上に取り付けられ、且つパッケージ基板上に少なくとも１つの半導体チップを取り付け、該パッケージ基板は、基板と、複数の導電薄膜パターンと、絶縁薄膜パターンと、を含む。基板は、主に導電材質又は半導体材質から構成され、その表面がダイ固定領域及び複数の導電領域を含む。各導電薄膜パターンは、それぞれ異なる導電領域上に分布し、絶縁薄膜パターンは、導電薄膜パターン及び基板の間に位置するが、絶縁薄膜パターンは、ダイ固定領域上に設置されない。そのうち、半導体チップは、ダイ固定上に取り付けられ、且つ導電薄膜パターンと電気接続する。
上記のパッケージ基板において、半導体チップが発光ダイオードであり、導電領域は、第１導電領域及び第２導電領域を含む。半導体薄膜パターンは、第１導電薄膜パターン及び第２導電薄膜パターンを含み、該第１導電薄膜パターン及び該第２導電薄膜パターンは、それぞれ第１導電領域及び第２導電領域上に位置し、且つ第１導電薄膜パターン及び第２導電薄膜パターンは、相互に接触しない。
上記のパッケージ基板において、基板上に複数の貫通孔を設置し、これら貫通孔は、基板を貫通し、且つそれぞれ異なる導電領域に位置し、且つこれら貫通孔の孔壁上に導電薄膜を分布する。
上記のパッケージ基板において、更に、凹穴を含み、該凹穴は、ダイ固定領域に位置し、且つ基板上に一体に成形され、且つ半導体チップが凹穴内に位置する。
上記のパッケージ基板において、導電薄膜パターンは、更に、第３導電薄膜パターンを含み、第３導電薄膜パターンは、ダイ固定領域に塗布され、且つ第３導電薄膜パターンは、直接基板と接触する。また、第３導電薄膜パターンは、例えば、第２導電パターンと電気接続し、且つ半導体チップのそのうち１つの電極は、第３導電薄膜パターンと直接接触し、半導体チップのもう１つの電極は、第１接続線により第１導電薄膜パターンと接触する。
上記のパッケージ基板において、基板の材質は、銅又はアルミニウム、又は銅又はアルミニウムの何れか１つの成分を含む合金である。或いは、半導体材質、例えば、シリコンであることもできる。また、導電薄膜パターンの材質は、主に銅であるが、その他の材質、例えば、ニッケル、金、又は銀、又は以上のいずれか１つの成分を含む合金を含むことができる。
上記のパッケージ基板において、絶縁薄膜パターンの材質は、重合物であることができ、この重合物は、例えば、エポキシ樹脂(Epoxy)、シリコンゲル(Silicone)、ポリイミド(Polyimide)、又ははんだ塗料等であり、且つ厚さが好ましくは、2μmより大きいものである。
上記のパッケージ基板において、該パッケージ基板は、例えば、表面実装技術を利用してマザーボードと電気接続を行うものである。
上記の目的及びその他の目的に基づき、本発明は、パッケージ基板の製造方法を提供し、該製造方法は、以下(a)〜(e)に記載するステップを含む：
(a)基板を提供し、該基板は、主に導電材質又は半導体材質で構成される。更に、基板上に、複数の貫通孔を有し、且つ基板は、ダイ固定領域及び複数の導電領域に分けられる。
(b)基板上に絶縁薄膜パターンを形成し、該絶縁薄膜パターンは、ダイ固定領域上に形成されず、この絶縁薄膜パターンは、電気メッキ(Electrolytic deposition)、電気泳動(Electrophoretic deposition)、又は電気化学蒸着(Electrical Chemical Deposition)により基板上に形成される。
(c) 複数の導電薄膜パターンを形成し、これら導電薄膜パターンは、異なる導電領域上に分布される。
(d) 半導体チップをダイ固定領域内に取り付ける。
(e) 半導体チップ及び導電薄膜パターンを電気接続する。
パッケージ基板のダイ固定領域に絶縁薄膜パターンを塗布しないことにより、パッケージ基板は、半導体パッケージ構造の放熱効果を増強することができる。
従来の発光ダイオード装置の正面図である。 〜 本発明の発光ダイオード装置の製造方法の実施例を示す図である。 〜 絶縁薄膜パターンのうちの１種の製造過程を示す図である。 〜 絶縁薄膜パターンの他の１種の製造過程を示す図である。 〜 絶縁薄膜パターンのうちの１種の製造過程を示す図である。 〜 絶縁薄膜パターンの他の１種の製造過程を示す図である。 本発明の発光ダイオード装置の第１実施例を示す断面図である。 本発明の発光ダイオード装置の第１実施例を示す平面図である。 本発明の発光ダイオード装置の第２実施例の説明図である。 本発明の発光ダイオード装置の第３実施例の説明図である。 本発明の発光ダイオード装置の第４実施例の説明図である。 本発明の発光ダイオード装置の第５実施例の説明図である。
図２Ａ〜図２Ｅを参照し、図２Ａ〜図２Ｅが示すのは、本発明の発光ダイオード装置の製造方法の実施例である。先ず、図２Ａに示すように、基板２２０を提供し、この基板２２０の材質は、銅である。基板２２０上に凹穴２２１及び複数の貫通孔２２２を設置し（於実施例中は２つである）、そのうち、凹穴２２１は、基板２２０上に一体に成型され、且つ貫通孔２２２は、基板２２０を貫通する。また、基板２２０の表面は、ダイ固定領域２２３と、第１導電領域２２４と、第２導電領域２２５と、に分けられ、そのうち、凹穴２２１は、ダイ固定領域２２３に位置し、２つの貫通孔２２２は、それぞれ第１導電領域２２４及び第２導電領域２２５に位置する。ダイ固定領域２２３、第１導電領域２２４、及び第２導電領域２２５について、如何に分けるかは、下方の文で詳細に説明する。
更に、図２Ｂに示すように、電気メッキ、電気泳動、又は電気化学蒸着を利用し、基板２２０上に絶縁薄膜パターン２４０を形成する。そのうち、基板２２０のダイ固定領域２２３は、絶縁薄膜パターン２４０に覆われていない。電気メッキ、電気泳動、又は、電気化学蒸着は、基板２２０上に電圧を印加し、基板２２０自身に正の電荷又は負の電荷を帯電させ、相反する電荷を帯びた粒子又はイオンを基板２２０上に堆積させる。電気メッキ及び電気泳動は、当業者にとって周知の技術であるので、ここでは、詳細を記載しない。従来のスパッタリング、陽極酸化、又は熱酸化に比較し、本実施例の製造方法が採用する電気メッキ、電気泳動、又は電気化学蒸着は、比較的高い成形速度を有するので、比較的短い時間内で厚さが比較的厚い絶縁薄膜パターン２４０を形成することができる。本実施例において、絶縁薄膜パターン２４０の厚さは、２μｍより大きく、好ましくは、５μｍより大きい。絶縁薄膜パターン２４０は、比較的大きな厚さを有するので、その後、使用時に絶縁破壊の現象が発生し難い。
続いて、図２Ｃに示すように、基板２２０上に導電薄膜パターン２３０を形成し、そのうち、導電薄膜パターン２３０は、第１導電薄膜パターン２３１、第２導電薄膜パターン２３２、及び第３導電薄膜パターン２３３を含む。そのうち、第１導電薄膜パターン２３１及び第２導電薄膜パターン２３２は、それぞれ基板２２０の第１導電領域２２４及び第２導電領域２２５上に塗布され、第３導電薄膜パターン２３３は、ダイ固定領域２２３に塗布される。図２Ｃから分かるように、第１導電薄膜パターン２３１及び第２導電薄膜パターン２３２は、絶縁薄膜パターン２４０上を覆う。また、第１導電薄膜パターン２３１、第２導電薄膜パターン２３２、及び第３導電薄膜パターン２３３は、相互に接触しない。このように、パッケージ基板２０２の製造を完成することができる。
図２Ａ及び図２Ｃを同時に参照し、当業者であれば分かるように、基板２２０上の第１導電領域２２４は、第１導電薄膜パターン２３１に覆われた領域であり、基板２２０上の第２導電領域２２５は、第２導電薄膜パターン２３２により覆われた領域であり、ダイ固定領域２２３は、第１導電領域２２４及び第２導電領域２２５の間に位置する。また、本実施例において、ダイ固定領域２２３上に絶縁薄膜パターン２４０を塗布していない。
更に、図２Ｄを参照し、発光ダイオード２１０を凹穴２２１内に取り付ける。その後、第１接続線２１１を発光ダイオード２１０及び第１導電薄膜パターン２３１の間に接続し、同時に、第２接続線２１２を発光ダイオード２１０及び第２導電薄膜パターン２３２の間に接続する。また、発光ダイオード２１０上に更に蛍光粉層２６０を塗布する。続いて、図２Ｅを参照し、レンズ２７０を発光ダイオード２１０上方に取り付け、このレンズ２７０は、プラスチック射出成型の方式で形成される。このように、発光ダイオード装置２００の製造を完成する。
続いて、絶縁薄膜パターン２４０に形成方式をより詳しく紹介する。図３Ａ〜図３Ｃを参照し、図３Ａ〜図３Ｃが示すのは、絶縁薄膜パターンの形成過程である。先ず、図３Ａを参照し、電気メッキ、電気泳動、又は電気化学蒸着を利用し、基板２２０上に絶縁薄膜２４０'を形成し、本実施例において、絶縁薄膜２４０'の材質は、重合物、例えば、エポキシ樹脂、シリコンゲル、ポリイミド、又ははんだ塗料である。続いて、図３Ｂを参照し、絶縁薄膜２４０'上にフォトレジスト層５０を塗布し、そのうち、ダイ固定領域２２３上の絶縁薄膜２４０'は、フォトレジスト層５０に覆われていない。その後、エッチングプロセスを行い、フォトレジスト層５０に覆われていない絶縁薄膜２４０'を除去する。更に、図３Ｃに示すように、フォトレジスト層５０を除去し、絶縁薄膜パターン２４０を形成する。
或いは、図４Ａ〜図４Ｃに示すように、先に、絶縁薄膜パターンを形成しない箇所（図４Ａ中では、ダイ固定領域２２３である）にフォトレジスト層５０を形成することもできる。その後、図４Ｂに示すように、電気メッキ、電気泳動、又は電気化学蒸着を利用し、基板２２０上に絶縁薄膜２４０'の堆積を行い、絶縁薄膜２４０'は、フォトレジスト層５０上に形成されないので、フォトレジスト層５０を除去した後、絶縁薄膜パターン２４０が形成される（図４Ｃ参照）。
以下は、導電薄膜パターン２３０の製造過程についてより詳細に紹介する。図５Ａ〜図５Ｄを参照し、図５Ａ〜図５Ｄが示すのは、導電薄膜パターンの製造過程である。先ず、図５Ａに示すように、基板２２０上にシード層２３０''を形成し、このシード層２３０''の材質は、銅であり、それは、基板２２０全体に分布し、且つ絶縁薄膜パターン２４０全体を覆う。本実施例において、浸せきメッキ法(immersion plating)或スパッタリング法を利用し、シード層２３０''を形成し、このシード層２３０''の材質は、例えば、銅である。更に、図５Ｂに示すように、シード層２３０''上にフォトレジスト層５０'を塗布し、そのうち、一部のシード層２３０''は、フォトレジスト層５０'に覆われていない。その後、エッチングプロセスを行い、フォトレジスト層５０'に覆われていないシード層２３０''を除去し、図５Ｃに示すようなシード層パターン２３０'を形成する。フォトレジスト層５０'を除去した後、電気メッキ、電気泳動、又は電気化学蒸着を利用し、シード層パターン２３０'上に銅の堆積を継続して行い、図５Ｄに示すような導電薄膜パターン２３０を形成する。また、当業者は、銅を堆積した後、更に、その他の種類の金属、例えば、ニッケル、金、及び銀又は以上の何れか１つの成分を含んだ合金等を堆積し、導電薄膜パターン２３０の物理性質を増進させることもできる。
また、導電薄膜パターン２３０の形成方式は、図５Ａ〜図５Ｄに示す製造過程に制限しない。図６Ａ〜図６Ｄを参照し、図６Ａ〜図６Ｄが示すのは、導電薄膜パターンのもう１種の製造過程である。先ず、図６Ａに示すように、基板２２０上にシード層２３０''を形成し、このシード層２３０''の材質は、銅であり、それは、絶縁薄膜パターン２４０全体を覆う。更に、図６Ｂに示すように、シード層２３０''上にフォトレジスト層５０'を塗布し、そのうち、一部のシード層２３０''は、フォトレジスト層５０'により覆われていない。その後、電気メッキ又は電気泳動を利用し、フォトレジスト層５０''で覆われていないシード層２３０''上に銅及びその他の種類の金属（例えば、ニッケル及び金）の堆積を継続して行い、それを増厚し、増厚した部分が導電薄膜パターン２３０となる。続いて、フォトレジスト層５０'を除去した後、エッチングプロセスを行い、残りのシード層２３０''を除去し、図６Ｄに示すような導電薄膜パターン２３０を形成することができる。
注意すべきことは、図５Ａ〜図５Ｄ及び図６Ａ〜図６Ｄは、何れも説明に用いるのみであり、実際の比例寸法に基づき作成されたものではなく、例えば、導電薄膜パターン２３０は、実際には、シード層パターン２３０'又はシード層２３０''に比べ更に厚みが大きくなる。一般的に、シード層パターン２３０' 又はシード層２３０''は、１μｍより小さく、導電薄膜パターン２３０は、１０μｍより大きい。また、当業者は、シード層２３０''上に直接、電気メッキ、電気泳動、電気化学蒸着の方式で導電薄膜を形成し、その後、導電薄膜上にフォトレジスト層を塗布し、エッチングを行い、導電薄膜パターン２３０を形成することもできる。
図７Ａ及び図７Ｂが示すのは、本発明の発光ダイオード装置の第１実施例の説明図であり、図７Ａが示すのは、断面図であり、図７Ｂが示すのは、平面図である。この発光ダイオード装置２００は、図２Ａ〜図２Ｄが示す製造方法により製造され、且つそれは、回路基板２０上に取り付けられる。この回路基板２０は、例えば、プリント回路基板であり、回路基板２０上に発光ダイオード装置２００を取り付ける以外に、更に、その他の電子部品（図示せず）を取り付けるか、より多くの発光ダイオード装置２００を取り付けることができる。
図７Ａから分かるように、発光ダイオード２１０の直下には、如何なる絶縁薄膜パターン２４０も塗布しておらず、第３導電薄膜パターン２３３が銅、ニッケル、金、又は銀等の金属から構成され、基板２２０の材質が銅であるので、発光ダイオード２１０が発生する熱量は、第３導電薄膜パターン２３３及び基板２２０から容易に伝導して放出されることができ、発光ダイオード２１０が過度の熱を持つ状況を発生し難くする。また、発光ダイオード２１０上に塗布する蛍光粉層２６０は、発光ダイオード装置２００が発する色光を制御することに用い、例えば、発光ダイオード２１０が発する光が青色光であり、蛍光粉層２６０が黄色の蛍光粉で形成されるものであれば、発光ダイオード装置２００は、白色光を発することができる。
凹穴２２１が基板２２０上に一体に成型されることにより、図１の発光ダイオード装置１００が発生する問題、即ち、使用時間が長くなった後、反射部材１３０及び基板１２０間で離脱の現象が発生し得る問題が生じることがない。従って、発光ダイオード装置１００に比較し、発光ダイオード装置２００は、比較的長い使用寿命を有することができる。また、凹穴２２１の孔壁上に第３導電薄膜パターン２３３を塗布し、その表面に反射の効果を有するので、発光ダイオード２１０が発する光線が反射され、且つレンズ２７０も集光の作用を有し、これらが発光ダイオード装置２００の発光品質を向上することができる。
図１，図７Ａ及び図７Ｂを参照し、パッケージ基板２０２上において、パッケージ基板１０２のような一般に設置する絶縁体１４０を必要としないので、基板２２０の面積が比較的小さく、且つ第１接続線２１１及び第２接続線２１２の長さが接続線１１２及び接続線１１４と比較し短く、従って、発光ダイオード装置２００が比較的小さな面積を有することができる。また、パッケージ基板１０２は、接続線を接合する方式を利用し、回路基板１０と接続し、パッケージ基板２０２は、表面実装技術(surface mount technology)を利用し、回路基板２０と電気接続するので、図１及び図７Ａと比較し、明確に以下のことが分かる：発光ダイオード装置２００が回路基板２０上で占める面積は、発光ダイオード装置１００が回路基板１０上で占める面積より小さい。発光ダイオード装置２００が回路基板２０上で占める面積が比較的小さいことにより、回路基板２０上により多くの電子部品又はより多くの発光ダイオード装置２００を取り付けることも可能である。
上記の実施例において、ダイ固定領域２２３は、基板２２０表面の中央箇所に位置しているが、当業者にとって、ダイ固定領域２２３は、中央箇所に設置することに限らないことが明白である。また、基板２２０の材質が銅であるが、当業者は、その他の材質を使用し、基板２２０を製造することもでき、例えば、アルミニウム、又は銅とアルミニウムの何れか１つの成分を含む合金である。また、基板２２０の材質は、半導体材質であることもでき、例えば、シリコンであり、基板２２０に導電の性質を持たせれば、何れも可能である。また、ダイ固定領域２２３上に凹穴２２１を設置せずに平面状を呈するようにすることもできる。
図８Ａを参照し、図８Ａが示すのは、本発明の発光ダイオード装置の第２実施例の説明図である。図７Ａの発光ダイオード装置２００に比べて、図８Ａの発光ダイオード装置２００'は、第３導電薄膜パターン２３３を設置しておらず、即ち、発光ダイオード２１０は、基板２２０と直接接触している。
また、図７Ａにおいて、第１導電薄膜パターン２３１、第２導電薄膜パターン２３２、及び第３導電薄膜パターン２３３は、相互に接触しておらず、且つ発光ダイオード２１０は、接続線の方式で第１導電薄膜パターン２３１及び第２導電薄膜パターン２３２と電気接続する。しかしながら、図８Ｂを参照し、図８Ｂが示すのは、本発明の発光ダイオード装置の第３実施例の説明図である。本実施例において、第２導電薄膜パターン２３２及び第３導電薄膜パターン２３３は、一体に成形され、即ち、相互に１つに接続される。また、発光ダイオード装置２００''の発光ダイオード２１０の中の１つの電極（本実施例では正極である）は、第３導電薄膜パターン２３３と直接接触するが、発光ダイオード２１０のもう１つの電極（在本実施例為負極）は、第１接続線２１１により第１導電薄膜パターン２３１と接触する。
図９を参照し、図９が示すのは、本発明の発光ダイオード装置の第４実施例の説明図であり、発光ダイオード装置３００のパッケージ基板３０２は、回路基板３０上に取り付けられる。図７Ａのパッケージ基板２０２に比べて、パッケージ基板３０２の基板３１０は、凹穴２２１及び如何なる貫通孔２２２も設置しておらず、且つ発光ダイオード装置３００は、更に第３接続線３０３及び第４接続線３０４を含む。第３接続線３０３は、第１導電層パターン３３１及び回路基板３０の間に接続され、第４接続線３０４は、第２導電層パターン３３２と回路基板３０の間に接続される。
基板３１０上に如何なる凹穴２２１及び貫通孔２２２も設置しておらず、その表面が平坦の表面であるので、本実施例において、電気泳動、電気メッキ、又は電気化学蒸着を使用できる以外に、更に、印刷塗布法、スパッタリング法、又は噴霧法等の方式を使用し、基板３１０上に絶縁薄膜パターン３４０及び導電薄膜パターン３３０を形成することもできる。
図１０を参照し、図１０が示すのは、本発明の発光ダイオード装置の第５実施例の説明図であり、発光ダイオード装置４００のパッケージ基板４０２は、回路基板２０上に取り付けられる。図７Ａに比較し、発光ダイオード装置４００の基板４１０は、如何なる貫通孔も設置されておらず、その第１導電薄膜パターン４３１及び第２導電薄膜パターン４３２は、基板４１０の上表面及び下表面に分布する以外に、更に、基板４１０の側壁上に分布する。従って、基板４１０上表面の導電薄膜４３０は、側壁上に位置する導電薄膜４３０により、下表面に位置する導電薄膜４３０と相互に導通する。本実施例において、パッケージ基板４０２は、表面実装技術(surface mount technology)を利用し、回路基板２０と電気接続する。
上記の実施例において、全ての発光ダイオード装置は、何れもただ１つの発光ダイオードのみを取り付けているが、当業者は、状況に応じて、より多くの発光ダイオードを取り付けることができ、これら発光ダイオードは、並列の方式を利用し、１つに接続することができる。
更に、上記の発光ダイオード以外に、パッケージ基板は、更にその他の半導体パッケージ構造上に応用することができる。即ち、パッケージ基板のダイ固定領域上に、発光ダイオードを取り付ける以外に、更にその他の形態の半導体チップ、例えば、論理ＩＣ、メモリＩＣ、アナログＩＣ、ＣＭＯＳイメージセンサ部材を取り付けることができる。また、取り付けた半導体チップの違いに応じて、導電薄膜パターンの個数も異なり、主にその半導体チップの接続ピン数を取り決め、例えば、接続ピンが１０個であれば、導電薄膜パターンの個数は、１０個となる。パッケージ基板のダイ固定領域に絶縁薄膜パターンを塗布していないので、パッケージ基板により半導体パッケージ構造の放熱効果を増強することができる。
本発明では好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術を熟知するものなら誰でも、本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。従って本発明の保護の範囲は、特許請求の範囲で指定した内容を基準とする。
１０ 回路基板
１００ 発光ダイオード装置
１０２ パッケージ基板
１１０ 発光ダイオード
１１２，１１４ 接続線
１２０ 基板
１２１ 正導電領域
１２２ 負導電領域
１２３ ダイ固定領域
１３０ 反射部材
１３２ 凹穴
１４０ 絶縁体
＜実施方式＞
２００，２００'、２００'' 発光ダイオード
２０２ パッケージ基板
２２０ 基板
２２１ 凹穴
２２２ 貫通孔
２２３ ダイ固定領域
２２４ 第１導電領域
２２５ 第２導電領域
２３０ 導電薄膜パターン
２３１ 第１導電薄膜パターン
２３２ 第２導電薄膜パターン
２３３ 第３導電薄膜パターン
２３０' シード層パターン
２３０'' シード層
２４０ 絶縁薄膜パターン
２４０' 絶縁薄膜
２６０ 蛍光粉層
２７０ レンズ
２０ 回路基板
５０，５０'，５０'' フォトレジスト層
３００ 発光ダイオード装置
３０２ パッケージ基板
３０３ 第３接続線
３０４ 第４接続線
３３０ 導電薄膜パターン
３３１ 第１導電層パターン
３３２ 第２導電層パターン
３０ 回路基板
４００ 発光ダイオード装置
４０２ パッケージ基板
４１０ 基板
４３０ 導電薄膜

Claims (25)

  1. 回路基板上に取り付けられるパッケージ基板であって、
    該パッケージ基板上に少なくとも１つの半導体チップを取り付け、
    該パッケージ基板は、導電材質から構成され、表面にダイ固定領域及び複数の導電領域を含み、更に凹穴を含み、該凹穴は、該ダイ固定領域に位置し、且つ該基板上に一体に成形され、且つ該半導体チップは、該凹穴内に位置する基板と、
    それぞれ異なる導電領域に分布する複数の導電薄膜パターンと、
    該導電薄膜パターンと該基板との間に位置するが、該ダイ固定領域には設置されず、且つ該基板の側壁を覆う絶縁薄膜パターンと、
    を含み、
    該半導体チップは、該ダイ固定領域上に取り付けられ、且つ該導電薄膜パターンと電気接続され、前記基板上に複数の貫通孔を設置し、この貫通孔は、該基板を貫通し、且つ異なる導電領域上に位置し、且つ該貫通孔の孔壁上に該導電薄膜を分布するパッケージ基板。
  2. 前記半導体チップが発光ダイオードであり、該導電領域は、第１導電領域及び第２導電領域を含み、該導電薄膜パターンは、第１導電薄膜パターン及び第２導電薄膜パターンを含み、該第１導電薄膜パターン及び該第２導電薄膜パターンは、それぞれ該第１導電領域及び該第２導電領域上にそれぞれ位置し、且つ該第１導電薄膜パターン及び該第２導電薄膜パターンは、相互に接触せず、該半導体チップのうち１つの電極は、該第２導電薄膜パターンと電気接続し、該半導体チップのもう１つの電極は、該第１導電薄膜パターンと電気接続する請求項１に記載のパッケージ基板。
  3. 前記導電薄膜パターンは、第３導電薄膜パターンを含み、該第３導電薄膜パターンは、該ダイ固定領域上に位置し、且つ該第３導電パターンは、該基板と直接接触する請求項２に記載のパッケージ基板。
  4. 前記第３導電薄膜パターンは、該第２導電薄膜パターンと電気接続し、且つ該半導体チップのうちの１つの電極は、該第３導電薄膜パターンと直接接触し、該半導体チップのもう１つの電極は、第１接続線により該第１導電薄膜パターンと接触する請求項３に記載のパッケージ基板。
  5. 前記基板の材質は、銅又はアルミニウム又は以上の何れか１つの成分を含む合金である請求項１又は２に記載のパッケージ基板。
  6. 前記導電薄膜パターンの材質が主に銅、ニッケル、金、銀、又は以上の何れか１つの成分を含む合金を含む請求項１又は２に記載のパッケージ基板。
  7. 前記絶縁薄膜パターンが重合物である請求項１又は２に記載のパッケージ基板。
  8. 前記絶縁薄膜パターンの材質がエポキシ樹脂、シリコンゲル、ポリイミド、又ははんだ塗料である請求項７に記載のパッケージ基板。
  9. 前記絶縁薄膜パターンの厚さが２μｍより大きい請求項１又は２に記載のパッケージ基板。
  10. 前記パッケージ基板は、表面実装技術を利用し、回路基板と電気接続する請求項１又は２に記載のパッケージ基板。
  11. 前記半導体チップ上に第１接続線及び第２接続線を接続し、該第１接続線は、該第１導電層パターン及び該半導体チップの間に接続され、該第２接続線は、該第２導電層パターン及び該半導体チップの間に接続される請求項２に記載のパッケージ基板。
  12. 回路基板上に取り付けられるパッケージ基板であって、該パッケージ基板上に少なくとも１つの半導体チップを取り付け、該パッケージ基板は、
    導電材質又は半導体材質から構成され、表面にダイ固定領域及び複数の導電領域を含む基板と、
    それぞれ異なる導電領域に分布する複数の導電薄膜パターンと、
    該導電薄膜パターンと該基板との間に位置するが、該ダイ固定領域には設置されない絶縁薄膜パターンと、
    を含み、該半導体チップは、該ダイ固定領域上に取り付けられ、且つ該導電薄膜パターンと電気接続され、
    前記半導体チップが発光ダイオードであり、該導電領域は、第１導電領域及び第２導電領域を含み、該導電薄膜パターンは、第１導電薄膜パターン及び第２導電薄膜パターンを含み、該第１導電薄膜パターン及び該第２導電薄膜パターンは、それぞれ該第１導電領域及び該第２導電領域上にそれぞれ位置し、且つ該第１導電薄膜パターン及び該第２導電薄膜パターンは、相互に接触せず、
    更に、第３接続線及び第４接続線を含み、該第３接続線は、該第１導電層パターン及び該回路基板の間に接続され、該第４接続線は、該第２導電層パターン及び該回路基板の間に接続されるパッケージ基板。
  13. 該基板の側壁上に該導電薄膜を分布する請求項１又は２に記載のパッケージ基板。
  14. （ａ）基板を提供し、該基板は、主に導電材質から構成され、該基板の表面は、ダイ固定領域及び複数の導電領域に分けられ、且つ前記基板には、更に、凹穴及び複数の貫通孔を含み、該凹穴は、該ダイ固定領域に位置し、且つ該基板上に一体に成形され、且つ該半導体チップは、該凹穴内に位置し、前記貫通孔は、該基板を貫通し、且つ異なる導電領域上にそれぞれ位置し、且つ該貫通孔の孔壁上に該導電薄膜を分布し、
    （ｂ）該基板上に絶縁薄膜パターンを形成し、該絶縁薄膜パターンは、該基板の側壁を覆い、該絶縁薄膜パターンは、該ダイ固定領域上に形成されず、
    （ｃ）複数の導電薄膜パターンを形成し、これら導電薄膜パターンは、異なる導電領域上に分布され、
    （ｄ）半導体チップを該ダイ固定領域内に取り付けられ、
    （ｅ）該半導体チップを該導電薄膜パターンと電気接続する、
    ことを含むパッケージ基板の製造方法。
  15. 前記ステップ（ｂ）において、該絶縁薄膜パターンは、電気メッキ、電気泳動、又は電気化学蒸着を利用し、該基板上に形成される請求項１４に記載のパッケージ基板の製造方法。
  16. 前記導電領域は、第１導電領域及び第２導電領域を含み、該導電薄膜パターンは、第１導電薄膜及び第２導電薄膜パターンを含み、該第１導電薄膜パターン及び該第２導電薄膜パターンは、それぞれ該第１導電領域及び該第２導電領域上に分布され、該半導体チップは、発光ダイオードである請求項１４に記載のパッケージ基板の製造方法。
  17. 前記（ｄ）のステップの前に、更に下記のステップ：
    第３導電薄膜パターンを該ダイ固定領域に形成する、を含む請求項１６に記載のパッケージ基板の製造方法。
  18. 前記（ｃ）のステップ中に更に以下のステップ：
    （ｃ１）シード層を形成し、
    （ｃ２）該シード層を基底とし、電気メッキ又は電気泳動を利用し、導電薄膜パターンを形成する、
    を含む請求項１４〜１６の何れか１項に記載のパッケージ基板の製造方法。
  19. 前記（ｃ１）のステップに置いて、該シード層は、浸せきメッキ法又はスパッタリング法で形成される請求項１７に記載のパッケージ基板の製造方法。
  20. 前記基板の材質が銅又はアルミニウム又は以上の何れか１つの成分を含む合金である請求項１４〜１６の何れか１項に記載のパッケージ基板の製造方法。
  21. 前記導電薄膜パターンの材質が銅、ニッケル、金、又は銀又は以上の何れか１つの成分を含む合金である請求項１４〜１６の何れか１項に記載のパッケージ基板の製造方法。
  22. 前記絶縁薄膜パターンの材質が重合物である請求項１４〜１６の何れか１項に記載のパッケージ基板の製造方法。
  23. 前記絶縁薄膜パターンの材質がエポキシ樹脂、シリコンゲル、ポリイミド、又ははんだ塗料である請求項２１に記載のパッケージ基板の製造方法。
  24. 前記絶縁薄膜パターンの厚さが２μｍより大きい請求項１４〜１６の何れか１項に記載のパッケージ基板の製造方法。
  25. 前記（ｂ）のステップにおいて、前記絶縁薄膜パターンを形成する方法は、印刷塗布法、スパッタリング法、又は噴霧法を含む請求項１４に記載のパッケージ基板の製造方法。
JP2011068063A 2010-10-19 2011-03-25 パッケージ基板及びその製造方法 Expired - Fee Related JP5640281B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099135494A TWI414050B (zh) 2010-10-19 2010-10-19 封裝板與其製造方法
TW099135494 2010-10-19

Publications (2)

Publication Number Publication Date
JP2012089816A JP2012089816A (ja) 2012-05-10
JP5640281B2 true JP5640281B2 (ja) 2014-12-17

Family

ID=45345146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011068063A Expired - Fee Related JP5640281B2 (ja) 2010-10-19 2011-03-25 パッケージ基板及びその製造方法

Country Status (4)

Country Link
US (2) US8723214B2 (ja)
JP (1) JP5640281B2 (ja)
CN (2) CN102456634A (ja)
TW (1) TWI414050B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666762B2 (en) 2007-10-31 2017-05-30 Cree, Inc. Multi-chip light emitter packages and related methods
US9082921B2 (en) * 2007-10-31 2015-07-14 Cree, Inc. Multi-die LED package
US9172012B2 (en) 2007-10-31 2015-10-27 Cree, Inc. Multi-chip light emitter packages and related methods
CN102606937B (zh) * 2012-03-13 2014-03-26 深圳市华星光电技术有限公司 一种发光二极管灯条及背光模块
FR2988910B1 (fr) * 2012-03-28 2014-12-26 Commissariat Energie Atomique Composant led a faible rth avec chemins electrique et thermique dissocies
DE102012207519A1 (de) * 2012-05-07 2013-11-07 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
KR101348405B1 (ko) * 2012-06-01 2014-01-10 주식회사 마이크로이즈 실리콘 기판을 이용한 발광다이오드 패키징 및 그 제조방법
KR20140081193A (ko) * 2012-12-21 2014-07-01 삼성전기주식회사 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법
CN103915394B (zh) * 2012-12-31 2016-12-28 佳邦科技股份有限公司 半导体封装结构及其制作方法
CN103077899A (zh) * 2013-01-21 2013-05-01 鹤山东力电子科技有限公司 一种芯片载板的复合方法及根据该方法制得的芯片载板
US20160014878A1 (en) * 2014-04-25 2016-01-14 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
DE102015000063A1 (de) * 2015-01-12 2016-07-14 Micronas Gmbh IC-Gehäuse
KR102163662B1 (ko) 2018-12-05 2020-10-08 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
JP7349303B2 (ja) * 2019-09-20 2023-09-22 株式会社ジャパンディスプレイ Ｌｅｄモジュール及び表示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835598A (en) * 1985-06-13 1989-05-30 Matsushita Electric Works, Ltd. Wiring board
JPS62196878A (ja) * 1986-02-25 1987-08-31 Koito Mfg Co Ltd 照明装置
JP2000200857A (ja) * 1999-01-07 2000-07-18 Fuji Denka:Kk 気密封着用端子およびその製造方法
JP4286965B2 (ja) * 1999-05-11 2009-07-01 大日本印刷株式会社 配線部材の製造方法
JP4139634B2 (ja) * 2002-06-28 2008-08-27 松下電器産業株式会社 Ｌｅｄ照明装置およびその製造方法
JP4001169B2 (ja) * 2003-03-14 2007-10-31 住友電気工業株式会社 半導体装置
JP4085917B2 (ja) * 2003-07-16 2008-05-14 松下電工株式会社 高熱伝導性発光素子用回路部品及び高放熱モジュール
JP4572312B2 (ja) * 2004-02-23 2010-11-04 スタンレー電気株式会社 Ｌｅｄ及びその製造方法
JP4127220B2 (ja) * 2004-02-24 2008-07-30 松下電工株式会社 Ｌｅｄ実装用プリント基板及びその製造方法
JP2006245032A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd 発光装置およびｌｅｄランプ
WO2006106901A1 (ja) * 2005-04-01 2006-10-12 Matsushita Electric Industrial Co., Ltd. Ｌｅｄ部品およびその製造方法
US20070092998A1 (en) * 2005-10-20 2007-04-26 Ruey-Feng Tai Semiconductor heat-transfer method
KR100735310B1 (ko) * 2006-04-21 2007-07-04 삼성전기주식회사 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법
JP2008028376A (ja) * 2006-06-20 2008-02-07 Sanyo Electric Co Ltd 回路基板、半導体モジュールおよび回路基板の製造方法
TWI351085B (en) * 2006-08-08 2011-10-21 Silicon Base Dev Inc Structure and manufacturing method of package base for power semiconductor device
JP4846506B2 (ja) * 2006-10-10 2011-12-28 株式会社フジクラ 発光装置およびその製造方法
JP2008147203A (ja) * 2006-12-05 2008-06-26 Sanken Electric Co Ltd 半導体発光装置
JP2008205395A (ja) * 2007-02-22 2008-09-04 Sharp Corp 表面実装型発光ダイオードおよびその製造方法
US8329510B2 (en) * 2008-03-25 2012-12-11 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a post/base heat spreader with an ESD protection layer
JP5589271B2 (ja) * 2008-09-26 2014-09-17 ソニー株式会社 半導体薄膜の形成方法及び電子デバイスの製造方法
JP5320169B2 (ja) * 2009-05-29 2013-10-23 パナソニック株式会社 発光装置
JP5758592B2 (ja) * 2010-06-16 2015-08-05 株式会社メムス・コア 露光による実装体及び多品種実装体の露光による製造方法

Also Published As

Publication number Publication date
CN202084524U (zh) 2011-12-21
US20120091496A1 (en) 2012-04-19
US8723214B2 (en) 2014-05-13
JP2012089816A (ja) 2012-05-10
TWI414050B (zh) 2013-11-01
US20140045302A1 (en) 2014-02-13
CN102456634A (zh) 2012-05-16
TW201218338A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
JP5640281B2 (ja) パッケージ基板及びその製造方法
KR100735310B1 (ko) 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법
US7192163B2 (en) Light-emitting unit with enhanced thermal dissipation and method for fabricating the same
KR100764388B1 (ko) 양극산화 금속기판 모듈
US8610146B2 (en) Light emitting diode package and method of manufacturing the same
TWI434443B (zh) 發光裝置封裝件
US7335522B2 (en) Package structure for light emitting diode and method thereof
KR101140961B1 (ko) 광학소자용 패키지 기판 및 제조방법
KR100888228B1 (ko) 금속베이스 광소자 패키지 모듈 및 그 제조방법
CN101997078A (zh) 发光二极管封装件基板和具有该基板的发光二极管封装件
TWI420695B (zh) 化合物半導體元件之封裝模組結構及其製造方法
KR20110048338A (ko) 광학소자용 패키지 기판 및 그 제조방법
EP2124265A2 (en) Light-emitting diode chip package body and method for manufacturing the same
KR20090072644A (ko) 고출력 엘이디 패키지 및 그 제조방법
US8358054B2 (en) Light emitting device package
US8866268B2 (en) Semiconductor package structure and manufacturing method thereof
KR100917712B1 (ko) 알루미늄 금속 기판을 이용한 ｌｅｄ 어레이 모듈
CN101546737B (zh) 化合物半导体元件的封装结构及其制造方法
TWM446414U (zh) 封裝板
KR20050111477A (ko) 발광 다이오드 및 이의 제작 방법
CN217768371U (zh) MicroLED封装结构
CN113261120B (zh) 多面发光电路板及其制作方法
KR20120064161A (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
TWM405052U (en) Package board
CN114975391A (zh) MicroLED封装方法、结构

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141009

R150 Certificate of patent or registration of utility model

Ref document number: 5640281

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees