KR20140081193A - 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법 - Google Patents

고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20140081193A
KR20140081193A KR1020120150694A KR20120150694A KR20140081193A KR 20140081193 A KR20140081193 A KR 20140081193A KR 1020120150694 A KR1020120150694 A KR 1020120150694A KR 20120150694 A KR20120150694 A KR 20120150694A KR 20140081193 A KR20140081193 A KR 20140081193A
Authority
KR
South Korea
Prior art keywords
layer
density
low
substrate layer
region
Prior art date
Application number
KR1020120150694A
Other languages
English (en)
Inventor
최진원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120150694A priority Critical patent/KR20140081193A/ko
Priority to US14/063,699 priority patent/US9159693B2/en
Priority to JP2013249924A priority patent/JP2014123725A/ja
Publication of KR20140081193A publication Critical patent/KR20140081193A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)

Abstract

본 발명은 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법에 관한 것이다. 본 발명의 하나의 실시예에 따라, 중간 영역에 캐비티가 형성되고 캐비티 주위에 패턴 밀집도가 낮은 저밀도 영역으로 이루어진 저밀도 기판층; 저밀도 기판층의 캐비티에 내장되고 저밀도 영역보다 패턴 밀집도가 높은 고밀도 영역으로 이루어진 고밀도 기판층; 고밀도 기판층 및 저밀도 기판층의 상부, 하부 또는 상하부에 형성된 적층영역으로 이루어진 절연 지지층; 절연 지지층의 적층영역을 관통하고 고밀도 기판층 및 저밀도 기판층의 패턴과 연결되는 절연층 비아들; 및 절연층 비아들과 연결되는 회로 패턴들을 포함하고 절연 지지층의 적층영역 상에 형성된 외곽 패턴층; 을 포함하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판이 제안된다. 또한, 그 제조방법이 제안된다.

Description

고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법{HYBRID SUBSTRATE WITH HIGH DENSITY AND LOW DENSITY SUBSTRATE AREA AND MANUFACTURING METHOD THEREOF}
본 발명은 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법에 관한 것이다. 구체적으로는 고밀도 기판층이 저밀도 기판층의 캐비티에 내장되는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법에 관한 것이다.
최근 디바이스의 고속화에 따른 플립 칩 등의 고집적 칩의 적용이 점차 증가하고 있다. 디바이스의 성능 향상에 따른 I/O 수의 급격한 증가는 기판 회로의 선폭의 급격한 감소로 나타나고 있다. 이를 위해서는 노광, 도금, 에칭 기술 등 관련된 공정의 대규모 설비 투자가 요구된다. 투자를 최소화하며 디바이스의 고밀도화에 대응하기 위해 고밀도 회로기판과 저밀도 회로 기판을 함께 집적시키는 기술이 요구되고 있다.
이때, 고밀도와 저밀도 회로를 함께 패키지화하는 경우, 예컨대 칩과 직접적으로 연결되는 부분의 기판은 디바이스의 집적화에 비례하여 고밀도 회로기판을 적용하고, 예컨대 마더보드와 연결되는 부분의 기판은 저밀도 회로를 적용하고 있다.
종래에 고밀도와 저밀도 기판을 함께 패키지하는데 있어서, 저밀도 기판층 상에 고밀도 기판층을 실장시키고 있다. 그러나, 저밀도 기판층 상에 고밀도 기판층을 실장하는 경우 기판의 두께가 증대되고, 기판의 두께가 심하게 변화하는 문제가 있다.
일본 공개특허공보 특개2010-141282 (2010년 6월 24일 공개)
전술한 문제를 해결하고자, 고밀도 기판층을 저밀도 기판층의 캐비티에 내장시켜 패키지의 두께 변화가 없고 박형화하는 기술을 제안하고자 한다.
전술한 문제를 해결하기 위하여, 본 발명의 제1 실시예에 따라, 중간 영역에 캐비티가 형성되고 캐비티 주위에 패턴 밀집도가 낮은 저밀도 영역으로 이루어진 저밀도 기판층; 저밀도 기판층의 캐비티에 내장되고 저밀도 영역보다 패턴 밀집도가 높은 고밀도 영역으로 이루어진 고밀도 기판층; 고밀도 기판층 및 저밀도 기판층의 상부, 하부 또는 상하부에 형성된 적층영역을 포함하는 절연 지지층; 절연 지지층의 적층영역을 관통하고 고밀도 기판층 및 저밀도 기판층의 패턴과 연결되는 절연층 비아들; 및 절연층 비아들과 연결되는 회로 패턴들을 포함하고 절연 지지층의 적층영역 상에 형성된 외곽 패턴층; 을 포함하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판이 제안된다.
이때, 하나의 예에서, 외곽 패턴층의 회로 패턴들이 외부로 노출되도록 절연 지지층 상에 형성된 제1 보호층을 더 포함할 수 있다.
또한, 하나의 예에서, 절연 지지층은 고밀도 기판층과 캐비티 사이의 공간에 충전(充塡)된 충전영역과 고밀도 기판층 및 저밀도 기판층의 상부 또는 하부에 형성된 적층영역으로 이루어지고, 하이브리드 기판은, 절연 지지층이 형성되지 않은 고밀도 기판층 및 저밀도 기판층의 나머지 하부 또는 상부에 형성된 회로 패턴들이 노출되도록 고밀도 기판층 및 저밀도 기판층의 나머지 하부 또는 상부에 형성된 제2 보호층을 더 포함할 수 있다.
또 하나의 예에서, 고밀도 기판층 상에 형성되어 노출된 회로 패턴들 상에 IC 칩이 실장될 수 있다.
다음으로, 전술한 문제를 해결하기 위하여, 본 발명의 제2 실시예에 따라, 베이스 기판층; 베이스 기판층 상에 형성되고, 중간 영역에 캐비티가 형성되고 캐비티 주위에 패턴 밀집도가 낮은 저밀도 영역으로 이루어진 저밀도 기판층; 저밀도 기판층의 캐비티 내의 베이스 기판층 상에 실장되고 저밀도 영역보다 패턴 밀집도가 높은 고밀도 영역으로 이루어진 고밀도 기판층; 고밀도 기판층 및 저밀도 기판층의 상부에 형성된 적층영역으로 이루어진 절연 지지층; 절연 지지층의 적층영역을 관통하고 고밀도 기판층 및 저밀도 기판층의 패턴과 연결되는 절연층 비아들; 및 절연층 비아들과 연결되는 회로 패턴들을 포함하고 절연 지지층의 적층영역 상에 형성된 외곽 패턴층; 을 포함하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판이 제안된다.
이때, 하나의 예에서, 외곽 패턴층의 회로 패턴들이 외부로 노출되도록 절연 지지층 상에 형성된 보호층을 더 포함할 수 있다.
또한, 하나의 예에서, 절연 지지층은 고밀도 기판층과 캐비티 사이의 공간에 충전(充塡)된 충전영역과 고밀도 기판층 및 저밀도 기판층의 상부에 형성된 적층영역으로 이루어질 수 있다.
또한, 하나의 예에 따르면, 베이스 기판층은 단층 또는 다층 적층 구조일 수 있다.
또 하나의 예에서, 고밀도 기판층 상부에 형성된 회로 패턴들 상에 IC 칩이 실장될 수 있다.
계속하여, 전술한 문제를 해결하기 위하여, 본 발명의 제3 실시예에 따라, 중간 영역에 캐비티가 형성되고 캐비티 주위에 패턴 밀집도가 낮은 저밀도 영역으로 이루어진 저밀도 기판층을 준비하는 단계; 저밀도 기판층의 캐비티에 저밀도 영역보다 패턴 밀집도가 높은 고밀도 영역으로 이루어진 고밀도 기판층을 실장하는 단계; 고밀도 기판층이 실장된 캐비티 사이의 공간에 절연재가 충전(充塡)된 충전영역 및 고밀도 기판층 및 저밀도 기판층의 상부, 하부 또는 상하부에 절연재가 적층된 적층영역을 포함하는 절연 지지층을 형성하는 단계; 절연 지지층의 적층영역을 관통하고 고밀도 기판층 및 저밀도 기판층의 패턴들이 노출되도록 절연층 비아홀들을 형성하는 단계; 및 절연층 비아홀들을 충전(充塡)하여 절연층 비아들을 형성하고, 절연층 비아들과 연결되도록 절연 지지층의 적층영역 상에 회로 패턴들을 형성하여 외곽 패턴층을 형성하는 단계; 를 포함하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법이 제안된다.
이때, 하나의 예에 따르면, 저밀도 기판층을 준비하는 단계에서는 캐비티가 형성된 저밀도 기판층을 캐리어 기판의 일면 또는 양면 상에 부착시키고, 고밀도 기판층을 실장하는 단계에서는 고밀도 기판층을 캐비티 내로 삽입시켜 캐리어 기판 상에 고밀도 기판층을 부착시키고, 절연 지지층을 형성하는 단계에서, 고밀도 기판층 및 저밀도 기판층의 표면에 절연재를 적층하고 압착시켜, 고밀도 기판층이 실장된 캐비티 사이의 공간을 충전(充塡)시키고 고밀도 기판층 및 저밀도 기판층의 표면에 적층영역을 형성시킬 수 있다.
이때, 하나의 예에 따르면, 고밀도 기판층 및 저밀도 기판층의 상하부에 절연재가 적층된 적층영역을 형성하는 경우, 절연 지지층을 형성하는 단계는: 고밀도 기판층을 실장하는 단계를 거쳐 외부로 노출되는 고밀도 기판층 및 저밀도 기판층의 제1 표면에 절연재를 적층하고 압착시켜, 고밀도 기판층이 실장된 캐비티 사이의 공간을 충전(充塡)시키고 고밀도 기판층 및 저밀도 기판층의 제1 표면에 적층영역을 형성시키는 제1 절연 지지층 형성 단계; 및 제1 절연 지지층 형성 단계 후 캐리어 기판을 제거하거나 제1 절연 지지층 형성 단계 후 절연층 비아홀들을 형성하는 단계 및 외곽 패턴층을 형성하는 단계를 거치고 나서 캐리어 기판을 제거하고 캐리어 기판이 제거된 고밀도 기판층 및 저밀도 기판층의 제2 표면에 절연재를 적층하고 압착시켜 제2 표면 적층영역을 형성시키는 제2 절연 지지층 형성 단계; 를 포함할 수 있다.
또한, 하나의 예에 따르면, 외곽 패턴층을 형성하는 단계 이후에 외곽 패턴층의 회로 패턴들이 외부로 노출되도록 절연 지지층 상에 제1 보호층을 형성하는 단계를 더 포함할 수 있다.
또 하나의 예에 따르면, 절연 지지층을 형성하는 단계에서, 고밀도 기판층을 실장하는 단계를 거쳐 외부로 노출되는 고밀도 기판층 및 저밀도 기판층의 제1 표면에 절연재를 적층하고 압착시켜, 고밀도 기판층이 실장된 캐비티 사이의 공간을 충전(充塡)시키고 고밀도 기판층 및 저밀도 기판층의 제1 표면에 적층영역을 형성시키고, 하이브리드 기판 제조방법은: 외곽 패턴층을 형성하는 단계 이후에 캐리어 기판을 제거하는 캐리어 제거단계; 및 외곽 패턴층의 회로 패턴들이 외부로 노출되도록 절연 지지층 상에 제1 보호층을 형성하고, 캐리어 기판이 제거된 고밀도 기판층 및 저밀도 기판층의 제2 표면에 형성된 회로 패턴들이 노출되도록 고밀도 기판층 및 저밀도 기판층의 제2 표면에 제2 보호층을 형성하는 보호층 형성 단계; 를 더 포함할 수 있다.
계속하여, 전술한 문제를 해결하기 위하여, 본 발명의 제4 실시예에 따라, 베이스 기판층을 준비하는 단계; 중간 영역에 캐비티가 형성되고 캐비티 주위에 패턴 밀집도가 낮은 저밀도 영역으로 이루어진 저밀도 기판층을 베이스 기판층 상에 형성하는 단계; 저밀도 영역보다 패턴 밀집도가 높은 고밀도 영역으로 이루어진 고밀도 기판층을 저밀도 기판층의 캐비티 내의 베이스 기판층 상에 실장하는 단계; 고밀도 기판층이 실장된 캐비티 사이의 공간에 절연재가 충전(充塡)된 충전영역 및 고밀도 기판층 및 저밀도 기판층의 상부에 절연재가 적층된 적층영역을 포함하는 절연 지지층을 형성하는 단계; 절연 지지층의 적층영역을 관통하고 고밀도 기판층 및 저밀도 기판층의 패턴들이 노출되도록 절연층 비아홀들을 형성하는 단계; 및 절연층 비아홀들을 충전(充塡)하여 절연층 비아들을 형성하고, 절연층 비아들과 연결되도록 절연 지지층의 적층영역 상에 회로 패턴들을 형성하여 외곽 패턴층을 형성하는 단계; 를 포함하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법이 제안된다.
이때, 하나의 예에서, 외곽 패턴층의 회로 패턴들이 외부로 노출되도록 절연 지지층 상에 보호층을 형성하는 단계를 더 포함할 수 있다.
또한, 하나의 예에서, 절연 지지층을 형성하는 단계에서, 고밀도 기판층 및 저밀도 기판층의 상부에 절연재를 적층하고 압착시켜, 고밀도 기판층과 캐비티 사이의 공간을 충전(充塡)시키고, 고밀도 기판층 및 저밀도 기판층의 상부에 적층영역을 형성할 수 있다.
또한, 하나의 예에 따르면, 베이스 기판층은 단층 또는 다층 적층 구조일 수 있다.
본 발명의 실시예에 따라, 고밀도 기판층을 저밀도 기판층의 캐비티에 내장시켜 패키지의 두께 변화가 없도록 하고 패키지를 박형화할 수 있다.
이에 따라, 기판 패키지의 두께변화를 없애고 박형화하면서도 고밀도 기판층 영역은 칩과 같은 고집적 소자들이 접속하고, 저밀도 기판층 영역은 예컨대 마더보드 등과 접합하도록 사용할 수 있다.
또한, 종래의 설비로도 쉽게 제작할 수 있어 설비 투자비용을 최소화할 수 있으며 디바이스 특성상 기판의 특정 부분에 특별하게 요구되는 특성이 있을 경우 이를 부분적으로 제작하여 접속이 가능하도록 할 수 있다.
또한, 고밀도 기판과 저밀도 기판의 패턴 형성 공정은 차이가 있으므로, 별도로 고밀도 기판 및 저밀도 기판을 형성하여 고밀도 기판을 저밀도 기판의 캐비티에 내장시킴으로써 하나의 기판 상에 차별화된 패턴형성 공정으로 고밀도 영역과 저밀도 영역을 함께 형성하는 것보다 제작이 용이해질 수 있다.
본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.
도 1은 본 발명의 하나의 실시예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판을 개략적으로 나타낸 단면도이다.
도 2a 내지 2g는 도 1에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판의 제조 방법의 각 단계들을 개략적으로 나타낸 도면이다.
도 3은 본 발명의 또 하나의 실시예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판을 개략적으로 나타낸 단면도이다.
도 4a 내지 4f는 도 3에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판의 제조 방법의 각 단계들을 개략적으로 나타낸 도면이다.
전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 당해 분야의 통상의 지식을 가진 자에게 본 발명의 이해를 도모하기 위하여 부차적인 설명은 생략될 수도 있다.
본 명세서에서 하나의 구성요소가 다른 구성요소와 연결, 결합 또는 배치 관계에서 '직접'이라는 한정이 없는 이상, '직접 연결, 결합 또는 배치'되는 형태뿐만 아니라 그들 사이에 또 다른 구성요소가 개재됨으로써 연결, 결합 또는 배치되는 형태로도 존재할 수 있다.
본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하거나 명백히 다르거나 모순되게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다. 본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.
본 명세서에서 참조되는 도면들은 본 발명의 실시예를 설명하기 위한 예시로써, 모양, 크기, 두께 등은 기술적 특징의 효과적인 설명을 위해 과장되게 표현된 것일 수 있다.
우선, 본 발명의 제1 실시예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판을 도면을 참조하여 구체적으로 살펴볼 것이다. 이때, 참조되는 도면에 기재되지 않은 도면부호는 동일한 구성을 나타내는 다른 도면에서의 도면부호일 수 있다.
도 1은 본 발명의 하나의 실시예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판을 개략적으로 나타낸 단면도이고, 도 2a 내지 2g는 도 1에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판의 제조 방법의 각 단계들을 개략적으로 나타낸 도면이다.
도 1 및/또는 2f를 참조하면, 하나의 예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판은 저밀도 기판층(100), 고밀도 기판층(300), 절연 지지층(200), 절연층 비아들(410) 및 외곽 패턴층(430)을 포함하여 이루어질 수 있다. 또한, 하나의 예에 따르면, 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판은 제1 보호층(500)을 더 포함할 수 있다. 또 하나의 예에서, 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판은 제2 보호층(500)을 더 포함할 수 있다.
구체적으로, 도 1 및/또는 2f를 참조하면, 저밀도 기판층(100)은 중간 영역에 캐비티(도 2a의 도면부호 150 참조)가 형성되어 있다. 저밀도 기판층(100)의 캐비티(150) 영역은 고밀도 기판층(300)이 내장되는 영역이 된다. 예컨대, 캐비티(150)는 저밀도 기판층(100)을 관통하는 공간일 수 있다. 저밀도 기판층(100)은 캐비티(150) 주위에 패턴 밀집도가 낮은 저밀도 영역으로 이루어진다. 통상적으로 저밀도 회로 기판과 고밀도 회로 기판의 차이는 패턴 밀집도, 예컨대 회로 패턴의 폭과 패턴 간 간격의 차이에 따라 구분될 수 있다. 예컨대, 현재, 고밀도의 경우 패턴라인의 폭은 대략 8㎛ 내외 정도로, 그리고 패턴라인과 패턴라인 사이의 간격은 대략 12㎛ 내외 정도로 패턴이 형성되고 있고, 반면 저밀도의 경우 패턴라인의 폭과 간격은 대략 35 ~ 40 ㎛ 정도로 형성되고 있다. 고밀도 회로를 형성하기 위해서는 SAP(Semi-Additive Process)나 MSAP(Modified Semi-Additive Process)를 사용하고 반면, 저밀도 회로를 형성하기 위해서는 텐팅(Tenting) 공법을 사용하여 회로패턴을 형성할 수 있다. 또한, 통상적으로, 고밀도 회로 기판보다 예컨대 동박층(CCL)을 사용하는 저밀도 회로 기판의 절연층 표면조도가 높다.
또한, 도 1 및/또는 2f를 참조하면, 고밀도 기판층(300)은 저밀도 기판층(100)의 저밀도 영역보다 패턴 밀집도가 높은 고밀도 영역으로 이루어진다. 또한, 고밀도 기판층(300)은 저밀도 기판층(100)의 캐비티(150)에 내장된다.
다음으로, 도 1 및/또는 2f를 참조하면, 절연 지지층(200)이 형성되어 있다. 절연 지지층(200)은 본 실시예에 따른 하이브리드 기판의 저밀도 기판층(100)과 캐비티(150)에 내장된 고밀도 기판층(300)에 결합되어 서로를 지지하도록 한다. 절연 지지층(200)은 적층영역으로 이루어질 수 있다. 이때, 절연 지지층(200)의 적층영역은 고밀도 기판층(300) 및 저밀도 기판층(100)의 상부, 하부 또는 상하부에 절연재질로 적층 형성된 영역이다. 절연 지지층(200)을 형성하는 절연재는 유전체로서, 기판에 사용되는 공지의 절연층 재료가 절연재로 사용될 수 있다.
예컨대, 하나의 예에서, 절연 지지층(200)은 고밀도 기판층(300)과 캐비티(150) 사이의 공간에 절연재로 충전(充塡)된 충전영역과 고밀도 기판층(300) 및 저밀도 기판층(100)의 상부 또는 하부에 절연재가 적층 형성된 적층영역으로 이루어질 수 있다.
도 1 및/또는 2f는 절연 지지층(200)이 고밀도 기판층(300) 및 저밀도 기판층(100)의 상부 또는 하부에 형성된 것을 도시하고 있으며, 도시되지 않았으나, 고밀도 기판층(300) 및 저밀도 기판층(100)의 상하 양면에 절연 지지층(200)이 형성될 수도 있다. 또한, 도 1 및/또는 2f에서 절연 지지층(200)은 단층 구조로 도시되었으나, 적용 예에 따라, 다층구조의 절연 지지층(200)이 형성될 수도 있다.
다음으로, 도 1 및/또는 2f를 참조하면, 절연층 비아들(410)이 형성되어 있다. 절연층 비아들(410)은 절연 지지층(200)의 적층영역을 관통하고 고밀도 기판층(300) 및 저밀도 기판층(100)의 패턴들과 연결된다. 이때, 절연층 비아들(410)은 고밀도 기판층(300) 및 저밀도 기판층(100)의 패턴들 각각과 절연 지지층(200) 상의 회로 패턴들(430)을 연결한다. 절연층 비아들(410)은 도전성 금속재질로 이루어질 수 있다. 예컨대, Cu 재질로 이루어질 수 있다.
계속하여, 도 1 및/또는 2f를 참조하면, 외곽 패턴층(430)이 형성되어 있다. 외곽 패턴층(430)은 절연 지지층(200)의 적층영역 상에 형성된다. 이때, 외곽 패턴층(430)은 절연 지지층(200)의 적층영역을 관통하는 절연층 비아들(410)과 연결되는 회로 패턴들(430)을 포함하고 있다. 외곽 패턴층(430)은 Cu 등과 같은 도전성 금속재질로 이루어질 수 있다. 예컨대, 절연 지지층(200)을 관통하여 고밀도 기판층(300)의 패턴과 연결되는 적어도 하나 이상의 절연층 비아(410)와 절연 지지층(200)을 관통하여 저밀도 기판층(100)의 패턴과 연결되는 적어도 하나 이상의 절연층 비아(410)가 절연 지지층(200) 상의 회로 패턴(430)에 의해 연결될 수 있다.
또한, 도 1을 참조하여, 하나의 예를 살펴보면, 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판은 제1 보호층(500)을 더 포함할 수 있다. 이때, 제1 보호층(500)은 외곽 패턴층(430)의 회로 패턴들(430)이 외부로 노출되도록 절연 지지층(200) 상에 형성된다. 예컨대, 제1 보호층(500)은 솔더레지스트층일 수 있다.
또한, 도 1을 참조하면, 또 하나의 예에서, 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판은 제2 보호층(500)을 더 포함할 수 있다. 하나의 예에서, 절연 지지층(200)의 적층영역은 고밀도 기판층(300) 및 저밀도 기판층(100)의 상부 또는 하부에 형성될 수 있다. 이때, 제2 보호층(500)은 절연 지지층(200)이 형성되지 않은 고밀도 기판층(300) 및 저밀도 기판층(100)의 나머지 하부 또는 상부에 형성된다. 제2 보호층(500)은 제1 보호층(500)과 마찬가지로 고밀도 기판층(300) 및 저밀도 기판층(100)의 나머지 하부 또는 상부에 형성된 회로 패턴들(310, 110)이 노출되도록 고밀도 기판층(300) 및 저밀도 기판층(100)의 나머지 하부 또는 상부에 형성된다. 예컨대, 제2 보호층(500)은 솔더레지스트층일 수 있다.
또한, 도시되지 않았으나, 하나의 예에서, 고밀도 기판층(300) 상에 형성되어 노출된 회로 패턴들(310) 상에 IC 칩(도시되지 않음)이 실장될 수 있다.
다음으로, 본 발명의 제2 실시예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판을 도면을 참조하여 구체적으로 살펴본다. 이때, 전술한 제1 실시예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판이 참조될 것이고, 이에 따라 중복되는 설명들은 생략될 수 있다.
도 3은 본 발명의 또 하나의 실시예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판을 개략적으로 나타낸 단면도이고, 도 4a 내지 4f는 도 3에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판의 제조 방법의 각 단계들을 개략적으로 나타낸 도면이다.
도 3 및/또는 4e를 참조하면, 하나의 예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판은 베이스 기판층(50), 저밀도 기판층(100), 고밀도 기판층(300), 절연 지지층(200), 절연층 비아들(410) 및 외곽 패턴층(430)을 포함하고 있다. 또한, 도 3을 참조하면, 하나의 예에서, 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판은 보호층(500)을 더 포함할 수 있다.
도 3 및/또는 4e를 참조하면, 베이스 기판층(50)이 형성되어 있다. 예컨대, 하나의 예에서, 베이스 기판층(50)은 단층 또는 다층 구조일 수 있다. 도 3에서 다층 구조의 베이스 기판층(50)이 도시되었으나, 이와 달리 단층 구조로도 이루어질 수 있다. 베이스 기판층(50)은 저밀고 기판층과 동일 재질 또는 공지의 기판 재질로 이루어질 수 있다. 또한, 베이스 기판층(50)은 공지의 코어 기판 재질로 이루어질 수도 있다.
또한, 도 3 및/또는 4e를 참조하면, 저밀도 기판층(100)이 형성되어 있다. 저밀도 기판층(100)은 베이스 기판층(50) 상에 형성된다. 이때, 저밀도 기판층(100)은 중간 영역에 캐비티(도 4a의 도면부호 150 참조)가 형성되어 있다. 또한, 저밀도 기판층(100)은 캐비티(150) 주위에 패턴 밀집도가 낮은 저밀도 영역으로 이루어진다.
다음으로, 도 3 및/또는 4e를 참조하면, 고밀도 기판층(300)이 형성되어 있다. 고밀도 기판층(300)은 저밀도 기판층(100)의 캐비티(150) 내의 베이스 기판층(50) 상에 실장되어 있다. 고밀도 기판층(300)은 저밀도 기판층(100)의 저밀도 영역보다 패턴 밀집도가 높은 고밀도 영역으로 이루어진다.
다음으로, 도 3 및/또는 4e를 참조하면, 절연 지지층(200)이 형성되어 있다. 절연 지지층(200)은 적층영역으로 이루어질 수 있다. 절연 지지층(200)의 적층영역은 고밀도 기판층(300) 및 저밀도 기판층(100)의 상부에 절연재가 적층 형성된 영역이다.
예컨대, 하나의 예에서, 절연 지지층(200)은 고밀도 기판층(300)과 캐비티(150) 사이의 공간에 절연재로 충전(充塡)된 충전영역과 고밀도 기판층(300) 및 저밀도 기판층(100)의 상부에 절연재가 적층 형성된 적층영역으로 이루어질 수 있다.
절연 지지층(200)을 형성하는 절연재는 유전체로서, 기판에 사용되는 공지의 절연층 재료가 절연재로 사용될 수 있다. 또한, 도 3 및/또는 4f에서 절연 지지층(200)은 단층 구조로 도시되었으나, 적용 예에 따라, 다층구조의 절연 지지층(200)이 형성될 수도 있다.
계속하여, 도 3 및/또는 4e를 참조하면, 절연층 비아들(410)이 형성되어 있다. 절연층 비아들(410)은 절연 지지층(200)의 적층영역을 관통하고 고밀도 기판층(300) 및 저밀도 기판층(100)의 패턴과 연결된다. 절연층 비아들(410) 및 다음의 외곽 패턴층(430)은 Cu 등과 같은 도전성 금속재질로 이루어질 수 있다.
다음으로, 도 3 및/또는 4e를 참조하면, 외곽 패턴층(430)이 형성되어 있다. 외곽 패턴층(430)은 절연 지지층(200)의 적층영역 상에 형성된다. 이때, 외곽 패턴층(430)은 절연층 비아들(410)과 연결되는 회로 패턴들(430)을 포함하고 있다.
도 3을 참조하여, 또 하나의 예를 살펴보면, 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판은 보호층(500)을 더 포함할 수 있다. 이때, 보호층(500)은 외곽 패턴층(430)의 회로 패턴들이 외부로 노출되도록 절연 지지층(200) 상에 형성된다. 예컨대, 보호층(500)은 솔더레지스트층일 수 있다.
도시되지 않았으나, 하나의 예에서, 고밀도 기판층(300) 상부에 형성되어 노출된 회로 패턴들 상에 IC 칩(도시되지 않음)이 실장될 수 있다. 이때, 도 3에 도시된 바와 달리, 고밀도 기판층(300)의 회로 패턴들(310)이 베이스 기판(50) 방향 반대쪽으로 향하도록 형성될 수 있고, 이때, 고밀도 기판층(300)의 회로 패턴들(310)은 절연지지층(200)과 보호층(500)에 의해 가려지지 않고 노출되며, 그 상부에 IC 칩이 실장될 수도 있다.
다음으로, 본 발명의 제3 실시예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법을 도면을 참조하여 구체적으로 살펴본다. 이때, 전술한 제1 실시예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 도 1이 참조될 것이고, 이에 따라 중복되는 설명들은 생략될 수 있다.
도 2a 내지 2g는 도 1에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판의 제조 방법의 각 단계들을 개략적으로 나타낸 도면이다.
도 2a 내지 2f를 참조하면, 하나의 예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법은 저밀도 기판층 준비 단계(도 2a 참조), 고밀도 기판층 실장 단계(도 2 b 및 2c 참조), 절연 지지층 형성 단계(도 2d 참조), 절연층 비아홀 형성 단계(도 2e 참조) 및 비아 및 외곽 패턴층 형성 단계(도 2e 및 2f 참조)를 포함할 수 있다. 또한, 도 2g를 더 참조하면, 또 하나의 예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법은 보호층 형성 단계를 더 포함할 수 있다.
도 2a 내지 2g를 참조하여, 구체적으로 살펴본다.
먼저, 저밀도 기판층 준비 단계에서는 저밀도 기판층(100)이 준비된다. 이때, 저밀도 기판층(100)은 중간 영역에 캐비티(150)가 형성되고 캐비티(150) 주위에 패턴 밀집도가 낮은 저밀도 영역으로 이루어진다. 통상적으로 저밀도 회로 기판과 고밀도 회로 기판의 차이는 패턴 밀집도, 예컨대 회로 패턴의 폭과 패턴 간 간격의 차이에 따라 구분될 수 있는데, 이때, 회로패턴의 패턴형성 공정이 차이가 난다. 예컨대, 고밀도 회로 패턴을 형성하기 위해서 SAP(Semi-Additive Process)나 MSAP(Modified Semi-Additive Process) 등을 사용하는 반면, 저밀도 회로 패턴을 형성하기 위해서는 텐팅(Tenting) 공법 등으로 동박층(CCL)을 에칭하는 방식이 사용된다.
예컨대, 도 2a를 참조하면, 하나의 예에서, 저밀도 기판층 준비 단계에서는, 캐비티(150)가 형성된 저밀도 기판층(100)을 캐리어 기판(10)의 일면 또는 양면 상에 부착시킨다. 도 2a에서는 캐리어 기판(10)의 일면에 저밀도 기판층(100)이 부착된 것이 도시되고 있으나, 도 2c를 참조하면, 캐리어 기판(10)의 양면에 저밀도 기판층(100)이 부착될 수 있다. 이때, 저밀도 기판층(100)을 부착하기 위한 접착필름(20)이 캐리어 기판(10) 상에 형성되어 있다. 도 2f를 참조하면, 캐리어 기판(10)은 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법의 후반 공정에서 제거된다.
다음으로, 고밀도 기판층 실장 단계를 살펴본다. 고밀도 기판층 실장 단계에서는 저밀도 기판층(100)의 캐비티(150)에 고밀도 기판층(300)이 실장된다. 이때, 고밀도 기판층(300)은 저밀도 기판층(100)의 저밀도 영역보다 패턴 밀집도가 높은 고밀도 영역으로 이루어진다.
예컨대, 도 2b 및 2c를 참조하면, 고밀도 기판층 실장 단계에서는, 고밀도 기판층(300)을 캐비티(150) 내로 삽입시켜 캐리어 기판(10) 상에 고밀도 기판층(300)을 부착시킬 수 있다.
다음으로, 절연 지지층 형성 단계를 살펴본다. 절연 지지층 형성 단계에서 절연 지지층(200)이 형성된다. 이때, 절연 지지층(200)은 적층영역을 포함하고 있다. 즉, 절연 지지층(200)의 적층영역은 고밀도 기판층(300) 및 저밀도 기판층(100)의 상부, 하부 또는 상하부에 절연재가 적층되어 형성된다. 절연재는 유전체로서, 기판에 사용되는 공지의 절연층 재료를 사용할 수 있다. 또한, 도 2d 및 2e에서 절연 지지층(200)은 단층 구조로 도시되었으나, 적용 예에 따라, 다층구조의 절연 지지층(200)이 형성될 수도 있다.
예컨대, 도 2d를 참조하면, 절연 지지층 형성 단계에서, 고밀도 기판층(300) 및 저밀도 기판층(100)의 표면에 절연재를 적층하고 압착시켜 절연 지지층(200)을 형성할 수 있다. 즉, 고밀도 기판층(300) 및 저밀도 기판층(100)의 표면에 절연재를 적층하고 압착시켜, 고밀도 기판층(300)이 실장된 캐비티(150) 사이의 공간을 충전(充塡)시키고, 또한, 고밀도 기판층(300) 및 저밀도 기판층(100)의 표면에 절연재가 적층 압착된 적층영역을 형성시킬 수 있다.
도 2d에서는 고밀도 기판층(300) 및 저밀도 기판층(100)의 상부 또는 하부에 절연재를 적층하고 압착시켜 절연 지지층(200)을 형성하는 것이 도시되고 있다.
도시되지 않았으나, 도 2f에서 캐리어 기판(10)이 제거된 후 캐리어 기판(10)이 제거된 고밀도 기판층(300) 및 저밀도 기판층(100)의 표면에도 절연재를 적층하고 압착시켜 절연 지지층(200)을 형성할 수 있다. 이 경우, 고밀도 기판층(300) 및 저밀도 기판층(100)의 상부 및 하부 양면에 절연 지지층(200)을 형성시킬 수 있다.
하나의 예에 따라, 고밀도 기판층(300) 및 저밀도 기판층(100)의 상하부에 절연재가 적층된 적층영역을 형성하는 경우를 살펴본다. 이때, 절연 지지층 형성 단계는 제1 절연 지지층 형성 단계 및 제2 절연 지지층 형성 단계를 포함할 수 있다. 제1 절연 지지층 형성 단계에서는 예컨대 도 2d에 도시된 바와 같이 고밀도 기판층 실장 단계를 거쳐 외부로 노출되는 고밀도 기판층(300) 및 저밀도 기판층(100)의 제1 표면에 절연재가 적층되고 압착되어 제1 절연 지지층(200)이 형성된다. 즉, 고밀도 기판층(300) 및 저밀도 기판층(100)의 제1 표면에 절연재를 적층하고 압착시켜, 고밀도 기판층(300)이 실장된 캐비티(150) 사이의 공간을 충전(充塡)시키고 고밀도 기판층(300) 및 저밀도 기판층(100)의 제1 표면에 적층영역을 형성시킨다. 예컨대, 고밀도 기판층(300) 및 저밀도 기판층(100)의 일면에만 절연 지지층(200)을 형성하는 다른 예에서는, 도 2d에서 도시되고 전술한 바와 같이, 절연 지지층 형성 단계는 제1 절연 지지층 형성 단계만으로 이루어질 수 있다.
다음으로, 도시되지 않았으나, 제2 절연 지지층 형성 단계는 도 2d의 제1 절연 지지층 형성 단계 후 캐리어 기판(10)이 제거되거나 도 2d의 제1 절연 지지층 형성 단계 후 절연층 비아홀 형성 단계 및 도 2e의 비아 및 외곽 패턴층 형성 단계를 거치고 나서 도 2f에 도시된 바와 같이 캐리어 기판(10)이 제거된 후에 수행될 수 있다. 즉, 제2 절연 지지층 형성 단계에서는 캐리어 기판(10)이 제거된 고밀도 기판층(300) 및 저밀도 기판층(100)의 제2 표면에 절연재를 적층하고 압착시켜 제2 절연 지지층(200)을 형성할 수 있다. 예컨대, 제1 절연 지지층 형성 단계에서 고밀도 기판층(300)이 실장된 캐비티(150) 사이의 공간이 충전되므로, 제2 절연 지지층 형성 단계에서는 고밀도 기판층(300) 및 저밀도 기판층(100)의 제2 표면에 절연재를 적층시켜 제2 표면 적층영역을 형성할 수 있다.
다음으로, 절연층 비아홀 형성 단계를 살펴본다. 절연층 비아홀 형성 단계에서는 절연 지지층(200)의 적층영역을 관통하는 절연층 비아홀들이 가공된다. 절연층 비아홀 가공에 따라, 고밀도 기판층(300) 및 저밀도 기판층(100)의 패턴들이 노출된다. 도시되지 않았으나, 도 2e에 도시된 도면부호 410인 절연층 비아들(410)이 절연 지지층(200)의 적층영역을 관통하도록 절연층 비아홀들이 형성된다. 비아홀 가공은 공지의 기판 비아홀 가공 방법에 의해 수행될 수 있고, 예컨대, 화학적 에칭, 포토 가공, 레이저 가공 또는 CO2 가공 등의 방식으로 비아홀이 가공될 수 있다.
계속하여, 비아 및 외곽 패턴층 형성 단계를 살펴본다. 비아 및 외곽 패턴층 형성 단계에서는, 절연층 비아홀들을 충전(充塡)하여 절연층 비아들(410)을 형성하고, 절연 지지층(200)의 적층영역 상에 회로 패턴들(430)을 형성하여 외곽 패턴층(430)을 형성한다. 이때, 절연 지지층(200)의 적층영역 상에 회로 패턴들은 절연층 비아들(410)과 연결되도록 형성된다. 예컨대, Cu 도금 등과 같은 방식으로 비아홀 충전과 회로 패턴 도금을 수행할 수 있다. 이때, 도금 방식은 공지의 패턴 도금 방식이 사용될 수 있다. 도금 재료로 Cu 등과 같은 도전성 금속 재질이 사용된다.
도 2g를 더 참조하면, 또 하나의 예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법은 보호층 형성 단계를 더 포함할 수 있다. 이때, 보호층(500)은 솔더레지스트층일 수 있다.
예컨대, 하나의 예에 따르면, 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법은 보호층 형성 단계로서 제1 보호층 형성 단계를 포함할 수 있다. 이때, 제1 보호층 형성 단계에서는 도 2e의 비아 및 외곽 패턴층 형성 단계 이후에 외곽 패턴층(430)의 회로 패턴들이 외부로 노출되도록 절연 지지층(200) 상에 제1 보호층(500)을 형성할 수 있다. 예컨대, 도 2g에서 외곽 패턴층(430)의 회로패턴들이 노출되도록 절연 지지층(200) 상에 형성된 보호층(500)이 제1 보호층(500)이 된다.
또한, 도 2f 및 2g를 참조하면, 하나의 예에서, 하이브리드 기판 제조방법은 캐리어 제거 단계(도 2f 참조) 및 보호층 형성 단계(도 2g 참조)를 포함할 수 있다. 도 2f를 참조하면, 캐리어 제거 단계에서는 도 2e의 비아 및 외곽 패턴층 형성 단계 이후에 캐리어 기판(10)이 제거된다. 또한, 도 2g를 참조하면, 보호층 형성 단계에서는 제1 보호층 및 제2 보호층(500)이 형성된다. 이때, 제1 보호층(500)은 외곽 패턴층(430)의 회로 패턴들이 외부로 노출되도록 절연 지지층(200) 상에 형성된다. 또한, 제2 보호층(500)은 캐리어 기판(10)이 제거된 고밀도 기판층(300) 및 저밀도 기판층(100)의 제2 표면에 형성된 회로 패턴들이 노출되도록 고밀도 기판층(300) 및 저밀도 기판층(100)의 제2 표면에 형성된다.
다음으로, 본 발명의 제4 실시예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법을 도면을 참조하여 구체적으로 살펴본다. 이때, 전술한 제2 실시예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판, 전술한 제3 실시예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법 및 도 3 등이 참조될 것이고, 이에 따라 중복되는 설명들은 생략될 수 있다.
도 4a 내지 4f는 도 3에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판의 제조 방법의 각 단계들을 개략적으로 나타낸 도면이다.
도 4a 내지 도 4e를 참조하면, 하나의 예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법 베이스 기판 준비 단계(도 4a 참조), 저밀도 기판층 형성 단계(도 4b 참조), 고밀도 기판층 실장 단계(도 4c 참조), 절연 지지층 형성 단계(도 4d 참조), 절연층 비아홀 형성 단계(도 4e 참조) 및 비아 및 외곽 패턴층 형성 단계(도 4e 참조)를 포함할 수 있다. 또한, 도 4f를 더 참조하면, 또 하나의 예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법은 보호층 형성 단계를 더 포함할 수 있다.
도 4a를 참조하면, 베이스 기판 준비 단계에서는 베이스 기판층(50)이 준비된다. 이때, 하나의 예에서, 베이스 기판층(50)은 단층 또는 다층 적층 구조일 수 있다. 베이스 기판층(50)은 저밀고 기판층과 동일 재질 또는 공지의 기판 재질 또는 공지의 코어 재질로 이루어질 수도 있다.
다음으로, 도 4b를 참조하여, 저밀도 기판층 형성 단계를 살펴본다. 저밀도 기판층 형성 단계에서는 준비된 베이스 기판층(50) 상에 저밀도 기판층(100)을 형성한다. 이때, 저밀도 기판층(100)은 중간 영역에 캐비티(150)가 형성되고 캐비티(150) 주위에 패턴 밀집도가 낮은 저밀도 영역으로 이루어진다.
계속하여, 도 4c를 참조하여, 고밀도 기판층 실장 단계를 살펴본다. 고밀도 기판층 실장 단계에서는 저밀도 기판층(100)의 저밀도 기판층(100)의 캐비티(150) 내의 베이스 기판층(50) 상에 고밀도 기판층(300)이 실장된다. 이때, 고밀도 기판층(300)은 저밀도 기판층(100)의 저밀도 영역보다 패턴 밀집도가 높은 고밀도 영역으로 이루어진다.
다음으로, 도 4d를 참조하여, 절연 지지층 형상 단계를 살펴본다. 절연 지지층 형성 단계에서는 절연 지지층(200)이 형성된다. 절연 지지층(200)은 적층영역을 포함하고, 이때, 적층영역은 고밀도 기판층(300) 및 저밀도 기판층(100)의 상부에 절연재가 적층 형성된 영역이다. 예컨대, 하나의 예에서, 도 4d를 참조하면, 도 4c의 고밀도 기판층 실장 단계 후에 고밀도 기판층 및 저밀도 기판층(300, 100) 상에 절연재를 적층하고 압착시켜, 고밀도 기판층(300)이 실장된 캐비티(150) 사이의 공간을 절연재로 충전시키고, 고밀도 기판층(300) 및 저밀도 기판층(100)의 상부에 압착된 절연재층에 의해 적층영역을 형성할 수 있다. 절연재는 유전체로서, 기판에 사용되는 공지의 절연층 재료를 사용할 수 있다. 또한, 도 4d에서 절연 지지층(200)은 단층 구조로 도시되었으나, 적용 예에 따라, 다층구조의 절연 지지층(200)이 형성될 수도 있다.
다음으로, 절연층 비아홀 형성 단계를 살펴본다. 직접 도시되지 않았으나, 도 4e를 참조하면, 도면부호 410인 절연층 비아들(410)이 형성될 절연층 비아홀들이 가공된다. 절연층 비아홀 형성 단계에서는 절연 지지층(200)의 적층영역을 관통하고 고밀도 기판층(300) 및 저밀도 기판층(100)의 패턴들이 노출되도록 절연층 비아홀들이 형성된다. 비아홀 가공은 공지의 기판 비아홀 가공 방법에 의해 수행될 수 있다.
계속하여, 도 4e의 비아 및 외곽 패턴층 형성 단계를 살펴본다. 비아 및 외곽 패턴층 형성 단계에서는 절연층 비아홀들을 충전(充塡)하여 절연층 비아들(410)을 형성하고, 절연 지지층(200)의 적층영역 상에 회로 패턴들을 형성하여 외곽 패턴층(430)을 형성한다. 이때, 외곽 패턴층(430)은 절연층 비아들(410)과 연결되도록 형성된다. 절연층 비아 및 외곽 패턴층(430)은 예컨대, Cu 도금 등과 같은 방식으로 형성될 수 있다. 이때, 도금 재료로 Cu 등과 같은 도전성 금속 재질이 사용될 수 있고, 도금 방식은 공지의 패턴 도금 방식이 사용될 수 있다.
도 4f를 더 참조하면, 또 하나의 예에 따른 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법은 보호층 형성 단계를 더 포함할 수 있다. 이때, 보호층 형성 단계에서는 외곽 패턴층(430)의 회로 패턴들이 외부로 노출되도록 절연 지지층(200) 상에 보호층(500)을 형성한다. 예컨대, 보호층(500)은 솔더레지스트층일 수 있다.
본 발명에서는 고밀도와 저밀도 회로를 함께 집적시키며, 예컨대 고집적 소자인 칩 등과 직접적으로 연결되는 부분의 기판은 디바이스의 집적화에 비례하여 고밀도 회로기판을 적용하고, 예컨대 마더보드 등과 연결되는 부분의 기판은 저밀도 회로를 적용할 수 있는 기술을 제안하고 있다. 이때, 고밀도/저밀도 회로 기판을 적용한 디바이스가 패키징되어 핸드폰, PC 등 최종 제품에 적용되었을 경우 패키징의 두께가 증가하여 최종 제품 두께에 영향을 미치는 경우 최근 전자기기의 소형화 및 박형화에 반하게 되므로, 본 발명에서는 고밀도 기판 부분을 저밀도 기판의 캐비티 영역에 실장시키는 방식으로 해결하고 있다.
본 발명의 전술한 실시예들에 따라, 하이브리드 기판 패키지의 고밀도 기판층 영역은 칩과 같은 고집적 소자들이 접속하고, 저밀도 기판층 영역은 예컨대 마더보드 등과 접합하도록 사용할 수 있다.
이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 또한, 전술한 구성들의 다양한 조합에 따른 실시예들이 앞선 구체적인 설명들로부터 당업자에게 자명하게 구현될 수 있다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.
10 : 캐리어 기판 20 : 접착필름
50 : 베이스 기판층 51, 110, 310 : 패턴 또는 회로 패턴
100 : 저밀도 기판 층 150 : 캐비티
200 : 절연 지지층 300 : 고밀도 기판층
410 : 절연층 비아 430 : 외곽 패턴층 또는 회로 패턴
500 : 보호층, 제1 보호층, 제2 보호층

Claims (18)

  1. 중간 영역에 캐비티가 형성되고 상기 캐비티 주위에 패턴 밀집도가 낮은 저밀도 영역으로 이루어진 저밀도 기판층;
    상기 저밀도 기판층의 캐비티에 내장되고 상기 저밀도 영역보다 패턴 밀집도가 높은 고밀도 영역으로 이루어진 고밀도 기판층;
    상기 고밀도 기판층 및 저밀도 기판층의 상부, 하부 또는 상하부에 형성된 적층영역을 포함하는 절연 지지층;
    상기 절연 지지층의 상기 적층영역을 관통하고 상기 고밀도 기판층 및 저밀도 기판층의 패턴과 연결되는 절연층 비아들; 및
    상기 절연층 비아들과 연결되는 회로 패턴들을 포함하고 상기 절연 지지층의 상기 적층영역 상에 형성된 외곽 패턴층; 을 포함하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판.
  2. 청구항 1에 있어서,
    상기 외곽 패턴층의 회로 패턴들이 외부로 노출되도록 상기 절연 지지층 상에 형성된 제1 보호층을 더 포함하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판.
  3. 청구항 1 또는 2에 있어서,
    상기 절연 지지층은 상기 고밀도 기판층과 상기 캐비티 사이의 공간에 충전(充塡)된 충전영역과 상기 고밀도 기판층 및 저밀도 기판층의 상부 또는 하부에 형성된 적층영역으로 이루어지고,
    상기 하이브리드 기판은, 상기 절연 지지층이 형성되지 않은 상기 고밀도 기판층 및 저밀도 기판층의 나머지 하부 또는 상부에 형성된 회로 패턴들이 노출되도록 상기 고밀도 기판층 및 저밀도 기판층의 나머지 하부 또는 상부에 형성된 제2 보호층을 더 포함하는 것을 특징으로 하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판.
  4. 청구항 3에 있어서,
    상기 고밀도 기판층 상에 형성되어 노출된 상기 회로 패턴들 상에 IC 칩이 실장되는 것을 특징으로 하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판.
  5. 베이스 기판층;
    상기 베이스 기판층 상에 형성되고, 중간 영역에 캐비티가 형성되고 상기 캐비티 주위에 패턴 밀집도가 낮은 저밀도 영역으로 이루어진 저밀도 기판층;
    상기 저밀도 기판층의 캐비티 내의 상기 베이스 기판층 상에 실장되고 상기 저밀도 영역보다 패턴 밀집도가 높은 고밀도 영역으로 이루어진 고밀도 기판층;
    상기 고밀도 기판층 및 저밀도 기판층의 상부에 형성된 적층영역을 포함하는 절연 지지층;
    상기 절연 지지층의 적층영역을 관통하고 상기 고밀도 기판층 및 저밀도 기판층의 패턴과 연결되는 절연층 비아들; 및
    상기 절연층 비아들과 연결되는 회로 패턴들을 포함하고 상기 절연 지지층의 적층영역 상에 형성된 외곽 패턴층; 을 포함하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판.
  6. 청구항 5에 있어서,
    상기 외곽 패턴층의 회로 패턴들이 외부로 노출되도록 상기 절연 지지층 상에 형성된 보호층을 더 포함하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판.
  7. 청구항 5에 있어서,
    상기 절연 지지층은 상기 고밀도 기판층과 상기 캐비티 사이의 공간에 충전(充塡)된 충전영역과 상기 고밀도 기판층 및 저밀도 기판층의 상부에 형성된 적층영역으로 이루어지는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판.
  8. 청구항 5 내지 7 중의 어느 하나에 있어서,
    상기 베이스 기판층은 단층 또는 다층 적층 구조인 것을 특징으로 하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판.
  9. 청구항 8에 있어서,
    상기 고밀도 기판층 상부에 형성된 회로 패턴들 상에 IC 칩이 실장되는 것을 특징으로 하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판.
  10. 중간 영역에 캐비티가 형성되고 상기 캐비티 주위에 패턴 밀집도가 낮은 저밀도 영역으로 이루어진 저밀도 기판층을 준비하는 단계;
    상기 저밀도 기판층의 캐비티에 상기 저밀도 영역보다 패턴 밀집도가 높은 고밀도 영역으로 이루어진 고밀도 기판층을 실장하는 단계;
    상기 고밀도 기판층 및 저밀도 기판층의 상부, 하부 또는 상하부에 상기 절연재가 적층된 적층영역을 포함하는 절연 지지층을 형성하는 단계;
    상기 절연 지지층의 상기 적층영역을 관통하고 상기 고밀도 기판층 및 저밀도 기판층의 패턴들이 노출되도록 절연층 비아홀들을 형성하는 단계; 및
    상기 절연층 비아홀들을 충전(充塡)하여 절연층 비아들을 형성하고, 상기 절연층 비아들과 연결되도록 상기 절연 지지층의 상기 적층영역 상에 회로 패턴들을 형성하여 외곽 패턴층을 형성하는 단계; 를 포함하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법.
  11. 청구항 10에 있어서,
    상기 저밀도 기판층을 준비하는 단계에서 상기 캐비티가 형성된 상기 저밀도 기판층을 캐리어 기판의 일면 또는 양면 상에 부착시키고,
    상기 고밀도 기판층을 실장하는 단계에서 상기 고밀도 기판층을 상기 캐비티 내로 삽입시켜 상기 캐리어 기판 상에 상기 고밀도 기판층을 부착시키고,
    상기 절연 지지층을 형성하는 단계에서, 상기 고밀도 기판층 및 저밀도 기판층의 표면에 상기 절연재를 적층하고 압착시켜, 상기 고밀도 기판층이 실장된 상기 캐비티 사이의 공간을 충전(充塡)시키고 상기 고밀도 기판층 및 저밀도 기판층의 표면에 상기 적층영역을 형성시키는 것을 특징으로 하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법.
  12. 청구항 11에 있어서,
    상기 고밀도 기판층 및 저밀도 기판층의 상하부에 상기 절연재가 적층된 상기 적층영역을 형성하는 경우,
    상기 절연 지지층을 형성하는 단계는: 상기 고밀도 기판층을 실장하는 단계를 거쳐 외부로 노출되는 상기 고밀도 기판층 및 저밀도 기판층의 제1 표면에 상기 절연재를 적층하고 압착시켜, 상기 고밀도 기판층이 실장된 상기 캐비티 사이의 공간을 충전(充塡)시키고 상기 고밀도 기판층 및 저밀도 기판층의 제1 표면에 상기 적층영역을 형성시키는 제1 절연 지지층 형성 단계; 및 상기 제1 절연 지지층 형성 단계 후 상기 캐리어 기판을 제거하거나 상기 제1 절연 지지층 형성 단계 후 상기 절연층 비아홀들을 형성하는 단계 및 상기 외곽 패턴층을 형성하는 단계를 거치고 나서 상기 캐리어 기판을 제거하고 상기 캐리어 기판이 제거된 상기 고밀도 기판층 및 저밀도 기판층의 제2 표면에 상기 절연재를 적층하고 압착시켜 제2 표면 적층영역을 형성시키는 제2 절연 지지층 형성 단계; 를 포함하는 것을 특징으로 하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법.
  13. 청구항 10 내지 12 중의 어느 하나에 있어서,
    상기 외곽 패턴층을 형성하는 단계 이후에 상기 외곽 패턴층의 회로 패턴들이 외부로 노출되도록 상기 절연 지지층 상에 제1 보호층을 형성하는 단계를 더 포함하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법.
  14. 청구항 11에 있어서,
    상기 절연 지지층을 형성하는 단계에서, 상기 고밀도 기판층을 실장하는 단계를 거쳐 외부로 노출되는 상기 고밀도 기판층 및 저밀도 기판층의 제1 표면에 상기 절연재를 적층하고 압착시켜, 상기 고밀도 기판층이 실장된 상기 캐비티 사이의 공간을 충전(充塡)시키고 상기 고밀도 기판층 및 저밀도 기판층의 제1 표면에 상기 적층영역을 형성시키고,
    상기 하이브리드 기판 제조방법은: 상기 외곽 패턴층을 형성하는 단계 이후에 상기 캐리어 기판을 제거하는 캐리어 제거단계; 및 상기 외곽 패턴층의 회로 패턴들이 외부로 노출되도록 상기 절연 지지층 상에 제1 보호층을 형성하고, 상기 캐리어 기판이 제거된 상기 고밀도 기판층 및 저밀도 기판층의 제2 표면에 형성된 회로 패턴들이 노출되도록 상기 고밀도 기판층 및 저밀도 기판층의 제2 표면에 제2 보호층을 형성하는 보호층 형성 단계; 를 더 포함하는 것을 특징으로 하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법.
  15. 베이스 기판층을 준비하는 단계;
    중간 영역에 캐비티가 형성되고 상기 캐비티 주위에 패턴 밀집도가 낮은 저밀도 영역으로 이루어진 저밀도 기판층을 상기 베이스 기판층 상에 형성하는 단계;
    상기 저밀도 영역보다 패턴 밀집도가 높은 고밀도 영역으로 이루어진 고밀도 기판층을 상기 저밀도 기판층의 캐비티 내의 상기 베이스 기판층 상에 실장하는 단계;
    상기 고밀도 기판층 및 저밀도 기판층의 상부에 상기 절연재가 적층된 적층영역을 포함하는 절연 지지층을 형성하는 단계;
    상기 절연 지지층의 상기 적층영역을 관통하고 상기 고밀도 기판층 및 저밀도 기판층의 패턴들이 노출되도록 절연층 비아홀들을 형성하는 단계; 및
    상기 절연층 비아홀들을 충전(充塡)하여 절연층 비아들을 형성하고, 상기 절연층 비아들과 연결되도록 상기 절연 지지층의 상기 적층영역 상에 회로 패턴들을 형성하여 외곽 패턴층을 형성하는 단계; 를 포함하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법.
  16. 청구항 15에 있어서,
    상기 외곽 패턴층의 회로 패턴들이 외부로 노출되도록 상기 절연 지지층 상에 보호층을 형성하는 단계를 더 포함하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법.
  17. 청구항 15에 있어서,
    상기 절연 지지층을 형성하는 단계에서, 상기 고밀도 기판층 및 저밀도 기판층의 상부에 상기 절연재를 적층하고 압착시켜, 상기 고밀도 기판층과 상기 캐비티 사이의 공간을 충전(充塡)시키고, 상기 고밀도 기판층 및 저밀도 기판층의 상부에 적층영역을 형성하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법.
  18. 청구항 15 내지 17 중의 어느 하나에 있어서,
    상기 베이스 기판층은 단층 또는 다층 적층 구조인 것을 특징으로 하는 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 제조방법.
KR1020120150694A 2012-12-21 2012-12-21 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법 KR20140081193A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120150694A KR20140081193A (ko) 2012-12-21 2012-12-21 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법
US14/063,699 US9159693B2 (en) 2012-12-21 2013-10-25 Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
JP2013249924A JP2014123725A (ja) 2012-12-21 2013-12-03 高密度及び低密度基板領域を備えるハイブリッド基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120150694A KR20140081193A (ko) 2012-12-21 2012-12-21 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20140081193A true KR20140081193A (ko) 2014-07-01

Family

ID=50973742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120150694A KR20140081193A (ko) 2012-12-21 2012-12-21 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US9159693B2 (ko)
JP (1) JP2014123725A (ko)
KR (1) KR20140081193A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10477683B2 (en) 2016-01-08 2019-11-12 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including sub-circuit board
KR20220075112A (ko) * 2020-11-27 2022-06-07 주식회사 심텍 브릿지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
KR101585554B1 (ko) * 2014-01-22 2016-01-14 앰코 테크놀로지 코리아 주식회사 임베디드 트레이스 기판과 그의 범프 형성 방법
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
KR102163039B1 (ko) * 2015-04-07 2020-10-08 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
CN106658967B (zh) * 2015-10-30 2019-12-20 奥特斯(中国)有限公司 具有不同电荷密度的交替垂直堆叠层结构的元件载体
WO2017095419A1 (en) * 2015-12-03 2017-06-08 Intel Corporation A hybrid microelectronic substrate and methods for fabricating the same
CN108369944B (zh) 2015-12-09 2022-11-22 英特尔公司 混合微电子衬底及用于制造其的方法
WO2018019496A1 (en) * 2016-07-26 2018-02-01 Asml Netherlands B.V. Level sensor apparatus, method of measuring topographical variation across a substrate, method of measuring variation of a physical parameter related to a lithographic process, and lithographic apparatus
US20200020624A1 (en) * 2018-07-10 2020-01-16 Qualcomm Incorporated Substrate-embedded substrate
CN112153883B (zh) * 2019-06-28 2022-12-06 鹏鼎控股(深圳)股份有限公司 电路板制造方法以及电路板
US11430762B2 (en) * 2020-12-30 2022-08-30 Alpha And Omega Semiconductor International Lp Method for semi-wafer level packaging

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP4841806B2 (ja) * 2004-02-02 2011-12-21 新光電気工業株式会社 キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
JP5589302B2 (ja) 2008-11-12 2014-09-17 富士通株式会社 部品内蔵基板及びその製造方法
WO2010101163A1 (ja) * 2009-03-04 2010-09-10 日本電気株式会社 機能素子内蔵基板及びそれを用いた電子デバイス
US8400782B2 (en) * 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
TWI418272B (zh) * 2009-08-25 2013-12-01 Samsung Electro Mech 處理核心基板之空腔的方法
JPWO2011102561A1 (ja) * 2010-02-22 2013-06-17 三洋電機株式会社 多層プリント配線基板およびその製造方法
JP2012054395A (ja) * 2010-09-01 2012-03-15 Nec Corp 半導体パッケージ
TWI414050B (zh) * 2010-10-19 2013-11-01 Unistars 封裝板與其製造方法
KR101711499B1 (ko) * 2010-10-20 2017-03-13 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101831692B1 (ko) * 2011-08-17 2018-02-26 삼성전자주식회사 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10477683B2 (en) 2016-01-08 2019-11-12 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including sub-circuit board
US20200029435A1 (en) * 2016-01-08 2020-01-23 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including sub-circuit board
US10701806B2 (en) 2016-01-08 2020-06-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including sub-circuit board
KR20220075112A (ko) * 2020-11-27 2022-06-07 주식회사 심텍 브릿지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법

Also Published As

Publication number Publication date
JP2014123725A (ja) 2014-07-03
US9159693B2 (en) 2015-10-13
US20140175672A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
KR20140081193A (ko) 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법
JP2012191204A (ja) プリント配線板の製造方法
US9578750B2 (en) Package carrier and manufacturing method thereof
KR20130110052A (ko) 극박의 매설식 다이 모듈 및 그 제조 방법
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JPH0936549A (ja) ベアチップ実装用プリント基板
KR20150054171A (ko) 인쇄회로기판 및 그 제조방법
KR20110036147A (ko) 인쇄회로기판의 제조방법
KR102186146B1 (ko) 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
TW201401942A (zh) 多層電路板及其製作方法
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
KR20040005591A (ko) 전자 패키지 제조용 반도체-탑재 기판 및 그 반도체-탑재기판을 제조하기 위한 제조 공정
KR20150137824A (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
US20150171002A1 (en) Integrated circuit packaging system with embedded component and method of manufacture thereof
US11984414B2 (en) Packaging structure with antenna and manufacturing method thereof
CN113130420B (zh) 一种嵌埋封装结构及其制造方法
JP2009076928A (ja) 配線基板の製造方法
JP4549695B2 (ja) 配線基板の製造方法
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
KR20120036044A (ko) 칩 매립형 다층회로 인쇄회로기판 제조방법
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
JP4549693B2 (ja) 配線基板の製造方法
KR20150135946A (ko) 임베디드 코어리스 기판 및 그 제조방법
TWI494033B (zh) 無核心封裝結構之製法及無核心封裝基板之製法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application