KR101441466B1 - 초박형 패키지기판 및 제조방법 - Google Patents

초박형 패키지기판 및 제조방법 Download PDF

Info

Publication number
KR101441466B1
KR101441466B1 KR1020120140995A KR20120140995A KR101441466B1 KR 101441466 B1 KR101441466 B1 KR 101441466B1 KR 1020120140995 A KR1020120140995 A KR 1020120140995A KR 20120140995 A KR20120140995 A KR 20120140995A KR 101441466 B1 KR101441466 B1 KR 101441466B1
Authority
KR
South Korea
Prior art keywords
copper foil
release film
opening
forming
pad
Prior art date
Application number
KR1020120140995A
Other languages
English (en)
Other versions
KR20140073162A (ko
Inventor
이형도
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020120140995A priority Critical patent/KR101441466B1/ko
Publication of KR20140073162A publication Critical patent/KR20140073162A/ko
Application granted granted Critical
Publication of KR101441466B1 publication Critical patent/KR101441466B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 패키지기판 제조방법에 관한 것으로서, 중앙에 이형필름을 두고 상하 양면 각각에 대칭으로 코어와 동박을 차례로 적층하고, 동박을 선택적으로 식각해서 소정의 회로패턴을 동박에 전사하여 동박 패드 및 회로를 형성하고, 동박 위에 절연층 또는 솔더마스크를 적층한다. 이어서, 절연층 또는 솔더마스크를 소정의 회로패턴에 따라 선택적으로 식각 제거해서 동박 패드의 일 표면을 노출함으로써 칩 단자와 연결하기 위한 개구부를 형성하고, 이형필름을 벗겨냄으로써 상하 두 개의 구조물로 분리한다. 그리고 나면, 분리된 구조물의 코어 표면을 레이저 드릴로 선택적으로 식각 제거함으로써 동박 패드의 반대측 표면을 노출시켜 솔더 볼을 형성하기 위한 개구부를 제작한다. 그 결과 일층의 동박이 상하 양측으로 칩단자 및 솔더볼을 연결할 수 있게 된다.

Description

초박형 패키지기판 및 제조방법{ULTRA-THIN PACKAGE BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 칩(chip)을 실장하는 패키지기판 및 제조 공법에 관한 것으로, 특히 두께를 초박형(ultra-thin)으로 구현할 수 있는 패키지기판 제조 공법에 관한 것이다.
통상적으로 반도체 칩을 실장하는 패키지기판은 2 메탈 (two metal) 구조를 사용하고 있다. 즉, 프리프레그와 같은 에폭시수지 절연층을 가운데 두고 상부면과 하부면에 동박회로를 형성한 2층의 구조를 사용하고 있으며, 상층의 동박은 다이(die)를 와이어본딩(wire bonding)을 하거나 플립칩(flip chip) 방식으로 접속하기 위한 패드(이하, '칩사이드 패드'라 칭함)를 포함하고 있으며, 하층의 동박은 솔더 볼 접속을 위한 패드(이하, '볼 패드'라 칭함)를 각각 구비하는 것을 특징으로 한다.
그런데, 종래기술에 따른 2 메탈 구조의 패키지기판은 두께를 박형으로 제작하는데 한계가 있어서, 당업계에서는 80 ㎛ 정도가 2 메탈 구조의 패키지기판이 달성할 수 있는 최소의 한계 두께로 보고 있다.
더욱이, 종래기술에 따른 2 메탈 구조의 패키지기판은 적층공정을 수행하여야 하고, 상층의 동박과 하층의 동박을 서로 연결하기 위하여 드릴 공정을 수행하여야 하고 제작된 홀 내벽에 동도금을 추가로 실시하여야 하는 등 공정상의 복잡성이 있다.
따라서, 본 발명의 제1 목적은 두께를 80 ㎛ 이하급으로 실현할 수 있는 초박형 패키지기판을 제조하는 공법을 제공하는데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 적층공정과, 상층의 동박과 하층의 동박을 서로 연결하기 위한 홀 가공과, 후속 동도금 공정을 생략할 수 있는 초박형 패키지기판을 제조하는 공법을 제공하는데 있다.
본 발명은 패키지기판 제조방법에 관한 것으로서, 중앙에 이형필름을 두고 상하 양면 각각에 대칭으로 코어와 동박을 차례로 적층하고, 동박을 선택적으로 식각해서 소정의 회로패턴을 동박에 전사하여 동박 패드 및 회로를 형성하고, 동박 위에 절연층 또는 솔더마스크를 적층한다. 이어서, 절연층 또는 솔더마스크를 소정의 회로패턴에 따라 선택적으로 식각 제거해서 동박 패드의 일 표면을 노출함으로써 칩 단자와 연결하기 위한 개구부를 형성하고, 이형필름을 벗겨냄으로써 상하 두 개의 구조물로 분리한다. 그리고 나면, 분리된 구조물의 코어 표면을 레이저 드릴로 선택적으로 식각 제거함으로써 동박 패드의 반대측 표면을 노출시켜 솔더 볼을 형성하기 위한 개구부를 제작한다. 그 결과 일층의 동박이 상하 양측으로 칩단자 및 솔더볼을 연결할 수 있게 된다.
본 발명은 일층 도전층의 양쪽 면을 볼 면 패드와 칩면 패드로 사용함으로써 이층 도전층 기판을 일층 도전층 기판으로 단순화할 수 있고, 특히 레이저 드릴 공법으로 솔더볼 제작을 위한 개구부를 형성함으로써 저비용 고신뢰성의 프로세스 작업을 기대할 수 있다.
본 발명은 초기의 박판공정 진행을 용이하게 하며 생산성을 높이고, 구조로 양면을 사용 할 수 있어 두께를 최소로 할 수 있는 장점이 있다. 또한, 일층의 도전층에 칩 접속을 위한 패드와 솔더 볼면을 레이저 드릴로 가공함으로써, 적층가공과 비아홀 가공, 도금공정 등을 생략할 수 있다.
도1a 내지 도1g는 본 발명의 제1 실시예에 따른 초박형 패키지기판을 제작하는 공법을 나타낸 도면.
도2a 내지 도2g는 본 발명의 제2 실시예에 따른 초박형 패키지기판을 제작하는 공법을 나타낸 도면.
본 발명의 제1 실시예는 칩을 실장하기 위한 패키지기판 제조방법에 있어서, (a) 중앙에 이형필름을 두고 상하 양면 각각에 대칭으로 코어와 동박을 차례로 적층하는 단계; (b) 상기 동박을 선택적으로 식각해서 소정의 회로패턴을 동박에 전사하여 동박 패드 및 회로를 형성하는 단계; (c) 상기 패턴 형성된 동박 위에 절연층을 적층하는 단계; (d) 상기 절연층을 레이저 드릴로 소정의 회로패턴에 따라 선택적으로 식각 제거해서 상기 동박 패드의 일 표면을 노출함으로써 칩 단자와 연결하기 위한 개구부를 형성하는 단계; (e) 상기 이형필름을 벗겨냄으로써 단계 (d) 결과물을 상하 두 개의 구조물로 분리하는 단계; 및 (f) 상기 단계 (e) 결과 분리된 구조물의 코어 표면을 레이저 드릴로 선택적으로 식각 제거함으로써 상기 동박 패드의 반대측 표면을 노출시켜 솔더 볼을 형성하기 위한 개구부를 제작하는 단계를 포함하는 패키지기판 제조방법을 제공한다.
본 발명의 제2 실시예는 칩을 실장하기 위한 패키지기판 제조방법에 있어서, (a) 중앙에 이형필름을 두고 상하 양면 각각에 대칭으로 코어와 동박을 차례로 적층하는 단계; (b) 상기 동박을 선택적으로 식각해서 소정의 회로패턴을 동박에 전사하여 동박 패드 및 회로를 형성하는 단계; (c) 상기 패턴 형성된 동박 위에 솔더마스크를 적층하는 단계; (d) 상기 솔더마스크에 대해 노광, 현상, 식각 등 일련의 이미지 프로세스를 진행해서 소정의 회로패턴에 따라 선택적으로 솔더마스크를 제거해서 상기 동박 패드의 일 표면을 노출함으로써 칩 단자와 연결하기 위한 개구부를 형성하는 단계; (e) 상기 이형필름을 벗겨냄으로써 단계 (d) 결과물을 상하 두 개의 구조물로 분리하는 단계; 및 (f) 상기 단계 (e) 결과 분리된 구조물의 코어 표면을 레이저 드릴로 선택적으로 식각 제거함으로써 상기 동박 패드의 반대측 표면을 노출시켜 솔더 볼을 형성하기 위한 개구부를 제작하는 단계를 포함하는 패키지기판 제조방법을 제공한다.이하, 첨부도면 도1 및 도2를 참조하며 본 발명에 따른 초박형 패키지기판을 제작하는 공법을 상세히 설명한다.
도1a 내지 도1g는 본 발명의 제1 실시예에 따른 초박형 패키지기판을 제조하는 공법을 나타낸 도면이다. 본 발명의 제1 실시예는 플립칩에 적용할 수 있는 공법이다.
도1a를 참조하면, 이형필름(release film; 10)을 가운데 두고, 양 쪽에 코어(20, 30)와 동박(40, 50)을 적층한다. 여기서, 코어(20, 30)로서 프리프레그(PREPREG)와 같은 에폭시수지 또는 유리섬유질이 함침된 수지가 사용될 수 있다. 본 발명의 양호한 실시예로서, 동박적층판(CCL; copper ladded laminate) 두 개를 이형필름을 사이에 두고 적층할 수 있다.
이형필름이란 접착제에 의해 자재를 접착하고 있다가, 접촉자재 사이에 약간의 전단력을 인가하면 쉽게 벗겨져 분리할 수 있는 필름을 의미하며 인쇄회로기판 업계에서 양면 기판(double substrate) 공법에서 흔히 사용하고 있다.
이어서 동박 위에 드라이필름을 도포하고 선정된 회로패턴을 전사하기 위하여 사진, 현상, 식각 등 일련의 이미지 프로세스를 진행해서, 동박(40, 50)에 회로를 형성한다. 도1b는 이미지 프로세스 결과 선택적으로 동박이 제거된 동박회로 패턴을 도시하고 있다.
도1c를 참조하면, 동박회로가 형성된 기판의 양 표면에 절연층(60, 70)을 적층한다. 본 발명에 따른 절연층(60, 70)의 양호한 실시예로서, 프리프레그(PREPREG)와 같은 레진이 사용될 수 있다.
이어서, 도1d를 참조하면, 레이저 드릴을 이용해서 선정된 위치의 절연층(60)을 식각하여 제거함으로써, 칩 단자와의 연결을 위하여 동박패드 표면 위에 개구부(61, 71)를 형성한다. 즉, 도1d의 기판 양쪽 상부면과 하부면이 칩 사이드가 된다.
도1e를 참조하면, 이형필름(10)을 벗겨 냄으로써, 이형필름(10)을 가운데 두고 상하 양면에 제작되어 있는 구조물을 서로 분리한다. 그 결과, 코어(20, 30)와 절연층(60, 70) 사이에 1층의 동박(40, 50)이 형성되어 있으며, 칩 사이드에 개구부(61, 71)이 형성되어 있는 기판 한쌍이 위아래로 분리되어 만들어진다.
도1f은 도1e의 단계에서 분리한 동일한 두개의 구조물을 하나의 도면으로 나타내었음에 유의한다. 도1f를 참조하면, 레이저 드릴을 이용해서 솔더 볼 접속을 위한 개구부(65)를 형성한다. 이하 동박패드 면 위의 금도금 등 피니시 처리는 통상의 프로세스를 적용하면 된다.
도1g는 본 발명의 제1 실시예에 따라 제작된 패키지 기판에 칩(200)을 실장한 모습을 나타낸 도면이다. 동박패드의 일면에는 법프(210)를 이용해서 칩(200)과 연결되어 있으며, 다른쪽 일면은 솔더볼(220)이 형성되어 있어 마더보드에 접속하게 된다.
이상과 같이 해서, 본 발명에 따른 패키지기판은 1층의 동박(40, 50)을 칩 접속을 위한 패드와 기판접속을 위한 솔더볼 패드로 동시에 사용하는 특징이 있다. 그 결과, 패키지 기판의 두께를 80 ㎛ 이하로 가져갈 수 있게 된다.
도2a 내지 도2f는 본 발명의 제2 실시예를 나타낸 도면이다. 본 발명의 제2 실시예는 플립칩 또는 와이본딩 칩 접속에 적용할 수 있는 공법이다. 도2a 및 도2b의 단계는 도1a 및 도1b의 단계와 동일하므로 설명을 생략한다.
도2c를 참조하면, 기판의 양 표면에 솔더마스크(160, 170)를 도포한다. 솔더마스크(160, 170)의 바람직한 실시예로서, 감광성솔더레지스트(PSR; photo solder resist)를 사용할 수 있다. 여기서 기판의 상부 및 하부면이 칩사이드가 된다. 여기서, 제2 실시예의 경우에는 와이어 본딩을 염두에 두고 있으므로, 동박 패드를 넓게 개구할 필요가 있으며, 개구면적을 넓게 하기 위해서는 레이저 드릴 방식을 적용할 수 없기 때문이다.
도2d를 참조하면, 기판의 상부와 하부에 피복된 솔더마스크(160, 170)에 대해 선택적으로 개구한다. 본 발명의 양호한 실시예로서, 노광, 현상, 식각 등 일련의 이미지 프로세스를 통해 솔더마스크(60, 70)를 선택적으로 개구할 수 있다. 이때에 개구하는 개구부(161, 171)의 크기는 와이어 본딩을 하고자 하는 경우에는 메탈 사이즈보다 넓게 열어 주어야 한다.
도2e를 참조하면, 이형필름(10)을 벗겨 냄으로써, 이형필름(10)을 가운데 두고 상하 양면에 제작되어 있는 구조물을 서로 분리한다. 그 결과, 코어(20, 30)와 솔더마스크(160, 170) 사이에 1층의 동박(40, 50)이 형성되어 있으며, 칩 사이드에 개구부(161, 171)이 형성되어 있는 기판 한쌍이 위아래로 분리되어 만들어진다.
도2f은 도2e의 단계에서 분리한 동일한 두개의 구조물을 하나의 도면으로 나타내었음에 유의한다. 도2f를 참조하면, 레이저 드릴을 이용해서 솔더 볼 접속을 위한 개구부(165)를 형성한다. 이하 동박패드 면 위의 금도금 등 피니시 처리는 통상의 프로세스를 적용하면 된다.
도2g는 본 발명의 제2 실시예에 따라 제작된 패키지 기판에 칩(200)을 실장한 모습을 나타낸 도면이다. 동박패드의 일면에는 법프(210)를 이용해서 칩(200)과 연결되어 있으며, 다른쪽 일면은 솔더볼(220)이 형성되어 있어 마더보드에 접속하게 된다.
이상과 같이 해서, 본 발명에 따른 패키지기판은 1층의 동박(40, 50)을 칩 접속을 위한 패드와 기판접속을 위한 솔더볼 패드로 동시에 사용하는 특징이 있다. 그 결과, 패키지 기판의 두께를 80 ㎛ 이하로 가져갈 수 있게 된다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
본 발명은 일층 도전층의 양쪽 면을 볼 면 패드와 칩면 패드로 사용함으로써 이층 도전층 기판을 일층 도전층 기판으로 단순화할 수 있고, 이에 따라 더블 기판 공법 적용이 가능하게 된다. 그 결과, 본 발명은 기존 이층 도전층 기판에 비해 두 배의 생산성 향상을 기대할 수 있으며, 종래 기술과 달리 이층 도전층을 제조하지 아니하고도 일층 도전층에 대해 상부면에는 와이어 본딩 또는 플립 칩 접속을 진행하고 반대 측 하부면에는 솔더 볼 어레이를 접속하게 된다.
10 : 이형필름
20, 30 : 코어
40, 50 : 동박
60, 70 : 절연층
160, 170 : 솔더마스크

Claims (2)

  1. 일층의 동박을 구비하고, 상기 동박의 일 표면은 칩 접속을 위한 패드를 형성하고, 상기 동박의 반대측 표면은 솔더 볼면을 형성한 패키지기판 제조방법에 있어서,
    (a) 중앙에 이형필름을 두고 이형필름의 상하 양면 각각 위에 절연층 코어와 동박을 차례로 적층하는 단계;
    (b) 상기 동박을 선택적으로 식각해서 소정의 회로패턴을 동박에 전사하는 단계;
    (c) 상기 동박 위에 절연층을 적층하는 단계;
    (d) 상기 절연층을 레이저 드릴로 선택적으로 식각 제거해서 상기 동박의 일 표면을 노출함으로써 칩 단자와 접속하기 위한 제1 개구부를 형성하는 단계;
    (e) 상기 이형필름을 벗겨냄으로써 단계 (d) 결과물을 상하 두 개의 구조물로 분리하는 단계; 및
    (f) 상기 단계 (e) 결과 분리된 구조물 각각에 대해, 상기 절연층 코어의 노출된 표면을 레이저 드릴로 선택적으로 식각 제거함으로써, 상기 제1 개구부의 반대측 동박 표면을 노출시켜 솔더 볼을 형성하기 위한 제2 개구부를 형성하는 단계
    를 포함하는 패키지기판 제조방법.
  2. 일층의 동박을 구비하고, 상기 동박의 일 표면은 칩 접속을 위한 패드를 형성하고, 상기 동박의 반대측 표면은 솔더 볼면을 형성한 패키지기판 제조방법에 있어서,
    (a) 중앙에 이형필름을 두고 이형필름의 상하 양면 각각 위에 절연층 코어와 동박을 차례로 적층하는 단계;
    (b) 상기 동박을 선택적으로 식각해서 소정의 회로패턴을 동박에 전사하는 단계;
    (c) 상기 동박 위에 솔더마스크를 적층하는 단계;
    (d) 상기 솔더마스크에 대해 노광, 현상, 식각 등 일련의 이미지 프로세스를 진행해서 선택적으로 솔더마스크를 제거해서 상기 동박의 일 표면을 노출함으로써 칩 단자와 연결하기 위한 제1 개구부를 형성하는 단계;
    (e) 상기 이형필름을 벗겨냄으로써 단계 (d) 결과물을 상하 두 개의 구조물로 분리하는 단계; 및
    (f) 상기 단계 (e) 결과 분리된 구조물 각각에 대해서, 절연층 코어 표면을 레이저 드릴로 선택적으로 식각 제거함으로써 상기 제1 개구부의 반대측 동박 표면을 노출시켜 솔더 볼을 형성하기 위한 제2 개구부를 형성하는 단계
    를 포함하는 패키지기판 제조방법.
KR1020120140995A 2012-12-06 2012-12-06 초박형 패키지기판 및 제조방법 KR101441466B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120140995A KR101441466B1 (ko) 2012-12-06 2012-12-06 초박형 패키지기판 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120140995A KR101441466B1 (ko) 2012-12-06 2012-12-06 초박형 패키지기판 및 제조방법

Publications (2)

Publication Number Publication Date
KR20140073162A KR20140073162A (ko) 2014-06-16
KR101441466B1 true KR101441466B1 (ko) 2014-11-03

Family

ID=51126789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120140995A KR101441466B1 (ko) 2012-12-06 2012-12-06 초박형 패키지기판 및 제조방법

Country Status (1)

Country Link
KR (1) KR101441466B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170032945A (ko) 2015-09-15 2017-03-24 대덕전자 주식회사 회로기판 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101698278B1 (ko) * 2015-10-08 2017-01-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060061953A (ko) * 2004-12-02 2006-06-09 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
KR20100107936A (ko) * 2009-03-27 2010-10-06 아페리오(주) 박형 패키지 기판 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060061953A (ko) * 2004-12-02 2006-06-09 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
KR20100107936A (ko) * 2009-03-27 2010-10-06 아페리오(주) 박형 패키지 기판 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170032945A (ko) 2015-09-15 2017-03-24 대덕전자 주식회사 회로기판 제조방법

Also Published As

Publication number Publication date
KR20140073162A (ko) 2014-06-16

Similar Documents

Publication Publication Date Title
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
JP4055717B2 (ja) 半導体装置およびその製造方法
US9603263B2 (en) Manufacturing method of circuit substrate
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
KR100722635B1 (ko) 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법
US9899235B2 (en) Fabrication method of packaging substrate
JP2011199077A (ja) 多層配線基板の製造方法
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
TWI530238B (zh) 晶片封裝基板及其製作方法
US9236364B2 (en) Package carrier and manufacturing method thereof
US20100055392A1 (en) Method of fabricating multi-layered substrate and the substrate thereof
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
US20090166892A1 (en) Circuit board for semiconductor package having a reduced thickness, method for manufacturing the same, and semiconductor package having the same
KR20170023310A (ko) 임베디드 회로 패턴을 가지는 패키지 기판, 제조 방법 및 이를 포함하는 반도체 패키지
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
US9955578B2 (en) Circuit structure
TWI798748B (zh) 電路板結構及其製作方法
JP6216157B2 (ja) 電子部品装置及びその製造方法
TWI494033B (zh) 無核心封裝結構之製法及無核心封裝基板之製法
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
KR20240002751A (ko) 반도체 패키지의 제조 방법
JP2005191234A (ja) 半導体装置およびその製造方法
JP2012114110A (ja) 多層配線基板の製造方法
TWI496243B (zh) 元件內埋式半導體封裝件的製作方法
JP2005235881A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant