JP5945564B2 - パッケージキャリアおよびその製造方法 - Google Patents

Description

本発明は、パッケージ構造およびその製造方法に関する。特に、本発明はパッケージキャリア（package carrier）およびその製造方法に関する。

チップパッケージの目的は、露出されたチップを保護し、チップの接点密度（contact density）を減少させ、チップに好ましい熱散逸を提供することにある。チップをパッケージキャリアに配置する一般的な方法は、ワイヤボンディング（wire bonding）またはフリップチップボンディング（flip chip bonding）等であり、これらによりチップの接点がパッケージキャリアに電気接続される。従って、チップの接点分配は、次の階層である外部デバイスの接点分配に適合するよう、パッケージキャリアにより再分配されることができる。

一般的に、パッケージキャリアの製造は、コア誘電体層をコア材として用い、フルアディティブ法（fully additive process）、セミアディティブ法（semi-additive process）、サブトラクティブ法（subtractive process）やその他の方法によって、コア誘電体層にパターン化回路層とパターン化誘電体層とが交互に積み重ねられる。結果として、コア誘電体層はパッケージキャリアの全体の厚みにおける大きな比率を占める。このため、もしコア誘電体層の厚みを著しく減少させることができないならば、パッケージ構造の厚みを減少させることは難しい。

本発明は、チップを搭載可能なパッケージキャリアを提供し、このパッケージキャリアを用いたパッケージ構造の厚みは減少される。また上述のパッケージキャリアの製造方法を提供する。

本発明は以下のステップを含むパッケージキャリアの製造方法を提供する。先ず、２つのベース金属層が接合される。次に、２つの支持層が、各ベース金属層にそれぞれラミネートされる。次に、２つの剥離用金属膜が、各支持層にそれぞれ配置され、各剥離用金属膜は、互いに分離可能な第１金属膜と第２金属膜を含む。次に、２つの第１パターン化金属層が、各剥離用金属膜にそれぞれ形成される。各第１パターン化金属層は、パッドパターン（pad pattern）を含む。これに続き、２つの誘電体層が、各剥離用金属膜にそれぞれ形成される。各誘電体層は、対応するパッドパターンにそれぞれ接続する導電ビア（conductive via）を有する。そして、２つの第２パターン化金属層が、各誘電体層にそれぞれ形成される。各第２パターン化金属層は、対応する導電ビアの上表面を少なくとも覆う。その後、互いに独立した２つのパッケージキャリアを形成するため、２つのベース金属層が分離される。

本発明は、チップを搭載可能なパッケージキャリアを提供する。このパッケージキャリアは、支持層、ベース金属層、剥離用金属膜、第１パターン化金属層、誘電体層、及び第２パターン化金属層を含む。支持層は、第１表面と、第１表面と相対する第２表面とを含む。ベース金属層は支持層の第１表面に配置される。剥離用金属膜は、支持層の第２表面に配置される。剥離用金属膜は、互いに分離可能な第１金属膜と第２金属膜とを含み、第２金属膜は支持層に接合される。第１パターン化金属層は剥離用金属膜に配置され、少なくとも１つのパッドパターンを含む。誘電体層は剥離用金属膜に配置され、第１パターン化金属層を覆う。誘電体層は、対応するパッドパターンに接続する少なくとも１つの導電ビアを有する。第２パターン化金属層は誘電体層に配置され、対応する導電ビアの上表面を少なくとも覆う。チップは第２パターン化金属層に配置されるよう適合され、第２パターン化金属層に電気接続される。

本発明のパッケージキャリアは、互いに接合された２つのベース金属層それぞれにおいて、対称的に製造方法を実施することで形成される。積層体がベース金属層にそれぞれ形成された後、２つの独立したパッケージキャリアを得るために、接合されていたベース金属層が互いから分離されることから、製造時間が短縮され、製造効率が向上する。加えて、誘電体層が支持層にラミネートされ、導電ビアとパターン化金属層とが誘電体層に形成されることで、チップを搭載しそのチップと電気接続するための積層体が形成される。さらに、剥離用金属膜は支持層とパターン化金属層との間に接続されることから、剥離用金属膜の分離可能な特色により、支持層は容易に取り除かれることができる。このため、従来のパッケージキャリアと比較し、本発明のパッケージキャリアは、このパッケージキャリアを用いたパッケージ構造の総体的な厚みを薄くすることを可能とする。

本発明の上述およびその他の特徴と利点をより理解し易くするため、図面を伴ういくつかの実施形態を以下に詳細に説明する。

本発明のさらなる理解のため、添付図面を含んでおり、これらは本明細書に併合され本明細書の一部を成すものである。これら図面は本発明の例示的な実施形態を示しており、本明細書の記述と共に、本発明の原理を説明する役割をもつ。

本発明の１つの実施形態によるパッケージキャリアの製造プロセスを示す概略的断面図である。 本発明の１つの実施形態によるパッケージキャリアの製造プロセスを示す概略的断面図である。 本発明の１つの実施形態によるパッケージキャリアの製造プロセスを示す概略的断面図である。 本発明の１つの実施形態によるパッケージキャリアの製造プロセスを示す概略的断面図である。 本発明の１つの実施形態によるパッケージキャリアの製造プロセスを示す概略的断面図である。 本発明の１つの実施形態によるパッケージキャリアの製造プロセスを示す概略的断面図である。 本発明の１つの実施形態によるパッケージキャリアの製造プロセスを示す概略的断面図である。 本発明の１つの実施形態によるパッケージキャリアの製造プロセスを示す概略的断面図である。 図１Ｈのパッケージキャリアにチップを搭載するプロセスを示す概略的断面図である。 図１Ｈのパッケージキャリアにチップを搭載するプロセスを示す概略的断面図である。 図１Ｈのパッケージキャリアにチップを搭載するプロセスを示す概略的断面図である。 本発明の別の実施形態による、チップを搭載するパッケージキャリアを示す概略的断面図である。

図１Ａから図１Ｈは、本発明の１つの実施形態によるパッケージキャリアの製造方法を示す概略的断面図である。本実施形態において、パッケージキャリアの製造方法は以下のステップを含む。先ず、図１Ａについて、２つのベース金属層１１０が互いに接合される。本実施形態において、２つのベース金属層１１０は、２つの銅箔でありえる。２つのベース金属層１１０の外縁に封止領域を形成するため、２つのベース金属層１１０の外縁に粘着層１０５が施されることで、２つのベース金属層１１０は一時的に互いに接合され、後続処理にて用いられる薬品または試薬が２つのベース金属層１１０に侵入することを防ぐ。

そして、図１Ｂについて、２つの支持層１２０が、２つのベース金属層１１０にそれぞれラミネートされる(laminated)。その後、２つの剥離用金属膜１３０が、各支持層１２０にそれぞれ配置され、各剥離用金属膜１３０には、互いに分離可能な第１金属膜１３２と第２金属膜１３４とを含む。本実施形態において、第２金属膜１３４の厚みは、第１金属膜１３２の厚みよりも実質的に大きい。より具体的に述べると、第２金属膜１３４の厚みは約１８μｍであり、第１金属膜１３２の厚みは約５μｍである。ただし、本実施形態は例として示されるものであり、本発明はこれに限定されない。

次に、図１Ｃについて、２つの第１パターン化金属層１５０が、２つの剥離用金属膜１３０にそれぞれ形成され、各第１パターン化金属層１５０は、少なくとも１つのパッドパターン１５２を含む。ここで、図１Ｃの第１パターン化金属層１５０は例として示されており、本実施形態の説明はパッドパターン１５２の数を限定することを意図していない。第１パターン化金属層１５０は、パターン化電気めっきといったアディティブ法により形成されることができる。しかし、本発明のその他の実施形態において、第１パターン化金属層１５０はエッチング処理等といったサブトラクティブ法によって形成されることもできる。

加えて、本発明の１つの実施形態において、第１パターン化金属層１５０が形成される前に、図１Ｃに示されるように、２つのエッチング停止層１４０を剥離用金属膜１３０にそれぞれ形成されることができる。エッチング停止層１４０は、剥離用金属膜１３０に電気めっきにより形成されたニッケル層でありえる。

そして、図１Ｄと図１Ｅについて、２つの誘電体層１６０が、各剥離用金属膜１３０にそれぞれ形成される。図１Ｄに示されるように、２つの誘電体層１６０は、それぞれ対応する第１パターン化金属層１５０を覆う。続いて、図１Ｅについて、少なくとも１つのビア１６４が、各誘電体層１６０に形成され、各ビア１６４は対応するパッドパターン１５２を露出する。そして、導電体層１６６が各ビア１６４に形成されることで、各誘電体層１６０に少なくとも１つの導電ビア１６２が形成され、これにより各誘電体層１６０は、対応するパッドパターン１５２にそれぞれ接続する少なくとも１つの導電ビア１６２を有する。本実施形態において、ビア１６４は、例えばレーザードリル処理により誘電体層１６０に形成され、導電体層１６６は、化学めっきといった方法によりビア１６４に形成される。その他の実施形態において、導電体層１６６は、電気めっき等といった方法でビア１６４に埋められる。本実施形態は本発明の導電ビア１６２の形成方法を制限することを意図していない。

次に、図１Ｆについて、２つの第２パターン化金属層１７０が、各誘電体層１６０にそれぞれ形成され、各第２パターン化金属層１７０は、対応する導電ビア１６２の上表面を少なくとも覆う。本実施形態において、もし各第２パターン化金属層１７０の各回路の幅が約１５〜３５μｍの間ならば、即ち、第２パターン化金属層１７０は細線電極（thin wire）とみなすことができ、第２パターン化金属層１７０は、パターン化電気めっきといったアディティブ法により形成されることができる。より詳細に述べると、第２パターン化金属層１７０の形成方法は以下のステップを含む。先ず、２つのパターン化フォトレジスト層を各誘電体層１６０にそれぞれ形成し、各パターン化フォトレジスト層は、対応する誘電体層１６０の一部と、対応する導電ビア１６２とを露出する。そして、電気めっきにより誘電体層１６０の露出部分に第２パターン化金属層１７０を形成するため、パターン化フォトレジスト層は電気めっきマスクとして使用される。その後、パターン化フォトレジスト層は取り除かれる。

さらに、本実施形態において、パターン化フォトレジスト層が取り除かれる前に、図１Ｆに示されるように、２つの表面処理層１７２が、各第２パターン化金属層１７０にそれぞれ形成されることができる。本実施形態において、表面処理層１７２は、電気めっきされた金層、電気めっきされた銀層、還元金層、還元銀層、電気めっきされたニッケル-パラジウム-金層、化学めっきされたニッケル-パラジウム-金層、または有機半田付け性保存剤（organic solderabilitypreservatives, OSP）層を含むことができる。しかし、本発明はこれに限定されない。その後、パターン化フォトレジスト層が取り除かれることで、図１Ｆに示されるように、第２パターン化金属層１７０と表面処理層１７２が、誘電体層１６０に形成される。

当然ながら、その他の実施形態において、第２パターン化金属層１７０は、エッチング処理等といったサブトラクティブ法によって形成してもいい。より具体的に述べると、もし各第２パターン化金属層１７０の各回路の幅が３５μｍ以上ならば、第２パターン化金属層１７０の形成方法は、例えば、以下のステップを含むことができる。先ず、２つの第２金属層が各誘電体層１６０にそれぞれ形成され、各第２金属層は対応する誘電体層１６０を完全に覆う。そして、２つのパターン化フォトレジスト層が各第２金属層にそれぞれ形成され、各パターン化フォトレジスト層は、対応する第２金属層の一部と、対応する導電ビア１６２の上表面とを覆う。次に、２つのパターン化フォトレジスト層によって覆われていない、各第２金属層の一部が取り除かれることで、第２パターン化金属層１７０が形成される。当然ながら、本開示は本発明の形成方法と第２パターン化金属層１７０の回路幅を限定することを意図していない。

加えて、本実施形態において、第２金属層にパターン化フォトレジスト層が形成される前に、２つの表面処理層１７２が各第２金属層にそれぞれ形成してもいい。本実施形態において、表面処理層１７２は、電気めっきされた金層、電気めっきされた銀層、還元金層、還元銀層、電気めっきされたニッケル-パラジウム-金層、化学めっきされたニッケル-パラジウム-金層、または有機半田付け性保存剤（organic solderabilitypreservatives, OSP）層を含むことができる。しかし、本発明はこれに限定されない。その後、第２金属層ならびに表面処理層１７２において、後続のパターン形成プロセスが実施されることで、図１Ｆに示されるように、第２パターン化金属層１７０と表面処理層１７２が誘電体層１６０に、形成される。

そして、図１Ｇについて、２つのパターン化ソルダーマスク層１８０が、２つの誘電体層１６０にそれぞれ形成される。図１Ｇに示されるように、各パターン化ソルダーマスク層１８０は、対応する第２パターン化金属層１７０を露出するための複数の開口を有する。次に、図１Ｈに示されるように、互いに独立した２つのパッケージキャリア１００を形成するため、２つのベース金属層１１０の封止領域が分離されることで、ベース金属層１１０が分離される。従って、上述の製造方法で形成されたパッケージキャリア１００は、支持層１２０、ベース金属層１１０、剥離用金属膜１３０、第１パターン化金属層１５０、誘電体層１６０および第２パターン化金属層１７０を含む。支持層１２０は、第１表面１２２と、第１表面１２２と相対する第２表面１２４とを含む。ベース金属層１１０は、支持層１２０の第１表面１２２に配置され、剥離用金属膜１３０は、支持層１２０の第２表面１２４に配置される。剥離用金属膜１３０は、互いに分離可能な第１金属膜１３２と第２金属膜１３４とを含み、第２金属膜１３４と支持層１２０は互いに接合され、第１パターン化金属層１５０は剥離用金属膜１３０の第１金属膜１３２に配置され、少なくとも１つのパッドパターン１５２を含む。誘電体層１６０は、剥離用金属膜１３０に配置され、第１パターン化金属層１５０を覆う。誘電体層１６０は、対応するパッドパターン１５２に接続する少なくとも１つの導電ビア１６２を有する。第２パターン化金属層１７０は、誘電体層１６０に配置され、対応する導電ビア１６２の上表面を少なくとも覆う。

ここで、言及すべきこととして、本実施形態のパッケージキャリア１００は、単一の誘電体層を積む製造方法を示しているが、本開示はパッケージキャリア１００の積層体の数を限定することを意図していない。当業者は、製品の要件を満たすためパッケージキャリア１００の積層体の数を改変し調節することができる。さらに、本実施形態において、パッケージキャリアは対称的に製造されることから、分離後（即ち、ベース金属層１１０の分離後）、２つの独立したパッケージキャリアを同時に得ることができ、効果的に製造時間を短縮し製造効率を向上させる。

図２Ａから図２Ｃは、図１Ｈのパッケージキャリアにチップを搭載するプロセスを示す概略的断面図である。先ず、図２Ａについて、本実施形態において、前述の製造方法により形成されたパッケージキャリア１００は、チップ２００を搭載し、チップ２００と電気接続することができる。本実施形態において、チップ２００は、例えば、単一チップまたは複数チップを有するチップモジュールである。本実施形態の開示はチップ２００の種類を限定することを意図していない。第２パターン化金属層１７０は、少なくとも１つのチップパッド１７４と複数のボンディングパッド１７６とを含むことができ、チップ２００はチップパッド１７４に粘着層によって配置されることができ、チップ２００は、例えば、少なくとも１つの導電ワイヤ２１０により第２パターン化金属層１７０のボンディングパッド１７６と電気接続されることができる。

そして、図２Ｂに示されるように、パッケージキャリア１００にモールド・コンパウンド(mold compound)２２０を形成するよう封止処理（encapsulating process）が実施され、モールド・コンパウンド２２０は、チップ２００および導電ワイヤ２１０と、パッケージキャリア１００の上表面とを覆う。その後、支持層１２０を取り除くために、第１金属膜１３２と第２金属膜１３４は互いから分離され、誘電体層１６０と第１パターン化金属層１５０の底面を露出させるため、誘電体層１６０に残留した剥離用金属膜１３０（例えば第１金属膜１３２）がエッチング処理により取り除かれる。

本実施形態において、第１パターン化金属層１５０の形成前に、エッチング停止層１４０が剥離用金属膜１３０に形成される。つまり、エッチング停止層１４０は、第１パターン化金属層１５０と剥離用金属膜１３０との間に配置される。従って、残留した剥離用金属膜１３０を取り除くためにエッチング処理が実施されるとき、エッチング処理がエッチング停止層１４０によって止められることで、第１パターン化金属層１５０は損傷を受けることがない。最後に、図２Ｆに示されるように、パッケージ構造１０を形成するため、エッチング停止層１４０が取り除かれる。

図３は、もう１つの実施形態によるチップを搭載するパッケージキャリアの概略的断面図である。ここで、言及すべきこととして、図３の実施形態は、図２Ｃのパッケージ構造１０に類似する。従って、前述の実施形態の部材符号および内容の一部が本実施形態を説明するために用いられ、同一または類似の要素を表すために同一の符号が使用され、繰り返しとなる技術内容の説明は省略される。これ以降にて繰り返されない省略された内容については前述の実施形態を参照されたい。

先ず、図３について、本実施形態のパッケージキャリアは複数のチップ２００（２つが図示される）を搭載できる。上記に基づき、各第１パターン化金属層１５０は、チップ２００に対応する複数のパッドパターン１５２を含む。それに応じ、誘電体層１６０は、パッドパターン１５２に接続する複数の導電ビア１６２を含み、第２パターン化金属層１７０も複数のチップパッド１７４を含む。チップ２００は、チップパッド１７４にそれぞれ配置され、複数の導電ワイヤ２１０により、第２パターン化金属層１７０の複数のボンディングパッド１７６に電気接続される。そして、パッケージ構造１０ａが、例えば、複数のソルダ-ボール２３０により、外部電子デバイスに電気接続される。上記に加え、本実施形態において、パターン化ソルダーマスク層１８０が誘電体層１６０に選択的に形成されることができる。図３に示されるように、各パターン化ソルダーマスク層１８０は、対応する第２パターン化金属層１７０を露出するための複数の開口を有する。図３に示されるように、誘電体層１６０にマイクロビアを形成するため、導電ビア１６２がレーザードリル処理実施により形成され、そしてマイクロビアに導電体層を形成するため、化学めっき処理等が実施される。または、その他の実施形態において、導電ビア１６２は、導電柱を形成するための電気めっき処理等を実施することにより得られる。言及すべきこととして、本開示は、導電ビア１６２の形成方法、または本発明のパッケージキャリアに搭載されるチップの数を限定することを意図していない。

本発明のパッケージキャリアの製造プロセスは、互いに接合された２つのベース金属層にて対称的に実施される。従って、製造プロセスが完了した後、互いに接合された２つのベース金属層を分離して２つの独立したパッケージキャリアを得ることができ、製造時間が短縮され、製造効率が向上する。加えて、本発明は、チップを搭載しチップと電気接続するための積層体を形成するため、誘電体層を支持層にラミネートし、誘電体層に導電ビアとパターン化金属層を形成する。さらに、剥離用金属膜が支持層とパターン化金属層との間に接続されることから、剥離用金属膜の分離可能な特色によって、支持層はモールドプロセスの後に容易に取り除かれることができる。コア誘電体層に交互に積み重ねられた複数のパターン化回路層とパターン化誘電体層とからなる従来のパッケージキャリアと比較し、本発明のパッケージキャリアは、このパッケージキャリアを用いたパッケージ構造の総体的な厚みを減少させることを可能とする。つまり、本発明は、効果的に製造時間を短縮し、製造効率を向上させるだけでなく、パッケージ構造の総体的な厚みを減少させる。

本発明の技術思想から離れることなく、説明された実施形態への多様な改変や変形がされうることは、当業者にとって明白である。上述から、本開示の改変や変形が後述の請求項の範囲およびその同等な領域に含まれるならば、本発明はこれらを包含することを意図している。

１０、１０ａ パッケージ構造
１００ パッケージキャリア
１０５ 粘着層
１１０ ベース金属層
１２０ 支持層
１２２ 第１表面
１２４ 第２表面
１３０ 剥離用金属膜
１３２ 第１金属膜
１３４ 第２金属膜
１４０ エッチング停止層
１５０ 第１パターン化金属層
１５２ パッドパターン
１６０ 誘電体層
１６２ 導電ビア
１６４ ビア
１６６ 導電体層
１７０ 第２パターン化金属層
１７２ 表面処理層
１７４ チップパッド
１７６ ボンディングパッド
１８０ パターン化ソルダ-マスク層
２００ チップ
２１０ 導電ワイヤ
２２０ モールド・コンパウンド
２３０ はんだボール

Claims (18)

1. ２つのベース金属層を接合することと、
   ２つの支持層を２つの前記ベース金属層にそれぞれラミネートすることと、
   ２つの剥離用金属膜を２つの前記支持層にそれぞれ設け、各前記剥離用金属膜は互いに分離可能な第１金属膜と第２金属膜を含むことと、
   ２つのエッチング停止層を２つの前記剥離用金属膜にそれぞれ形成することと、
   ２つの第１パターン化金属層を２つの前記エッチング停止層にそれぞれ形成し、各前記第１パターン化金属層は少なくとも１つのパッドパターンを含むことと、
   ２つの誘電体層を２つの前記剥離用金属膜にそれぞれ形成し、対応する前記第１パターン化金属層を覆い、各前記誘電体層は対応する前記パッドパターンを接続する少なくとも１つの導電ビアを含むことと、
   ２つの第２パターン化金属層を２つの前記誘電体層にそれぞれ形成し、各前記第２パターン化金属層は対応する前記導電ビアの上表面を少なくとも覆うことと、
   ２つの前記ベース金属層を互いから分離して互いに独立した２つのパッケージキャリアを形成することと
   を含むパッケージキャリアの製造方法。
2. 前記第２金属膜の厚みが実質的に前記第１金属膜の厚みより大きい、請求項1に記載の製造方法。
3. 少なくとも１つの前記導電ビアを含む各前記誘電体層を形成するステップが、
   少なくとも１つのビアを各前記誘電体層に形成し、少なくとも１つの各前記ビアが対応する前記パッドパターンを露出することと、
   少なくとも１つの各前記ビアに導電体層を形成して、前記誘電体層に少なくとも１つの前記導電ビアを形成することと
   を含む、請求項1に記載の製造方法。
4. 少なくとも１つの各前記ビアに前記導電体層を形成することが化学めっきまたは電気めっきを含む、請求項３に記載の製造方法。
5. ２つの前記第２パターン化金属層を２つの前記誘電体層にそれぞれ形成するステップが、
   ２つのパターン化フォトレジスト層を２つの前記誘電体層にそれぞれ形成し、各前記パターン化フォトレジスト層は対応する前記誘電体層の一部および対応する前記導電ビアを露出することと、
   ２つの前記パターン化フォトレジスト層をマスクとしてし、２つの前記第２パターン化金属層を２つの前記誘電体層の露出部分にそれぞれ形成することと、
   ２つの前記パターン化フォトレジスト層を取り除くことと
   を含む、請求項１に記載の製造方法。
6. 各前記第２パターン化金属層の厚みが１５μｍから３５μｍまでである、請求項５に記載の製造方法。
7. ２つの前記第２パターン化金属層を２つの前記誘電体層にそれぞれ形成するステップが、
   ２つの第２金属層を２つの前記誘電体層にそれぞれ形成することと、
   ２つのパターン化フォトレジスト層を２つの前記第２金属層にそれぞれ形成し、各前記パターン化フォトレジスト層は、対応する前記第２金属層の一部および対応する前記導電ビアを覆うことと、
   ２つの前記第２金属層の前記パターン化フォトレジスト層により覆われていない部分を取り除いて、２つの前記第２パターン化金属層を２つの前記誘電体層に形成することと
   を含む、請求項１に記載の製造方法。
8. 各前記第２パターン化金属層の厚みが３５μｍ以上である、請求項７に記載の製造方法。
9. ２つの前記エッチング停止層が電気めっきされたニッケル層を含む、請求項１に記載の製造方法。
10. ２つの前記第２パターン化金属層を２つの前記誘電体層にそれぞれ形成した後に、２つのパターン化ソルダーマスク層を２つの前記誘電体層にそれぞれ形成し、対応する前記第２パターン化金属層を露出することをさらに含む、請求項１に記載の製造方法。
11. ２つの前記第２パターン化金属層を２つの前記誘電体層にそれぞれ形成した後に、２つの表面処理層を２つの前記第２パターン化金属層にそれぞれ形成することをさらに含む、請求項１に記載の製造方法。
12. 各前記表面処理層が、電気めっきされた金層、電気めっきされた銀層、還元金層、還元銀層、電気めっきされたニッケル-パラジウム-金層、化学めっきされたニッケル-パラジウム-金層、または有機半田付け性保存剤（organic solderability preservatives, OSP）層を含む、請求項１１に記載の製造方法。
13. チップを搭載可能なパッケージキャリアであって、
    第１表面と、前記第１表面と相対する第２表面とを含む支持層と、
    前記支持層の前記第１表面に配置されたベース金属層と、
    前記支持層の前記第２表面に配置され、互いに分離可能な第１金属膜と第２金属膜を含み、前記第２金属膜は前記支持層に接合される剥離用金属膜と、
    前記剥離用金属膜に配置された、少なくとも１つのパッドパターンを含む第１パターン化金属層と、
    前記剥離用金属膜と前記第１パターン化金属層との間に配置されたエッチング停止層と、
    前記剥離用金属膜に配置され、前記第１パターン化金属層を覆い、対応するパッドパターンに接続する少なくとも１つの導電ビアを有する誘電体層と、
    前記誘電体層に配置された、対応する前記導電ビアの上表面を少なくとも覆う第２パターン化金属層と、
    を含み、
    そのうちチップは前記第２パターン化金属層に配置され前記第２パターン化金属層に電気接続するよう適合される
    パッケージキャリア。
14. 前記第２金属膜の厚みが実質的に前記第１金属膜の厚みより大きい、請求項１３に記載のパッケージキャリア。
15. 前記エッチング停止層が、電気めっきされたニッケル層を含む、請求項１３に記載のパッケージキャリア。
16. 前記第２パターン化金属層の上表面を覆う表面処理層をさらに含む、請求項１３に記載のパッケージキャリア。
17. 前記表面処理層が、電気めっきされた金層、電気めっきされた銀層、還元金層、還元銀層、電気めっきされたニッケル-パラジウム-金層、化学めっきされたニッケル-パラジウム-金層、または有機半田付け性保存剤（organic solderability preservatives, OSP）層を含む、請求項１６に記載のパッケージキャリア。
18. 前記誘電体層に配置され、前記第２パターン化金属層を露出するパターン化ソルダーマスク層をさらに含む、請求項１３に記載のパッケージキャリア。