JP4108643B2 - 配線基板及びそれを用いた半導体パッケージ - Google Patents

配線基板及びそれを用いた半導体パッケージ Download PDF

Info

Publication number
JP4108643B2
JP4108643B2 JP2004142133A JP2004142133A JP4108643B2 JP 4108643 B2 JP4108643 B2 JP 4108643B2 JP 2004142133 A JP2004142133 A JP 2004142133A JP 2004142133 A JP2004142133 A JP 2004142133A JP 4108643 B2 JP4108643 B2 JP 4108643B2
Authority
JP
Japan
Prior art keywords
wiring
insulating film
wiring board
base insulating
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004142133A
Other languages
English (en)
Other versions
JP2005327780A (ja
Inventor
直典 下戸
克 菊池
秀哉 村井
和宏 馬場
広一 本多
慶一郎 方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Priority to JP2004142133A priority Critical patent/JP4108643B2/ja
Priority to TW094113919A priority patent/TWI259045B/zh
Priority to CNB200510070096XA priority patent/CN100380637C/zh
Priority to US11/125,158 priority patent/US7397000B2/en
Publication of JP2005327780A publication Critical patent/JP2005327780A/ja
Priority to US12/140,041 priority patent/US7566834B2/en
Application granted granted Critical
Publication of JP4108643B2 publication Critical patent/JP4108643B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Description

本発明は、半導体パッケージ及びモジュールに好適に使用される配線基板、この配線基板を使用した半導体パッケージに関し、特に、半導体デバイス等の各種デバイスを高密度に搭載でき、これらのデバイスを高速で駆動でき、更に信頼性の向上を図った配線基板、半導体パッケージに関する。
近時、半導体デバイスの高性能化及び多機能化による端子の増加及び狭ピッチ化並びに処理速度の向上に伴い、半導体デバイスを搭載する実装用配線基板には、これまで以上に高密度微細配線化及び高速化が要求されている。従来、広く使用されている実装用配線基板の例として、多層配線基板の１種であるビルトアッププリント基板が挙げられる。
図１２は従来のビルトアッププリント基板を示す断面図である。図１２に示すように、この従来のビルトアップ基板においては、ガラスエポキシからなるベースコア基板７３が設けられており、このベースコア基板７３にはドリルにより直径が約３００μｍの貫通スルーホール７１が形成されている。そして、ベースコア基板７３の両面には導体配線７２が形成されており、この導体配線７２を覆うように層間絶縁膜７５が設けられている。層間絶縁膜７５には、導体配線７２に接続するようにヴィアホール７４が形成されており、層間絶縁膜７５の表面には、ヴィアホール７４を介して導体配線７２に接続するように導体配線７６が設けられている。なお、必要に応じて、導体配線７６上に更にヴィアホールが形成された層間絶縁膜及び導体配線を繰返し設けることにより、基板を多層配線化することもある。
しかしながら、このビルトアッププリント基板は、ベースコア基板７３にガラスエポキシプリント基板を使用しているため耐熱性が不十分であり、層間絶縁膜７５を形成するための熱処理により、ベースコア基板７３に収縮、反り及びうねり等の変形が発生するという問題点がある。この結果、導体層（図示せず）をパターニングして導体配線７６を形成する際のレジストの露光工程において、露光の位置精度が著しく低下し、層間絶縁膜７５上に、高密度且つ微細な配線パターンを形成することが困難になる。また、貫通スルーホール７１と導体配線７２とを確実に接続するために、導体配線７２における貫通スルーホール７１との接続部分にはランド部を設ける必要がある。層間絶縁膜７５及び導体配線７６からなるビルトアップ層において高速化に対応した配線設計を行っても、このランド部が存在することにより、インピーダンスの制御が困難になると共に、ループインダクタンスが大きくなる。このため、ビルトアッププリント基板全体の動作速度が低下し、高速化への対応が困難であるという問題点がある。
このようなビルトアッププリント基板の貫通スルーホールに起因する問題点を解決することを目的として、ガラスエポキシ基板にドリルにより貫通スルーホールを形成する方法に代わるプリント基板形成方法が考案されている（例えば特許文献１及び非特許文献１参照。）。
図１３（ａ）乃至（ｃ）は、この従来のプリント基板の形成方法をその工程順に示す断面図である。先ず、図１３（ａ）に示すように、表面に所定の導体配線８１が形成されたプリプレグ８２を用意する。次に、プリプレグ８２にレーザ加工により直径が１５０乃至２００μｍのスルーホール８３を形成する。次に、図１３（ｂ）に示すように、スルーホール８３内に導体ペースト８４を埋め込む。そして、図１３（ｃ）に示すように、このようなプリプレグ８２、即ち、スルーホール８３が形成され、スルーホール８３内に導体ペースト８４が埋め込まれたプリプレグ８２を複数個作製し、相互に積層する。このとき、導体配線８１におけるランドパターン８６が、隣接するプリプレグのスルーホール８３に接続されるようにする。これにより、貫通スルーホールがないプリント基板８５を作製することができる。
しかしながら、この従来の技術においては、プリプレグ８２を積層する際の位置精度が低く、ランドパターン８６の小径化が困難であるという問題点がある。このため、配線の高密度化が困難であり、また、インピーダンスの制御性を向上させる効果及びループインダクタンスを低減させる効果が不十分である。更に、積層後のスルーホールの接続信頼性が劣るという問題点もある。
上述した多くの問題点を解決するために、本発明者等は、金属板等の支持体上に配線層を形成し、その後支持体を除去して配線基板を作製する方法を開発した（特許文献２参照。）。図１４（ａ）及び（ｂ）は、この従来の配線基板の製造方法をその工程順に示す断面図である。先ず、図１４（ａ）に示すように、金属板等からなる支持板９１を用意する。そして、この支持板９１上に導体配線９２を形成し、この導体配線９２を覆うように、層間絶縁膜９３を形成し、この層間絶縁膜９３に導体配線９２に接続されるようにヴィアホール９４を形成する。その後、層間絶縁膜９３上に導体配線９５を形成する。導体配線９５は、ヴィアホール９４を介して導体配線９２に接続されるように形成する。なお、必要に応じて、層間絶縁膜９３、ヴィアホール９４、導体配線９５の形成工程を繰り返すことにより、多層配線化することもある。次に、図１４（ｂ）に示すように、エッチングにより支持板９１の一部を除去して、導体配線９２を露出させると共に、支持体９６を形成する。これにより、配線基板９７を製造する。
このとき、層間絶縁膜９３には、膜強度が７０ＭＰａ以上、破断伸率が５％以上、ガラス転移温度が１５０℃以上、熱膨張率が６０ｐｐｍ以下の絶縁材料からなる単層膜、又は、弾性率が１０ＧＰａ以上、熱膨張率が３０ｐｐｍ以下、ガラス転移温度が１５０℃以上の絶縁材料からなる単層膜を使用する。
この技術によれば、配線基板９７には貫通スルーホールが全く存在していないため、前述の貫通スルーホールに起因する問題点を解消することができ、高速配線設計を行うことができる。また、支持板９１として耐熱性が優れた金属板等を使用しているため、ガラスエポキシ基板を使用する場合のような収縮、反り、うねり等の変形が発生することがなく、高密度微細配線化が可能となる。更に、層間絶縁膜９３の機械的特性を上述のように規定することにより、強度が高い配線基板を得ることができる。
特開２０００−２６９６４７号公報 第１１回マイクロエレクトロニクスシンポジウム予稿集、ｐ．１３１−１３４ 特開２００２−１９８４６２号公報（第８、１１頁、図１７）
しかしながら、上述の従来の技術には以下に示すような問題点がある。図１４（ｂ）に示す配線基板９７は、ベースコア基板が存在しないため、厚さが極めて薄いものとなるが、層間絶縁膜９３の機械的特性を上述のように規定することにより、作製当初の配線基板９７においては十分な強度を得ることができる。しかしながら、通常この配線基板９７は、大面積の半導体デバイスを搭載して半導体パッケージを形成し、更にこの半導体パッケージをプリント基板等の実装用ボードに搭載して使用される。半導体デバイスは動作時には発熱して温度が上昇し、休止時には発熱が停止するため温度が低下する。このため、半導体デバイスの動作時には半導体デバイスと実装用ボードとの間の熱膨張率の違いにより、配線基板９７に熱応力が印加される。従って、前述のように配線基板９７に半導体デバイスが実装された状態で、この半導体デバイスを繰返し動作させると、配線基板９７に熱応力が繰返し印加され、配線基板９７の層間絶縁膜９３等にクラックが発生してしまうことがある。このため、配線基板及び半導体パッケージにおいて必要な信頼性を確保できないという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、半導体デバイス等の各種デバイスを高密度に搭載することができ、高速配線化及び高密度微細配線化が容易で、信頼性が優れた配線基板、この配線基板を使用する半導体パッケージを提供することを目的とする。
本発明に係る配線基板は、ヴィアホールが形成され膜厚が２０乃至１００μｍの基体絶縁膜と、この基体絶縁膜の下面に形成され前記ヴィアホールに接続された下層配線と、前記基体絶縁膜上に形成され前記ヴィアホールを介して前記下層配線に接続された上層配線と、を有し、前記基体絶縁膜の下面には凹部が形成されていて、前記下層配線は前記凹部に埋め込まれており、前記下層配線の少なくとも一部は半導体デバイス搭載用の接続電極であり、前記基体絶縁膜はガラス又はアラミドからなる補強繊維をガラス転移温度１５０℃以上の耐熱性樹脂に含有させたものであり、さらに下記（１）〜（６）の物性を有するものであることを特徴とする。
（１）厚み方向の熱膨張率が９０ｐｐｍ／Ｋ以下
温度がＴ℃のときの弾性率をＤＴ、温度がＴ℃のときの破断強度をＨＴとしたとき
（２）Ｄ２３≧５ＧＰａ
（３）Ｄ１５０≧２．５ＧＰａ
（４）（Ｄ−６５／Ｄ１５０）≦３．０
（５）Ｈ２３≧１４０ＭＰａ
（６）（Ｈ−６５／Ｈ１５０）≦２．３
発明者らは金属板等の支持体上に配線層を形成し、その後支持体を除去して配線基板を作製する方法において、半導体デバイスの作動により熱負荷が繰返し印加されても基体絶縁膜にクラックが生じないためには破断強度と弾性率が重要であることに着眼し、既に出願を行っている（特願２００３−３８２４１８号）。しかしながら更なる検討を進めるにあたり、破断強度、弾性率が満たすべき条件、すなわち、温度が２３℃のときの破断強度が８０ＭＰａ以上であり、温度が−６５℃のときの破断強度をａ、温度が１５０℃のときの破断強度をｂとするとき、比（ａ／ｂ）の値が４．５以下であるという条件、ならびに温度が−６５℃のときの弾性率をｃとし、温度が１５０℃のときの弾性率をｄとするとき、比（ｃ／ｄ）の値が４．７以下であるという条件を満たしている材料であっても、構造によっては得られる半導体装置の信頼性に差異が見られることがわかった。この知見を受けて更なる検討を行った結果、破断強度及び弾性率のみならず、厚み方向の熱膨張率が９０ｐｐｍ／Ｋ以下であるガラス又はアラミドからなる補強繊維をガラス転移温度１５０℃以上の耐熱性樹脂に含有した基体絶縁膜材料を新たに開発し、配線基板として適用することでさらなる高信頼性を得られることを見出した。また、破断強度、弾性率についても最適な条件を見出した。
このように、厚み方向の熱膨張率に関して既知のガラス又はアラミドからなる補強繊維をガラス転移温度１５０℃以上の耐熱性樹脂に含有した材料、例えば前述の特願２００３−３８２４１８号に開示されているような材料（味の素ファインテクノ製ＡＢＦ−ＧＸ−１０３１（商品名）、又は新神戸電機製ＥＡ−５４１（商品名）等）について検証を行ったところ、いずれも厚み方向の熱膨張率が９０ｐｐｍ／Ｋより大きいことを確認した。これらは、半導体デバイスを搭載した電極パッドの真下にヴィアホールを形成し、さらにこのヴィアホールの真下にボード搭載用の半田ボールを設置した場合、ヴィアホール接続部でオープン不良に至ってしまうことがわかり、いずれも本発明の物性を有する基体絶縁膜材料よりも信頼性に劣ることが確認された。
これに対して、本願発明のような物性を有する絶縁膜を用いることで、厚み方向における歪み応力を低減することができる。このため、半導体デバイスを搭載した電極パッドの真下にヴィアホールを形成し、さらにこのヴィアホールの真下にボード搭載用の半田ボールを設置した場合で半導体デバイスの作動により熱負荷が繰返し印加されても、ヴィアホール接続部でオープン不良に至ってしまうことを防止することができ、より信頼性に優れた半導体パッケージを得ることができる。
また、そのほかの物性に関してもさらに最適な値について検証した。つまり、温度がＴ℃のときの弾性率をＤＴ、温度がＴ℃のときの破断強度をＨＴとしたとき、
Ｄ２３≧５ＧＰａ：これより小さいものでは、２０μｍ厚配線基板の半導体パッケージ組立時における搬送性などに劣り、実用に供せない。
Ｄ１５０≧２．５ＧＰａ：これより小さいものでは、ワイヤーボンディング性が不十分なため、実用に供せない。なお、これを満たすためには、少なくともガラス転移温度１５０℃以上の耐熱性樹脂を補強繊維に含浸する必要がある。
（Ｄ−６５／Ｄ１５０）≦３．０：この値が大きいということは、低温と高温における弾性率の変化量が大きいことを意味する。これより大きいものでは、半導体パッケージ組立時における加熱、冷却工程の繰り返しにより、配線基板に歪み応力が加わり、半導体パッケージ自体が沿ってしまうトラブルが発生し、実用に供せない。
Ｈ２３≧１４０ＭＰａ：これより小さいものでは、２０μｍ厚配線基板の半導体パッケージ組立時における取り扱い性に劣り、実用に供せない。
（Ｈ−６５／Ｈ１５０）≦２．３：この値が大きいということは、低温と高温における破断強度の変化量が大きいことを意味する。これより大きいものでは、特に高温時における機械的強度に劣ることになり、ワイヤーボンディングなどの半導体パッケージ組立工程で基体絶縁膜に微少ながらもクラックが発生してしまい、実用に供せない。
であり、これらのうちいずれかの要素がかけても信頼性の高い配線基板がえられないことを見出した。
なお、厚み方向の熱膨張率１００ｐｐｍ／Ｋ程度であるガラス又はアラミドからなる補強繊維を樹脂、特に厚み方向の熱膨張率が６０ｐｐｍ／Ｋ程度であるガラス転移温度１５０℃以上の耐熱性樹脂に含有させると、最適な弾性率、破断強度を保ちながら厚み方向の熱膨張率を最適な値に調整することが可能である。
ここで、補強繊維の直径が１０μｍ以下であることで、炭酸ガスレーザのみならず、波長の短いＵＶ−ＹＡＧレーザを用いても良好な形状からなるヴィアホールを基体絶縁膜内に形成することができ、より微細なヴィアホールを形成することができる。
これら配線基板は、前記基体絶縁膜と前記上層配線との間に配置され、前記ヴィアホールを介して前記下層配線に接続された中間配線と、この中間配線を覆うように形成されこの中間配線と前記上層配線とを相互に接続する他のヴィアホールが形成された中間絶縁膜とよりなる配線構造層を１又は複数層有することもできる。このような構造とすることで所望の高密度配線基板が実現できる。
また、これら配線基板において、前記基体絶縁膜の下面には凹部が形成されており、前記下層配線は前記凹部に埋め込まれていること、またその際前記下層配線の下面は、前記基体絶縁膜の下面よりも０．５乃至１０μｍ上方に位置していることが、半田を適用して狭ピッチなパッドを有する半導体デバイスを搭載するときの位置精度向上のうえでより好ましい。
また、前記基体絶縁膜の下面と前記下層配線の下面とが、同一平面をなしていると、金バンプなどを適用して狭ピッチなパッドを有する半導体デバイスを搭載するとき、位置ずれに対してマージンを得ることができ、接続信頼性向上の観点でより好ましい。
なお、前記基体絶縁膜の下方に形成され、前記下層配線の一部を覆うと共に残部を露出させる保護膜を有すること構成とすることもできる。前記上層配線の一部を覆い、残部を露出させるソルダーレジスト層を有する構成とすることもできる。このような構成とすることで、配線基板上に半田を印刷法などで容易に形成することができ、非常に狭ピッチなパッドを有する半導体デバイスを搭載するときに、半導体デバイス上に形成した半田や金などの金属バンプと配線基板上に設けた半田とを半導体デバイス搭載時に融着して接続させることができるので、バンプ部の接続信頼性に非常に優れた半導体パッケージを得ることができる。
前述のような配線基板を用いた半導体パッケージは、半導体デバイスを下層配線もしくは上層配線に接続することで実現できる。さらに、回路基板等の外部素子に接続するための接続用端子をさらに有することもできる。
本発明によれば、基体絶縁膜として機械的特性の温度依存性が小さい絶縁膜を使用することにより、高速配線化及び高密度微細配線化が可能で、搭載した半導体デバイスの駆動により熱負荷が繰返し印加されても、基体絶縁膜又は半田ボール等にクラックが生じることがなく、さらにヴィアホールの接続信頼性に優れた配線基板を得ることができる。
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１は本実施形態に係る配線基板を示す断面図であり、図２は本実施形態に係る半導体パッケージを示す断面図である。
図１に示すように、本実施形態に係る配線基板１３においては、基体絶縁膜７が設けられている。基体絶縁膜７は、ガラス又はアラミドからなる補強繊維をガラス転移温度１５０℃以上の耐熱性樹脂に含有したものであり、この膜厚は２０乃至１００μｍであり、さらに下記（１）〜（６）の物性を有するものであることを特徴とする。
（１）厚み方向の熱膨張率が９０ｐｐｍ／Ｋ以下
温度がＴ℃のときの弾性率をＤＴ、温度がＴ℃のときの破断強度をＨＴとしたとき
（２）Ｄ２３≧５ＧＰａ
（３）Ｄ１５０≧２．５ＧＰａ
（４）（Ｄ−６５／Ｄ１５０）≦３．０
（５）Ｈ２３≧１４０ＭＰａ
（６）（Ｈ−６５／Ｈ１５０）≦２．３
ガラス転移温度１５０℃以上の耐熱性樹脂としては、補強繊維への含浸性を考えれば好ましくはエポキシ樹脂であるが、ポリイミド樹脂、シアネート樹脂、液晶ポリマーなども適用することができる。
基体絶縁膜７の下面には凹部７ａが形成されており、凹部７ａ内には、配線本体６が形成されており、配線本体６の下方にはエッチングバリア層５が形成されている。このエッチングバリア層５及び配線本体６により下層配線が形成されており、この下層配線は凹部７ａ内に埋め込まれている。エッチングバリア層５の下面は露出しており、配線基板１３の下面の一部を構成している。配線本体６は例えばＣｕ、Ｎｉ、Ａｕ、Ａｌ又はＰｄにより形成されており、その膜厚は例えば２乃至２０μｍである。エッチングバリア層５は例えばＮｉ，Ａｕ又はＰｄからなり、その膜厚は例えば０．１乃至７．０μｍである。エッチングバリア層５の下面は、基体絶縁膜７の下面よりも例えば０．５乃至１０μｍ上方の位置、即ち、凹部７ａにおける奥まった位置にある。
また、基体絶縁膜７における凹部７ａの直上域の一部には、ヴィアホール１０が形成されている。配線基板１３がＣＳＰ（チップサイズパッケージ）の半導体パッケージに使用される場合は、ヴィアホール１０の直径は例えば７５μｍであり、配線基板１３がＦＣＢＧＡ（フリップチップボールグリッドアレイ）の半導体パッケージに使用される場合は、ヴィアホール１０の直径は例えば４０μｍである。更に、ヴィアホール１０内には導電材料が埋め込まれており、基体絶縁膜７上には上層配線１１が形成されている。ヴィアホール１０内の導電材料及び上層配線１１は一体的に形成されている。上層配線１１は膜厚が例えば２乃至２０μｍであり、ヴィアホール１０を介して下層配線に接続されている。更にまた、基体絶縁膜７上には、上層配線１１の一部を露出させ残部を覆うように、ソルダーレジスト１２が形成されている。ソルダーレジスト１２の膜厚は例えば５乃至４０μｍである。上層配線１１の露出部はパッド電極となる。
次に、本実施形態に係る半導体パッケージの構成について説明する。図２に示すように、本実施形態に係る半導体パッケージ１９においては、前述の配線基板１３におけるエッチングバリア層５に複数のバンプ１４が接続されている。そして、配線基板１３の下方には半導体デバイス１５が設けられており、半導体デバイス１５の電極（図示せず）はバンプ１４に接続されている。半導体デバイス１５は例えばＬＳＩ（Large Scale Integrated circuit：大規模集積回路）である。また、配線基板１３と半導体デバイス１５との間におけるバンプ１４の周囲には、アンダーフィル１６が充填されている。一方、配線基板１３の上層配線１１の露出部、即ちパッド電極の一部には、半田ボール１８が搭載されている。半田ボール１８は上層配線１１、ヴィアホール１０（図１参照）、配線本体６及びエッチングバリア層５からなる下層配線、バンプ１４を介して、半導体デバイス１５の電極に接続されている。そして、この半導体パッケージ１９は、半田ボール１８を介して実装用ボード（図示せず）に実装される。
以下、本発明の各構成要件における数値限定理由について説明する。
基体絶縁膜の膜厚：２０乃至１００μｍ
基体絶縁膜の膜厚が２０μｍ未満であると、耐熱性樹脂にガラス又はアラミドからなる補強繊維を効果的に含有することができなかった。一方、基体絶縁膜の膜厚が１００μｍを超えると、レーザ加工によるヴィアホールの加工性が著しく低下し、微細なヴィアホールを形成できなくなる。従って、基体絶縁膜の膜厚は２０乃至１００μｍとする。
基体絶縁膜の厚み方向の熱膨張率：９０ｐｐｍ／Ｋ以下
基体絶縁膜の厚み方向の熱膨張率が９０ｐｐｍ／Ｋを超えると、半導体デバイスを搭載した電極パッドの真下にヴィアホールを形成し、さらにこのヴィアホールの真下にボード搭載用の半田ボールを設置した場合、半導体デバイスの作動により熱負荷が繰返し印加されることを想定したヒートサイクル試験を行うと、図２のヴィアホール１０ａの接続部でオープン不良が発生した。従って、基体絶縁膜の厚み方向の熱膨張率は９０ｐｐｍ／Ｋ以下とする。
Figure 0004108643
基体絶縁膜の１５０℃における弾性率：２．５ＧＰａ以上
単一の材料からなる基体絶縁膜では、１５０℃における弾性率が１．０ＧＰａ以上あれば良好なワイヤーボンディング性が得られることが多い。しかしながら、ガラス又はアラミド補強繊維を樹脂に含有した基体絶縁膜の場合、補強繊維のみの１５０℃における弾性率は１０ＧＰａ以上と高いため、この基体絶縁膜の１５０℃における弾性率が１．０ＧＰａであったとしても、樹脂のみの１５０℃における弾性率は０．１ＧＰａ以下になっている。このため、ワイヤーボンディングを行うと、配線本体６が沈み込んでしまい、良好な強度を有するワイヤー接続を行うことができない。そこで、基体絶縁膜の１５０℃における弾性率とワイヤーボンディング強度との関係を実験で確認した結果、１５０℃における弾性率が２．５ＧＰａ以上であれば、良好なワイヤーボンディング性が得られることがわかった。従って、基体絶縁膜の１５０℃における弾性率は２．５ＧＰａ以上とする。なお、１５０℃における弾性率が２．５ＧＰａ以上を満たすためには、補強繊維に含浸する耐熱性樹脂は、ガラス転移温度１５０℃以上でなければならないことがわかった。なお、ガラス転移温度は、ＪＩＳ６４８１に準拠し、ＤＭＡ（Dynamic Mechanical analysis）法で測定した。
基体絶縁膜において、温度がＴ℃のときの弾性率をＤ Ｔ とするとき、（Ｄ −６５ ／Ｄ １５０ ）≦３．０
（Ｄ−６５／Ｄ１５０）値が大きいということは、低温と高温における弾性率の変化量が大きいことを意味する。特願２００３−３８２４１８には、この値が大きくなると配線基板に取り付けられた半田ボールが破損してしまうので、（Ｄ−６５／Ｄ１５０）値は４．７以下にしなければならないと記載されている。しかしながら、（Ｄ−６５／Ｄ１５０）値が３．０より大きくなると、半導体パッケージ組立時における加熱、冷却工程の繰り返しにより、配線基板に歪み応力が加わり、半導体パッケージ自体が反ってしまうトラブルが発生することがわかった。従って、（Ｄ−６５／Ｄ１５０）値は３．０以下とする。
基体絶縁膜の２３℃における破断強度：１４０ＭＰａ以上
基体絶縁膜の２３℃における破断強度が１４０ＭＰａより小さいと、基体絶縁膜の膜厚が２０μｍである配線基板の場合、半導体パッケージ組立時における搬送時に、基体絶縁膜に亀裂が入ってしまう。従って、基体絶縁膜の２３℃における破断強度は１４０ＭＰａ以上とする。
基体絶縁膜において、温度がＴ℃のときの破断強度をＨ Ｔ とするとき、（Ｈ −６５ ／Ｈ １５０ ）≦２．３
（Ｈ−６５／Ｈ１５０）値が大きいということは、低温と高温における破断強度の変化量が大きいことを意味する。特願２００３−３８２４１８には、この値が大きくなると基体絶縁膜にクラックが発生してしまうので、（Ｈ−６５／Ｈ１５０）値は４．５以下にしなければならないと記載されている。しかしながら、（Ｈ−６５／Ｈ１５０）値が２．３より大きいものでは、高温時における機械的強度が極端に低下するので、ワイヤーボンディングなどの高温時における半導体パッケージ組立工程で基体絶縁膜に微少ながらもクラックが発生してしまうことがわかった。従って、（Ｈ−６５／Ｈ１５０）値は２．３以下とする。
下層配線の下面と基体絶縁膜の下面との間の距離：０．５乃至１０μｍ
下層配線の下面と基体絶縁膜の下面との間の距離が０．５μｍ未満であると、バンプの位置ずれを防止する効果が十分に得られない。一方、前記距離が１０μｍを超えると、配線基板に半導体デバイスを搭載する際に、基体絶縁膜と半導体デバイスとの間のギャップが小さくなる。このため、半導体デバイスを搭載した後にこのギャップにアンダーフィル樹脂を充填してアンダーフィルを設ける場合には、このギャップにアンダーフィル樹脂を流し込むことが困難になる。従って、前記距離は０．５乃至１０μｍであることが好ましい。
本実施形態の半導体パッケージ１９においては、半田ボール１８、上層配線１１、ヴィアホール１０、配線本体６及びエッチングバリア層５からなる下層配線、バンプ１４を介して、実装用ボード（図示せず）から半導体デバイス１５に電力が供給されると共に信号が入出力され、半導体デバイス１５が駆動する。このとき、半導体デバイス１５が発熱し、この熱が配線基板１３を介して実装用ボードに伝達する。このとき、半導体デバイス１５と実装用ボードとの間の熱膨張係数の違いにより、バンプ１４、配線基板１３及び半田ボール１８に熱応力が印加される。そして、半導体デバイス１５が動作と休止とを繰り返すことにより、バンプ１４、配線基板１３及び半田ボール１８には熱応力が繰返し印加される。
本実施形態においては、基体絶縁膜の膜厚が２０乃至１００μｍであり、２３℃における弾性率が５ＧＰａ以上、２３℃における破断強度が１４０ＭＰａ以上、１５０℃における弾性率が２．５ＧＰａ以上、温度がＴ℃のときの弾性率をＤＴとするとき、（Ｄ−６５／Ｄ１５０）が３．０以下、温度がＴ℃のときの破断強度をＨＴとするとき、（Ｈ−６５／Ｈ１５０）が２．３以下であるため、半導体パッケージ１９の組立工程で搬送性やワイヤーボンディング性が良好であって、反りのない品質に優れた半導体パッケージ１９とすることができる。さらに、基体絶縁膜の厚み方向の熱膨張率が９０ｐｐｍ／Ｋ以下であるので、半導体デバイスの作動により熱負荷が繰返し印加されることを想定したヒートサイクル試験を行っても図２のヴィアホール１０ａの接続部でオープン不良が発生することはない。
また、エッチングバリア層５及び配線本体６からなる下層配線が凹部７ａ内にあり、下層配線の下面が基体絶縁膜７の下面よりも０．５乃至１０μｍ上方にあるため、バンプ１４を接合する際に、バンプ１４の位置ずれ及び流動を防止することができる。このため、バンプ１４の接続信頼性が優れると共に、バンプ１４を微細なピッチで配設することができるため、集積度が高い半導体デバイス１５を搭載することができる。
更に、配線基板１３には貫通スルーホールを設けないため、貫通スルーホールに起因する問題、即ち、インピーダンスの制御が困難になり、ループインダクタンスが増大する問題が発生せず、高速配線設計及び高集積微細配線設計を行うことができる。
なお、本実施形態においては、アンダーフィル１６を省略してもよい。また、通常、フリップチップタイプの半導体パッケージにおいてモールディングは不要であり、本実施形態においてもモールディングを設けていないが、半導体パッケージにより高度な耐湿信頼性が要求され、半導体デバイスの封止性（気密性）を高めたい場合、及び配線基板の薄さを補って半導体パッケージの機械的強度をより高めたい場合には、配線基板１３の下面に、アンダーフィル１６及び半導体デバイス１５を覆うように、モールディングを設けてもよい。
さらに、本実施形態では、半導体デバイス１５をバンプ１４フリップチップ方式で搭載した例を示したが、半導体デバイス１５の搭載方式には制限がなく、ワイヤーボンディング法やテープオートメットボンディング法などを適用することもできる。
次に、本実施形態の変形例について説明する。図３は本変形例に係る半導体パッケージを示す断面図である。図３に示すように、本変形例に係る半導体パッケージにおいては、配線基板１３の両面に半導体デバイスが搭載されている。即ち、バンプ１４を介して下層配線に接続された半導体デバイス１５の他に、バンプ１４ａを介して上層配線１１に接続された半導体デバイス１５ａが設けられている。そして、半導体デバイス１５の電極の一部は、バンプ１４、エッチングバリア層５及び配線本体６からなる下層配線、ヴィアホール１０、上層配線１１、バンプ１４ａを介して、半導体デバイス１５ａの電極（図示せず）に接続されている。本変形例における上記以外の構成は、前述の第１の実施形態と同様である。本変形例においては、これにより、１枚の配線基板１３に２個の半導体デバイスを搭載することができる。
次に、本発明の第２の実施形態について説明する。図４は本実施形態に係る配線基板を示す断面図であり、図５は本実施形態に係る半導体パッケージを示す断面図である。
図４に示すように、本実施形態に係る配線基板２１においては、基体絶縁膜７が設けられている。基体絶縁膜７の膜厚及び機械的特性は前述の第１の実施形態における基体絶縁膜７と同じである。基体絶縁膜７の下面には凹部７ａが形成されており、凹部７ａ内には、配線本体６が形成されており、配線本体６の下方にはエッチングバリア層５が形成されている。このエッチングバリア層５及び配線本体６により下層配線が形成されており、この下層配線は凹部７ａ内に埋め込まれている。エッチングバリア層５及び配線本体６の構成は、前述の第１の実施形態と同様である。
また、基体絶縁膜７における凹部７ａの直上域の一部には、ヴィアホール１０が形成されている。更に、ヴィアホール１０内には導電材料が埋め込まれており、基体絶縁膜７上には中間配線２２が形成されている。ヴィアホール１０内の導電材料及び中間配線２２は一体的に形成されており、中間配線２２はヴィアホール１０を介して下層配線に接続されている。更にまた、基体絶縁膜７上には、中間配線２２を覆うように、中間絶縁膜２３が形成されており、中間絶縁膜２３における中間配線２２の直上域の一部には、ヴィアホール２４が形成されている。そして、ヴィアホール２４内には導電材料が埋め込まれており、中間絶縁膜２３上には、上層配線１１が形成されている。ヴィアホール２４内の導電材料及び上層配線１１は一体的に形成されており、上層配線１１はヴィアホール２４を介して中間配線２２に接続されている。更にまた、中間絶縁膜２３上には、上層配線１１の一部を露出させ残部を覆うように、ソルダーレジスト１２が形成されている。上層配線１１の露出部はパッド電極となる。なお、中間絶縁膜２３の膜厚及び機械的特性は、基体絶縁膜７の膜厚及び機械的特性と同様とすることが望ましいが、必要に応じて基体絶縁膜７の膜厚及び機械的特性と異なるものを用いてもよい。
更にまた、前述の第２の実施形態においては、絶縁膜が２層設けられている配線基板を示したが、本発明はこれに限定されず、３層以上の絶縁膜が設けられている配線基板であってもよい。
次に、本実施形態に係る半導体パッケージの構成について説明する。図５に示すように、本実施形態に係る半導体パッケージ２５においては、前述の配線基板２１におけるエッチングバリア層５に複数のバンプ１４が接続されている。そして、配線基板２１の下方には半導体デバイス１５が設けられており、半導体デバイス１５の電極（図示せず）はバンプ１４に接続されている。また、配線基板２１と半導体デバイス１５との間におけるバンプ１４の周囲には、アンダーフィル１６が充填されている。一方、配線基板２１の上層配線１１の露出部、即ちパッド電極の一部には、半田ボール１８が搭載されている。半田ボール１８は上層配線１１、ヴィアホール２４、中間配線２２、ヴィアホール１０、配線本体６及びエッチングバリア層５からなる下層配線、バンプ１４を介して、半導体デバイス１５の電極に接続されている。本実施形態に係る配線基板及び半導体パッケージにおける上記以外の構成及び動作は、前述の第１の実施形態と同様である。
本実施形態においては、配線基板２１が、基体絶縁膜７及び中間絶縁膜２３からなる２層構造となっており、前述の第１の実施形態と比較して中間配線２２を設けることができるので、半導体デバイス１５に入出力する信号数を増加させることができる。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
次に、本発明の第３の実施形態について説明する。図６（ａ）乃至（ｃ）は、本実施形態に係る配線基板の製造方法及び構成をその工程順に示す断面図である。本実施形態に係る配線基板においては、基体絶縁膜７の下面と、エッチングバリア層５及び配線本体６からなる下層配線の下面とが、同一平面を構成している。そして、基体絶縁膜７の下には保護膜４１が形成されている。保護膜４１は例えばエポキシ樹脂又はポリイミドからなり、その膜厚は例えば１乃至５０μｍである。保護膜４１には開口部であるエッチング部４２が形成されており、このエッチング部４２において下層配線の一部が露出している。即ち、保護膜４１は、エッチング部４２において下層配線の一部を露出させ、エッチング部４２以外の部分により下層配線の残部を覆うものである。なお、エッチング部４２はこの配線基板に半導体デバイスを搭載する際に、バンプ１４（図１参照）が接続される部分である。本実施形態に係る配線基板及び半導体パッケージの上記以外の構成及び動作は、前述の第１の実施形態と同様である。
本実施形態においては、保護膜４１を設けることにより、配線基板とアンダーフィル等の樹脂層との密着性を向上させることができる。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
次に、本発明の第４の実施形態について説明する。図７は本実施形態に係る配線基板を示す断面図である。図７に示すように、本実施形態に係る配線基板は、前述の第３の実施形態に係る配線基板と比較して、保護膜４１（図６参照）が省略されている。これにより、下層配線の下面は配線基板４３の下面から凹んでおらず、同一平面を構成している。本実施形態の配線基板における上記以外の構成は、前述の第３の実施形態と同様である。
本実施形態においては、前述の第３の実施形態と比較して、保護膜を省略しているため、コストを低減することができる。また、前述の第１の実施形態と比較しても、エッチング容易層４（図８（ａ）参照）の形成を省略できるため、コストを低減することができる。半導体デバイス１５の電極の配設ピッチがそれほど微細ではなく、バンプ１４（図１参照）の配設密度が低く、バンプの位置決め精度がそれほど要求されない場合であって、モールディングを設けない場合、又はモールディングを設けても、モールディングと配線基板との密着性がそれほど要求されない場合には、コストの観点から、本実施形態に係る配線基板が適している。本実施形態に係る上記以外の効果は、前述の第１の実施形態と同様である。
次に、前述の各実施形態に係る配線基板及び半導体パッケージの製造方法について説明する。先ず、第１の実施形態に係る配線基板及び半導体パッケージの製造方法について説明する。図８（ａ）乃至（ｅ）は本実施形態に係る配線基板の製造方法をその工程順に示す断面図であり、図９（ａ）及び（ｂ）は本実施形態に係る半導体パッケージの製造方法をその工程順に示す断面図であり、（ｃ）はモールディングを設けた場合の半導体パッケージを示す断面図である。先ず、図８（ａ）に示すように、金属又は合金、例えばＣｕからなる支持基板１を用意し、この支持基板１上にレジスト２を形成し、パターニングする。次に、例えばめっき法により、エッチング容易層４、エッチングバリア層５、配線本体６をこの順に形成する。このとき、支持基板１上におけるレジスト２が除去された領域には、エッチング容易層４、エッチングバリア層５、配線本体６からなる導体配線層３が形成されるが、レジスト２が残存している領域には、導体配線層３は形成されない。エッチング容易層４は例えばＣｕ単層のめっき層、Ｃｕ層及びＮｉ層からなる２層めっき層又はＮｉ単層のめっき層により形成し、厚さは例えば０．５乃至１０μｍとする。なお、前記２層めっき層におけるＮｉ層は、高温下においてエッチング容易層４のＣｕ層とエッチングバリア層５との拡散を防止するために設けるものであり、このＮｉ層の厚さは例えば０．１μｍ以上である。エッチングバリア層５は例えばＮｉ、Ａｕ又はＰｄめっき層であり、厚さは例えば０．１乃至７．０μｍとする。配線本体６は例えばＣｕ、Ｎｉ、Ａｕ、Ａｌ又はＰｄ等の導体めっき層により形成し、厚さは例えば２乃至２０μｍとする。なお、エッチングバリア層５をＡｕにより形成する場合においても、配線本体６を形成するＣｕとの間の拡散を防止するために、エッチングバリア層５と配線本体６との間にＮｉ層を設けてもよい。
次に、図８（ｂ）に示すように、レジスト２を除去する。次に、図８（ｃ）に示すように、導体配線層３を覆うように基体絶縁膜７を形成する。基体絶縁膜７は、例えば、シート状の絶縁フィルムを支持基板１にラミネートするか、プレス法により支持基板１に貼付し、例えば１００乃至４００℃の温度に１０分乃至２時間保持する加熱処理を行い、絶縁フィルムを硬化させて形成する。加熱処理の温度及び時間は絶縁フィルムの種類に応じて適宜調整する。そして、この基体絶縁膜７における導体配線層３の直上域の一部に、レーザ加工法によりヴィアホール１０を形成する。
次に、図８（ｄ）に示すように、ヴィアホール１０内に導電材料を埋め込むと共に、基体絶縁膜７上に上層配線１１を形成する。このとき、上層配線１１はヴィアホール１０を介して配線本体６に接続される。配線基板１３がＣＳＰ（チップサイズパッケージ）の半導体パッケージに使用される場合は、ヴィアホール１０の直径は例えば７５μｍとし、配線基板１３がＦＣＢＧＡ（フリップチップボールグリッドアレイ）の半導体パッケージに使用される場合は、ヴィアホール１０の直径は例えば４０μｍとする。ヴィアホール１０内に埋め込む導電材料及び上層配線１１は、例えばＣｕ、Ｎｉ、Ａｕ、Ａｌ又はＰｄ等の導体めっき層からなり、上層配線１１の厚さは例えば２乃至２０μｍとする。次に、上層配線１１の一部を覆い、残部を露出させるように、ソルダーレジスト１２を形成する。ソルダーレジスト１２の厚さは例えば５乃至４０μｍとする。なお、このソルダーレジスト１２の形成は省略することができる。
次に、図８（ｅ）に示すように、化学的エッチング又は研磨により、支持基板１を除去する。次に、図１に示すように、エッチング容易層４をエッチングして除去する。これにより、図１に示す本実施形態に係る配線基板１３が形成される。このとき、支持基板１を形成する材料がエッチング容易層４を形成する材料と異なる場合、上述の如くエッチング工程が２回必要になるが、支持基板１とエッチング容易層４とが同じ材料により形成されている場合は、エッチング工程は１回でもよい。
次に、図９（ａ）に示すように、エッチングバリア層５の露出部に複数のバンプ１４を接合する。そして、このバンプ１４を介して、配線基板１３にフリップチップ法により半導体デバイス１５を搭載する。このとき、半導体デバイス１５の電極（図示せず）が、バンプ１４に接続されるようにする。
次に、図９（ｂ）に示すように、配線基板１３と半導体デバイス１５との間にアンダーフィル１６を流し込み、固体化させる。これにより、バンプ１４がアンダーフィル１６に埋め込まれる。なお、アンダーフィル１６の形成は省略してもよい。また、図９（ｃ）に示すように、配線基板１３の下面において、アンダーフィル１６及び半導体デバイス１５を覆うように、適宜モールディング１７を形成してもよい。
次に、図２に示すように、配線基板１３の上層配線１１の露出部に、半田ボール１８を搭載する。これにより、図２に示す本実施形態に係る半導体パッケージ１９が形成される。
本実施形態においては、例えばＣｕからなる硬質な支持基板１上に、導体配線層３、基体絶縁膜７、上層配線１１等を形成するため、配線基板１３の平坦度を高めることができる。
なお、本実施形態においては、支持基板１として金属又は合金からなる基板を使用する例を示したが、支持基板１としてシリコンウエハ、ガラス、セラミック、樹脂等の絶縁体からなる基板を使用してもよい。絶縁体からなる基板を使用する場合には、レジスト２を形成した後に無電解めっき法により導体配線層３を形成するか、又は、レジスト２を形成した後に、無電解めっき法、スパッタリング法、蒸着法等の方法により給電導体層を形成し、その後、電解めっき法により導体配線層３を形成すればよい。
また、本実施形態においては、半導体デバイス１５を配線基板１３にプリップチップ法により搭載する例を示したが、半導体デバイス１５はワイヤーボンディング法、テープオートメッドボンディング法等の他の方法により配線基板１３に搭載してもよい。
次に、第２の実施形態に係る配線基板及び半導体パッケージの製造方法について説明する。図１０（ａ）乃至（ｄ）は本実施形態に係る配線基板の製造方法をその工程順に示す断面図である。先ず、図８（ａ）乃至（ｃ）に示す方法により、支持基板１上にエッチング容易層４、エッチングバリア層５及び配線本体６からなる導体配線層３を形成し、この導体配線層３を覆うように基体絶縁膜７を形成し、この基体絶縁膜７にヴィアホール１０を形成する。
次に、図１０（ａ）に示すように、ヴィアホール１０内に導電材料を埋め込むと共に、基体絶縁膜７上に中間配線２２を形成する。このとき、中間配線２２はヴィアホール１０を介して配線本体６に接続される。次に、図１０（ｂ）に示すように、中間配線２２を覆うように、中間絶縁膜２３を形成する。中間絶縁膜２３の形成方法は、例えば、基体絶縁膜７の形成方法と同様である。そして、中間絶縁膜２３における中間配線２２の直上域の一部に、ヴィアホール２４を形成する。
次に、図１０（ｃ）に示すように、ヴィアホール２４内に導電材料を埋め込むと共に、中間絶縁膜２３上に、上層配線１１を形成する。このとき、上層配線１１はヴィアホール２４を介して中間配線２２に接続されるようにする。次に、上層配線１１の一部を覆い、残部を露出させるように、ソルダーレジスト１２を形成する。次に、図１０（ｄ）に示すように、化学的エッチング又は研磨により、支持基板１を除去する。
次に、図４に示すように、エッチング容易層４をエッチングして除去する。これにより、図４に示す本実施形態に係る配線基板２１が形成される。
次に、図５に示すように、エッチングバリア層５の露出部に複数のバンプ１４を接合する。そして、このバンプ１４を介して、配線基板２１にフリップチップ法により半導体デバイス１５を搭載する。このとき、半導体デバイス１５の電極（図示せず）が、バンプ１４に接続されるようにする。次に、配線基板２１と半導体デバイス１５との間にアンダーフィル１６を流し込み、固体化させる。これにより、バンプ１４がアンダーフィル１６に埋め込まれる。次に、配線基板２１の上層配線１１の露出部に、半田ボール１８を搭載する。これにより、図８に示す本実施形態に係る半導体パッケージ２５が形成される。なお、前述の第１及び第２の実施形態と同様に、アンダーフィル１６の形成は省略してもよい。又は、配線基板２１の下面において、アンダーフィル１６及び半導体デバイス１５を覆うように、モールディングを形成してもよい。
次に、第３の実施形態に係る配線基板の製造方法について説明する。先ず、図６（ａ）に示すように、保護膜４１を支持基板１上の全面に、例えば、ラミネート又はプレス法により貼り付ける。次に、例えば１００乃至４００℃の温度に１０分乃至２時間保持する加熱処理を行い、保護膜４１を硬化させる。この加熱処理の温度及び時間は、保護膜４１を形成する材料により適宜調節する。保護膜４１の膜厚は例えば１乃至５０μｍである。
次に、保護膜４１上にレジスト（図示せず）を形成してパターニングし、このレジストが除去された領域に、エッチングバリア層５及び配線本体６からなる下層配線を形成する。そして、この下層配線を覆うように基体絶縁膜７を形成し、この基体絶縁膜７にヴィアホール１０を形成し、ヴィアホール１０内に導電材料を埋め込むと共に基体絶縁膜７上に上層配線１１を形成する。次に、上層配線１１の一部を覆うようにソルダーレジスト１２を形成する。
次に、図６（ｂ）に示すように、支持基板１を除去する。次に、図６（ｃ）に示すように、保護膜４１をエッチングして選択的に除去し、保護膜４１を除去したエッチング部４２において、下層配線を露出させる。これにより、本実施形態に係る配線基板が形成される。そして、エッチング部４２にバンプ１４（図１参照）を取り付けて半導体デバイス１５（図１参照）を搭載し、配線基板と半導体デバイス１５との間にアンダーフィル１６（図１参照）を充填する。また、半田ボール１８（図１参照）を上層配線１１に接続する。これにより、本実施形態に係る半導体パッケージが形成される。本実施形態の配線基板及び半導体パッケージにおける上記以外の製造方法は、前述の第１の実施形態と同様である。
なお、前述の各実施形態においては、最終的に支持基板１を除去する例を示したが、本発明はこれに限定されない。例えば、支持基板１の一部のみを除去して残部を残してもよく、この支持基板１の残部を例えばスティフナとして使用してもよい。また、支持基板１を一旦全て除去した後、改めてスティフナを配線基板に取り付けてもよい。
以上、本発明の配線基板、その製造方法、基体絶縁膜及び半導体パッケージの各実施形態について、図面を参照して説明したが、本発明の具体的な構成は前述の第１乃至第４の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で設計の変更が可能である。
以下、本発明の効果について、その特許請求の範囲から外れる比較例と比較して具体的に説明する。図１１は、評価試験用の半導体パッケージの形状を示す断面図である。
図１１に示すように、前述の第２の実施形態に示す方法により、絶縁膜が２層である配線基板２１を作製した。次に、この配線基板２１に半導体デバイス１５ａをフリップチップ方式で搭載してアンダーフィル１６を形成し、さらに半導体デバイス１５ｂをマウント材２６を介して半導体デバイス１５a上に設けて、ワイヤーボンディング方式でワイヤー２７を形成し、配線基板２１に電気的に接続した。次いで、半導体デバイス１５ａ、１５ｂを覆うようにモールディング１７を形成し、さらに半田ボール１８を搭載して評価試験用の半導体パッケージを作製した。この半導体パッケージの構成を表１に示す。
Figure 0004108643
図１１に示すように、評価試験用の半導体パッケージは、Ａ部に示すように、半導体デバイス１５aを搭載するためのバンプ１４、ヴィアホール１０および２４、半田ボール１８すべてが垂直方向に一列に配置されている部分を有している。さらに、Ｂ部に示すように、バンプ１４、ヴィアホール１０および２４、半田ボール１８のいずれもが垂直方向に一列に配置されていない部分も有している。
次に、表１に示すサンプルにおける絶縁膜の機械的特性、即ち、破断強度、弾性率及び破断伸率を測定した。測定は、絶縁膜のフィルムを幅が１ｃｍの短冊状に切り出し、「ＪＰＣＡ規格 ビルトアップ配線板 ＪＰＣＡ−ＢＵ０１ ４．２節」に準拠して引張試験を行い、測定した。測定温度は−６５℃、２３℃、１５０℃の３水準とした。この測定結果を表２に示す。
Figure 0004108643
また、表２に示す機械的特性値に基づいて、その温度依存性を算出した。即ち、温度がＴ℃のときの弾性率をＤＴ、温度がＴ℃のときの破断強度をＨＴとしたとき、比（Ｄ−６５／Ｄ１５０）の値、および比（Ｈ−６５／Ｈ１５０）の値を算出した。この算出結果を表３に示す。
Figure 0004108643
更に、表２に示すサンプルの熱応力耐久性を評価した。熱応力耐久性の評価は、半導体パッケージ単体、および半導体パッケージを実装用ボードに搭載したサンプルで行った。半導体パッケージ単体については、−６５℃の温度に３０分間保持した後、＋１５０℃の温度に３０分間保持する基本サイクルを所定の回数繰り返すヒートサイクルを印加した。また、半導体パッケージを実装用ボードに搭載したサンプルについては、−４５℃の温度に３０分間保持した後、＋１２５℃の温度に３０分間保持する基本サイクルを所定の回数繰り返すヒートサイクルを印加した。そして、各サンプルにおいて電気的接続オープン、即ち断線が発生するサイクル数を評価した。低温（−６５℃または−４０℃）から高温（＋１５０℃または＋１２５℃）へ移行する移行時間及び高温から低温へ移行する移行時間は、ヒートサイクル試験機の能力及びサンプルの熱容量により異なるため、適宜調整した。
なお、半導体デバイスの熱応力耐久性を評価する際に、実使用条件（２５〜７０℃）でヒートサイクル試験を行うと、試験に長時間を要してしまう。このため、サンプルに（−６５〜１５０℃）、または（−４０〜１２５℃）のヒートサイクルを印加し、加速試験を行う。温度サイクル試験加速性に関するＥＩＡＪ−ＥＴ−７４０４（１９９９年４月制定）に示されているＣｏｆｆｉｎ−Ｍａｎｓｏｎの式により求められた値を参照すると、例えば（−４０〜１２５℃）のヒートサイクルは、実使用条件（２５〜７０℃、１サイクル／日）に対して５．７倍の加速性がある。このため、（−４０〜１２５℃）における６００サイクルは、実使用条件で約１０年間に相当する。
熱応力耐久性試験の評価結果を表３に示す。なお、表３において、「Ａ部ヴィアオープン」「Ｂ部ヴィアオープン」とは、それぞれ図１１に示すＡ部、およびＢ部を構成するヴィアホール接合部におけるオープンが発生したことを示し、「ワイヤーオープン」とは図１１に示す半導体デバイス１５ｂを電気的に接続するためのワイヤー３０と配線基板２１に設けられているエッチングバリア層５との接合部におけるオープンが発生したことを示す。また、「１５００超」および「１０００超」とは、夫々１５００サイクルおよび１０００サイクルのヒートサイクル後においても、オープン状態とならなかったことを示す。
表２及び表３に示すＮｏ．１乃至５は本発明の実施例である。本実施例においては、厚み方向の熱膨張率が９０ｐｐｍ／Ｋ以下であるため、バンプ１４、ヴィアホール１０および２４、半田ボール２４が垂直方向に一列に配列されたＡ部においてもヴィアホール接合部におけるオープンは発生せず、熱応力耐久性が優れていた。さらに、本実施例においては、絶縁膜の２３℃における弾性率が５ＧＰａ以上であり、１５０℃における弾性率が２．５ＧＰａ以上であり、２３℃における破断強度が１４０ＭＰａ以上であり、比（Ｄ−６５／Ｄ１５０）の値が３．０以下であり、比（Ｈ−６５／Ｈ１５０）の値が２．３以下であるため、ワイヤーボンディング接合部でのオープンも発生せず、パッケージ全体での熱応力耐久性も優れていた。
これに対して、表２及び表３に示すＮｏ．６乃至９は比較例である。ここで、比較例Ｎｏ．６乃至８は、厚み方向の熱膨張率が９０ｐｐｍ／Ｋより大きいため、Ｂ部を構成するヴィアホール接合部ではオープンが発生しなかったが、バンプ１４、ヴィアホール１０および２４、半田ボール２４が垂直方向に一列に配列されたＡ部においては、ヴィアホール接合部におけるオープンが発生し、熱応力耐久性が劣っていた。また、比較例９は、厚み方向の熱膨張率が９０ｐｐｍ／Ｋ以下であるため、Ａ部、およびＢ部を構成するヴィアホール接合部におけるオープンは発生しなかった。しかしながら、絶縁膜の２３℃における弾性率が５ＧＰａ以上、１５０℃における弾性率が２．５ＧＰａ以上、２３℃における破断強度が１４０ＭＰａ以上、比（Ｄ−６５／Ｄ１５０）の値が３．０以下、比（Ｈ−６５／Ｈ１５０）の値が２．３以下を満たしていないため、半導体パッケージ組立時におけるワイヤーボンディング性や取り扱い性に劣っており、このためワイヤーボンディング接合部でのオープンが発生し、パッケージ全体での熱応力耐久性に劣っていた。
本発明の第１の実施形態に係る配線基板を示す断面図である。 本実施形態に係る半導体パッケージを示す断面図である。 本実施形態の変形例に係る半導体パッケージを示す断面図である。 本発明の第２の実施形態に係る配線基板を示す断面図である。 本実施形態に係る半導体パッケージを示す断面図である。 （ａ）乃至（ｃ）は、本発明の第３の実施形態に係る配線基板の製造方法及びその構成をその工程順に示す断面図である。 本発明の第４の実施形態に係る配線基板を示す断面図である。 （ａ）乃至（ｅ）は、本発明の第１の実施形態に係る配線基板の製造方法をその工程順に示す断面図である。 （ａ）及び（ｂ）は、本実施形態に係る半導体パッケージの製造方法をその工程順に示す断面図である。 （ａ）乃至（ｄ）は、本発明の第２の実施形態に係る配線基板及び半導体パッケージの製造方法をその工程順に示す断面図である。 評価試験用の半導体パッケージを示す断面図である。 従来のビルドアップ基板を示す断面図である。 （ａ）乃至（ｃ）は、従来プリント基板の形成方法をその工程順に示す断面図である。 （ａ）及び（ｂ）は、他の従来の配線基板の製造方法をその工程順に示す断面図である。
符号の説明
１；支持基板
２；レジスト
３；導体配線層
４；エッチング容易層
５；エッチングバリア層
６；配線本体
７；基体絶縁膜
７ａ；凹部
８；絶縁層
１０；ヴィアホール
１１；上層配線
１２；ソルダーレジスト
１３；配線基板
１４、１４ａ；バンプ
１５、１５ａ、１５ｂ；半導体デバイス
１６；アンダーフィル
１７；モールディング
１８；半田ボール
１９；半導体パッケージ
２１；配線基板
２２；中間配線
２３；中間絶縁膜
２４；ヴィアホール
２５；半導体パッケージ
２６；マウント材
２７；ワイヤー
４１；保護膜
４２；エッチング部
４３；配線基板
７１；貫通スルーホール
７２；導体配線
７３；ベースコア基板
７４；ヴィアホール
７５；層間絶縁膜
７６；導体配線
８１；導体配線
８２；プリプレグ
８３；スルーホール
８４；導体ペースト
８５；プリント基板
８６；ランドパターン
９１；支持板
９２；導体配線
９３；層間絶縁膜
９４；ヴィアホール
９５；導体配線
９６；支持体
９７；配線基板

Claims (11)

  1. ヴィアホールが形成され膜厚が２０乃至１００μｍの基体絶縁膜と、この基体絶縁膜の下面に形成され前記ヴィアホールに接続された下層配線と、前記基体絶縁膜上に形成され前記ヴィアホールを介して前記下層配線に接続された上層配線と、を有し、前記基体絶縁膜の下面には凹部が形成されていて、前記下層配線は前記凹部に埋め込まれており、前記下層配線の少なくとも一部は半導体デバイス搭載用の接続電極であり、前記基体絶縁膜はガラス又はアラミドからなる補強繊維をガラス転移温度１５０℃以上の耐熱性樹脂に含有させたものであり、さらに下記（１）〜（６）の物性を有するものであることを特徴とする配線基板。
    （１）厚み方向の熱膨張率が９０ｐｐｍ／Ｋ以下
    温度がＴ℃のときの弾性率をＤＴ、温度がＴ℃のときの破断強度をＨＴとしたとき
    （２）Ｄ２３≧５ＧＰａ
    （３）Ｄ１５０≧２．５ＧＰａ
    （４）（Ｄ−６５／Ｄ１５０）≦３．０
    （５）Ｈ２３≧１４０ＭＰａ
    （６）（Ｈ−６５／Ｈ１５０）≦２．３
  2. 前記補強繊維の直径が１０μｍ以下であることを特徴とする請求項１に記載の配線基板。
  3. 前記基体絶縁膜と前記上層配線との間に配置され、前記ヴィアホールを介して前記下層配線に接続された中間配線と、この中間配線を覆うように形成されこの中間配線と前記上層配線とを相互に接続する他のヴィアホールが形成された中間絶縁膜とよりなる配線構造層を１又は複数層有することを特徴とする請求項１又は２に記載の配線基板。
  4. 前記下層配線の下面は、前記基体絶縁膜の下面よりも０．５乃至１０μｍ上方に位置していることを特徴とする請求項１に記載の配線基板。
  5. 前記基体絶縁膜の下面と前記下層配線の下面とが、同一平面をなしていることを特徴とする請求項１乃至３のいずれか１項に記載の配線基板。
  6. 前記基体絶縁膜の下方に形成され、前記下層配線の一部を覆うと共に残部を露出させる保護膜を有することを特徴とする請求項５に記載の配線基板。
  7. 前記上層配線の一部を覆い、残部を露出させるソルダーレジスト層を有することを特徴とする請求項１乃至６のいずれか１項に記載の配線基板。
  8. 請求項１乃至７のいずれか１項に記載の配線基板と、この配線基板に搭載された半導体デバイスと、を有することを特徴とする半導体パッケージ。
  9. 前記半導体デバイスは、前記下層配線に接続されていることを特徴とする請求項８に記載の半導体パッケージ。
  10. 第２の半導体デバイスが、前記上層配線に接続されていることを特徴とする請求項９に記載の半導体パッケージ。
  11. 前記上層配線又は前記下層配線に接続された、外部素子との接続用端子をさらに有することを特徴とする請求項８乃至１０のいずれか１項に記載の半導体パッケージ。
JP2004142133A 2004-05-12 2004-05-12 配線基板及びそれを用いた半導体パッケージ Expired - Fee Related JP4108643B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004142133A JP4108643B2 (ja) 2004-05-12 2004-05-12 配線基板及びそれを用いた半導体パッケージ
TW094113919A TWI259045B (en) 2004-05-12 2005-04-29 Wiring board and semiconductor package using the same
CNB200510070096XA CN100380637C (zh) 2004-05-12 2005-05-10 布线板及使用该板的半导体封装
US11/125,158 US7397000B2 (en) 2004-05-12 2005-05-10 Wiring board and semiconductor package using the same
US12/140,041 US7566834B2 (en) 2004-05-12 2008-06-16 Wiring board and semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004142133A JP4108643B2 (ja) 2004-05-12 2004-05-12 配線基板及びそれを用いた半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2005327780A JP2005327780A (ja) 2005-11-24
JP4108643B2 true JP4108643B2 (ja) 2008-06-25

Family

ID=35308327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004142133A Expired - Fee Related JP4108643B2 (ja) 2004-05-12 2004-05-12 配線基板及びそれを用いた半導体パッケージ

Country Status (4)

Country Link
US (2) US7397000B2 (ja)
JP (1) JP4108643B2 (ja)
CN (1) CN100380637C (ja)
TW (1) TWI259045B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9232642B2 (en) 2012-07-20 2016-01-05 Shinko Electric Industries Co., Ltd. Wiring substrate, method for manufacturing the wiring substrate, and semiconductor package

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004064467A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
US7656677B2 (en) * 2004-01-27 2010-02-02 Murata Manufacturing Co., Ltd. Multilayer electronic component and structure for mounting multilayer electronic component
TWI280084B (en) * 2005-02-04 2007-04-21 Phoenix Prec Technology Corp Thin circuit board
JP4768994B2 (ja) 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置
US7282797B2 (en) * 2005-05-27 2007-10-16 Motorola, Inc. Graded liquid crystal polymer package
JP5000877B2 (ja) * 2005-10-07 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置
KR100664500B1 (ko) * 2005-08-09 2007-01-04 삼성전자주식회사 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법
JP4829585B2 (ja) * 2005-10-12 2011-12-07 日本電気株式会社 配線基板及び半導体装置
JP4568215B2 (ja) * 2005-11-30 2010-10-27 三洋電機株式会社 回路装置および回路装置の製造方法
JP4668782B2 (ja) * 2005-12-16 2011-04-13 新光電気工業株式会社 実装基板の製造方法
JP2007184381A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
JP2007266544A (ja) * 2006-03-30 2007-10-11 Koa Corp 複合電子部品の製造法および複合電子部品
US8446734B2 (en) * 2006-03-30 2013-05-21 Kyocera Corporation Circuit board and mounting structure
JP4171499B2 (ja) 2006-04-10 2008-10-22 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JPWO2007126090A1 (ja) * 2006-04-27 2009-09-17 日本電気株式会社 回路基板、電子デバイス装置及び回路基板の製造方法
JP4894347B2 (ja) * 2006-04-28 2012-03-14 凸版印刷株式会社 半導体集積回路素子搭載用基板および半導体装置
CN101507373A (zh) 2006-06-30 2009-08-12 日本电气株式会社 布线板、使用布线板的半导体器件、及其制造方法
JP5117692B2 (ja) 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN101356643B (zh) * 2006-09-13 2012-04-25 住友电木株式会社 半导体器件
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
JP5194471B2 (ja) * 2007-02-06 2013-05-08 パナソニック株式会社 半導体装置
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
KR101396700B1 (ko) * 2007-04-03 2014-05-16 스미토모 베이클리트 컴퍼니 리미티드 다층 회로 기판 및 반도체 장치
JP5032187B2 (ja) 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
SG166773A1 (en) * 2007-04-24 2010-12-29 United Test & Assembly Ct Lt Bump on via-packaging and methodologies
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US8106496B2 (en) 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
KR100881199B1 (ko) * 2007-07-02 2009-02-05 삼성전자주식회사 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
US8258620B2 (en) * 2007-08-10 2012-09-04 Sanyo Electric Co., Ltd. Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module
US8258624B2 (en) 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
JP5114130B2 (ja) * 2007-08-24 2013-01-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
US20090168391A1 (en) * 2007-12-27 2009-07-02 Kouichi Saitou Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
JP2009194079A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2009302427A (ja) * 2008-06-17 2009-12-24 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP5289832B2 (ja) * 2008-06-17 2013-09-11 新光電気工業株式会社 半導体装置および半導体装置の製造方法
WO2010013470A1 (ja) * 2008-07-31 2010-02-04 三洋電機株式会社 半導体モジュールおよび半導体モジュールを備える携帯機器
TW201010557A (en) * 2008-08-22 2010-03-01 World Wiser Electronics Inc Method for fabricating a build-up printing circuit board of high fine density and its structure
JP5203108B2 (ja) 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
US8130512B2 (en) * 2008-11-18 2012-03-06 Stats Chippac Ltd. Integrated circuit package system and method of package stacking
JP2010129572A (ja) * 2008-11-25 2010-06-10 Elpida Memory Inc 電子装置及び半導体装置
US8458896B2 (en) * 2008-11-25 2013-06-11 HGST Netherlands B.V. Robotic end-effector for component center alignment and assembly
JP2010129914A (ja) * 2008-11-28 2010-06-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
US8686300B2 (en) 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
TWI389279B (zh) 2009-01-23 2013-03-11 Unimicron Technology Corp 電路板結構及其製法
JP5561460B2 (ja) 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
JP5231340B2 (ja) 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
JP5436259B2 (ja) * 2010-02-16 2014-03-05 日本特殊陶業株式会社 多層配線基板の製造方法及び多層配線基板
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
US20120077054A1 (en) * 2010-09-25 2012-03-29 Tao Wu Electrolytic gold or gold palladium surface finish application in coreless substrate processing
US8844125B2 (en) * 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
KR101222828B1 (ko) * 2011-06-24 2013-01-15 삼성전기주식회사 코어리스 기판의 제조방법
US8829676B2 (en) * 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
TWI495051B (zh) * 2011-07-08 2015-08-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
CN106711104B (zh) * 2011-10-20 2021-01-05 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺
WO2013095363A1 (en) * 2011-12-20 2013-06-27 Intel Corporation Microelectronic package and stacked microelectronic assembly and computing system containing same
KR101633373B1 (ko) * 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
JP2012138632A (ja) * 2012-04-16 2012-07-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5680589B2 (ja) * 2012-06-25 2015-03-04 新光電気工業株式会社 配線基板
JP5580374B2 (ja) * 2012-08-23 2014-08-27 新光電気工業株式会社 配線基板及びその製造方法
JP2013065876A (ja) * 2012-11-22 2013-04-11 Princo Corp 多層基板及びその製造方法
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
CN103227164A (zh) * 2013-03-21 2013-07-31 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
US9673065B2 (en) 2013-07-18 2017-06-06 Texas Instruments Incorporated Semiconductor substrate having stress-absorbing surface layer
TWI474449B (zh) 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI474450B (zh) * 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
JP5555368B1 (ja) * 2013-12-05 2014-07-23 株式会社イースタン 配線基板の製造方法
US9275967B2 (en) 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
TWM517410U (zh) * 2014-02-13 2016-02-11 群成科技股份有限公司 電子封裝件與封裝載板
US9305809B1 (en) * 2014-06-26 2016-04-05 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
US9961767B2 (en) 2015-02-10 2018-05-01 Shinko Electric Industires Co., Ltd. Circuit board and method of manufacturing circuit board
JP2016152262A (ja) 2015-02-16 2016-08-22 イビデン株式会社 プリント配線板
JP6533680B2 (ja) 2015-03-20 2019-06-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6457881B2 (ja) 2015-04-22 2019-01-23 新光電気工業株式会社 配線基板及びその製造方法
JP6510897B2 (ja) 2015-06-09 2019-05-08 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP6632302B2 (ja) * 2015-10-02 2020-01-22 新光電気工業株式会社 配線基板及びその製造方法
JP2017168510A (ja) * 2016-03-14 2017-09-21 Ｓｈマテリアル株式会社 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
JP6705718B2 (ja) 2016-08-09 2020-06-03 新光電気工業株式会社 配線基板及びその製造方法
CN108257875B (zh) * 2016-12-28 2021-11-23 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及二者的制作方法
JP6991014B2 (ja) * 2017-08-29 2022-01-12 キオクシア株式会社 半導体装置
JP2020064998A (ja) * 2018-10-18 2020-04-23 キヤノン株式会社 実装基板およびその製造方法
CN112105174B (zh) * 2019-06-18 2022-02-22 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5538789A (en) * 1990-02-09 1996-07-23 Toranaga Technologies, Inc. Composite substrates for preparation of printed circuits
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
US5778523A (en) * 1996-11-08 1998-07-14 W. L. Gore & Associates, Inc. Method for controlling warp of electronic assemblies by use of package stiffener
TW410534B (en) * 1997-07-16 2000-11-01 Matsushita Electric Ind Co Ltd Wiring board and production process for the same
JPH11163524A (ja) * 1997-11-27 1999-06-18 Matsushita Electric Ind Co Ltd 多層配線基板および該多層配線基板を用いた半導体装置
JP4204150B2 (ja) * 1998-10-16 2009-01-07 パナソニック株式会社 多層回路基板
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2000269647A (ja) 1999-03-18 2000-09-29 Ibiden Co Ltd 片面回路基板、多層プリント配線板およびその製造方法
US6379784B1 (en) * 1999-09-28 2002-04-30 Ube Industries, Ltd. Aromatic polyimide laminate
KR100346400B1 (ko) * 1999-12-16 2002-08-01 엘지전자주식회사 다층 인쇄회로기판 및 그 제조방법
US6467160B1 (en) * 2000-03-28 2002-10-22 International Business Machines Corporation Fine pitch circuitization with unfilled plated through holes
JP3854054B2 (ja) * 2000-10-10 2006-12-06 株式会社東芝 半導体装置
JP3546961B2 (ja) * 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2002185097A (ja) * 2000-12-12 2002-06-28 Hitachi Chem Co Ltd 接続方法とその方法を用いた回路板とその製造方法並びに半導体パッケージとその製造方法
JP3591524B2 (ja) * 2002-05-27 2004-11-24 日本電気株式会社 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP2003347737A (ja) * 2002-05-29 2003-12-05 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2004119734A (ja) * 2002-09-26 2004-04-15 Kyocera Corp 回路転写用絶縁シートおよびそれを用いた多層配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9232642B2 (en) 2012-07-20 2016-01-05 Shinko Electric Industries Co., Ltd. Wiring substrate, method for manufacturing the wiring substrate, and semiconductor package

Also Published As

Publication number Publication date
TW200539776A (en) 2005-12-01
US7566834B2 (en) 2009-07-28
US20080258283A1 (en) 2008-10-23
US7397000B2 (en) 2008-07-08
JP2005327780A (ja) 2005-11-24
TWI259045B (en) 2006-07-21
CN1697163A (zh) 2005-11-16
US20050252682A1 (en) 2005-11-17
CN100380637C (zh) 2008-04-09

Similar Documents

Publication Publication Date Title
JP4108643B2 (ja) 配線基板及びそれを用いた半導体パッケージ
US10283444B2 (en) Semiconductor device and method of manufacturing the same
JP4361826B2 (ja) 半導体装置
JP5331958B2 (ja) 配線基板及び半導体パッケージ
CN108476585B (zh) Pcb混合重分布层
US20060012048A1 (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
WO2003100851A1 (fr) Carte de montage pour dispositif a semi-conducteur, procede de fabrication, procede d'inspection de la carte et boitier de semi-conducteurs
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP3841079B2 (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP4597561B2 (ja) 配線基板およびその製造方法
JP4457943B2 (ja) 配線基板、及び配線基板の製造方法
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP4324732B2 (ja) 半導体装置の製造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP4417294B2 (ja) プローブカード用部品内蔵基板とその製造方法
TWI420989B (zh) 印刷電路板及其製造方法
JP2011082361A (ja) 回路基板及びその製造方法
JP2006147932A (ja) 多層配線基板及びその製造方法
JP2006120999A (ja) 多層配線基板
JP2006179952A (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法
JP2006186396A (ja) 半導体搭載用配線基板

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees