JP5580374B2 - 配線基板及びその製造方法 - Google Patents

Description

本発明は配線基板及びその製造方法に関し、より詳細には、半導体素子（チップ）等の電子部品の搭載用もしくは外部接続端子の接合用として供されるパッド（配線層の一部）を備えた配線基板及びその製造方法に関する。

かかる配線基板は、半導体素子（チップ）等を搭載するパッケージとしての機能を果たすという点で、以下の記述では便宜上、「半導体パッケージ」ともいう。

配線基板において最外層の配線層にはその所定の箇所にパッドが画定されており、このパッドに、当該配線基板をマザーボード等に実装する際に使用される外部接続端子（はんだボールやピン等）や当該配線基板に搭載される半導体素子の電極端子等が接続されるようになっている。そして、このパッドの部分を除いて当該配線層が絶縁層（典型的には、樹脂層）によって覆われている。つまり、最外層の絶縁層の対応する部分が開口されており、その開口部からパッドが露出している。このパッドは、その表面が当該絶縁層（樹脂層）の表面と同一面となるように、もしくは当該絶縁層（樹脂層）の表面から基板内に後退した位置となるように形成されている。

パッドは、その層構成として、一般に複数の金属層が積層された構造を有している。その典型的な層構成として、金（Ａｕ）層とニッケル（Ｎｉ）層からなる２層構造のものがある。このパッドのＡｕ層は絶縁層（樹脂層）から露出しており、このＡｕ層上のＮｉ層には、ビア（基板内の樹脂層に形成されたビアホールに充填された導体で、各配線層間を接続するもの）が接続されるようになっている。このＮｉ層は、ビアに含まれる金属（典型的には、銅（Ｃｕ））がＡｕ層に拡散するのを防止するためのものである。

しかしながら、Ｎｉ層は酸化され易いため、かかる２層（Ａｕ／Ｎｉ）構造のパッドを備えた配線基板、特に、「コアレス基板」と呼ばれているタイプのものを製造する際に不都合が生じる。このコアレス基板の基本的なプロセスは、先ず支持体としての仮基板を用意し、この仮基板上にパッドを形成し、次いで所要数のビルドアップ層（ビアホールを含む樹脂層、ビアホールの内部を含めた配線層）を順次形成した後、最終的に仮基板を除去するものである。つまり、パッドを形成した後、ビアが形成されて当該パッドのＮｉ層に接続されることになる。このため、パッド形成後のＮｉ層の表面には、Ｎｉの酸化物が形成されてしまう。その結果、酸化物が形成されたＮｉ層にビアを接続させると、その酸化物の影響により、パッドとビアとの密着性が低下して、パッドとビアとの間の電気的接続信頼性が損なわれる。

本願の出願人は、かかる不都合に対処するための技術を提案している（下記の特許文献１）。この特許文献１に開示されている技術では、パッドとこれに接続されるビアとを備えた配線基板において、パッドを構成する積層された複数の金属層が、配線基板から露出した金属層（Ａｕ層）と、この金属層上に設けられ、ビアに含まれる金属が該金属層に拡散するのを防止する金属層（Ｎｉ層）とを有し、さらに、この金属層とビアとの間に該金属層よりも酸化され難い金属層（Ｃｕ層）を設けている。つまり、酸化され難いＣｕ層をビアとＮｉ層との間に介在させることで、パッドとビアとの間に酸化物が介在する可能性を実質的に無くし、これにより、パッドとビアとの密着性を向上させている。
特開２００８−１４１０７０号公報

上述したように従来の２層（Ａｕ／Ｎｉ）構造のパッドにおいて見られる不都合を解消するための技術（特許文献１）が提案されているが、この技術では、パッドを構成する各金属層の厚さとパッドの引っ張り強度については特に言及されていない。

その一方で、配線基板の薄型化の要求に伴い配線層及び絶縁層（樹脂層）は可及的に薄く形成される傾向にあるため、最外層の配線層の一部に画定されるパッドの厚さもそれに応じて薄くする必要がある。このことは、上記の特許文献１に記載されているパッドを構成する各金属層の厚さ、とりわけ、ビアとの密着性の向上に寄与する金属層（Ｃｕ層）の厚さも薄くなることを意味する。

このようにパッドのＣｕ層の厚さが薄くなると、パッド壁面において周囲の樹脂層（絶縁層）と接する表面積が小さくなり、樹脂層との密着性が低下する。その結果、このパッドに外部接続端子（はんだボールやピン等）や半導体素子の電極端子等を接合したときの引っ張り強度が低下し、場合によってはパッドが剥離してしまうといった問題が起こり得る。このことは、配線基板の性能劣化につながり、ひいては、配線基板に半導体素子等を搭載もしくは該配線基板をマザーボード等に実装する際の信頼性の低下につながる。

このような問題は、必ずしもコアレス基板に特有のものではなく、コア基板を有した形態の配線基板においても同様に起こり得る。すなわち、上述したように積層された複数の金属層からなり、ビアと接続される側の金属層（Ｃｕ層）の厚さが薄く形成された構造を有するパッドを備えた配線基板であれば、上記の問題は同様に起こり得る。

本発明は、かかる従来技術における課題に鑑み創作されたもので、パッドに外部接続端子等を接合したときの引っ張り強度を高めることができ、パッドが剥離するといった不良モードを大いに減らし、実装の信頼性向上に寄与することができる配線基板及びその製造方法を提供することを目的とする。

上述した従来技術の課題を解決するため、最外層の絶縁層にパッドが埋設され、前記最外層の絶縁層からその表面が露出した前記パッドを備えた配線基板であって、前記パッドは、前記配線基板の内部のビアに接続された銅層と、前記銅層の外面にＯＳＰ処理によって形成されたＯＳＰ膜との２層の積層膜のみから形成され、前記最外層の絶縁層には前記ＯＳＰ膜を露出させる第１の開口部が設けられており、前記第１の開口部の径は、前記ＯＳＰ膜及び前記銅層の各径と同じであり、かつ、前記最外層の絶縁層から前記銅層の表面が後退して凹部が形成され、前記ＯＳＰ膜の表面が前記最外層の絶縁層から前記凹部の内方に後退して前記凹部の底面を形成し、前記凹部の深さは前記銅層の厚みよりも浅く設定されており、前記銅層の側面及び前記ビアとの接続面が粗面化されており、前記最外層の絶縁層に前記パッドの側面及び前記ビアとの接続面が接しており、前記最外層の絶縁層の裏面に前記銅層が露出する第２の開口部が形成されており、前記第２の開口部内に前記銅層と接続された前記ビアが設けられており、前記最外層の絶縁層の裏面に前記ビアを介して前記パッドに接続される配線層が設けられている配線基板が提供される。

また、本発明の他の形態によれば、上記の形態に係る配線基板を製造する方法が提供される。この製造方法は、支持基材上に、開口部が設けられたレジスト層を形成する工程と、前記開口部内の前記支持基板の上に、めっき法により、犠牲導体層と、銅層とを積層する工程と、前記レジスト層を除去する工程と、前記銅層の表面及び側面に粗化処理を施す工程と、前記銅層及び犠牲導体層を被覆するように、前記支持基材上に絶縁層を形成する工程と、前記絶縁層に、前記銅層を露出させる開口部を形成する工程と、前記絶縁層上に、前記開口部内に設けられたビアにより前記銅層に接続される配線層を形成する工程と、前記支持基材を除去する工程と、前記犠牲導体層を除去して、前記絶縁層の凹部の底に前記銅層を露出させる工程と、前記絶縁層から露出された前記銅層上に、ＯＳＰ処理を施してＯＳＰ膜を形成する工程とを含み、前記ＯＳＰ膜及び前記銅層のみによりパッドを構成し、かつ、前記凹部の径は、前記ＯＳＰ膜及び前記銅層の各径と同じであり、かつ、前記最外層の絶縁層から前記銅層の表面が後退して前記凹部が形成され、前記ＯＳＰ膜の表面が前記最外層の絶縁層から前記凹部の内方に後退して前記凹部の底面を形成し、前記凹部の深さは前記銅層の厚みよりも浅く設定されることを特徴とする。

本発明に係る配線基板及びその製造方法の他の構成上の特徴及びそれに基づく有利な利点等については、以下に記述する発明の実施の形態を参照しながら説明する。

本発明の第１の実施形態に係る配線基板（半導体パッケージ）の構成を示す断面図である。 図１の配線基板の製造工程の一例（その１）を示す断面図である。 図２の製造工程に続く製造工程（その２）を示す断面図である。 発明技術の配線基板によって得られる「引っ張り強度の改善」の効果を説明するための図である。 本発明の第２の実施形態に係る配線基板（半導体パッケージ）の構成を示す断面図である。 図５の配線基板の製造工程の一例（その１）を示す断面図である。 図６の製造工程に続く製造工程（その２）を示す断面図である。 本発明の第３の実施形態に係る配線基板（半導体パッケージ）の構成を示す断面図である。 図８の配線基板の製造工程の一例を示す断面図である。 第１の実施形態に係る配線基板に半導体素子を搭載したときの構成例を示す断面図である。

以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。

（第１の実施形態…図１〜図４参照）
図１は本発明の第１の実施形態に係る配線基板（半導体パッケージ）の構成を断面図の形態で示したものである。

本実施形態に係る配線基板１０は、図示のように、複数の配線層１１，１３，１５が絶縁層（具体的には、樹脂層）１２，１４を介在させて積層され、各絶縁層１２，１４に形成されたビアホールＶＨ１，ＶＨ２に充填された導体（それぞれ配線層１３，１５を構成する材料の一部分）を介して層間接続された構造を有している。つまり、一般的なビルドアップ法を用いて作製される配線基板（支持基材としてのコア基板の両面もしくは片面に所要数のビルドアップ層を順次形成して積み上げていくもの）とは違い、支持基材を含まない「コアレス基板」の形態を有している。

このコアレス基板の表層（図示の例では上側）には、保護膜として機能する絶縁層（ソルダレジスト層）１６が、最外層の配線層（図示の例では配線層１５）の所定の箇所に画定されたパッド１５Ｐを除いて表面を覆うように形成されている。また、この絶縁層１６が形成されている側と反対側（図示の例では下側）の面には、本発明を特徴付けるパッド１１Ｐ（配線層１１の所定の箇所に画定された部分）が露出しており、このパッド１１Ｐは、その下面が絶縁層（樹脂層）１２の下面と同一面となるように形成されている。

パッド１１Ｐは、図示のように金属層２１と、金属層２２と、金属層２３とが順次積層された３層構造からなっている。絶縁層１２から露出している側に配置される金属層２１は、この露出している部分に外部接続端子もしくは半導体素子（チップ）等の電極端子が直接接合されるので、コンタクト性（はんだ付け性）の良好な材料から構成されるのが望ましい。例えば、金（Ａｕ）、金／パラジウム（Ａｕ／Ｐｄ）、錫（Ｓｎ）等を用いることができる。金属層２１としてＡｕ／Ｐｄの２層構造を用いる場合には、Ａｕ層が配線基板１０の外部に露出するよう、Ａｕ層とＰｄ層を積層した構造とする。この金属層２１の側面は、絶縁層（樹脂層）１２に覆われている。

金属層２２は、金属層２１と金属層２３の間に介在することで、ビア（ビアホールＶＨ１に充填された導体）に含まれる金属（典型的には、銅（Ｃｕ））が金属層２１に拡散するのを防止する役割を果たす。このような機能を実現するための材料としては、例えば、ニッケル（Ｎｉ）を用いることができる。この金属層２２の側面は、絶縁層（樹脂層）１２に覆われている。

金属層２３は、この部分にビア（Ｃｕ）が直接接続されるので、良好な導電性を有し、かつ、その下層の金属層２２よりも酸化され難い材料から構成されるのが望ましい。例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）等を用いることができる。この金属層２３の側面及び上面の一部は、絶縁層（樹脂層）１２に覆われている。このように金属層２３は、その周囲の樹脂材（絶縁層１２）と接する表面積が相対的に大きいので、樹脂との密着性が良好な材料から構成されるのが望ましい。これらの条件を考慮して、本実施形態では、金属層２３の材料として銅（Ｃｕ）を用いている。

そして、本発明の所期の目的を達成するため、樹脂との密着性が良好なＣｕ層（金属層２３）の厚さを可及的に厚く形成している。Ｃｕ層（金属層２３）の厚さは、好適には、後述するようにＮｉ層（金属層２２）の厚さの３倍以上に選定されている。

さらに、パッド１１Ｐの表面、特定的には、その厚く形成されたＣｕ層（金属層２３）の側面及び上面を粗面化し（粗化処理）、その表面を凹凸状態としている（図中、「ギザギザ」の線で表した部分）。なお、この粗化処理は、図示のように他の配線層１３，１５の表面（側面及び上面）に対しても施されている。

上側の絶縁層（ソルダレジスト層）１６から露出するパッド１５Ｐには、本配線基板１０に搭載される半導体素子（チップ）等の電極端子がはんだバンプ等を介してフリップチップ接続され、下側の絶縁層（樹脂層）１２から露出するパッド１１Ｐには、本配線基板１０をマザーボード等に実装する際に使用されるはんだボール等の外部接続端子が接合されるようになっている。つまり、上側の面はチップ搭載面、下側の面は外部接続端子接合面となっている。

ただし、本配線基板１０が使用される条件、状況等によっては、チップ搭載面と外部接続端子接合面を上下反対の形態としてもよい。この場合、上側のパッド１５Ｐに外部接続端子が接合され、下側のパッド１１Ｐに半導体素子等の電極端子が接続される。

なお、本配線基板１０の片面に形成されるソルダレジスト層１６は、保護膜としての機能の他に、補強層としての役割も果たす。すなわち、本配線基板１０は剛性の小さいコアレス基板であってその厚さも薄いため、基板の強度が少なからず低下することは否めないが、図示のように基板の片面にソルダレジスト層１６を形成することで基板の補強を図っている。

本実施形態に係る配線基板１０を構成する各部材の具体的な材料や大きさ、厚さ等については、以下に記述するプロセスに関連させて具体的に説明する。

次に、本実施形態に係る配線基板１０（図１）を製造する方法について、その製造工程の一例を示す図２及び図３を参照しながら説明する。

先ず最初の工程では（図２（ａ）参照）、仮基板としての支持基材３０を用意する。この支持基材３０の材料としては、後述するように最終的にはエッチングされることを考慮して、エッチング液で溶解可能な金属（典型的には、銅（Ｃｕ））が用いられる。また、支持基材３０の形態としては、基本的には金属板もしくは金属箔で十分である。具体的には、例えば、プリプレグ（補強材のガラス布にエポキシ樹脂、ポリイミド樹脂等の熱硬化性樹脂を含浸させ、半硬化のＢステージ状態にした接着シート）上に下地層及び銅箔を配置して加熱・加圧することにより得られた構造体（例えば、特開２００７−１５８１７４号公報に開示された支持基材）を、支持基材３０として好適に使用することができる。

次の工程では（図２（ｂ）参照）、支持基材３０上に、パターニング材料を使用してめっき用レジストを形成し、所定の部分を開口する。この開口する部分は、形成すべき所要の配線層（特定的にはパッド）の形状に従ってパターニング形成される。パターニング材料としては、感光性のドライフィルム又は液状のフォトレジストを用いることができる。例えば、ドライフィルムを使用する場合には、支持基材３０の表面を洗浄した後、ドライフィルムを熱圧着により貼り付け、このドライフィルムを、所要の配線層の形状にパターニングされたマスク（図示せず）を用いて紫外線（ＵＶ）照射による露光を施して硬化させ、さらに所定の現像液を用いて当該部分をエッチング除去し（開口部ＯＰ）、所要の配線層（パッド１１Ｐ）の形状に応じためっきレジスト層３１を形成する。液状のフォトレジストを用いた場合にも、同様の工程を経て、めっきレジスト層３１を形成することができる。

次の工程では（図２（ｃ）参照）、めっきレジスト層３１の開口部ＯＰから露出している支持基材（Ｃｕ）３０上に、この支持基材３０を給電層として利用した電解めっきにより、配線層１１を形成する。この配線層１１の一部（所定の箇所に画定された部分）は、外部接続端子（図４のはんだボール２０）を接合するためのパッド１１Ｐ（もしくは半導体素子（チップ）を搭載するためのパッド）として機能する。

パッド１１Ｐの大きさ（直径）は、外部接続端子接合用として用いる場合には２００〜１０００μｍ程度に選定され、チップ搭載用として用いる場合には５０〜１５０μｍ程度に選定される。また、パッド１１Ｐは、上述したように３層の金属層２１，２２，２３が積層された構造を有しており、その最下層の金属層２１を構成する材料としては、これに接触する支持基材３０が最終的にエッチングされることを考慮して、そのエッチング液で溶解されない金属種を選定する。本実施形態では、支持基材３０の材料として銅（Ｃｕ）を用いているので、これとは異なる金属として、良好なコンタクト性を確保できるという点を考慮し、金（Ａｕ）を使用している。

具体的には、先ず支持基材（Ｃｕ）３０上にＡｕフラッシュめっきを施して厚さ５ｎｍ以上（好適には４０ｎｍ）のＡｕ層を形成し、さらにＡｕ層上にパラジウム（Ｐｄ）フラッシュめっきを施して厚さ５ｎｍ以上（好適には２０ｎｍ）のＰｄ層を形成して、Ａｕ／Ｐｄ層（金属層２１）を形成する。次いで、このＡｕ／Ｐｄ層（金属層２１）上にニッケル（Ｎｉ）めっきを施して厚さ１〜１０μｍ（好適には５μｍ）のＮｉ層（金属層２２）を形成し、さらにＮｉ層（金属層２２）上に銅（Ｃｕ）めっきを施して厚さ１０〜２０μｍ（好適には１５μｍ）のＣｕ層（金属層２３）を形成する。ここに、金属層２１の上層部分であるＰｄ層は、その下層部分であるＡｕ層の酸化を防止するために形成され、Ｎｉ層（金属層２２）は、その上層の金属層２３に含まれるＣｕが下層のＡｕ／Ｐｄ層（金属層２１）に拡散するのを防止するために形成されている。

つまり、この工程では、Ａｕ／Ｐｄ層２１とＮｉ層２２とＣｕ層２３の３層（厳密には４層）構造からなるパッド１１Ｐ（配線層１１）を形成する。そして、樹脂との密着性が良好なＣｕ層２３の厚さを可及的に厚く、好適にはＮｉ層２２の厚さの３倍以上に形成している。

次の工程では（図２（ｄ）参照）、めっきレジスト層３１（図２（ｃ））として用いたドライフィルムレジストを、例えば、水酸化ナトリウムやモノエタノールアミン系などのアルカリ性の薬液を用いて除去する。

次の工程では（図２（ｅ）参照）、支持基材３０の上面側、特定的にはパッド１１Ｐの表面を粗面化するための表面処理（粗化処理）を行う。粗化処理の方法としては、エッチング、酸化、ブラスト等の方法がある。本実施形態では、メック社製のＣＺ処理液（ギ酸と塩酸の混合液）を用いて所要の粗化処理を行っている。すなわち、ＣＺ処理液の入った処理槽中に処理対象物（図２（ｄ）の構造体）を浸漬し、あるいはＣＺ処理液を処理対象物にスプレーした後、水洗して処理液を洗い落とし、銅（Ｃｕ）表面を粗らしている。

図示の例では、パッド１１Ｐの上層（Ｃｕ層２３）の上面及び側面のみが粗化されている状態が示されているが、実際は、支持基材（Ｃｕ）３０の表面も同様に粗化される。粗化処理後の銅（Ｃｕ）表面の粗度（Ｒａ）は、０．２〜１．０μｍ程度である。なお、この粗化処理に際し、パッド１１Ｐを構成する下層側のＮｉ層２２及びＡｕ／Ｐｄ層２１はその影響を受けない（つまり、その表面は粗化されない）。

ＣＺ処理以外の方法としては、例えば、黒色酸化処理（ブラックオキサイド）や、過硫酸アンモニア溶液のスプレーによるソフトエッチングを行ってもよい。いずれの処理も、銅（Ｃｕ）と樹脂との密着性を高めるためのものであり、基本的にはＣｕ表面に凹凸を形成してアンカー効果をもたせるものである。

次の工程では（図３（ａ）参照）、粗化処理を施したパッド１１Ｐ（配線層１１）及び支持基材３０上に、パッド１１Ｐが露出するように絶縁層１２を形成する。具体的には、先ず全面に、エポキシ系樹脂やポリイミド系樹脂等からなる絶縁層１２を形成する。例えば、エポキシ系樹脂フィルムを支持基材３０及び配線層１１（パッド１１Ｐ）上にラミネートし、この樹脂フィルムをプレスしながら１３０〜１５０℃の温度で熱処理して硬化させることにより、絶縁層１２を形成することができる。

次いで、この絶縁層１２の所定の箇所（パッド１１Ｐに対応する部分）に、ＣＯ２ レーザ、エキシマレーザ等による穴明け処理により、パッド１１Ｐに達する開口部（ビアホールＶＨ１）を形成する。なお、絶縁層１２は、感光性樹脂膜をフォトリソグラフィによりパターニングして形成してもよいし、あるいは、スクリーン印刷により開口部が設けられた樹脂膜をパターニングして形成してもよい。

次の工程では（図３（ｂ）参照）、ビアホールＶＨ１が形成された絶縁層１２上に、ビアホールＶＨ１を充填して（ビアの形成）配線層１１（パッド１１Ｐ）に接続される所要の配線層（パターン）１３を形成する。この配線層１３は、例えば、セミアディティブ法により形成される。具体的には、先ず、無電解めっきやスパッタリング等により、ビアホールＶＨ１の内部を含めて絶縁層１２上に銅（Ｃｕ）のシード層（図示せず）を形成した後、形成すべき配線層１３の形状に応じた開口部を備えたレジスト膜（図示せず）を形成する。次に、このレジスト膜の開口部から露出しているシード層（Ｃｕ）上に、このシード層を給電層として利用した電解銅（Ｃｕ）めっきにより、導体（Ｃｕ）パターン（図示せず）を形成する。さらに、レジスト膜を除去した後に、導体（Ｃｕ）パターンをマスクにしてシード層をエッチングすることで、所要の配線層１３が得られる。なお、上記のセミアディティブ法以外に、サブトラクティブ法など各種の配線形成方法を用いることも可能である。

このようにして所要の配線層１３を形成した後、図２（ｅ）の工程で行った処理と同様にして、配線層１３の表面（側面及び上面）に粗化処理を施す。

次の工程では（図３（ｃ）参照）、図３（ａ）及び（ｂ）の工程で行った処理と同様にして、絶縁層と配線層を交互に積層する。図示の例では、簡単化のため、１層の絶縁層と１層の配線層が積層されている。すなわち、絶縁層（樹脂層）１２及び配線層１３上に絶縁層（樹脂層）１４を形成し、この絶縁層１４に、配線層１３のパッド（図示せず）に達するビアホールＶＨ２を形成した後、このビアホールＶＨ２の内部を含めて絶縁層１４上に所要の配線層（パターン）１５を形成する。この配線層１５は、本実施形態では最外層の配線層を構成する。

さらに、この最外層の配線層１５の所定の箇所に画定されるパッド１５Ｐを除いてその表面（絶縁層１４及び配線層１５）を覆うようにソルダレジスト層１６を形成する。このソルダレジスト層１６は、図２（ｂ）の工程で行った処理と同様の手法を用いて形成することができる。すなわち、感光性のドライフィルムレジストをラミネートし、又は液状のフォトレジストを塗布し、当該レジストを所要の形状にパターニングすることでソルダレジスト層１６を形成することができる。これによって、ソルダレジスト層１６の開口部からパッド１５Ｐが露出する。

このパッド１５Ｐには、搭載される半導体素子等の電極端子や、マザーボード等に実装する際に使用されるはんだボールやピン等の外部接続端子が接合されるので、コンタクト性を良くするためにＡｕめっきを施しておくのが望ましい。その際、パッド（Ｃｕ）１５Ｐ上に無電解Ｎｉめっきを施してから無電解Ａｕめっきを施す。つまり、Ｎｉ層とＡｕ層の２層構造からなる導体層（図示せず）をパッド１５Ｐ上に形成しておく。

最後の工程では（図３（ｄ）参照）、仮基板として用いた支持基材３０（図３（ｃ））を、パッド１１Ｐ、樹脂層１２、パッド１５Ｐ及びソルダレジスト層１６に対して選択的に除去する。例えば、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより、パッド１１Ｐ（その表層部にＡｕ／Ｐｄ層２１が形成されている）、樹脂層１２、パッド１５Ｐ（その表層部にＡｕ層が形成されている）及びソルダレジスト層１６に対して、支持基材（Ｃｕ）３０を選択的にエッチングして除去することができる。

以上の工程により、本実施形態の配線基板１０（図１）が製造されたことになる。

以上説明したように、第１の実施形態に係る配線基板（半導体パッケージ）１０及びその製造方法（図１〜図３）によれば、先ず、パッド１１ＰをＡｕ／Ｐｄ層（金属層２１）とＮｉ層（金属層２２）とＣｕ層（金属層２３）との３層構造とし、Ｎｉ層２２よりも酸化され難いＣｕ層２３をＮｉ層２２とビア（ビアホールＶＨ１に充填された導体で、配線層１３を構成する材料（Ｃｕ）の一部分からなるもの）との間に介在させているので、パッド１１Ｐとビアとの間に酸化物が介在する可能性は実質的に無くなり、これにより、パッド１１Ｐとビアとの密着性を向上させることができる。

さらに本実施形態では、樹脂との密着性が良好なＣｕ層（金属層２３）の厚さを可及的に厚く形成しているので、パッド１１Ｐ（特定的にはＣｕ層２３）の壁面において周囲の樹脂層（絶縁層１２）と接する表面積が大きくなり、樹脂層との密着性が増大する。これにより、このパッド１１Ｐに外部接続端子（はんだボールやピン等）や半導体素子の電極端子等を接合したときの引っ張り強度が高められ、パッドが剥離するといった不良モードを大いに減らすことができる。このことは、配線基板１０の性能向上につながり、ひいては、配線基板１０に半導体素子等を搭載もしくは配線基板１０をマザーボード等に実装する際の信頼性の向上に寄与する。

さらに本実施形態では、パッド１１Ｐの表面（特定的にはＣｕ層２３の側面及び上面）に粗化処理が施されているので、パッド１１Ｐの周囲の樹脂層（絶縁層１２）との密着性を効果的に高めることができる。

また、配線基板１０の片面がソルダレジスト層１６で覆われていることにより基板全体が補強されているので、基板全体の反りが抑制されて、実装時の取扱い性が向上する。

図４は、発明技術の配線基板（特定的には図１の配線基板１０）によって得られる「引っ張り強度の改善」の効果を示したものである。図中、（ａ）は配線基板１０におけるパッド１１Ｐの近傍部分の拡大図であり、図示の例では、このパッド１１Ｐに外部接続端子としてのはんだボール２０を接合した状態を示している。パッド１１Ｐの最下層を構成するＡｕ／Ｐｄ層２１（図１）については、その厚さが他のＮｉ層２２、Ｃｕ層２３と比べて極めて薄いため、その図示を省略している。また、（ｂ）はパッドの厚さ（μｍ）を変えたときの当該パッド厚に対する引っ張り強度（ｇｆ）の変化の様子を示している。

図４（ｂ）の実験結果に示すように、樹脂層１２との密着度（引っ張り強度）は、Ｎｉ層（５μｍ）上に形成されるＣｕ層の厚さが厚くなるに従って増大し、特に、Ｃｕ層の厚さが１２〜１３μｍ（Ｎｉ層とＣｕ層の厚さの合計が１７〜１８μｍ）程度になった時点で引っ張り強度が顕著に増大している。ちなみに、現状の技術では、Ｎｉ層とＣｕ層の厚さの合計は高々１４〜１５μｍ程度であり、そのときの引っ張り強度は１５０ｇｆ程度であるが、本実施形態では、Ｃｕ層の厚さを１５μｍ以上（Ｎｉ層とＣｕ層の厚さの合計を２０μｍ以上）に選定しているので、引っ張り強度を２２０ｇｆ以上に改善することができる。図示の例からわかるように、Ｎｉ層とＣｕ層の厚さの合計は、２０〜３０μｍ程度あれば、実用上、十分な密着性を得ることができる。

（第２の実施形態…図５〜図７参照）
図５は本発明の第２の実施形態に係る配線基板（半導体パッケージ）の構成を断面図の形態で示したものである。

本実施形態に係る配線基板４０は、第１の実施形態に係る配線基板１０（図１）の構成と比べて、下側の絶縁層（樹脂層）１２から露出しているパッド４１Ｐの下面が、当該絶縁層（樹脂層）１２の下面から基板内に後退した位置となるように形成されている点、このパッド４１Ｐが、ＯＳＰ(Organic Solderbility Preservative) 処理に基づいて形成される水溶性プリフラックスによる被膜（ＯＳＰ膜５１）と、金属層５２とが積層された２層構造からなっている点で相違している。この構成では、ＯＳＰ膜５１は、第１の実施形態に係るパッド１１ＰのＡｕ／Ｐｄ層２１に相当し、金属層５２は、パッド１１ＰのＣｕ層２３に相当する。つまり、本実施形態の２層構造は、従来の２層（Ａｕ／Ｎｉ）構造とは異なり、酸化され易い材料（Ｎｉ）を含んでいない。他の構成については、第１の実施形態の配線基板１０と同様であるのでその説明は省略する。

本実施形態に係る配線基板４０は、一例として図６及び図７に示す製造方法により製造することができる。図６、図７の各工程で行う処理は、基本的には、第１の実施形態に係る製造方法の各工程（図２、図３）で行った処理と同様である。重複的な説明を避けるため、相違する処理についてのみ説明する。

先ず、図２（ａ）及び（ｂ）の工程で行った処理と同様にして、仮基板としての支持基材３０を用意し（図６（ａ））、この支持基材３０上に、所定の部分に開口部ＯＰを備えためっきレジスト層３１を形成する（図６（ｂ））。

次の工程では（図６（ｃ）参照）、めっきレジスト層３１の開口部ＯＰから露出している支持基材（Ｃｕ）３０上に、この支持基材３０を給電層として利用した電解めっきにより、金属層２２（本実施形態では、犠牲導体層として機能する）を形成し、さらにこの金属層２２上に、配線層４１の一部から構成されるパッド４１Ｐの上層部分（金属層５２）を形成する。パッド４１Ｐの大きさ（直径）は、第１の実施形態の場合と同様に、外部接続端子接合用として用いる場合には２００〜１０００μｍ程度に選定され、チップ搭載用として用いる場合には５０〜１５０μｍ程度に選定される。

具体的には、先ず支持基材（Ｃｕ）３０上にニッケル（Ｎｉ）めっきを施して厚さ１〜１０μｍ（好適には５μｍ）のＮｉ層（金属層２２）を形成し、さらにこのＮｉ層（金属層２２）上に銅（Ｃｕ）めっきを施して厚さ１０〜２０μｍ（好適には１５μｍ）のＣｕ層（金属層５２）を形成する。このＣｕ層５２は、第１の実施形態の場合におけるＣｕ層２３（図２（ｃ））と同様に、可及的に厚く形成され、好適にはＮｉ層２２の厚さの３倍以上に形成される。なお、この工程で形成したＮｉ層２２は、第１の実施形態の場合とは異なり、最終的にエッチングされる。

次いで、図６（ｄ）、図６（ｅ）、図７（ａ）及び図７（ｂ）の各工程において、それぞれ図２（ｄ）、図２（ｅ）、図３（ａ）〜（ｃ）及び図３（ｄ）の工程で行った処理と同様の処理を行う。

次の工程では（図７（ｃ）参照）、図３（ｄ）の工程で行った処理と同様の手法を用いて、下側の樹脂層１２から露出しているＮｉ層２２（図７（ｂ））を、Ｃｕ層５２、樹脂層１２、パッド１５Ｐ及びソルダレジスト層１６に対して選択的に除去する。これによって、図示のように除去したＮｉ層２２の厚さに応じた凹部ＤＰが形成され、この凹部ＤＰにパッド４１Ｐの上層部分であるＣｕ層５２の下面が露出する。

最後の工程では（図７（ｄ）参照）、その露出されたＣｕ層５２（パッド４１Ｐの上層部分）上にＯＳＰ処理を施して、水溶性プリフラックスによる被膜（ＯＳＰ膜５１）を形成する。このＯＳＰ膜５１の形成により、パッド４１Ｐに対する高いはんだ付け性を維持することができる。これによって、図示のように下側の絶縁層（樹脂層）１２から露出しているパッド４１Ｐの下面（パッド４１Ｐの下層部分であるＯＳＰ膜５１の下面）は、当該絶縁層１２の下面から基板内に後退した位置となる。

以上の工程により、本実施形態の配線基板４０（図５）が製造されたことになる。

この第２の実施形態に係る配線基板（半導体パッケージ）４０及びその製造方法（図５〜図７）においても、その基本的な構成及びプロセスは第１の実施形態（図１〜図３）の場合と同じであるので、同様の作用効果を奏することができる。

（第３の実施形態…図８、図９参照）
図８は本発明の第３の実施形態に係る配線基板（半導体パッケージ）の構成を断面図の形態で示したものである。

本実施形態に係る配線基板６０は、第１の実施形態に係る配線基板１０（図１）の構成と比べて、下側の絶縁層（樹脂層）１２ａから露出しているパッド１１Ｐの下面（金属層２１の下面）が、当該絶縁層（樹脂層）１２ａの下面から基板内に後退した位置となるように形成されている（つまり、樹脂層１２ａの当該部分に凹部ＤＰが形成され、この凹部ＤＰにパッド１１Ｐの金属層２１が露出している）点で相違している。他の構成については、第１の実施形態の配線基板１０と同様であるのでその説明は省略する。

本実施形態に係る配線基板６０は、一例として図９に示す製造方法により製造することができる。図９に示す例では、本実施形態に関連する工程のみを抜粋して示しているが、基本的には、第１の実施形態に係る製造方法（図２、図３）の場合と同様である。

先ず、図２（ａ）及び（ｂ）の工程で行った処理と同様にして、仮基板としての支持基材３０を用意し、この支持基材３０上に、所定の部分に開口部ＯＰを備えためっきレジスト層３１を形成する。

この状態で、図９（ａ）の工程では、めっきレジスト層３１の開口部ＯＰから露出している支持基材（Ｃｕ）３０上に、この支持基材３０を給電層として利用した電解めっきにより、金属層２４（本実施形態では、犠牲導体層として機能する）を形成し、さらにこの金属層２４上に、図２（ｃ）の工程で行った処理と同様にして、Ａｕ／Ｐｄ層２１、Ｎｉ層２２及びＣｕ層２３を順次積層してパッド１１Ｐ（配線層１１）を形成する。パッド１１Ｐの大きさ（直径）については、第１の実施形態の場合と同じである（外部接続端子接合用：２００〜１０００μｍ程度、チップ搭載用：５０〜１５０μｍ程度）。

この工程で形成する最下層の金属層（犠牲導体層）２４を構成する材料としては、これに接触する支持基材３０と共に最終的にエッチングされることを考慮して、そのエッチング液で溶解され得る金属種、この場合、銅（Ｃｕ）を選定する。また、形成すべきＣｕ層２４の厚さは、要求される凹部ＤＰ（図８）の深さに応じて決定され、例えば、１０〜２０μｍ程度の厚さに形成される。

次いで、図９（ｂ）の工程では、図２（ｄ）、図２（ｅ）、図３（ａ）、図３（ｂ）及び図３（ｃ）の工程で行った処理と同様にして、めっきレジスト層３１を除去し、パッド１１Ｐの表面に粗化処理を施し、絶縁層１２ａ（ビアホールを含む）を形成し、このビアホールを充填して配線層１３を形成し、さらに絶縁層１４と配線層１５を交互に積層した後、ソルダレジスト層１６を形成する。

次いで、図９（ｃ）の工程では、支持基材３０（図９（ｂ））及び犠牲導体層２４を同時に除去する。すなわち、図３（ｄ）の工程で行った処理と同様の手法（塩化第二鉄水溶液、塩化第二銅水溶液等を用いたウェットエッチング）により、パッド１１Ｐ（その表層部にＡｕ／Ｐｄ層２１が形成されている）、樹脂層１２ａ、パッド１５Ｐ（その表層部にＡｕ層が形成されている）及びソルダレジスト層１６に対して、支持基材（Ｃｕ）３０及び犠牲導体層（Ｃｕ）２４を選択的にエッチングして除去する。これによって、図示のように除去した犠牲導体層２４の厚さに応じた凹部ＤＰが形成され、この凹部ＤＰにパッド１１Ｐの最下層（Ａｕ／Ｐｄ層２１）が露出する。つまり、下側の樹脂層１２ａから露出しているパッド１１Ｐの下面（Ａｕ／Ｐｄ層２１の下面）が、当該樹脂層１２ａの下面から基板内に後退した位置となる。

以上の工程により、本実施形態の配線基板６０（図８）が製造されたことになる。

この第３の実施形態に係る配線基板６０及びその製造方法（図９）においても、その基本的な構成及びプロセスは第１の実施形態（図１〜図３）の場合と同じであるので、同様の作用効果を奏することができる。

上述した第１、第２、第３の各実施形態に係る配線基板１０，４０，６０には、それぞれ使用される条件、状況等に応じて、当該基板の一方の面から露出するパッドに半導体素子（チップ）等の電極端子が接合され、他方の面から露出するパッドに外部接続端子が接合される。図１０はその場合の構成例を示したものである。

図１０の例では、第１の実施形態に係る配線基板１０に半導体素子（チップ）１を搭載した状態、すなわち、半導体装置７０（７０ａ）として構成した場合の断面構造を示している。半導体チップ１は、図中（ａ）に示すように配線基板１０のパッド１５Ｐが形成されている側の面に搭載してもよいし（この場合、反対側の面のパッド１１Ｐにはんだボール２０が接合される）、あるいは、図中（ｂ）に示すように配線基板１０のパッド１１Ｐが形成されている側の面に搭載してもよい（この場合、反対側の面のパッド１５Ｐにはんだボール２０が接合される）。なお、２は半導体チップ１の電極端子、３は配線基板１０と搭載した半導体チップ１との間に充填されたアンダーフィル樹脂を示す。

図１０の例では、第１の実施形態に係る配線基板１０に半導体チップ１を搭載した状態を例示しているが、かかる構成に限定されることなく、第２、第３の実施形態に係る配線基板４０，６０についても同様に半導体チップ１を搭載できることはもちろんである。

また、図示の例では、パッド１１Ｐ（もしくは１５Ｐ）にはんだボール２０を接合したＢＧＡ（ボール・グリッド・アレイ）の形態としているが、当該パッドにピンを接合したＰＧＡ（ピン・グリッド・アレイ）や、当該パッド自体を外部接続端子としたＬＧＡ（ランド・グリッド・アレイ）の形態としてもよい。

また、上述した第１、第２、第３の各実施形態では、配線基板１０，４０，６０の形態として支持基材を含まない「コアレス基板」を使用した場合を例にとって説明したが、本発明の要旨からも明らかなように、コアレス基板に限定されないことはもちろんである。要は、パッドが複数の金属層からなり、ビアと接続される側の金属層がＣｕ層となっている構造を有している配線基板であれば、コア基板を有した配線基板についても本発明は同様に適用することが可能である。

１０，４０，６０…配線基板（半導体パッケージ）、
１１，１３，１５…配線層、
１２，１２ａ、１４…樹脂層（絶縁層）、
１１Ｐ，１５Ｐ，４１Ｐ…パッド、
１６…ソルダレジスト層（絶縁層）、
２０…はんだボール（外部接続端子）、
２１，２２，２３，５２…（パッドを構成する）金属層、
２４…金属層（犠牲導体層）、
５１…（パッドを構成する）ＯＳＰ膜、
７０，７０ａ…半導体装置、
ＤＰ…凹部、
ＶＨ１，ＶＨ２…ビアホール。

Claims (12)

1. 最外層の絶縁層にパッドが埋設され、前記最外層の絶縁層からその表面が露出した前記パッドを備えた配線基板であって、
   前記パッドは、前記配線基板の内部のビアに接続された銅層と、前記銅層の外面にＯＳＰ処理によって形成されたＯＳＰ膜との２層の積層膜のみから形成され、
   前記最外層の絶縁層には前記ＯＳＰ膜を露出させる第１の開口部が設けられており、前記第１の開口部の径は、前記ＯＳＰ膜及び前記銅層の各径と同じであり、かつ、前記最外層の絶縁層から前記銅層の表面が後退して凹部が形成され、前記ＯＳＰ膜の表面が前記最外層の絶縁層から前記凹部の内方に後退して前記凹部の底面を形成し、前記凹部の深さは前記銅層の厚みよりも浅く設定されており、
   前記銅層の側面及び前記ビアとの接続面が粗面化されており、
   前記最外層の絶縁層に前記パッドの側面及び前記ビアとの接続面が接しており、
   前記最外層の絶縁層の裏面に前記銅層が露出する第２の開口部が形成されており、前記第２の開口部内に前記銅層と接続された前記ビアが設けられており、前記最外層の絶縁層の裏面に前記ビアを介して前記パッドに接続される配線層が設けられていることを特徴とする配線基板。
2. 前記ビア及び前記配線層は、めっきにより一体的に形成されることを特徴とする請求項１に記載の配線基板。
3. 前記銅層の厚さは、１０μｍ〜２０μｍであることを特徴とする請求項１又は２に記載の配線基板。
4. 前記絶縁層は樹脂から形成され、前記パッド、前記ビア及び前記配線層はめっきから形成されることを特徴とする請求項１乃至３のいずれか一項に記載の配線基板。
5. 前記銅層の側面及び前記ビアとの接続面の表面粗さは、０．２μｍ〜１．０μｍに設定されることを特徴とする請求項１乃至４のいずれか一項に記載の配線基板。
6. 前記凹部の壁面の部分の前記最外層の絶縁層の粗度は、前記銅層の側面及び前記ビアとの接続面の粗度より小さいことを特徴とする請求項１乃至４のいずれか一項に記載の配線基板。
7. 支持基材上に、開口部が設けられたレジスト層を形成する工程と、
   前記開口部内の前記支持基板の上に、めっき法により、犠牲導体層と、銅層とを積層する工程と、
   前記レジスト層を除去する工程と、
   前記銅層の表面及び側面に粗化処理を施す工程と、
   前記銅層及び犠牲導体層を被覆するように、前記支持基材上に絶縁層を形成する工程と、
   前記絶縁層に、前記銅層を露出させる開口部を形成する工程と、
   前記絶縁層上に、前記開口部内に設けられたビアにより前記銅層に接続される配線層を形成する工程と、
   前記支持基材を除去する工程と、
   前記犠牲導体層を除去して、前記絶縁層の凹部の底に前記銅層を露出させる工程と、
   前記絶縁層から露出された前記銅層上に、ＯＳＰ処理を施してＯＳＰ膜を形成する工程とを含み、
   前記ＯＳＰ膜及び前記銅層のみによりパッドを構成し、かつ、
   前記凹部の径は、前記ＯＳＰ膜及び前記銅層の各径と同じであり、かつ、前記最外層の絶縁層から前記銅層の表面が後退して前記凹部が形成され、前記ＯＳＰ膜の表面が前記最外層の絶縁層から前記凹部の内方に後退して前記凹部の底面を形成し、前記凹部の深さは前記銅層の厚みよりも浅く設定されることを特徴とする配線基板の製造方法。
8. 前記配線層を形成する工程は、
   前記開口部の内面を含む前記絶縁層の表面にシード層を形成し、前記シード層を給電層とする電解めっきにより、前記開口部を充填する前記ビアを形成すると共に、前記絶縁層の上に前記ビアと一体的に形成される前記配線層を形成することを含むことを特徴とする請求項７に記載の配線基板の製造方法。
9. 前記銅層の厚さは、１０μｍ〜２０μｍであることを特徴とする請求項７又は８に記載の配線基板の製造方法。
10. 前記銅層に粗化処理を施す工程において、前記銅層にエッチング、酸化、及びブラストのいずれかの処理を施すことを特徴とする請求項７乃至９のいずれか一項に記載の配線基板の製造方法。
11. 前記銅層に粗化処理を施す工程において、前記銅層の表面及び側面の表面粗さが０．２μｍ〜１．０μｍに設定されることを特徴とする請求項７乃至１０のいずれか一項に記載の配線基板の製造方法。
12. 前記凹部の壁面の部分の前記絶縁層の粗度は、前記銅層の側面及び前記ビアとの接続面の粗度より小さく設定されることを特徴とする請求項７乃至１０のいずれか一項に記載の配線基板の製造方法。

Images