JP6543559B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP6543559B2
JP6543559B2 JP2015225875A JP2015225875A JP6543559B2 JP 6543559 B2 JP6543559 B2 JP 6543559B2 JP 2015225875 A JP2015225875 A JP 2015225875A JP 2015225875 A JP2015225875 A JP 2015225875A JP 6543559 B2 JP6543559 B2 JP 6543559B2
Authority
JP
Japan
Prior art keywords
layer
connection terminal
insulating layer
protective insulating
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015225875A
Other languages
English (en)
Other versions
JP2017098306A (ja
Inventor
拡 有坂
拡 有坂
清水　規良
規良 清水
六川　昭雄
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015225875A priority Critical patent/JP6543559B2/ja
Priority to US15/342,345 priority patent/US9735098B2/en
Publication of JP2017098306A publication Critical patent/JP2017098306A/ja
Application granted granted Critical
Publication of JP6543559B2 publication Critical patent/JP6543559B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
半導体チップ等の電子部品を実装するための配線基板は、様々な形状・構造のものが提案されている。近年は、半導体チップの高集積化及び高機能化に伴い、半導体チップが実装される配線基板においても配線の微細化の要求が高まっている。
そこで、最外層の絶縁層上に配線パターンを形成し、その配線パターン上に金属ポストを形成した配線基板が提案されている（例えば、特許文献１参照）。この種の配線基板では、最外層の絶縁層の上面に、配線パターンの表面全面と金属ポストの側面の一部とを被覆し、金属ポストの上端部を露出する樹脂層が形成されている。この樹脂層の上面は平坦面に形成されている。
特開２００１−１１０８３６号公報
ところで、上述した配線基板では、樹脂層から露出する金属ポストに表面処理層を形成することにより、金属ポストの耐腐食性を向上することができる。これにより、例えば半導体チップのはんだ層を金属ポストにフリップチップ接続する際に、金属ポストとはんだ層との接続性を向上させることができる。しかし、この場合の配線基板では、表面処理層と樹脂層との密着性が悪いと、表面処理層の下面と樹脂層の上面との間に隙間が生じる。このような隙間が生じると、フリップチップ接続する際に、溶融状態のはんだ層が隙間に侵入するおそれがある。そして、はんだ層が上述した隙間に侵入すると、金属ポストとの間にエレクトロマイグレーションが発生し、はんだ層と表面処理層及び金属ポストとの接続信頼性が低下するという問題がある。
本発明の一観点によれば、絶縁層と、前記絶縁層の上面から上方に突出して形成され、電子部品と接続される柱状の接続端子と、前記接続端子の側面の一部を被覆するように前記絶縁層の上面に形成された保護絶縁層と、前記保護絶縁層から露出された前記接続端子の上面及び側面を被覆する表面処理層と、を有し、前記保護絶縁層の上面には、前記接続端子の周囲に、山なりに盛り上がる山部が形成され、前記山部は、頂部と、前記頂部から該頂部に近接する前記接続端子に向かって下方に傾斜する第１傾斜部と、前記頂部から、該頂部に近接する前記接続端子から離間する方向に向かって下方に傾斜する第２傾斜部とを有し、前記表面処理層は、前記第１傾斜部と前記頂部と前記第２傾斜部の一部とを被覆するように形成されている。
本発明の一観点によれば、電子部品との接続信頼性を向上させることができるという効果を奏する。
（ａ）は、一実施形態の配線基板を示す概略断面図、（ｂ）は、（ａ）に示した配線基板の一部を拡大した拡大断面図。 （ａ）は、一実施形態の半導体装置を示す概略断面図、（ｂ）は、（ａ）に示した半導体装置の一部を拡大した拡大断面図。 （ａ）〜（ｃ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）は、一実施形態の配線基板の製造方法を示す概略平面図、（ｂ）は、（ａ）に示した構造体の一部を拡大した拡大平面図、（ｃ）は、一実施形態の配線基板の製造方法を示す概略斜視図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 （ａ），（ｂ）は、変形例の半導体装置の製造方法を示す概略断面図。 変形例の配線基板を示す概略断面図。 （ａ）は、比較例の半導体装置の一部を示す概略断面図、（ｂ）は、（ａ）に示した半導体装置の一部を拡大した拡大断面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
まず、配線基板１０の構造について説明する。
図１（ａ）に示すように、配線基板１０は、配線基板１０の厚さ方向の中心付近に設けられた基板本体２０を有している。基板本体２０は、コア基板２１と、コア基板２１を厚さ方向に貫通する貫通孔２１Ｘに形成された貫通電極２２と、コア基板２１の上面及び下面にそれぞれ積層され、貫通電極２２を介して互いに電気的に接続された配線２３，２４とを有している。また、基板本体２０は、配線２３を被覆するようにコア基板２１の上面に形成された絶縁層２５と、配線２４を被覆するようにコア基板２１の下面に形成された絶縁層２６とを有している。
ここで、コア基板２１の材料としては、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ系やポリイミド系の熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることができる。貫通電極２２及び配線２３，２４の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層２５，２６の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの有機樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。
絶縁層２６の下面には、配線層３０が積層されている。配線層３０は、絶縁層２６を厚さ方向に貫通するビア配線と、そのビア配線を介して配線２４と電気的に接続され、絶縁層２６の下面に積層された配線パターンとを有している。
絶縁層２６の下面には、配線層３０の一部を被覆するソルダレジスト層３２が積層されている。ソルダレジスト層３２の材料としては、例えば、エポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。ソルダレジスト層３２には、配線層３０の下面の一部を外部接続用パッドＰ１として露出させるための複数の開口部３２Ｘが形成されている。外部接続用パッドＰ１には、配線基板１０をマザーボード等の実装基板に実装する際に使用される外部接続端子９６（図２（ａ）参照）が接続されるようになっている。
なお、必要に応じて、開口部３２Ｘから露出する配線層３０（外部接続用パッドＰ１）上に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＡｕ層、Ｎｉ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、外部接続用パッドＰ１の表面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、外部接続用パッドＰ１の表面に、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層が形成される。なお、開口部３２Ｘから露出する配線層３０（又は、配線層３０上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
一方、絶縁層２５の上面には、配線層４０が積層されている。配線層４０は、絶縁層２５を厚さ方向に貫通するビア配線と、そのビア配線を介して配線２３と電気的に接続され、絶縁層２５の上面に積層された配線パターンとを有している。
絶縁層２５の上面には、配線層４０を被覆する絶縁層４２が積層されている。絶縁層４２の材料としては、例えば、フェノール樹脂やポリイミド樹脂等の感光性樹脂を主成分とする絶縁性樹脂を用いることができる。絶縁層４２は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、絶縁層４２の材料としては、感光性樹脂を主成分とする絶縁性樹脂に限らず、例えば、絶縁層２５，２６と同じ絶縁性樹脂を用いてもよい。
絶縁層４２には、所要の箇所に、当該絶縁層４２を厚さ方向に貫通して配線層４０の上面の一部を露出する貫通孔４２Ｘが形成されている。ここで、貫通孔４２Ｘは、図１（ａ）において下側（コア基板２１側）から上側に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔４２Ｘは、上側の開口端の開口径が下側の開口端の開口径よりも大径となる略逆円錐台形状に形成されている。
絶縁層４２の上面４２Ａには、配線層５０が積層されている。配線層５０は、貫通孔４２Ｘ内に形成されたビア配線５１と、絶縁層４２の上面４２Ａから上方に突出する接続端子５２とを有している。
ビア配線５１は、例えば、貫通孔４２Ｘに充填されている。このため、ビア配線５１は、貫通孔４２Ｘと同様の形状に形成されている。接続端子５２は、例えば、絶縁層４２の上面４２Ａから上方に延びるように形成された柱状の接続端子（金属ポスト）である。接続端子５２は、例えば、ビア配線５１と一体に形成されている。接続端子５２は、電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。なお、ビア配線５１及び接続端子５２の材料としては、例えば、銅や銅合金を用いることができる。
絶縁層４２の上面４２Ａには、接続端子５２の側面の一部に接し、その接続端子５２の側面の一部を被覆する保護絶縁層７０が積層されている。保護絶縁層７０は、例えば、接続端子５２から露出する絶縁層４２の上面４２Ａ全面を被覆するように形成されている。また、保護絶縁層７０は、各接続端子５２の上端部、具体的には各接続端子５２の上面及び各接続端子５２の上面側の側面を露出するように形成されている。
保護絶縁層７０の材料としては、例えば、下層の絶縁層４２と同一の材料を用いることができる。この保護絶縁層７０の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂を主成分とする絶縁性樹脂を用いることができる。保護絶縁層７０の材料としては、下層の絶縁層４２と同一の材料に限らず、例えば、ソルダレジスト層３２と同一の材料を用いることもできる。
保護絶縁層７０から露出された接続端子５２の側面及び上面には、表面処理層８０が形成されている。表面処理層８０は、例えば、保護絶縁層７０から露出された接続端子５２の側面全面及び上面全面を被覆するように形成されている。また、表面処理層８０は、保護絶縁層７０の上面の一部を被覆するように形成されている。この表面処理層８０は、接続端子５２の表面の酸化等を防止する機能を有している。また、表面処理層８０は、電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
次に、図１（ｂ）に従って、配線層５０、保護絶縁層７０及び表面処理層８０の構造について詳述する。
配線層５０は、貫通孔４２Ｘの内面（つまり、貫通孔４２Ｘの内側面及び貫通孔４２Ｘの底部に露出する配線層４０の上面）と、絶縁層４２の上面４２Ａとを連続的に被覆するシード層６０を有している。本例のシード層６０は、貫通孔４２Ｘの内面と絶縁層４２の上面４２Ａとを連続的に被覆する金属膜６１と、その金属膜６１の上面を被覆する金属膜６２とが順に積層された２層構造のシード層である。金属膜６１は、例えば、その側面が接続端子５２及び金属膜６２の側面よりも外側に突出するように形成されている。すなわち、平面視において、金属膜６１の外形が、接続端子５２や金属膜６２の外形よりも大きく形成されている。
金属膜６１及び金属膜６２としては、例えば、スパッタ法により形成された金属膜（スパッタ膜）を用いることができる。金属膜６１は、例えば、金属膜６２やビア配線５１（例えば、Ｃｕ層）から絶縁層４２にＣｕが拡散することを抑制する金属バリア膜として機能する。金属膜６１の材料としては、金属膜６２を構成する金属（例えば、Ｃｕ）よりも絶縁層４２との密着性が高い金属であることが好ましい。また、金属膜６１の材料としては、金属膜６２を構成する金属（例えば、Ｃｕ）よりも耐腐食性の高い金属であることが好ましい。このような金属膜６１の材料としては、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）を用いることができる。また、金属膜６２の材料としては、例えば、銅や銅合金を用いることができる。なお、金属膜６１の厚さは例えば２０〜５０ｎｍ程度とすることができ、金属膜６２の厚さは例えば１００〜３００ｎｍ程度とすることができる。
ビア配線５１は、金属膜６２上に形成されている。例えば、ビア配線５１は、シード層６０よりも内側の貫通孔４２Ｘを充填するように形成されている。なお、ここでは、シード層６０とビア配線５１とを別に説明したが、貫通孔４２Ｘに形成されたシード層６０とビア配線５１とを合わせてビア配線５１と呼ぶ場合もある。
接続端子５２は、絶縁層４２の上面４２Ａに形成されたシード層６０上及びビア配線５１上に形成されている。接続端子５２は、例えば、略円柱状に形成されている。接続端子５２の高さは、例えば、１０〜２０μｍ程度とすることができる。接続端子５２の直径は、例えば、２０〜３０μｍ程度とすることができる。接続端子５２のピッチは、例えば、４０〜６０μｍ程度とすることができる。なお、ここでは、シード層６０と接続端子５２とを別に説明したが、絶縁層４２の上面４２Ａ上に形成されたシード層６０と接続端子５２とを合わせて接続端子５２と呼ぶ場合もある。
接続端子５２の側面は、例えば、その一部が粗化面に形成されている。具体的には、保護絶縁層７０によって被覆された接続端子５２の側面は粗化面５２Ｒに形成されている。また、金属膜６２の側面は粗化面６２Ｒに形成されている。その一方で、保護絶縁層７０から露出された接続端子５２の側面及び上面は、粗化面５２Ｒ，６２Ｒよりも粗度の小さい低粗度面５２Ｓに形成されている。また、金属膜６１の側面全面は、粗化面５２Ｒ，６２Ｒよりも粗度の小さい低粗度面６１Ｓに形成されている。
ここで、粗化面５２Ｒ，６２Ｒは、保護絶縁層７０との密着性の観点から、低粗度面５２Ｓよりも表面粗度が大きく、且つ配線層４０の上面よりも表面粗度が大きくなるように設定されている。粗化面５２Ｒ，６２Ｒの表面粗度は、表面粗さＲｚ値で例えば２０００〜４０００ｎｍ程度とすることができる。また、低粗度面５２Ｓ，６１Ｓの表面粗度は、表面粗さＲｚ値で例えば５００〜１０００ｎｍ程度とすることができる。ここで、表面粗さＲｚ値とは、表面粗さを表わす数値の一種であり、十点平均粗さと呼ばれるものである。具体的には、表面粗さＲｚ値とは、粗さ曲線からその平均線の方向に基準長さだけ抜き取り、この抜き取り部分の平均線から測定した、最も高い山頂から５番目までの山頂の標高の絶対値の平均値と、最も低い谷底から５番目までの谷底の標高の絶対値の平均値とを合算した値のことである。
保護絶縁層７０は、金属膜６１の側面（平滑面６１Ｓ）全面と、金属膜６２の側面（粗化面６２Ｒ）全面と、接続端子５２の下方側の側面（粗化面５２Ｒ）全面とに接し、それらの面を被覆するように形成されている。また、保護絶縁層７０は、接続端子５２の低粗度面５２Ｓを露出するように形成されている。
保護絶縁層７０の上面には、各接続端子５２の周囲に、山なりに盛り上がる山部７１が形成されている。すなわち、山部７１は、各接続端子５２に近接した位置に設けられている。山部７１は、例えば、平面視において、接続端子５２を取り囲むように形成されている。例えば、山部７１は、接続端子５２の外周に沿った周囲に環状に形成されている。この山部７１は、頂部７２と、頂部７２から近接する接続端子５２に向かって下方に傾斜する傾斜部７３と、頂部７２から、近接する接続端子５２から離間する方向に向かって下方に傾斜する傾斜部７４とから構成されている。
頂部７２の断面形状は特に限定されない。本例の頂部７２は、例えば、断面視において丸まった形状に形成されている。これに限らず、頂部７２を、断面視において針のように尖った形状に形成してもよいし、平坦な面を有する形状に形成してもよい。
傾斜部７３は、例えば、湾曲状に傾斜するように形成されている。この傾斜部７３の表面と保護絶縁層７０から露出された接続端子５２の側面とによって構成された凹部７０Ｘが、頂部７２と接続端子５２の側面との間に形成されている。凹部７０Ｘは、例えば、頂部７２から湾曲状に凹むように形成されている。傾斜部７４は、例えば、湾曲状に傾斜するように形成されている。隣接する接続端子５２の間では、隣接する山部７１の傾斜部７４によって凹部７０Ｙが形成されている。凹部７０Ｙは、例えば、頂部７２から湾曲状に凹むように形成されている。この凹部７０Ｙの底面は、例えば、平坦な面を有する形状であってもよい。なお、傾斜部７３，７４を、断面視において直線状に傾斜するように形成してもよい。
ここで、凹部７０Ｘの幅は、例えば、２〜５μｍ程度とすることができる。また、凹部７０Ｘの深さは、例えば、１〜３μｍ程度の深さとすることができる。凹部７０Ｙの深さは、例えば、２〜５μｍ程度とすることができる。
表面処理層８０は、保護絶縁層７０から露出された接続端子５２の表面（上面及び側面）全面を被覆するとともに、保護絶縁層７０における傾斜部７３と頂部７２と傾斜部７４の一部とを被覆するように形成されている。すなわち、表面処理層８０は、保護絶縁層７０の上面のうち、傾斜部７３の接続端子５２側の端部から傾斜部７４の中途までを被覆するように形成されている。換言すると、表面処理層８０は、山部７１の山なりに盛り上がる部分を覆うように形成されている。表面処理層８０は、例えば、凹部７０Ｘを充填するように形成されている。
本例の表面処理層８０は、接続端子５２の表面から、金属層８１と、金属層８２と、金属層８３とが順に積層された３層構造のめっき層である。
金属層８１は、保護絶縁層７０から露出された接続端子５２の側面全面及び上面全面を被覆するとともに、保護絶縁層７０における傾斜部７３と頂部７２と傾斜部７４の一部とを被覆するように形成されている。金属層８１は、例えば、凹部７０Ｘを充填するように形成されている。
金属層８１は、例えば、接続端子５２に含まれるＣｕが金属層８２，８３に拡散するのを防止する機能を有する。金属層８１は、上述した拡散防止効果、接続端子５２の腐食を防止する耐腐食性効果、及び金属層８２や保護絶縁層７０との密着性などの特性を考慮して、材料組成や厚さが設定される。金属層８１の材料としては、例えば、Ｎｉを含む金属材料を用いることができる。すなわち、金属層８１の材料としては、例えば、ＮｉやＮｉ合金を用いることができる。金属層８１の厚さは、例えば、凹部７０Ｘの幅よりも厚く設定されている。例えば、金属層８１の厚さは、３〜７μｍ程度とすることができる。
金属層８２は、金属層８１の表面全面を被覆するように形成されている。金属層８２は、保護絶縁層７０の傾斜部７４の一部を被覆するに形成されている。金属層８２の材料としては、例えば、Ｐｄ又はＰｄ合金を用いることができる。金属層８２の厚さは、例えば、０．１〜０．５μｍ程度とすることができる。
金属層８３は、金属層８２の表面全面を被覆するように形成されている。金属層８３は、保護絶縁層７０の傾斜部７４の一部を被覆するように形成されている。金属層８３の下面は、傾斜部７４の上面（傾斜面）と接するように形成されている。金属層８３の材料としては、例えば、接続端子５２を構成する金属（Ｃｕ）よりも酸化し難い金属を用いることができる。例えば、金属層８３の材料としては、ＡｕやＡｕ合金を用いることができる。金属層８３の厚さは、例えば、０．１〜０．３μｍ程度とすることができる。
以上説明した金属層８１〜８３の下面は、傾斜部７３と頂部７２と傾斜部７４の一部との形状に沿った形状に形成されている。このため、傾斜部７４を被覆する金属層８１〜８３の下面は、金属層８３の最外縁部（つまり、表面処理層８０の最外縁部）から頂部７２に向かって、上方に傾斜するように形成されている。この傾斜角度は、絶縁層４２の上面４２Ａと平行な水平面に対して鋭角となるように設定されている。
また、金属層８１〜８３からなる表面処理層８０の最表面（ここでは、金属層８３の側面及び上面）は、接続端子５２の低粗度面５２Ｓに沿った形状に形成されている。このため、表面処理層８０の側面及び上面は、低粗度面５２Ｓと同様に、粗化面５２Ｒよりも粗度の小さい低粗度面８０Ｓに形成されている。低粗度面８０Ｓの粗度は、表面粗さＲｚ値で例えば５００〜１０００ｎｍ程度とすることができる。
なお、本実施形態では、表面処理層８０として、接続端子５２の表面から、ニッケル層（Ｎｉ層）である金属層８１と、パラジウム層（Ｐｄ層）である金属層８２と、金層（Ａｕ層）である金属層８３とを順に積層しためっき層を採用した。これに限らず、表面処理層８０として、例えば、接続端子５２の表面から、Ｎｉ層とＡｕ層とを順に積層しためっき層、Ｎｉ層とＰｄ層と銀（Ａｇ）層とを順に積層しためっき層、Ｎｉ層とＰｄ層とＡｇ層とＡｕ層とを順に積層しためっき層を採用することができる。また、表面処理層８０として、例えば、ＯＳＰ処理を施して形成したＯＳＰ膜を採用することもできる。ＯＳＰ膜としては、例えば、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。
次に、図２に従って、半導体装置９０の構造について説明する。
図２（ａ）に示すように、半導体装置９０は、配線基板１０と、１つ又は複数（ここでは、１つ）の半導体チップ９１と、アンダーフィル材９５と、外部接続端子９６とを有している。
半導体チップ９１は、配線基板１０にフリップチップ実装されている。すなわち、半導体チップ９１の回路形成面（ここでは、下面）に配設された接続端子９２を、はんだ層９３を介して配線基板１０の表面処理層８０に接合することにより、半導体チップ９１は、接続端子９２及びはんだ層９３を介して表面処理層８０及び配線層５０と電気的に接続されている。
ここで、半導体チップ９１としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ９１としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。なお、配線基板１０に複数の半導体チップ９１を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１０に搭載するようにしてもよい。
接続端子９２としては、例えば、金属ポストを用いることができる。この接続端子９２は、半導体チップ９１の回路形成面から下方に延びる柱状の接続端子である。本例の接続端子９２は、例えば、円柱状に形成されている。接続端子９２の材料としては、例えば、銅や銅合金を用いることができる。なお、接続端子９２としては、金属ポストの他に、例えば金バンプを用いることもできる。
図２（ｂ）に示すように、はんだ層９３は、表面処理層８０に接合されるとともに、接続端子９２に接合されている。はんだ層９３は、例えば、金属層８３の表面（側面及び上面）、つまり表面処理層８０の最表面（低粗度面８０Ｓ）を被覆するように形成されている。このとき、金属層８３内のＡｕがはんだ層９３に拡散して金属層８３が消失し、金属層８２が表面処理層８０の最表面となっている場合もある。この場合には、はんだ層９３は、金属層８２の上面及び側面を被覆するように形成される。なお、はんだ層９３としては、例えば、鉛フリーはんだのはんだめっきを用いることができる。はんだめっきの材料としては、例えば、Ｓｎ−銀（Ａｇ）系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｂｉ系の鉛フリーはんだを用いることができる。
図２（ａ）に示すように、アンダーフィル材９５は、配線基板１０と半導体チップ９１との隙間を充填するように設けられている。アンダーフィル材９５の材料としては、例えば、エポキシ樹脂などの絶縁性樹脂を用いることができる。
外部接続端子９６は、配線基板１０の外部接続用パッドＰ１上に形成されている。この外部接続端子９６は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子９６としては、例えば、はんだボールやリードピンを用いることができる。本実施形態では、外部接続端子９６として、はんだボールを用いている。
次に、配線基板１０及び半導体装置９０の作用について説明する。
まず、図１３に従って、比較例の配線基板２００について説明する。
図１３（ａ）に示すように、配線基板２００は、配線層２０１を被覆する絶縁層２０２と、絶縁層２０２を厚さ方向に貫通するビア配線２０３と、そのビア配線２０３を介して配線層２０１と電気的に接続され、絶縁層２０２の上面２０２Ａから上方に突出する接続端子２０４とを有している。配線基板２００は、接続端子２０４の側面の一部を被覆するように絶縁層２０２の上面２０２Ａに形成された保護絶縁層２０５と、保護絶縁層２０５から露出された接続端子２０４の表面を被覆する表面処理層２０６とを有している。保護絶縁層２０５の上面は、下層の絶縁層２０２の上面２０２Ａと略平行になるように平坦に形成されている。接続端子２０４の側面を被覆する表面処理層２０６は、保護絶縁層２０５の上面に対して略垂直に延びるように形成されている。このとき、図１３（ｂ）に示すように、配線基板２００では、表面処理層２０６と保護絶縁層２０５との密着性が悪いため、表面処理層２０６の下面と保護絶縁層２０５の上面との間に隙間Ｓ１が形成されている。
このような配線基板２００の表面処理層２０６には、例えば、半導体チップの接続端子２０７及びはんだ層２０８がフリップチップ接続される。このフリップチップ接続の際に、溶融状態のはんだ層２０８は、表面張力により、表面処理層２０６の側面に集まり、その表面処理層２０６の側面の下端と保護絶縁層２０５との境界部分を断面視円弧状に覆うように丸くなる。さらに、このはんだ層２０８は、表面処理層２０６の下面と保護絶縁層２０５の上面との間に形成された隙間Ｓ１に侵入する。このとき、隙間Ｓ１は、表面処理層２０６の側面の下端と保護絶縁層２０５との境界部分から略水平に延びるように形成されている。このため、表面張力（毛細管現象）により、はんだ層２０８が隙間Ｓ１内に侵入しやすくなる。このはんだ層２０８が隙間Ｓ１に充填されると、接続端子２０４（例えば、Ｃｕ層）との間にエレクトロマイグレーションが発生し、はんだ層２０８と表面処理層２０６及び接続端子２０４との接続信頼性が低下するという問題がある。
これに対し、図２（ｂ）に示すように、本実施形態の配線基板１０では、保護絶縁層７０の上面に、山なりに盛り上がる山部７１を形成した。また、保護絶縁層７０から露出された接続端子５２の表面を被覆する表面処理層８０を、山部７１の傾斜部７３と頂部７２と傾斜部７４の一部とを被覆するように形成した。このため、表面処理層８０の下面は、傾斜部７３と頂部７２と傾斜部７４の一部との形状に沿った形状に形成されている。すなわち、表面処理層８０の下面は、表面処理層８０の最外縁部から頂部７２に向かって上方に傾斜するように形成されている。このため、表面処理層８０の下面と保護絶縁層７０の上面との間に隙間が形成される場合には、その隙間が、表面処理層８０の側面の下端と保護絶縁層７０との境界部分から頂部７２に向かって上方に傾斜するように形成される。これにより、フリップチップ接続の際に、溶融状態のはんだ層９３が、表面処理層８０の下面と保護絶縁層７０の上面との間に形成された隙間に侵入することを抑制できる。具体的には、半導体装置９０では、はんだ層９３の表面張力の傾斜部７４に沿う方向の成分（つまり、上記隙間が延びる方向に沿う方向の成分）が、配線基板２００に比べて小さくなるため、上記隙間にはんだ層９３が侵入しにくくなる。さらに、上記隙間は、山部７１の形状に沿って、山なりに盛り上がるように形成される。このため、上記隙間の開口端部（つまり、表面処理層８０の側面の下端）から接続端子５２の側面までの上記隙間の距離（つまり、はんだ層９３の侵入経路）が配線基板２００に比べて長くなる。したがって、はんだ層９３が上記隙間を通じて接続端子５２の側面に接する位置まで侵入することを好適に抑制することができる。これにより、はんだ層９３と接続端子５２との間でエレクトロマイグレーションが発生することを好適に抑制することができる。
次に、配線基板１０の製造方法について説明する。
図３（ａ）に示すように、まず、配線層５０、保護絶縁層７０及び表面処理層８０が形成される前段階の配線基板１０を準備する。この配線基板１０は、公知の製造方法により製造することが可能であるため、その概略について図３（ａ）を参照しながら説明する。
まず、コア基板２１の所要箇所に貫通孔２１Ｘを形成し、その貫通孔２１Ｘの内側面にめっきを施して貫通電極２２を形成することで両面を導通させた後、例えばサブトラクティブ法により配線２３，２４を形成する。次に、コア基板２１の上面及び下面にそれぞれ絶縁層２５，２６を樹脂フィルムの真空ラミネートにより形成し、加熱して硬化させる。なお、ペースト状又は液状の樹脂の塗布と加熱により絶縁層２５，２６を形成してもよい。続いて、絶縁層２５，２６にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法により配線層３０，４０を形成する。次いで、配線層３０の一部を外部接続用パッドＰ１として露出させるための開口部３２Ｘを有するソルダレジスト層３２を絶縁層２６の下面に積層する。また、配線層４０の上面の一部を露出させるための貫通孔４２Ｘを有する絶縁層４２を絶縁層２５の上面に積層する。
続いて、図３（ｂ）に示す工程では、絶縁層４２の上面４２Ａと、貫通孔４２Ｘの内側面と、貫通孔４２Ｘの底部に露出する配線層４０の上面とを連続的に被覆するシード層６０を形成する。このシード層６０は、例えば、スパッタ法や無電解めっき法により形成することができる。本例では、シード層６０をスパッタ法により形成する。この場合には、まず、図３（ｃ）に示すように、貫通孔４２Ｘの内側面を含む絶縁層４２の上面４２Ａ全面及び貫通孔４２Ｘの底部に露出する配線層４０の上面全面にチタンをスパッタリングにより堆積させて金属膜６１（Ｔｉ層）を形成する。その後、金属膜６１上に銅をスパッタリングにより堆積させて金属膜６２（Ｃｕ層）を形成する。これにより、２層構造（Ｔｉ層／Ｃｕ層）のシード層６０を形成することができる。なお、図３（ｃ）は、図３（ｂ）に示した構造体のＡ部（破線枠参照）を拡大した拡大断面図である。
次に、図４（ａ）に示す工程では、絶縁層４２の上面４２Ａに形成されたシード層６０上に、所定の箇所に開口パターン１００Ｘを有するレジスト層１００を形成する。開口パターン１００Ｘは、接続端子５２（図１（ａ）参照）の形成領域に対応する部分のシード層６０を露出するように形成される。レジスト層１００の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層１００の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、金属膜６２の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口パターン１００Ｘを有するレジスト層１００を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層１００を形成することができる。
続いて、図４（ｂ）に示す工程では、レジスト層１００をめっきマスクとして、シード層６０の上面に、そのシード層６０をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層１００の開口パターン１００Ｘから露出されたシード層６０の上面に電解めっき法（ここでは、電解銅めっき法）を施すことにより、シード層６０の上面にビア配線５１及び接続端子５２を形成する。
続いて、図５（ａ）に示す工程では、図４（ｂ）に示したレジスト層１００を例えばアルカリ性の剥離液により除去する。次いで、図５（ｂ）に示す工程では、接続端子５２をエッチングマスクとして、不要なシード層６０をエッチングにより除去する。これにより、貫通孔４２Ｘ内にシード層６０及びビア配線５１が形成され、そのビア配線５１と絶縁層４２上に形成されたシード層６０との上に接続端子５２が形成される。このようにして、シード層６０、ビア配線５１及び接続端子５２を有する配線層５０が形成される。
次いで、図６（ａ）に示す工程では、絶縁層４２から露出する配線層５０、つまり接続端子５２及びシード層６０に対して粗化処理を施す。本例では、配線層５０のうちＣｕ層（接続端子５２及び金属膜６２）に対して選択的に粗化処理を施す。この粗化処理により、金属膜６２の側面に微細な凹凸が形成され、その金属膜６２の側面が粗化面６２Ｒに形成される。また、粗化処理により、接続端子５２の上面及び側面に微細な凹凸が形成され、その接続端子５２の上面及び側面が粗化面５２Ｒに形成される。例えば、粗化前の接続端子５２及び金属膜６２の表面の粗度が表面粗さＲｚ値で１０００〜２０００ｎｍ程度であるのに対し、粗化処理により接続端子５２及び金属膜６２の表面の粗度を表面粗さＲｚ値で２０００〜４０００ｎｍ程度とすることができる。換言すると、本工程では、接続端子５２及び金属膜６２の表面の粗度が、表面粗さＲｚ値で２０００〜４０００ｎｍとなるように粗化が行われる。
本工程の粗化処理は、例えば、エッチング処理、黒化処理、ＣＺ処理により行うことができる。この粗化処理をエッチング処理で行う場合には、例えば、金属膜６１（例えば、Ｔｉ層）の表面が粗化されないように、金属膜６１に対して接続端子５２及び金属膜６２（例えば、Ｃｕ層）が選択的にエッチングされるようにエッチング液等の条件が設定されている。このため、金属膜６１は粗化処理の影響をほとんど受けず、金属膜６１の表面は粗面化されずに低粗度面６１Ｓのままである。したがって、粗化処理により接続端子５２及び金属膜６２の表面の一部がエッチング除去されて接続端子５２及び金属膜６２の平面形状が小さくなると、金属膜６１の外縁部が接続端子５２及び金属膜６２から露出される。これにより、金属膜６１の外縁が、接続端子５２や金属膜６２の側面よりも外側に突出するように形成される。なお、本工程の粗化処理（エッチング処理）に用いられるエッチング液としては、例えば、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液、塩化アンモニウム銅水溶液などのエッチング液を用いることができる。
次に、図６（ｂ）に示す工程では、絶縁層４２の上面４２Ａ上に、接続端子５２の表面（側面及び上面）全面を被覆する感光性樹脂層１０１を形成する。感光性樹脂層１０１は、例えば、絶縁層４２の上面４２Ａに、ワニス状の感光性樹脂をスピンコート法で塗布することによって形成することができる。本実施形態では、感光性樹脂層１０１の材料として、ポジ型の感光性樹脂を用いる。
感光性樹脂層１０１の厚さは、接続端子５２の全体を被覆可能な厚さに設定されている。この感光性樹脂層１０１の上面は、絶縁層４２の上面４２Ａと接続端子５２とによって形成される段差に追従して成膜される。このため、感光性樹脂層１０１は、接続端子５２上で高くなり、隣接する接続端子５２の間で低くなるように起伏して形成される。このとき、図７（ａ）に示すように、感光性樹脂層１０１は、配線層５０の粗化面６２Ｒ，５２Ｒ及び低粗度面６１Ｓに接し、それら粗化面６２Ｒ，５２Ｒ及び低粗度面６１Ｓを被覆するように形成される。このため、配線層５０の表面全面が平滑面である場合に比べて、配線層５０と感光性樹脂層１０１との密着性を向上させることができる。
続いて、図７（ｂ）に示す工程では、感光性樹脂層１０１の全面を現像液によって溶解させることにより、感光性樹脂層１０１を厚みの途中まで除去して接続端子５２の上端部を露出させる。例えば、感光性樹脂層１０１は、未露光の状態で現像液によって膜減りされて薄化される。現像液としては、例えば、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）を用いることができる。
通常、ポジ型の感光性樹脂層では、露光された部分が現像液による溶解速度が速くなることでパターンの形成が行われる。このとき、露光されていない部分の感光性樹脂層においても溶解速度はかなり遅いが現像液によって溶解される。本実施形態では、この特性を利用して感光性樹脂層１０１の除去量を制御して、接続端子５２の上端部を露出させた状態で、接続端子５２の間に感光性樹脂層１０１を残すことができる。このとき、図７（ａ）に示した感光性樹脂層１０１の起伏の生じた上面が全体的に薄化されるため、隣接する接続端子５２の間の領域には、上面が凹部７０Ｙに形成された感光性樹脂層１０１が残される。本工程では、接続端子５２の上面が確実に露出されるように、接続端子５２の上面側の側面の一部が露出されるように感光性樹脂層１０１が薄化される。
このとき、図７（ｂ）に示すように、感光性樹脂層１０１を現像液で除去する際に、接続端子５２の上面が感光性樹脂層１０１から露出した直後では、接続端子５２の側面（つまり、粗化面５２Ｒ）の凹みに形成された微小な部分の感光性樹脂層１０１が他の部分よりも溶解しやすい。このため、接続端子５２の側面（粗化面５２Ｒ）と感光性樹脂層１０１との界面から内部に多くの現像液が侵入する。これにより、各接続端子５２の周囲に位置する感光性樹脂層１０１に凹部７０Ｘが形成される。そして、凹部７０Ｘと凹部７０Ｙの形成により、各接続端子５２の周囲に位置する感光性樹脂層１０１の上面に、頂部７２と傾斜部７３，７４とから構成され、山なりに盛り上がる山部７１が形成される。
図８（ａ）及び図８（ｃ）に示すように、凹部７０Ｘは、平面視において、接続端子５２を取り囲むように形成される。例えば、凹部７０Ｘは、接続端子５２の外周に沿った周囲に環状に形成される。また、図８（ｂ）に示すように、凹部７０Ｘの内面のうち傾斜部７３の表面には、凹部７０Ｘの幅方向に延びる（つまり、頂部７２から接続端子５２に向かって延びる）複数の筋状の突起部７５が波打つように並んで形成される。この突起部７５は、傾斜部７３の表面における最下の底面７６よりも上方に突出して形成されている。そして、傾斜部７３の表面では、複数の突起部７５の間の領域に底面７６が分割されるように配置されている。これら突起部７５と底面７６とによって筋状の凹凸部７７が傾斜部７３の表面に形成される。
さらに、凹部７０Ｘに露出された接続端子５２の側面（粗化面５２Ｒ）には、ひび割れしたような微細な筋状の溝部５２Ｘが多数形成される。この溝部５２Ｘは、例えば、底面７６と並んで設けられる。これは、溝部５２Ｘに上記現像液が多く供給されることに基づいて底面７６（凹凸部７７）が形成されるためと推測される。
次いで、感光性樹脂層１０１を加熱処理により硬化させる。これにより、図９（ａ）に示すように、絶縁層４２の上面４２Ａ上に、接続端子５２の側面の一部を被覆し、各接続端子５２の周囲に山部７１を有する保護絶縁層７０が形成される。
なお、本例では、保護絶縁層７０としてポジ型の感光性樹脂層１０１（図７参照）を使用したが、ネガ型の感光性樹脂層を使用してもよい。この場合には、ネガ型の感光性樹脂層に対して全面露光することによって現像液による感光性樹脂層の溶解速度がかなり遅くなる。この特性を利用することにより、ネガ型の感光性樹脂層の薄化量（除去量）をポジ型の場合と同様に制御することができる。あるいは、保護絶縁層７０として非感光性樹脂層を使用し、最適なウェットエッチャントによって非感光性樹脂層を薄化してもよい。この場合であっても、接続端子５２の側面に形成された粗化面５２Ｒの作用によって、接続端子５２の周囲に位置する非感光性樹脂層に凹部７０Ｘを形成することができ、山部７１を形成することができる。
次に、図９（ａ）に示す工程では、保護絶縁層７０から露出した接続端子５２の側面及び上面を、ソフトエッチング等により清浄化する。このソフトエッチングにより、保護絶縁層７０から露出する接続端子５２の側面及び上面（粗化面５２Ｒ）における凸部分がエッチング除去されて薄化される。これにより、保護絶縁層７０から露出する接続端子５２の側面及び上面における凹凸が小さくなり、保護絶縁層７０から露出する接続端子５２の側面及び上面の粗度がソフトエッチング前よりも小さくなる。すなわち、本工程により、保護絶縁層７０から露出する接続端子５２の側面及び上面が、粗化面５２Ｒよりも粗度の小さい低粗度面５２Ｓに形成される。換言すると、本工程のソフトエッチングは、低粗度面５２Ｓの粗度が、保護絶縁層７０によって被覆された接続端子５２の側面（つまり、粗化面５２Ｒ）よりも小さくなるように行われる。具体的には、ソフトエッチングは、低粗度面５２Ｓの粗度が、表面粗さＲｚ値で５００〜１０００ｎｍ程度となるように行われる。なお、本工程で使用されるエッチング液としては、例えば、主成分が硫酸と過酸化水素からなるエッチング液を用いることができる。
続いて、図９（ｂ）に示す工程では、保護絶縁層７０から露出した接続端子５２の表面、つまり低粗度面５２Ｓを被覆する表面処理層８０を形成する。例えば、まず、無電解Ｎｉめっき法により、低粗度面５２Ｓを被覆するとともに、山部７１の傾斜部７３と頂部７２と傾斜部７４の一部とを被覆する金属層８１を形成する。このとき、金属層８１の厚さは、傾斜部７３の接続端子５２側の端部から傾斜部７４の中途までを被覆可能な厚さに設定されている。これにより、山部７１の山なりに盛り上がる部分を被覆する金属層８１が形成される。このとき、接続端子５２の表面上に無電解Ｎｉめっき膜が等方向に析出されて金属層８１が形成される。このため、金属層８１は、接続端子５２の低粗度面５２Ｓに沿った形状に形成される。続いて、無電解Ｐｄめっき法により、金属層８１の上面及び側面と傾斜部７４の一部とを被覆する金属層８２を形成する。次いで、無電解Ａｕめっき法により、金属層８２の上面及び側面と傾斜部７４の一部とを被覆する金属層８３を形成し、金属層８１と金属層８２と金属層８３とからなる３層構造の表面処理層８０を形成する。このとき、金属層８２，８３は、金属層８１の表面に沿った形状に形成されるため、低粗度面５２Ｓに沿った形状に形成される。これにより、表面処理層８０の最表面（つまり、金属層８３の側面及び上面）は、粗化面５２Ｒよりも粗度の小さい低粗度面８０Ｓに形成される。
以上の製造工程により、図１に示した配線基板１０を製造することができる。
次に、図１０に従って、半導体装置９０の製造方法について説明する。
図１０（ａ）に示す工程では、配線基板１０の外部接続用パッドＰ１上に外部接続端子９６を形成する。例えば、外部接続用パッドＰ１上に、適宜フラックスを塗布した後、外部接続端子９６（ここでは、はんだボール）を搭載し、２４０〜２６０℃程度の温度でリフロー処理を行って固定する。その後、表面を洗浄してフラックスを除去する。
また、図１０（ａ）に示す工程では、柱状の接続端子９２を有する半導体チップ９１を用意する。接続端子９２は、公知の製造方法により製造することが可能であるため、図示を省略して詳細な説明を割愛するが、例えば以下のような方法で製造される。
まず、半導体チップ９１の回路形成面（ここでは、下面）に、例えば電極パッドを露出させる開口部を有する保護膜を形成し、その保護膜の下面及び電極パッドの下面を被覆するようにシード層を形成する。次に、接続端子９２の形成領域に対応する部分のシード層（電極パッドの下面を被覆するシード層）を露出させたレジスト層を形成する。続いて、レジスト層から露出されたシード層上に、そのシード層を給電層に利用する電解めっき法（例えば、電解銅めっき法）を施すことにより、電極パッド上に柱状の接続端子９２を形成する。
続いて、接続端子９２の下面に、はんだ層９３を形成する。このはんだ層９３は、例えば、シード層上に形成されたレジスト層をめっきマスクに利用し、シード層をめっき給電層に利用する電解はんだめっき法により、接続端子９２の下面にはんだを被着することにより形成することができる。その後、不要なシード層及びレジスト層を除去する。
次いで、配線基板１０の表面処理層８０上に、半導体チップ９１の接続端子９２をフリップチップ接合する。例えば、配線基板１０と半導体チップ９１とを位置合わせした後に、リフロー処理を行ってはんだ層９３を溶融させ、はんだ層９３を表面処理層８０に電気的に接続する。これにより、接続端子９２は、はんだ層９３及び表面処理層８０を介して接続端子５２と電気的に接続される。図１０（ｂ）に示すように、本工程において、溶融状態のはんだ層９３は、表面処理層８０の側面（ここでは、金属層８３の側面）に表面張力によって集まる。さらに、表面処理層８０の下面と保護絶縁層７０の上面との間に隙間が生じている場合には、はんだ層９３は、表面張力により、その隙間に侵入する。但し、本実施形態では、表面処理層８０の下面と保護絶縁層７０の上面との間に形成される隙間は、表面処理層８０の最外縁部から山部７１の頂部７２に向かって上方に傾斜するように形成されている。このため、上述した隙間が生じた場合であっても、その隙間にはんだ層９３が侵入することを好適に抑制することができる。
その後、フリップチップ接合された半導体チップ９１と配線基板１０との間に、アンダーフィル材９５を充填し、そのアンダーフィル材９５を硬化する。
以上の製造工程により、図２に示した半導体装置９０を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）各接続端子５２の周囲に位置する保護絶縁層７０の上面に、山なりに盛り上がる山部７１を形成した。また、保護絶縁層７０から露出された接続端子５２の表面を被覆する表面処理層８０を、山部７１の傾斜部７３と頂部７２と傾斜部７４の一部とを被覆するように形成した。このため、表面処理層８０の下面は、表面処理層８０の最外縁部から山部７１の頂部７２に向かって上方に傾斜するように形成されている。これにより、表面処理層８０の下面と保護絶縁層７０の上面との間に隙間が形成された場合であっても、フリップチップ接続の際に、溶融状態のはんだ層９３が上記隙間に侵入することを好適に抑制できる。このため、はんだ層９３と接続端子５２との間でエレクトロマイグレーションが発生することを好適に抑制できる。この結果、はんだ層９３と接続端子５２及び表面処理層８０との接続信頼性を向上させることができる。ひいては、配線基板１０と半導体チップ９１との接続信頼性を向上させることができる。
（２）山部７１の山なりに盛り上がる部分を覆うように表面処理層８０を形成した。これにより、はんだ層９３の侵入経路が長くなるため、はんだ層９３が接続端子５２の側面に接することを好適に抑制でき、はんだ層９３と接続端子５２との間でエレクトロマイグレーションが発生することをより好適に抑制できる。
（３）さらに、表面処理層が保護絶縁層の平坦な上面を被覆する場合に比べて、表面処理層８０と保護絶縁層７０との接触面積を増大させることができる。これにより、表面処理層８０と保護絶縁層７０との密着性を向上させることができる。この結果、表面処理層８０の下面と保護絶縁層７０との間に隙間が形成されることを抑制できる。
（４）保護絶縁層７０と接する接続端子５２の側面を粗化面５２Ｒに形成した。これにより、アンカー効果が生じ、接続端子５２と保護絶縁層７０との密着性を向上させることができる。このため、保護絶縁層７０が接続端子５２の側面から剥離することを好適に抑制できる。保護絶縁層７０が接続端子５２の側面から剥離すると、表面処理層８０から露出された接続端子５２が腐食するおそれがある。したがって、保護絶縁層７０の剥離を抑制することにより、接続端子５２の腐食の発生を好適に抑制することができる。
（５）保護絶縁層７０から露出された接続端子５２の側面及び上面を、粗化面５２Ｒよりも表面粗度の小さい低粗度面５２Ｓに形成した。このため、接続端子５２の低粗度面５２Ｓを被覆する表面処理層８０の側面及び上面を低粗度面８０Ｓに形成することができる。これにより、パッド部分である表面処理層８０の表面の平坦性を確保することができる。
（６）保護絶縁層７０の上面に、隣接する接続端子５２の間において、絶縁層４２側に向かって円弧状に凹む凹部７０Ｙを形成した。この凹部７０Ｙによって、アンダーフィル材９５の流動性を向上させることができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図１１に示す製造工程により半導体装置９０を製造するようにしてもよい。なお、図１１は、図１０に示した工程の代わりに実施される。以下、上記実施形態との相違点を中心に説明する。
図１１（ａ）に示す工程では、保護絶縁層７０の上面に、表面処理層８０を被覆するようにＢ−ステージ状態（半硬化状態）のアンダーフィル材９５を形成する。アンダーフィル材９５の材料としてフィルム状の絶縁樹脂を用いた場合には、保護絶縁層７０の上面にフィルム状の絶縁樹脂をラミネートする。但し、この工程では、フィルム状の絶縁樹脂の熱硬化は行わず、Ｂ−ステージ状態にしておく。また、アンダーフィル材９５の材料として液状又はペースト状の絶縁樹脂を用いる場合には、保護絶縁層７０の上面に液状又はペースト状の絶縁樹脂を例えば印刷法やディスペンサ法により塗布する。
次に、図１１（ｂ）に示す工程では、柱状の接続端子９２を有する半導体チップ９１を用意する。続いて、配線基板１０の表面処理層８０（接続端子５２）上に、半導体チップ９１の接続端子９２をフリップチップ接合する。例えば、始めに、熱硬化されていないアンダーフィル材９５の接着性を利用して、そのアンダーフィル材９５を介して半導体チップ９１を配線基板１０に搭載し仮固定する。続いて、例えば１９０〜３００℃程度の温度で加熱、及び半導体チップ９１の背面（ここでは、上面）側から荷重を加える。これにより、半導体チップ９１の接続端子９２及びはんだ層９３が半硬化状態のアンダーフィル材９５を突き破って、接続端子９２がはんだ層９３を介して表面処理層８０に突き当てられる。そして、リフロー処理を行ってはんだ層９３を溶融・凝固させ、はんだ層９３及び表面処理層８０を介して接続端子９２，５２を互いに電気的に接続する。
また、本工程では、アンダーフィル材９５が加熱処理によって熱硬化される。これにより、接続端子５２，９２、はんだ層９３及び表面処理層８０等が熱硬化されたアンダーフィル材９５によって被覆される。
ところで、本工程において、はんだ層９３と接合される表面処理層８０の表面が粗化面５２Ｒ（図１（ｂ）参照）と同程度の粗化面になっている場合には、はんだ層９３と表面処理層８０との接合の際に、その接合部分にアンダーフィル材９５の樹脂やフィラーを噛み込みやすくなる。すなわち、表面処理層８０の表面が粗化面である場合には、はんだ層９３と表面処理層８０との間に樹脂やフィラーが介在するおそれがあり、はんだ層９３と表面処理層８０との電気的な接続信頼性が低下するという問題がある。
これに対し、配線基板１０では、はんだ層９３と接合される表面処理層８０の側面及び上面が、粗化面５２Ｒよりも粗度が小さい低粗度面８０Ｓに形成されている。これにより、はんだ層９３と接続端子５２との接合部分にアンダーフィル材９５の樹脂やフィラーが噛み込むことを好適に抑制することができる。このため、はんだ層９３と接続端子５２との電気的な接続信頼性を向上させることができる。
・図１２に示すように、表面処理層８０の下端部を、傾斜部７４の傾斜に沿って外側に広がるように形成してもよい。例えば、金属層８１の外周側の下端部を、傾斜部７４の傾斜に沿って外側に広がるように形成し、金属層８２，８３の下端部を、傾斜部７４の傾斜に沿って外側に広がるように形成してもよい。これにより、表面処理層８０と保護絶縁層７０との接触面積を増大させることができるため、表面処理層８０と保護絶縁層７０との密着性を向上させることができる。
・上記実施形態及び上記変形例では、保護絶縁層７０から露出する接続端子５２の側面及び上面を、粗化面５２Ｒよりも粗度の小さい低粗度面５２Ｓに形成した。これに限らず、例えば、保護絶縁層７０から露出する接続端子５２の側面及び上面を、粗化面５２Ｒと同程度の粗化面としてもよい。
・また、表面処理層８０の側面及び上面を、粗化面５２Ｒと同程度の粗化面としてもよい。
・上記実施形態及び上記各変形例において、金属膜６１の側面を粗化面に形成してもよい。
・上記実施形態及び上記各変形例では、金属膜６１の側面を、接続端子５２及び金属膜６２の側面よりも外側に突出するように形成した。これに限らず、例えば、金属膜６１の側面を、接続端子５２及び金属膜６２の側面と面一になるように形成してもよい。また、金属膜６１の側面を、接続端子５２及び金属膜６２の側面よりも内側に後退するように形成してもよい。
・上記実施形態及び上記各変形例の配線基板１０に、半導体チップ９１の代わりに、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの半導体チップ９１以外の電子部品を実装するようにしてもよい。
・上記実施形態及び上記各変形例の配線基板１０において、配線層３０，４０よりも内層の構造、つまり基板本体２０の構造については特に限定されない。すなわち、基板本体２０は、少なくとも、配線層３０，４０が基板内部を通じて相互に電気的に接続された構造を有していれば十分であるため、配線層３０，４０の内層の構造については特に限定されない。例えば、コア基板２１の構造及び材質は特に限定されない。また、コア基板２１上に形成される下層配線（例えば、配線２３，２４）とその下層配線を覆う絶縁層（例えば、絶縁層２５，２６）の層数についても特に限定されない。あるいは、基板本体２０を、コア基板２１を有するコア付きビルドアップ基板に代えて、コア基板２１を含まないコアレス基板としてもよい。
１０ 配線基板
４０ 配線層
４２ 絶縁層
４２Ｘ 貫通孔
５０ 配線層
５１ ビア配線
５２ 接続端子
５２Ｓ 低粗度面
６０ シード層
６１，６２ 金属膜
７０ 保護絶縁層
７０Ｘ 凹部
７０Ｙ 凹部
７１ 山部
７２ 頂部
７３ 傾斜部（第１傾斜部）
７４ 傾斜部（第２傾斜部）
７５ 突起部
７７ 凹凸部
８０ 表面処理層
８１〜８３ 金属層
９０ 半導体装置
９１ 半導体チップ（電子部品）
９２ 接続端子
９３ はんだ層
１０１ 感光性樹脂層（保護絶縁層）

Claims (10)

  1. 絶縁層と、
    前記絶縁層の上面から上方に突出して形成され、電子部品と接続される柱状の接続端子と、
    前記接続端子の側面の一部を被覆するように前記絶縁層の上面に形成された保護絶縁層と、
    前記保護絶縁層から露出された前記接続端子の上面及び側面を被覆する表面処理層と、を有し、
    前記保護絶縁層の上面には、前記接続端子の周囲に、山なりに盛り上がる山部が形成され、
    前記山部は、頂部と、前記頂部から該頂部に近接する前記接続端子に向かって下方に傾斜する第１傾斜部と、前記頂部から、該頂部に近接する前記接続端子から離間する方向に向かって下方に傾斜する第２傾斜部とを有し、
    前記表面処理層は、前記第１傾斜部と前記頂部と前記第２傾斜部の一部とを被覆するように形成されていることを特徴とする配線基板。
  2. 前記表面処理層の下端部は、前記第２傾斜部の傾斜に沿って外側に広がるように形成されていることを特徴とする請求項１に記載の配線基板。
  3. 前記保護絶縁層に被覆された前記接続端子の側面の表面粗度は、前記保護絶縁層から露出された前記接続端子の側面及び上面の表面粗度よりも大きく設定されていることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記表面処理層は、複数の金属層が積層された構造を有し、
    前記複数の金属層のうち１層の金属層は、ニッケルを含む金属材料からなるニッケル層であり、
    前記ニッケル層は、前記第１傾斜部と前記頂部と前記第２傾斜部の一部とを被覆するように形成されていることを特徴とする請求項１〜３のいずれか一項に記載の配線基板。
  5. 前記絶縁層に被覆された配線層と、
    前記絶縁層を厚さ方向に貫通して前記配線層の上面を露出する貫通孔と、
    前記貫通孔に露出する前記配線層の上面と前記貫通孔の内側面と前記絶縁層の上面とを連続して被覆する金属膜と、
    前記金属膜よりも内側の前記貫通孔を充填するビア配線と、を有し、
    前記接続端子は、前記ビア配線の上面及び前記金属膜の上面に形成されていることを特徴とする請求項１〜４のいずれか一項に記載の配線基板。
  6. 前記第１傾斜部には、前記頂部から前記接続端子に向かって延びる複数の筋状の突起部が並んで形成され、筋状の凹凸部が形成されていることを特徴とする請求項１〜５のいずれか一項に記載の配線基板。
  7. 請求項１〜６のいずれか一項に記載の配線基板と、
    回路形成面に形成された接続端子がはんだ層を介して前記表面処理層に電気的に接続され、前記配線基板に実装された電子部品と、
    を有することを特徴とする半導体装置。
  8. 絶縁層の上面から上方に突出する接続端子を形成する工程と、
    前記接続端子の側面及び上面を粗化する工程と、
    前記絶縁層の上面に、前記接続端子の側面及び上面を被覆し、前記絶縁層と前記接続端子との段差に対応して上面が起伏する保護絶縁層を形成する工程と、
    前記保護絶縁層を上面から薄化して前記接続端子の上部を露出するとともに、前記接続端子の周囲に位置する前記保護絶縁層の上面に、山なりに盛り上がる山部を形成する工程と、
    前記保護絶縁層から露出された前記接続端子の側面及び上面を被覆し、前記山部の一部を被覆する表面処理層を形成する工程と、を有し、
    前記山部を形成する工程では、頂部と、前記頂部から該頂部に近接する前記接続端子に向かって下方に傾斜する第１傾斜部と、前記頂部から、該頂部に近接する前記接続端子から離間する方向に向かって下方に傾斜する第２傾斜部とを有する前記山部を形成し、
    前記表面処理層を形成する工程では、前記第１傾斜部と前記頂部と前記第２傾斜部の一部とを被覆するように前記表面処理層を形成することを特徴とする配線基板の製造方法。
  9. 前記保護絶縁層を薄化する工程の後であって、前記表面処理層を形成する工程の前に、前記保護絶縁層から露出された前記接続端子の側面及び上面を、前記保護絶縁層に被覆された前記接続端子の側面よりも表面粗度の小さい低粗度面に形成する工程を有する請求項８に記載の配線基板の製造方法。
  10. 前記保護絶縁層を形成する工程では、前記絶縁層の上面にポジ型の感光性樹脂を塗布して前記保護絶縁層を形成し、
    前記保護絶縁層を薄化する工程では、前記保護絶縁層を未露光の状態で現像液によって溶解させて薄化することを特徴とする請求項８又は９に記載の配線基板の製造方法。
JP2015225875A 2015-11-18 2015-11-18 配線基板、半導体装置及び配線基板の製造方法 Active JP6543559B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015225875A JP6543559B2 (ja) 2015-11-18 2015-11-18 配線基板、半導体装置及び配線基板の製造方法
US15/342,345 US9735098B2 (en) 2015-11-18 2016-11-03 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015225875A JP6543559B2 (ja) 2015-11-18 2015-11-18 配線基板、半導体装置及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2017098306A JP2017098306A (ja) 2017-06-01
JP6543559B2 true JP6543559B2 (ja) 2019-07-10

Family

ID=58691332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015225875A Active JP6543559B2 (ja) 2015-11-18 2015-11-18 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9735098B2 (ja)
JP (1) JP6543559B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6951240B2 (ja) * 2017-12-27 2021-10-20 日東電工株式会社 回路付サスペンション基板および回路付サスペンション基板の製造方法
JP7430481B2 (ja) * 2018-05-31 2024-02-13 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10861785B2 (en) * 2018-06-18 2020-12-08 Canon Kabushiki Kaisha Electronic module, electronic device, manufacturing method for electronic module, and manufacturing method for electronic device
JP2020004926A (ja) * 2018-07-02 2020-01-09 凸版印刷株式会社 配線基板及び配線基板の製造方法
US10784222B2 (en) * 2018-10-31 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-bump sidewall protection
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
KR20220003396A (ko) * 2020-07-01 2022-01-10 삼성에스디아이 주식회사 이차 전지
JP7507723B2 (ja) 2021-04-27 2024-06-28 京セラ株式会社 配線基板
WO2023145592A1 (ja) * 2022-01-31 2023-08-03 京セラ株式会社 配線基板
CN117594553B (zh) * 2024-01-19 2024-04-09 苏州科阳半导体有限公司 晶圆级封装结构和晶圆级封装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110836A (ja) 1999-10-12 2001-04-20 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
JP2004140248A (ja) * 2002-10-18 2004-05-13 Kyocera Corp バンプ付き配線基板およびその製造方法
JP4747770B2 (ja) * 2005-10-04 2011-08-17 日立化成工業株式会社 プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法
JP5118300B2 (ja) * 2005-12-20 2013-01-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
CN101754592A (zh) * 2008-11-28 2010-06-23 欣兴电子股份有限公司 导电凸块的制造方法及具有导电凸块的电路板结构
US20110299259A1 (en) * 2010-06-04 2011-12-08 Yu-Ling Hsieh Circuit board with conductor post structure
JP2013093405A (ja) * 2011-10-25 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP5341227B1 (ja) * 2012-05-16 2013-11-13 日本特殊陶業株式会社 配線基板
CN103907180B (zh) * 2012-08-24 2016-08-31 日本特殊陶业株式会社 布线基板
JP2015050307A (ja) * 2013-08-31 2015-03-16 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2017098306A (ja) 2017-06-01
US20170141023A1 (en) 2017-05-18
US9735098B2 (en) 2017-08-15

Similar Documents

Publication Publication Date Title
JP6543559B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6530298B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US10892216B2 (en) Wiring substrate and semiconductor device
US8399779B2 (en) Wiring board and method of manufacturing the same
JP6266907B2 (ja) 配線基板及び配線基板の製造方法
JP5675443B2 (ja) 配線基板及び配線基板の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9167692B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
JP6780933B2 (ja) 端子構造、端子構造の製造方法、及び配線基板
JP5580374B2 (ja) 配線基板及びその製造方法
JP5341227B1 (ja) 配線基板
JP6951838B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6228785B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20080185711A1 (en) Semiconductor package substrate
JP6182309B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
JP2017069524A (ja) 配線基板及びその製造方法
JP7430481B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5315447B2 (ja) 配線基板及びその製造方法
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2022189275A (ja) 端子構造、配線基板及び端子構造の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190617

R150 Certificate of patent or registration of utility model

Ref document number: 6543559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150