JP7430481B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP7430481B2
JP7430481B2 JP2018105409A JP2018105409A JP7430481B2 JP 7430481 B2 JP7430481 B2 JP 7430481B2 JP 2018105409 A JP2018105409 A JP 2018105409A JP 2018105409 A JP2018105409 A JP 2018105409A JP 7430481 B2 JP7430481 B2 JP 7430481B2
Authority
JP
Japan
Prior art keywords
layer
plating
plating layer
metal post
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018105409A
Other languages
English (en)
Other versions
JP2019212693A (ja
Inventor
貴志 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018105409A priority Critical patent/JP7430481B2/ja
Priority to US16/419,597 priority patent/US11404362B2/en
Publication of JP2019212693A publication Critical patent/JP2019212693A/ja
Application granted granted Critical
Publication of JP7430481B2 publication Critical patent/JP7430481B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
半導体素子等の電子部品を実装するための配線基板は、様々な形状・構造のものが提案されている。近年は、半導体素子の高集積化及び高機能化に伴い、半導体素子が実装される配線基板においても配線の微細化の要求が高まっている。そこで、配線パターンの形成されたベース基板上に絶縁層を形成し、その絶縁層から露出する配線パターン上に金属ポスト（柱状の接続端子）を形成した配線基板が提案されている（例えば、特許文献１，２参照）。
特開２０１４－２２５６３２号公報 特開２０１０－１２９９９６号公報
ところで、金属ポストが銅からなる場合には、金属ポストの表面が外部に露出していると、金属ポストの表面が酸化しやすい。金属ポストが酸化すると、配線基板に実装される半導体素子等の電子部品の接続端子と金属ポストとの接続信頼性が低下するという問題がある。
本発明の一観点によれば、配線層と、前記配線層を被覆し、前記配線層の上面の一部を露出する開口部を有する絶縁層と、前記開口部の内面及び前記絶縁層の上面を連続して被覆するシード層と、電解銅めっき層からなり、前記シード層よりも内側の前記開口部を充填する金属層と、電解銅めっき層からなり、前記絶縁層の上面に形成された前記シード層上及び前記金属層の上面に形成された金属ポストと、前記金属ポストの上面全面を被覆する上面部と、前記金属ポストの側面全面を被覆する側面部とを有しており、前記シード層の外側面を露出するように形成された外装めっき層と、を有し、前記シード層の外側面は、前記側面部の外側面よりも前記金属ポストの内側に後退しており、前記側面部の下端の一部が前記シード層と接触しているとともに、前記側面部の下端の他部が前記シード層から露出している。
本発明の一観点によれば、電子部品との接続信頼性を向上できるという効果を奏する。
（ａ）は、第１実施形態の配線基板を示す概略断面図、（ｂ）は、（ａ）に示した配線基板の一部を拡大した拡大断面図。 第１実施形態の半導体装置を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 第２実施形態の配線基板を示す拡大断面図。 第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 第３実施形態の配線基板を示す拡大断面図。 第３実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第３実施形態の配線基板の製造方法を示す概略断面図。 第３実施形態の配線基板の製造方法を示す概略断面図。 第４実施形態の配線基板を示す拡大断面図。 （ａ），（ｂ）は、第４実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第４実施形態の配線基板の製造方法を示す概略断面図。 変更例の配線基板を示す拡大断面図。 （ａ），（ｂ）は、参考例の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、参考例の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、参考例の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、参考例の半導体装置の製造方法を示す概略断面図。 参考例の配線基板の製造方法を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
（参考例）
まず、各実施形態を説明するのに先立ち、参考例の配線基板の製造方法について説明する。
図１９（ａ）に示すように、上面２１Ａと下面２１Ｂとを有するコア基板２１を準備し、ドリル加工等によりコア基板２１に貫通孔２１Ｘを形成する。コア基板２１としては、例えば、ガラスクロスにエポキシ樹脂を含浸させたガラスエポキシ基板を用いることができる。
次いで、貫通孔２１Ｘの内部にめっきを施して貫通電極２２を形成することで両面を導通させた後、例えばサブトラクティブ法によりコア基板２１の上面２１Ａ及び下面２１Ｂにそれぞれ配線２３，２４を形成する。次に、コア基板２１の上面２１Ａ及び下面２１Ｂにそれぞれ絶縁層２５，２６を樹脂フィルムの真空ラミネートにより形成し、加熱して硬化させる。なお、ペースト状又は液状の樹脂の塗布により絶縁層２５，２６を形成してもよい。続いて、絶縁層２５，２６にそれぞれ貫通孔を形成し、必要であればデスミア処理した後、例えばセミアディティブ法により絶縁層２６，２５上に配線層３０，４０をそれぞれ形成する。その後、絶縁層２６の下面に絶縁層３１と配線層３２とを積層するとともに、絶縁層２５の上面に絶縁層４１と配線層４２とを積層する。
ここで、最下層の配線層３２は、複数の配線２３，２４と複数の配線層３０，４０と貫通電極２２を介して、最上層の配線層４２と電気的に接続される。
次に、図１９（ｂ）に示す工程では、絶縁層４１の上面に、配線層４２の上面の一部を露出させるための開口部４３Ｘを有するソルダーレジスト層４３を形成する。同様に、絶縁層３１の下面に、最下層の配線層３２の下面の一部を外部接続用パッドＰ１として露出させるための開口部３３Ｘを有するソルダーレジスト層３３を形成する。
続いて、図２０（ａ）に示す工程では、無電解めっき法により、ソルダーレジスト層３３，４３の開口部３３Ｘ，４３Ｘからそれぞれ露出されている配線層３２，４２の表面に拡散防止層３４，６０を形成する。
次いで、図２０（ｂ）に示す工程では、開口部３３Ｘの内面全面とソルダーレジスト層３３の下面全面とを被覆するシード層３５を形成する。同様に、開口部４３Ｘの内面全面とソルダーレジスト層４３の上面全面とを被覆するシード層６５を形成する。これらシード層３５，６５は、例えば、無電解銅めっき法により形成することができる。
次に、図２１（ａ）に示す工程では、シード層６５，３５上にそれぞれドライフィルムレジストを貼付してめっきレジスト層２００，２０１を形成する。その後、めっきレジスト層２００を露光及び現像することにより、開口部４３Ｘと連通する開口パターン２００Ｘをめっきレジスト層２００に形成する。なお、めっきレジスト層２０１は、パターニングを行わずに、シード層３５の下面全面を覆った状態のままとする。
続いて、図２１（ｂ）に示す工程では、シード層６５を給電層とする電解銅めっき法により、開口パターン２００Ｘから露出しているシード層６５上に電解銅めっき層からなる金属ポスト７０を形成する。
次いで、電解めっき法により、金属ポスト７０の上面に表面処理層２１０を形成する。表面処理層２１０は、金属ポスト７０を構成する銅とは異なる金属からなる電解めっき金属層である。例えば、表面処理層２１０は、金属ポスト７０の上面に、ニッケル（Ｎｉ）層、パラジウム（Ｐｄ）層、金（Ａｕ）層がこの順に積層された積層構造を有している。
次に、めっきレジスト層２００，２０１を剥離する。これにより、図２２（ａ）に示すように、金属ポスト７０の側面及び表面処理層２１０の側面が外部に露出される。
続いて、図２２（ｂ）に示す工程では、硫酸過水をエッチング液として使用しながら、各ソルダーレジスト層３３，４３上及び開口部３３Ｘ内の余分なシード層３５，６５をウェットエッチングにより除去し、金属ポスト７０の下のみにシード層６５を残す。このウェットエッチングの際に、金属ポスト７０がエッチング液に晒されるのと同時に、そのエッチング液に金属ポスト７０とは異種金属からなる表面処理層２１０も晒される。このとき、金属ポスト７０と表面処理層２１０の各々のイオン化傾向が異なることに起因して、金属ポスト７０とその金属ポスト７０に電気的に接続されている表面処理層２１０との間にガルバニック腐食が生じる。
ガルバニック腐食は、イオン化傾向の異なる二つの金属を電解液中に入れたときに両金属によって局部電池が形成され、イオン化傾向が大きい方の金属が腐食する現象である。この例では、例えば表面処理層２１０を構成するＡｕ層よりも金属ポスト７０（銅層）の方がイオン化傾向が大きいため、エッチング液中において金属ポスト７０が側面から過剰にエッチングされ、金属ポスト７０の側面が大きく後退してしまう。
以上の製造工程により、参考例における配線基板２２０を製造することができる。
次に、図２３に示す工程では、配線基板２２０の表面処理層２１０上に、半導体素子９１の接続端子９２をフリップチップ接合する。例えば、配線基板２２０に半導体素子９１を押圧しながら、半導体素子９１の接続端子９２を、はんだ層９３を介して表面処理層２１０及び金属ポスト７０に接続する。また、必要に応じて、外部接続用パッドＰ１上に形成された拡散防止層３４上に外部接続端子９６を形成する。
以上説明した参考例における配線基板２２０の製造方法では、図２２（ｂ）に示した工程でシード層３５，６５をウェットエッチングにより除去する際に、ガルバニック腐食によって金属ポスト７０の側面が過剰にエッチングされてしまう。すると、金属ポスト７０の強度が弱くなり、図２３に示した工程で半導体素子９１を搭載するときの圧力で金属ポスト７０が折れ曲がったり、最悪の場合には図２２（ｂ）に示した工程で金属ポスト７０が消失してしまい、配線基板２２０と半導体素子９１との接続信頼性が低下するという問題がある。
以下に、配線基板と半導体素子との接続信頼性を高めることが可能な実施形態について説明する。
（第１実施形態）
以下、図１～図７に従って第１実施形態を説明する。
まず、配線基板１０の構造について説明する。
図１（ａ）に示すように、配線基板１０は、配線基板１０の厚さ方向の中心付近に設けられた基板本体２０を有している。基板本体２０は、コア基板２１と、コア基板２１を厚さ方向に貫通する貫通孔２１Ｘに充填された貫通電極２２と、コア基板２１の上面２１Ａ及び下面２１Ｂにそれぞれ積層され、貫通電極２２を介して互いに電気的に接続された配線２３，２４とを有している。また、基板本体２０は、配線２３を被覆するようにコア基板２１の上面２１Ａに形成された絶縁層２５と、配線２４を被覆するようにコア基板２１の下面２１Ｂに形成された絶縁層２６とを有している。
ここで、コア基板２１の材料としては、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ系やポリイミド系の熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることができる。貫通電極２２及び配線２３，２４の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層２５，２６の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの有機樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。
絶縁層２６の下面には、配線層３０が積層されている。配線層３０は、絶縁層２６を厚さ方向に貫通するビア配線と、そのビア配線を介して配線２４と電気的に接続され、絶縁層２６の下面に積層された配線パターンとを有している。
絶縁層２６の下面には、配線層３０を被覆するように絶縁層３１が積層されている。絶縁層３１の下面には、配線層３２が積層されている。配線層３２は、絶縁層３１を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層３０と電気的に接続され、絶縁層３１の下面に積層された配線パターンとを有している。
絶縁層３１の下面には、配線層３２を被覆するソルダーレジスト層３３が積層されている。ソルダーレジスト層３３の材料としては、例えば、フェノール樹脂やエポキシ樹脂等の感光性樹脂を主成分とする絶縁性樹脂を用いることができる。ソルダーレジスト層３３は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、ソルダーレジスト層３３の材料としては、感光性樹脂を主成分とする絶縁性樹脂に限らず、例えば、絶縁層２５，２６と同じ絶縁性樹脂を用いてもよい。ソルダーレジスト層３３には、配線層３２の下面の一部を外部接続用パッドＰ１として露出させるための複数の開口部３３Ｘが形成されている。
外部接続用パッドＰ１上には、拡散防止層３４が形成されている。拡散防止層３４としては、例えば、外部接続用パッドＰ１上に、ニッケル（Ｎｉ）層とパラジウム（Ｐｄ）層と金（Ａｕ）層とをこの順番で積層した金属層を用いることができる。拡散防止層３４の他の例としては、Ａｕ層、Ｎｉ層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＮｉ層、Ｐｄ層、Ａｕ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層、Ａｕ層はＡｕ又はＡｕ合金からなる金属層である。なお、外部接続用パッドＰ１上に形成された拡散防止層３４を、外部接続端子としてもよい。
絶縁層２５の上面には、配線層４０が積層されている。配線層４０は、絶縁層２５を厚さ方向に貫通するビア配線と、そのビア配線を介して配線２３と電気的に接続され、絶縁層２５の上面に積層された配線パターンとを有している。
絶縁層２５の上面には、配線層４０を被覆するように絶縁層４１が積層されている。絶縁層４１の上面には、配線層４２が積層されている。配線層４２は、絶縁層４１を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層４０と電気的に接続され、絶縁層４１の上面に積層された配線パターンとを有している。
絶縁層４１の上面には、配線層４２を被覆するソルダーレジスト層４３が積層されている。ソルダーレジスト層４３の材料としては、例えば、フェノール樹脂やエポキシ樹脂等の感光性樹脂を主成分とする絶縁性樹脂を用いることができる。ソルダーレジスト層４３は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、ソルダーレジスト層４３の材料としては、感光性樹脂を主成分とする絶縁性樹脂に限らず、例えば、絶縁層２５，２６と同じ絶縁性樹脂を用いてもよい。
ソルダーレジスト層４３には、所要の箇所に、当該ソルダーレジスト層４３を厚さ方向に貫通して配線層４２の上面の一部を露出する開口部４３Ｘが形成されている。ここで、開口部４３Ｘは、図１（ａ）において下側（コア基板２１側）から上側に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、開口部４３Ｘは、上側の開口端の開口径が下側の開口端の開口径よりも大径となる略逆円錐台形状に形成されている。
ソルダーレジスト層４３の上面４３Ａには、配線層５０が積層されている。配線層５０は、開口部４３Ｘ内に形成されたビア配線５１と、ソルダーレジスト層４３の上面４３Ａから上方に突出する接続端子５２とを有している。
ビア配線５１は、例えば、開口部４３Ｘに充填されている。このため、ビア配線５１は、開口部４３Ｘと同様の形状に形成されている。接続端子５２は、ソルダーレジスト層４３の上面４３Ａから上方に延びるように形成された柱状の接続端子（金属ポスト）である。接続端子５２は、電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
接続端子５２の上面及び側面には、外装めっき層８０が形成されている。外装めっき層８０は、接続端子５２の上面全面と接続端子５２の側面とを連続して被覆するように形成されている。接続端子５２及び外装めっき層８０は、配線層４２、配線層４０、配線２３、貫通電極２２、配線２４及び配線層３０を介して、配線層３２と電気的に接続されている。
次に、図１（ｂ）に従って、配線層５０及び外装めっき層８０の構造について詳述する。
配線層５０は、開口部４３Ｘから露出する配線層４２の上面に形成された拡散防止層６０を有している。拡散防止層６０は、例えば、開口部４３Ｘから露出する配線層４２の上面に形成されており、開口部４３Ｘの下部を充填するように形成されている。拡散防止層６０は、開口部４３Ｘから露出する配線層４２の上面に、Ｎｉ層６１とＰｄ層６２とＡｕ層６３とがこの順番で積層された構造を有している。拡散防止層６０としては、Ａｕ層、Ｎｉ層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）などを用いることもできる。これらＮｉ層６１、Ｐｄ層６２及びＡｕ層６３としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ｎｉ層６１はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層６２はＰｄ又はＰｄ合金からなる金属層、Ａｕ層６３はＡｕ又はＡｕ合金からなる金属層である。
Ｎｉ層６１は、例えば、配線層４２等に含まれるＣｕがＰｄ層６２やＡｕ層６３に拡散するのを防止する拡散防止機能を有している。Ｐｄ層６２やＡｕ層６３は、配線層４２を構成する金属（ここでは、Ｃｕ）よりも酸化し難い金属（ここでは、ＰｄやＡｕ）から構成されており、配線層４２の酸化を防止する酸化防止機能を有している。
配線層５０は、開口部４３Ｘの内面とソルダーレジスト層４３の上面４３Ａとを連続的に被覆するシード層６５を有している。本例のシード層６５は、拡散防止層６０の上面（具体的には、Ａｕ層６３の上面）と、拡散防止層６０から露出する開口部４３Ｘの内側面と、ソルダーレジスト層４３の上面４３Ａとを連続的に被覆するように形成されている。シード層６５の材料としては、例えば、ＣｕやＣｕ合金を用いることができる。シード層６５としては、例えば、無電解めっき法（例えば、無電解銅めっき法）により形成された無電解めっき金属層（例えば、無電解銅めっき層）を用いることができる。
配線層５０は、シード層６５よりも内側の開口部４３Ｘを充填する金属層６６を有している。金属層６６の材料としては、ＣｕやＣｕ合金を用いることができる。金属層６６としては、電解銅めっき法により形成された電解銅めっき層を用いることができる。
以上説明した拡散防止層６０と開口部４３Ｘ内に形成されたシード層６５と金属層６６とによって、配線層５０のビア配線５１が構成されている。
配線層５０は、ソルダーレジスト層４３の上面４３Ａに形成されたシード層６５上及びビア配線５１（金属層６６）上に形成された金属ポスト７０を有している。金属ポスト７０は、例えば、金属層６６と一体に形成されている。金属ポスト７０は、例えば、円柱状に形成されている。金属ポスト７０の平面形状は、例えば、金属層６６の平面形状よりも大きく形成されている。例えば、金属ポスト７０は、金属層６６の上面の直径よりも大径に形成されている。
金属ポスト７０の材料としては、ＣｕやＣｕ合金を用いることができる。金属ポスト７０としては、電解銅めっき法により形成された電解銅めっき層を用いることができる。金属ポスト７０の高さは、例えば、５～３０μｍ程度とすることができる。金属ポスト７０の直径は、例えば、２０～１２０μｍ程度とすることができる。金属ポスト７０のピッチは、例えば、３０～２００μｍ程度とすることができる。
ここで、ソルダーレジスト層４３の上面４３Ａに形成されたシード層６５の外側面６５Ａは、金属ポスト７０の下面のうち金属層６６よりも外側に突出した部分における下面全面を被覆するように形成されている。例えば、ソルダーレジスト層４３の上面４３Ａに形成されたシード層６５の外側面６５Ａは、金属ポスト７０の側面よりも外側に突出するように形成されている。
以上説明した金属ポスト７０とソルダーレジスト層４３の上面４３Ａに形成されたシード層６５とによって、配線層５０の接続端子５２が構成されている。
外装めっき層８０は、金属ポスト７０の上面全面及び側面全面を被覆するとともに、シード層６５の外側面６５Ａを露出するように形成されている。外装めっき層８０は、金属ポスト７０の上面全面を被覆する上面部８１と、金属ポスト７０の側面全面を被覆する側面部８２とを有している。側面部８２は、上面部８１よりも薄く形成されている。
上面部８１は、金属ポスト７０の上面から、めっき層８３とめっき層８４とめっき層８５とがこの順番で積層された積層構造（ここでは、３層構造）を有している。側面部８２は、金属ポスト７０の側面から、めっき層８３とめっき層８４とめっき層８５とがこの順番で積層された積層構造（ここでは、３層構造）を有している。本例の外装めっき層８０では、上面部８１及び側面部８２が共に、めっき層８３とめっき層８４とめっき層８５とが積層された積層構造を有している。これらめっき層８３，８４，８５としては、例えば、電解めっき法により形成された金属層（電解めっき金属層）を用いることができる。
めっき層８３は、金属ポスト７０の側面全面及び上面全面を連続して被覆するように形成されている。めっき層８３は、例えば、金属ポスト７０等に含まれるＣｕがめっき層８４やめっき層８５に拡散するのを防止する拡散防止機能を有している。めっき層８３は、拡散防止効果、接続端子５２（金属ポスト５０）の腐食を防止する耐腐食性効果、及びめっき層８４やシード層６５との密着性などの特性を考慮して、材料組成や厚さが設定される。めっき層８３の材料としては、例えば、Ｎｉ、コバルト（Ｃｏ）や銀（Ａｇ）を含む金属材料を用いることができる。本例のめっき層８３の材料としては、Ｎｉ又はＮｉ合金を用いている。
めっき層８４は、めっき層８３の表面全面を被覆するように形成されている。めっき層８４は、金属ポスト７０の酸化を防止する酸化防止機能を有している。めっき層８４の材料としては、例えば、金属ポスト７０を構成する金属（Ｃｕ）よりも酸化し難い金属を用いることができる。例えば、めっき層８４の材料としては、ＰｄやＰｄ合金を用いることができる。
めっき層８５は、めっき層８４の表面全面を被覆するように形成されている。めっき層８５は、金属ポスト７０の酸化を防止する酸化防止機能を有している。めっき層８５の材料としては、例えば、金属ポスト７０を構成する金属（Ｃｕ）よりも酸化し難い金属を用いることができる。例えば、めっき層８５の材料としては、ＡｕやＡｕ合金を用いることができる。
めっき層８３とめっき層８４とめっき層８５とを合わせた厚さは、側面部８２を構成する部分が、上面部８１を構成する部分よりも薄く形成されている。詳述すると、めっき層８３は、例えば、上面部８１を構成する部分の厚さと、側面部８２を構成する部分の厚さが同じ厚さに形成されている。めっき層８４は、例えば、上面部８１を構成する部分の厚さと、側面部８２を構成する部分の厚さが同じ厚さに形成されている。めっき層８５は、例えば、側面部８２を構成する部分の厚さが、上面部８１を構成する部分の厚さよりも薄く形成されている。めっき層８３の厚さは、例えば、１～１０μｍ程度とすることができる。めっき層８４の厚さは、例えば、０．１～０．５μｍ程度とすることができる。側面部８２を構成するめっき層８５の厚さは、例えば、０．１～０．３μｍ程度とすることができる。上面部８１を構成するめっき層８５の厚さは、例えば、０．３～０．５μｍ程度とすることができる。
側面部８２の下面は、ソルダーレジスト層４３の上面４３Ａから離間するように形成されている。具体的には、側面部８２の下面は、ソルダーレジスト層４３の上面４３Ａからシード層６５の厚さ分だけ離間して形成されている。側面部８２の下面の少なくとも一部は、シード層６５の上面に接してシード層６５の上面に形成されている。本例の側面部８２の外側面（めっき層８５の外側面）は、例えば、シード層６５の外側面６５Ａと略面一に形成されている。本例の側面部８２は、その下面全面がシード層６５の上面に接してシード層６５の上面に形成されている。換言すると、本例のシード層６５は、側面部８２を構成するめっき層８３，８４，８５の下面全面を被覆するように形成されている。
なお、本実施形態では、外装めっき層８０として、金属ポスト７０の表面から、ニッケル層（Ｎｉ層）であるめっき層８３と、パラジウム層（Ｐｄ層）であるめっき層８４と、金層（Ａｕ層）であるめっき層８５とを順に積層しためっき層を採用した。これに限らず、外装めっき層８０として、例えば、金属ポスト７０の表面から、Ｎｉ層とＡｕ層とを順に積層しためっき層、Ｎｉ層とＰｄ層と銀（Ａｇ）層とを順に積層しためっき層、Ｎｉ層とＰｄ層とＡｇ層とＡｕ層とを順に積層しためっき層、Ａｇ層とＡｕ層とを順に積層しためっき層を採用することができる。また、外装めっき層８０として、例えば、Ａｇ層やＡｕ層からなる単層構造のめっき層を採用することもできる。
次に、図２に従って、半導体装置９０の構造について説明する。
半導体装置９０は、配線基板１０と、１つ又は複数（ここでは、１つ）の半導体素子９１と、アンダーフィル材９５と、外部接続端子９６とを有している。
半導体素子９１は、配線基板１０にフリップチップ実装されている。すなわち、半導体素子９１の回路形成面（ここでは、下面）に配設された接続端子９２を、はんだ層９３を介して配線基板１０の外装めっき層８０に接合することにより、半導体素子９１は、接続端子９２及びはんだ層９３を介して外装めっき層８０及び配線層５０と電気的に接続されている。
ここで、半導体素子９１としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体素子９１としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。なお、配線基板１０に複数の半導体素子９１を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１０に搭載するようにしてもよい。
接続端子９２としては、例えば、金属ポストを用いることができる。この接続端子９２は、半導体素子９１の回路形成面から下方に延びる柱状の接続端子である。本例の接続端子９２は、例えば、円柱状に形成されている。接続端子９２の材料としては、例えば、ＣｕやＣｕ合金を用いることができる。なお、接続端子９２としては、金属ポストの他に、例えば金バンプを用いることもできる。
はんだ層９３としては、例えば、鉛フリーはんだのはんだめっきを用いることができる。はんだめっきの材料としては、例えば、Ｓｎ－Ａｇ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｂｉ系の鉛フリーはんだを用いることができる。
アンダーフィル材９５は、配線基板１０と半導体素子９１との隙間を充填するように設けられている。アンダーフィル材９５の材料としては、例えば、エポキシ樹脂などの絶縁性樹脂を用いることができる。
外部接続端子９６は、配線基板１０の外部接続用パッドＰ１上に形成された拡散防止層３４上に形成されている。この外部接続端子９６は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子９６としては、例えば、はんだボールやリードピンを用いることができる。本実施形態では、外部接続端子９６として、はんだボールを用いている。
次に、配線基板１０の製造方法について説明する。なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
図３（ａ）に示すように、まず、図１（ａ）に示したソルダーレジスト層４３、配線層５０及び外装めっき層８０が形成される前段階の配線基板１０を準備する。この配線基板１０は、公知の製造方法により製造することが可能であるため、その概略について図３（ａ）を参照しながら説明する。
まず、コア基板２１の所要箇所に貫通孔２１Ｘを形成し、その貫通孔２１Ｘ内にめっきを施して貫通電極２２を形成することで両面を導通させた後、例えばサブトラクティブ法により配線２３，２４を形成する。次に、コア基板２１の上面２１Ａ及び下面２１Ｂにそれぞれ絶縁層２５，２６を樹脂フィルムの真空ラミネートにより形成し、加熱して硬化させる。なお、ペースト状又は液状の樹脂の塗布と加熱により絶縁層２５，２６を形成してもよい。続いて、絶縁層２５，２６にそれぞれ貫通孔を形成し、必要であればデスミア処理した後、例えばセミアディティブ法により配線層３０，４０を形成する。次いで、絶縁層２５，２６と同様に、絶縁層２６の下面及び絶縁層２５の上面にそれぞれ絶縁層３１，４１を形成する。その後、絶縁層３１，４１にそれぞれ貫通孔を形成し、必要であればデスミア処理した後、例えばセミアディティブ法により配線層３２，４２を形成する。
次に、図３（ｂ）に示す工程では、絶縁層３１の下面に、配線層３２の下面の一部を外部接続用パッドＰ１として露出させるための開口部３３Ｘを有するソルダーレジスト層３３を形成する。同様に、絶縁層４１の上面に、配線層４２の上面の一部を露出させるための開口部４３Ｘを有するソルダーレジスト層４３を形成する。これらソルダーレジスト層３３，４３は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストをフォトリソグラフィ法によりパターニングすることにより形成することができる。
続いて、図４（ａ）に示す工程では、ソルダーレジスト層４３の開口部４３Ｘから露出する配線層４２の上面に拡散防止層６０を形成する。また、ソルダーレジスト層３３の開口部３３Ｘから露出する配線層３２の下面（つまり、外部接続用パッドＰ１）に拡散防止層３４を形成する。拡散防止層６０は、配線層４２の上面に、Ｎｉ層６１とＰｄ層６２とＡｕ層６３とをこの順番で積層することで形成される。同様に、拡散防止層３４は、外部接続用パッドＰ１上に、Ｎｉ層６１とＰｄ層６２とＡｕ層６３とをこの順番で積層することで形成される。拡散防止層３４，６０は、例えば、無電解めっき法により形成することができる。
Ｎｉ層６１は、例えば、硫酸ニッケル、カルボン酸塩、次亜リン酸ナトリウム及び硫黄化合物を混合しためっき液を用いた無電解めっき法により形成することができる。Ｐｄ層６２は、例えば、ジクロロテトラアンミンパラジウム、アミノカルボン酸、アミン化合物、次亜リン酸ナトリウム及び無機塩化物を混合しためっき液を用いた無電解めっき法により形成することができる。Ａｕ層６３は、例えば、シアン化金カリウム、シアン化カリウム、アミノカルボン酸塩、アミン化合物、リン酸塩、スルホン酸塩及びホルムアルデヒドを混合しためっき液を用いた無電解めっき法により形成することができる。
次いで、図４（ｂ）に示す工程では、拡散防止層６０の上面全面と、拡散防止層６０から露出する開口部４３Ｘの内側面全面と、ソルダーレジスト層４３の上面４３Ａ全面とを連続して被覆するシード層６５を形成する。また、拡散防止層３４の下面全面と、拡散防止層３４から露出する開口部３３Ｘの内側面全面と、ソルダーレジスト層３３の下面全面とを連続して被覆するシード層３５を形成する。これらシード層３５，６５は、例えば、硫酸銅、水酸化ナトリウム、カルボン酸塩、硫酸ニッケル及びホルムアルデヒドを混合しためっき液を用いた無電解銅めっき法により形成することができる。
次に、図５（ａ）に示す工程では、ソルダーレジスト層４３の上面４３Ａに形成されたシード層６５上に、所定の箇所に開口パターン１００Ｘを有するレジスト層１００を形成する。開口パターン１００Ｘは、接続端子５２（図１（ａ）参照）の形成領域に対応する部分のシード層６５を露出するように形成される。レジスト層１００の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層１００の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、シード層６５の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口パターン１００Ｘを有するレジスト層１００を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層１００を形成することができる。
また、ソルダーレジスト層３３の下面に形成されたシード層３５上に、そのシード層３５の下面全面を覆うレジスト層１０１を形成する。レジスト層１０１の材料としては、レジスト層１００と同様の材料を用いることができる。レジスト層１０１は、例えば、シード層３５の下面にドライフィルムを熱圧着によりラミネートして形成することができる。
続いて、図５（ｂ）に示す工程では、レジスト層１００，１０１をめっきマスクとして、シード層６５の上面に、そのシード層６５をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層１００の開口パターン１００Ｘから露出されたシード層６５の上面に電解めっき法（ここでは、電解銅めっき法）を施すことにより、シード層６５の上面に金属層６６及び金属ポスト７０を形成する。なお、電解めっき法におけるめっき液としては、例えば、硫酸に硫酸銅を溶解してなる溶液を用いることができる。
次いで、図６（ａ）に示す工程では、レジスト層１００を上面側及び開口パターン１００Ｘの内側面側から薄化する。具体的には、金属ポスト７０及びシード層６５（Ｃｕ層）に対して選択的にレジスト層１００をエッチングしてレジスト層１００を薄化する。金属ポスト７０に対して選択的にレジスト層１００が薄化されると、金属ポスト７０の側面と開口パターン１００Ｘの内側面との間に隙間１００Ｓが形成される。隙間１００Ｓは、シード層６５の上面を露出するように形成される。換言すると、本工程では、金属ポスト７０の側面と開口パターン１００Ｘの内側面との間にシード層６５の上面を露出する隙間１００Ｓが形成されるように、レジスト層１００を薄化する。例えば、四フッ化炭素（ＣＦ４）等のエッチングガスを用いたドライエッチング（プラズマエッチング）により、金属ポスト７０及びシード層６５に対して選択的にレジスト層１００をエッチング除去する。このようなプラズマエッチングは、隙間に対する浸透性が高いため、少ないエッチング量で金属ポスト７０の下部まで隙間１００Ｓを形成することができる。このプラズマエッチングでは、金属ポスト７０及びシード層６５がエッチングストッパ層として機能する。なお、本実施形態では、薄化後のレジスト層１００の上面は、金属ポスト７０の上面よりも上方に位置するように形成されている。
次に、図６（ｂ）に示す工程では、隙間１００Ｓにより外部に露出された金属ポスト７０の側面全面と金属ポスト７０の上面全面とを被覆する外装めっき層８０を形成する。外装めっき層８０は、金属ポスト７０の側面及び上面に、めっき層８３とめっき層８４とめっき層８５とをこの順番で積層することで形成される。外装めっき層８０は、隙間１００Ｓを充填するように形成される。外装めっき層８０（めっき層８３，８４，８５）は、例えば、シード層６５を給電層とする電解めっき法により形成することができる。この電解めっき法では、金属ポスト７０の上面及び側面と、隙間１００Ｓから露出されたシード層６５の上面との双方からめっき皮膜が析出される。なお、このめっき皮膜は、電解めっき法によるものであるため、レジスト層１００上には析出されない。
めっき層８３（Ｎｉ層）は、例えば、硫酸ニッケル、ホウ酸、塩化ニッケル等を混合しためっき液を用いた電解Ｎｉめっき法により形成することができる。ここでは、めっき層８３は、金属ポスト７０の側面全面と上面全面とを連続して被覆するように形成される。本例では、金属ポスト７０の側面を被覆する部分のめっき層８３と、金属ポスト７０の上面を被覆する部分のめっき層８３とは同じ膜厚に形成される。
めっき層８４（Ｐｄ層）は、例えば、ジクロロテトラアンミンパラジウム及びリン酸ニ水素アンモニウム等を混合しためっき液を用いた電解Ｐｄめっき法により形成することができる。ここでは、めっき層８４は、めっき層８３の外側面全面と上面全面とを連続して被覆するように形成される。本例では、めっき層８３の外側面を被覆する部分のめっき層８４と、めっき層８３の上面を被覆する部分のめっき層８４とは同じ膜厚に形成される。
めっき層８５（Ａｕ層）は、例えば、シアン化カリウム及び酢酸タリウム等を混合しためっき液を用いた電解Ａｕめっき法により形成することができる。ここでは、めっき層８５は、めっき層８４の外側面全面と上面全面とを連続して被覆するように形成される。本例では、めっき層８５の形成によって、隙間１００Ｓがめっき層８３，８４，８５により充填される。隙間１００Ｓがめっき層８３，８４，８５により充填された後は、めっき層８４の外側面を被覆する部分のめっき層８５の膜厚はそれ以上厚くならない。本例では、隙間１００Ｓがめっき層８３，８４，８５により充填された後も、電解Ａｕめっき法によるめっき皮膜の析出が継続される。このため、めっき層８４の上面を被覆する部分のめっき層８５の厚さが、めっき層８４の外側面を被覆する部分のめっき層８５の厚さよりも厚くなる。
次に、図７（ａ）に示す工程では、図６（ｂ）に示したレジスト層１００，１０１をアルカリ性の剥離液（例えば、有機アミン系剥離液、苛性ソーダ、アセトンやエタノールなど）により除去する。これにより、外装めっき層８０の側面部８２が外部に露出されるとともに、シード層３５，６５が外部に露出される。
続いて、図７（ｂ）に示す工程では、外装めっき層８０をエッチングマスクとして、不要なシード層３５，６５をエッチングにより除去する。シード層３５，６５が無電解銅めっき層である場合には、例えば、硫酸過水系のエッチング液を用いたウェットエッチングにより不要なシード層３５，６５を除去する。これにより、金属ポスト７０の下のみにシード層６５が残る。本工程により、ソルダーレジスト層４３の開口部４３Ｘ内に、拡散防止層６０とシード層６５と金属層６６とからなるビア配線５１が形成される。また、ソルダーレジスト層４３の上面４３Ａに形成されたシード層６５と金属ポスト７０とからなる接続端子５２が形成される。さらに、拡散防止層３４の下面が外部に露出されるとともに、ソルダーレジスト層３３の下面が外部に露出される。
本工程では、金属ポスト７０の側面全面及び上面全面（つまり、表面全面）が外装めっき層８０によって被覆されている。このため、外装めっき層８０の最表層のめっき層８５（Ａｕ層）がエッチング液に晒された際に、そのエッチング液に金属ポスト７０が晒されることがない。したがって、金属ポスト７０と外装めっき層８０との間でガルバニック腐食が発生することを抑制できる。また、シード層３５が除去された後には、拡散防止層３４が外部に露出され、配線層３２（Ｃｕ層）が外部に露出されない。このため、拡散防止層３４の最表層（ここでは、最下層）のＡｕ層６３（図４（ａ）参照）がエッチング液に晒されることになる。すなわち、シード層３５（図７（ａ）参照）が除去された後には、めっき層８５と同種の金属からなるＡｕ層６３がエッチング液に晒される一方、配線層３２がエッチング液に晒されることがない。したがって、配線層３２と外装めっき層８０との間でガルバニック腐食が発生することを抑制できる。
以上説明した製造工程により、図１（ａ）に示した配線基板１０を製造することができる。
次に、本実施形態の作用及び効果について説明する。
（１）電解銅めっき層からなる金属ポスト７０の側面全面及び上面全面を被覆するように外装めっき層８０を形成するようにした。これにより、金属ポスト７０の表面が外部に露出されないため、金属ポスト７０の表面が酸化することを好適に抑制できる。この結果、酸化による金属ポストの抵抗上昇を抑制できるため、半導体素子９１の接続端子９２と配線基板１０の金属ポスト７０との電気的接続信頼性を向上させることができる。
また、従来技術のように金属ポスト７０の側面が外部に露出している場合に、金属ポスト７０の側面が酸化すると、金属ポスト７０とアンダーフィル材９５との密着性が低下する。この結果、半導体素子９１の接続端子９２と配線基板１０の金属ポスト７０との接続信頼性が低下するという問題が発生する。これに対し、本実施形態では、金属ポスト７０の表面全面に外装めっき層８０を形成することで、金属ポスト７０の酸化を抑制しているため、金属ポスト７０（外装めっき層８０）とアンダーフィル材９５との密着性が低下することを好適に抑制できる。これにより、半導体素子９１の接続端子９２と配線基板１０の金属ポスト７０との接続信頼性を向上させることができる。
（２）さらに、金属ポスト７０の側面全面及び上面全面が外装めっき層８０によって被覆されているため、シード層６５をウェットエッチングにより除去する際に、エッチング液に金属ポスト７０が晒されることを抑制できる。すなわち、外装めっき層８０が晒されるエッチング液に金属ポスト７０が晒されることを抑制できる。このため、金属ポスト７０と外装めっき層８０との間でガルバニック腐食が発生することを抑制できる。したがって、ガルバニック腐食に起因して金属ポスト７０が過剰にエッチングされることを好適に抑制することができる。この結果、半導体素子９１の接続端子９２と配線基板１０の金属ポスト７０との接続信頼性を向上させることができる。
（３）外装めっき層８０の側面部８２を、外装めっき層８０の上面部８１よりも薄く形成するようにした。これにより、金属ポスト７０が狭ピッチ化された場合であっても、隣り合う金属ポスト７０（外装めっき層８０）同士が短絡することを抑制できる。また、側面部８２を薄くしつつも、はんだ層９３と接合される上面部８１を厚く形成できるため、はんだ層９３と金属ポスト７０（外装めっき層８０）との接続信頼性を向上させることができる。ひいては、半導体素子９１の接続端子９２と配線基板１０の金属ポスト７０との接続信頼性を向上させることができる。
（４）最上層の配線層５０とは反対側に形成された最下層の配線層３２が有する外部接続用パッドＰ１上に拡散防止層３４を形成した。拡散防止層３４を、ソルダーレジスト層３３の開口部３３Ｘから露出する配線層３２の下面全面を被覆するように形成した。これにより、シード層３５をウェットエッチングにより除去する際に、外装めっき層８０が晒されるエッチング液に配線層３２が晒されることを抑制できる。このため、配線層３２と外装めっき層８０との間でガルバニック腐食が発生することを抑制できる。
（第２実施形態）
以下、図８～図１０に従って第２実施形態を説明する。この実施形態の配線基板１０は、外装めっき層の構造が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。先の図１～図７に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図８に示すように、金属ポスト７０の上面全面及び側面全面を被覆するように外装めっき層８０Ａが形成されている。外装めっき層８０Ａは、シード層６５の外側面６５Ａを露出するように形成されている。外装めっき層８０Ａは、金属ポスト７０の上面全面を被覆する上面部８１Ａと、金属ポスト７０の側面全面を被覆する側面部８２Ａとを有している。側面部８２Ａは、上面部８１Ａよりも薄く形成されている。
上面部８１Ａと側面部８２Ａとは層構造が互いに異なる。詳述すると、側面部８２Ａは、金属ポスト７０の側面全面を被覆するように形成されためっき層８３のみからなる単層構造を有している。一方、上面部８１Ａは、金属ポスト７０の上面から、めっき層８３とめっき層８４とめっき層８５とがこの順番で積層された積層構造（ここでは、３層構造）を有している。
めっき層８３は、金属ポスト７０の側面全面及び上面全面を連続して被覆するように形成されている。めっき層８３は、例えば、側面部８２Ａを構成する部分の厚さが、上面部８１Ａを構成する部分の厚さよりも薄く形成されている。側面部８２Ａを構成するめっき層８３の厚さは、例えば、１～４μｍ程度とすることができる。上面部８１Ａを構成するめっき層８３の厚さは、例えば、２～６μｍ程度とすることができる。
めっき層８４は、めっき層８３の上面全面を被覆するように形成されている。めっき層８４は、めっき層８３の外側面全面を露出するように形成されている。めっき層８４の外側面は、例えば、めっき層８３の外側面と面一になるように形成されている。めっき層８４の厚さは、例えば、０．１～０．５μｍ程度とすることができる。
めっき層８５は、めっき層８４の上面全面を被覆するように形成されている。めっき層８５は、めっき層８３，８４の外側面全面を露出するように形成されている。めっき層８５の外側面は、例えば、めっき層８３，８４の外側面と面一になるように形成されている。めっき層８５の厚さは、例えば、０．１～０．３μｍ程度とすることができる。
側面部８２Ａの下面は、シード層６５の上面に接してシード層６５の上面に形成されている。本例では、側面部８２Ａの下面全面がシード層６５の上面に接している。
次に、本実施形態の配線基板１０の製造方法について説明する。なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図３（ａ）～図６（ａ）に示した工程を実施することにより、図９に示した構造体を得る。図９に示した構造体では、レジスト層１００の開口パターン１００Ｘの内側面と金属ポスト７０の側面との間に隙間１００Ｓが形成されている。このとき、隙間１００Ｓの大きさは、後工程で形成されるめっき層８３の膜厚に合わせて設定されている。
次に、図１０（ａ）に示す工程では、隙間１００Ｓにより外部に露出された金属ポスト７０の側面全面と金属ポスト７０の上面全面とを被覆する外装めっき層８０Ａを形成する。まず、電解めっき法（例えば、電解Ｎｉめっき法）により、金属ポスト７０の側面全面と上面全面とを連続して被覆するめっき層８３を形成する。めっき層８３は、隙間１００Ｓを充填するように形成される。隙間１００Ｓがめっき層８３によって充填された後は、金属ポスト７０の側面を被覆する部分のめっき層８３の膜厚はそれ以上厚くならない。本例では、隙間１００Ｓがめっき層８３により充填された後も、電解Ｎｉめっき法によるめっき皮膜の析出が継続される。このため、金属ポスト７０の上面を被覆する部分のめっき層８３の厚さが、金属ポスト７０の側面を被覆する部分のめっき層８３の厚さよりも厚くなる。続いて、電解めっき法（例えば、電解Ｐｄめっき法）により、めっき層８３の上面全面を被覆するようにめっき層８４を形成する。次いで、電解めっき法（例えば、電解Ａｕめっき法）により、めっき層８４の上面全面を被覆するようにめっき層８５を形成する。これらめっき層８４，８５の形成の際には、隙間１００Ｓがめっき層８３により既に充填されているため、めっき層８３の上面のみにめっき皮膜が析出される。
続いて、図１０（ｂ）に示す工程では、図７（ａ）に示した工程と同様に、図１０（ａ）に示したレジスト層１００，１０１をアルカリ性の剥離液により除去する。次いで、図７（ｂ）に示した工程と同様に、外装めっき層８０Ａをエッチングマスクとして、不要なシード層３５，６５をウェットエッチングにより除去する。
以上説明した製造工程により、本実施形態の配線基板１０を製造することができる。
以上説明した本実施形態によれば、第１実施形態の（１）～（４）の作用効果に加えて、以下の作用効果を奏することができる。
（５）外装めっき層８０Ａの上面部８１Ａと側面部８２Ａとを互いに異なる層構造に形成した。これにより、上面部８１Ａに要求される特性と、側面部８２Ａに要求される特性とに合わせて、上面部８１Ａ及び側面部８２Ａの層構造を個別に設定することができる。
（６）はんだ層９３と合金層を形成しやすいＡｕ層であるめっき層８５を金属ポスト７０の上面側のみに形成するようにした。これにより、金属ポスト７０の側面側にはんだ層９３が回り込むことを抑制できる。このため、金属ポスト７０が狭ピッチ化された場合であっても、隣り合う金属ポスト７０（外装めっき層８０Ａ）同士がはんだ層９３により短絡することを好適に抑制できる。
（第３実施形態）
以下、図１１～図１４に従って第３実施形態を説明する。この実施形態の配線基板１０は、外装めっき層の構造が上記第１及び第２実施形態と異なっている。以下、第２実施形態との相違点を中心に説明する。先の図１～図１０に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１１に示すように、金属ポスト７０の上面全面及び側面全面を被覆するように外装めっき層８０Ｂが形成されている。外装めっき層８０Ｂは、シード層６５の外側面６５Ａを露出するように形成されている。外装めっき層８０Ｂは、金属ポスト７０の上面全面を被覆する上面部８１Ｂと、金属ポスト７０の側面全面を被覆する側面部８２Ｂとを有している。側面部８２Ｂは、上面部８１Ｂよりも薄く形成されている。
上面部８１Ｂは、金属ポスト７０の上面から、めっき層８３とめっき層８４とめっき層８５とがこの順番で積層された積層構造（ここでは、３層構造）を有している。側面部８２Ｂは、金属ポスト７０の側面全面を被覆するように形成されためっき層８３のみからなる単層構造を有している。
上面部８１Ｂは、側面部８２Ｂの外側面よりも外側に突出する突出部８６を有している。突出部８６は、上面部８１Ｂの外周部の全周に亘って形成されている。突出部８６の下面は、上面部８１Ｂの外周部の全周に亘って金属ポスト７０及び側面部８２Ｂから露出されている。この突出部８６を有する上面部８１Ｂの平面形状（外形寸法）は、側面部８２Ｂの平面形状（外形寸法）よりも一回り大きく形成されている。換言すると、上面部８１Ｂの外周部は、側面部８２Ｂの外側面から外側に張り出し、上面部８１Ｂの下面が側面部８２Ｂから露出する構造、いわゆるオーバーハング構造に形成されている。
めっき層８３は、金属ポスト７０の側面全面及び上面全面を連続して被覆するように形成されている。めっき層８３は、側面部８２Ｂを構成する部分のめっき層８３の外側面よりも外側に突出するように形成された突出部８３Ｔを有している。めっき層８３は、例えば、側面部８２Ｂを構成する部分の厚さが、上面部８１Ｂを構成する部分の厚さよりも薄く形成されている。
めっき層８４は、めっき層８３の上面全面を被覆するとともに、めっき層８３の突出部８３Ｔの側面全面を被覆するように形成されている。めっき層８４は、側面部８２Ｂの外側面全面を露出するように形成されている。めっき層８４は、突出部８３Ｔの下面全面を露出するように形成されている。
めっき層８５は、めっき層８４の上面全面及び側面全面を連続して被覆するように形成されている。めっき層８５は、側面部８２Ｂの外側面全面を露出するように形成されている。めっき層８５は、突出部８３Ｔの下面全面を露出するとともに、めっき層８４の下面全面を露出するように形成されている。
突出部８６は、めっき層８３の突出部８３Ｔと、その突出部８３Ｔの上面及び側面を被覆するめっき層８４，８５とによって構成されている。この突出部８６では、突出部８３Ｔの下面と、突出部８３Ｔの側面を被覆するめっき層８４，８５の下面とが略面一に形成されている。
次に、本実施形態の配線基板１０の製造方法について説明する。なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図３（ａ）～図５（ｂ）に示した工程を実施することにより、図１２に示した構造体を得る。図１２に示した構造体では、レジスト層１００の開口パターン１００Ｘ内に金属ポスト７０が形成されている。このとき、レジスト層１００の厚さは、例えば図５（ｂ）に示したレジスト層１００の厚さよりも薄くなるように設定されている。
次に、図１３（ａ）に示す工程では、図６（ａ）に示した工程と同様に、金属ポスト７０及びシード層６５（Ｃｕ層）に対して選択的にレジスト層１００をエッチングしてレジスト層１００を薄化する。これにより、金属ポスト７０の側面と開口パターン１００Ｘの内側面との間に隙間１００Ｓが形成される。このとき、隙間１００Ｓの大きさは、後工程で形成されるめっき層８３の膜厚に合わせて設定されている。また、薄化後のレジスト層１００の上面１００Ａが金属ポスト７０の上面と同一平面上に形成される。換言すると、本工程では、所望の大きさの隙間１００Ｓが形成されるように、且つレジスト層１００の上面１００Ａが金属ポスト７０の上面と同一平面上に位置されるように、レジスト層１００を薄化する。なお、薄化前のレジスト層１００の厚さは、隙間１００Ｓの大きさに基づいて設定されるレジスト層１００の薄化量を考慮して、薄化後にその上面１００Ａが金属ポスト７０の上面と同一平面上に位置されるように設定される。
続いて、図１３（ｂ）に示す工程では、隙間１００Ｓにより外部に露出された金属ポスト７０の側面全面と金属ポスト７０の上面全面とを被覆する外装めっき層８０Ｂを形成する。
まず、電解めっき法（例えば、電解Ｎｉめっき法）により、金属ポスト７０の側面全面と上面全面とを連続して被覆するめっき層８３を形成する。めっき層８３は、隙間１００Ｓを充填するように形成される。本例では、隙間１００Ｓがめっき層８３により充填された後も、電解Ｎｉめっき法によるめっき皮膜の析出が継続される。すると、隙間１００Ｓに充填されためっき層８３及び金属ポスト７０の上面を被覆するめっき層８３から等方向にめっき皮膜が析出されるため、レジスト層１００の上面１００Ａにもめっき層８３（つまり、突出部８３Ｔ）が形成される。なお、突出部８３Ｔは、レジスト層１００の上面１００Ａに密着していない。
続いて、電解めっき法（例えば、電解Ｐｄめっき法）により、めっき層８３の表面のうちレジスト層１００から露出された部分の表面全面を被覆するようにめっき層８４を形成する。次いで、電解めっき法（例えば、電解Ａｕめっき法）により、めっき層８４の表面のうちレジスト層１００から露出された部分の表面全面を被覆するようにめっき層８５を形成する。
次いで、図１４に示す工程では、図７（ａ）に示した工程と同様に、図１３（ｂ）に示したレジスト層１００，１０１をアルカリ性の剥離液により除去する。次いで、図７（ｂ）に示した工程と同様に、外装めっき層８０Ｂをエッチングマスクとして、不要なシード層３５，６５をウェットエッチングにより除去する。
以上説明した製造工程により、本実施形態の配線基板１０を製造することができる。
以上説明した本実施形態によれば、第１実施形態の（１）～（４）及び第２実施形態の（５），（６）の作用効果に加えて、以下の作用効果を奏することができる。
（７）外装めっき層８０Ｂの上面部８１Ｂに、側面部８２Ｂの外側面よりも外側に突出する突出部８６を形成するようにした。これにより、上面部８１Ｂの平面形状を、側面部８２Ｂの平面形状よりも大きく形成することができるため、はんだ層９３との接合面積を増大させることができる。したがって、はんだ層９３と外装めっき層８０Ｂ（金属ポスト７０）との接続信頼性を向上させることができる。ひいては、半導体素子９１の接続端子９２と配線基板１０の金属ポスト７０との接続信頼性を向上させることができる。
（第４実施形態）
以下、図１５～図１７に従って第４実施形態を説明する。この実施形態の配線基板１０は、外装めっき層の構造が上記第１～第３実施形態と異なっている。以下、第３実施形態との相違点を中心に説明する。先の図１～図１４に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１５に示すように、金属ポスト７０の上面全面及び側面全面を被覆するように外装めっき層８０Ｃが形成されている。外装めっき層８０Ｃは、シード層６５の外側面６５Ａを露出するように形成されている。外装めっき層８０Ｃは、金属ポスト７０の上面全面を被覆する上面部８１Ｃと、金属ポスト７０の側面全面を被覆する側面部８２Ｃとを有している。側面部８２Ｃは、上面部８１Ｃよりも薄く形成されている。
上面部８１Ｃは、金属ポスト７０の上面から、めっき層８３とめっき層８４とめっき層８５とがこの順番で積層された積層構造（ここでは、３層構造）を有している。側面部８２Ｃは、金属ポスト７０の側面全面を被覆するように形成されためっき層８３のみからなる単層構造を有している。
上面部８１Ｃは、側面部８２Ｃの外側面よりも外側に突出する突出部８６を有している。本例の突出部８６の下面は、金属ポスト７０の上面よりも低い位置に形成されている。
めっき層８３は、金属ポスト７０の側面全面及び上面全面を連続して被覆するように形成されている。めっき層８３は、側面部８２Ｃを構成する部分のめっき層８３の外側面よりも外側に突出するように形成された突出部８３Ｔを有している。本例の突出部８３Ｔは、側面部８２Ｃを構成するめっき層８３の外側面から連続して外側に広がるように形成された大径部８３Ａと、その大径部８３Ａの上面に形成され、大径部８３Ａよりも小径に形成された小径部８３Ｂとを有している。突出部８３Ｔの側面には、大径部８３Ａの側面と、大径部８３Ａの上面と、小径部８３Ｂの側面と、小径部８３Ｂの上面とによって階段状の段差部８７が形成されている。なお、小径部８３Ｂの平面形状（外形寸法）は、側面部８２Ｃの平面形状（外形寸法）よりも大きく形成されている。
めっき層８４は、めっき層８３の上面全面を被覆するように形成されている。めっき層８４は、めっき層８３の突出部８３Ｔにおける段差部８７の表面全面を被覆するように形成されている。めっき層８４は、突出部８３Ｔの下面全面を露出するように形成されている。
めっき層８５は、めっき層８４の上面全面及び側面全面を連続して被覆するように形成され、めっき層８４の下面全面及び突出部８３Ｔの下面全面を露出するように形成されている。
突出部８６は、めっき層８３の突出部８３Ｔと、その突出部８３Ｔにおける段差部８７の上面及び側面を被覆するめっき層８４，８５とによって構成されている。この突出部８６の側面には、突出部８３Ｔの段差部８７と同様に、階段状の段差部８８が形成されている。突出部８６では、突出部８３Ｔの下面と、大径部８３Ａの側面を被覆するめっき層８４，８５の下面とが略面一に形成されている。
次に、本実施形態の配線基板１０の製造方法について説明する。なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図３（ａ）～図５（ｂ）に示した工程を実施することにより、図１６（ａ）に示した構造体を得る。図１６（ａ）に示した構造体では、レジスト層１００の開口パターン１００Ｘ内に金属ポスト７０が形成されている。このとき、レジスト層１００の厚さは、例えば図５（ｂ）に示したレジスト層１００の厚さよりも薄くなるように設定されている。例えば、本例のレジスト層１００の厚さは、金属ポスト７０の厚さと略同じ厚さに設定されている。
次に、図１６（ｂ）に示す工程では、図６（ａ）に示した工程と同様に、金属ポスト７０及びシード層６５（Ｃｕ層）に対して選択的にレジスト層１００をエッチングしてレジスト層１００を薄化する。これにより、金属ポスト７０の側面と開口パターン１００Ｘの内側面との間に隙間１００Ｓが形成される。このとき、隙間１００Ｓの大きさは、後工程で形成されるめっき層８３の膜厚に合わせて設定されている。また、薄化後のレジスト層１００の上面１００Ａが金属ポスト７０の上面よりも低い位置に形成される。換言すると、本工程では、所望の大きさの隙間１００Ｓが形成されるように、且つレジスト層１００の上面１００Ａが金属ポスト７０の上面よりも低い位置に形成されるように、レジスト層１００を薄化する。なお、薄化前のレジスト層１００の厚さは、隙間１００Ｓの大きさに基づいて設定されるレジスト層１００の薄化量を考慮して、薄化後にその上面１００Ａが金属ポスト７０の上面よりも低い位置に形成されるように設定される。
続いて、図１７（ａ）に示す工程では、隙間１００Ｓにより外部に露出された金属ポスト７０の側面全面と金属ポスト７０の上面全面とを被覆する外装めっき層８０Ｃを形成する。
まず、電解めっき法（例えば、電解Ｎｉめっき法）により、金属ポスト７０の側面全面と上面全面とを連続して被覆するめっき層８３を形成する。めっき層８３は、隙間１００Ｓを充填するように形成される。本例では、隙間１００Ｓがめっき層８３により充填された後も、電解Ｎｉめっき法によるめっき皮膜の析出が継続される。すると、隙間１００Ｓに充填されためっき層８３及び金属ポスト７０の上面を被覆するめっき層８３から等方向にめっき皮膜が析出されるため、レジスト層１００の上面１００Ａにもめっき層８３（つまり、突出部８３Ｔ）が形成される。このとき、レジスト層１００の上面１００Ａと金属ポスト７０の上面との間に段差があるため、突出部８３Ｔにも段差部８７が形成される。なお、突出部８３Ｔは、レジスト層１００の上面１００Ａに密着していない。
続いて、電解めっき法（例えば、電解Ｐｄめっき法）により、めっき層８３の表面のうちレジスト層１００から露出された部分の表面全面を被覆するようにめっき層８４を形成する。次いで、電解めっき法（例えば、電解Ａｕめっき法）により、めっき層８４の表面のうちレジスト層１００から露出された部分の表面全面を被覆するようにめっき層８５を形成する。
次いで、図１７（ｂ）に示す工程では、図７（ａ）に示した工程と同様に、図１７（ａ）に示したレジスト層１００，１０１をアルカリ性の剥離液により除去する。次いで、図７（ｂ）に示した工程と同様に、外装めっき層８０Ｃをエッチングマスクとして、不要なシード層３５，６５をウェットエッチングにより除去する。
以上説明した製造工程により、本実施形態の配線基板１０を製造することができる。
以上説明した本実施形態によれば、第１実施形態の（１）～（４）と第２実施形態の（５），（６）と第３実施形態の（７）との作用効果に加えて、以下の作用効果を奏することができる。
（８）外装めっき層８０Ｃの上面部８１Ｃに、側面部８２Ｃの外側面よりも外側に突出する突出部８６を形成するようにした。突出部８６の側面に段差部８８を形成するようにした。これにより、例えばはんだ層９３を段差部８８の側面（具体的には、小径部８３Ｂの側面を被覆するめっき層８５の側面）にも接合させることができるため、外装めっき層８０Ｃとはんだ層９３との接合面積を増大させることができる。したがって、はんだ層９３と外装めっき層８０Ｃ（金属ポスト７０）との接続信頼性を向上させることができる。ひいては、半導体素子９１の接続端子９２と配線基板１０の金属ポスト７０との接続信頼性を向上させることができる。
（他の実施形態）
上記各実施形態は、以下のように変更して実施することができる。上記各実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・上記第４実施形態では、外装めっき層８０Ｃの突出部８６の側面に階段状の段差部８８を形成するようにした。これに限らず、例えば、突出部８６の側面を円弧状に湾曲した湾曲面に形成するようにしてもよい。
・上記第２～第４実施形態では、外装めっき層８０Ａ，８０Ｂ，８０Ｃの上面部８１Ａ，８１Ｂ，８１Ｃの積層構造として、金属ポスト７０の上面から、Ｎｉ層であるめっき層８３と、Ｐｄ層であるめっき層８４と、Ａｕ層であるめっき層８５とを順に積層した積層構造を採用したが、これに限定されない。例えば、上面部８１Ａ，８１Ｂ，８１Ｃの積層構造として、金属ポスト７０の上面から、Ｎｉ層とＡｕ層とを順に積層した積層構造、Ｎｉ層とＰｄ層とＡｇ層とを順に積層した積層構造、Ｎｉ層とＰｄ層とＡｇ層とＡｕ層とを順に積層した積層構造を採用してもよい。
・上記第２～第４実施形態では、外装めっき層８０Ａ，８０Ｂ，８０Ｃの側面部８２Ａ，８２Ｂ，８２Ｃとして、金属ポスト７０の側面全面を被覆するように形成されためっき層８３のみからなる単層構造を採用したが、これに限定されない。例えば、側面部８２Ａ，８２Ｂ，８２Ｃとして、複数のめっき層が積層された積層構造を採用してもよい。このような側面部８２Ａ，８２Ｂ，８２Ｃの積層構造としては、例えば、金属ポスト７０の側面から、Ｎｉ層とＰｄ層とを順に積層した積層構造、Ｎｉ層とＰｄ層とＡｇ層とを順に積層した積層構造を挙げることができる。
側面部８２Ａの積層構造としてＮｉ層とＰｄ層とを順に積層した積層構造を採用した場合には、上面部８１Ａの積層構造として、例えば、Ｎｉ層とＰｄ層とＡｕ層とを順に積層した積層構造を採用することができる。また、側面部８２Ａの積層構造としてＮｉ層とＰｄ層とＡｇ層とを順に積層した積層構造を採用した場合には、上面部８１Ａの積層構造として、例えば、Ｎｉ層とＰｄ層とＡｇ層とＡｕ層とを順に積層した積層構造を採用することができる。これらの場合には、Ａｕ層が上面部８１Ａのみに形成されることになる。
・上記各実施形態では、シード層６５の外側面６５Ａを、外装めっき層８０，８０Ａ，８０Ｂ，８０Ｃの側面部８２，８２Ａ，８２Ｂ，８２Ｃの外側面と面一になるように形成したが、これに限定されない。
例えば図１８に示すように、シード層６５の外側面６５Ａを、外装めっき層８０の側面部８２の外側面よりも金属ポスト７０の内側に後退するように形成してもよい。この場合には、外装めっき層８０の下面の一部がシード層６５から露出される。但し、この場合であっても、シード層６５は、金属ポスト７０の下面を露出させないように、金属ポスト７０の下面全面を被覆するように形成されている。この構成によれば、シード層６５が外装めっき層８０の側面部８２の外側面よりも外側に突出することを確実に防止できる。このため、金属ポスト７０が狭ピッチ化された場合であっても、隣り合う金属ポスト７０（外装めっき層８０）同士が短絡することを好適に抑制できる。
なお、上記第２～第４実施形態におけるシード層６５も同様に変更することができる。
・上記各実施形態における拡散防止層６０を省略してもよい。この場合には、例えば、シード層６５が、開口部４３Ｘの内面全面（具体的には、開口部４３Ｘに露出する配線層４２の上面全面と、開口部４３Ｘの内側面全面）と、ソルダーレジスト層４３の上面４３Ａとを連続して被覆するように形成される。
・上記各実施形態における拡散防止層３４を省略してもよい。この場合には、例えば、ソルダーレジスト層３３の開口部３３Ｘから露出する配線層３２の下面（つまり、外部接続用パッドＰ１）に外部接続端子９６が形成される。
・上記各実施形態では、シード層３５，６５を無電解めっき法（例えば、無電解銅めっき法）により形成するようにしたが、これに限定されない。例えば、シード層３５，６５を、スパッタ法や蒸着法などにより形成するようにしてもよい。
・上記各実施形態では、シード層３５，６５を単層構造のシード層に具体化したが、シード層３５，６５を積層構造（例えば、２層構造）のシード層に具体化してもよい。２層構造のシード層３５，６５としては、例えば、チタン（Ｔｉ）層とＣｕ層とを順に積層した構造を有するシード層を挙げることができる。
・上記各実施形態の配線基板１０に、半導体素子９１の代わりに、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの半導体チップ９１以外の電子部品を実装するようにしてもよい。
・上記各実施形態の配線基板１０において、配線層３２，４２よりも内層の構造については特に限定されない。すなわち、配線基板１０は、少なくとも、配線層３２，４２が基板内部を通じて相互に電気的に接続された構造を有していれば十分であるため、配線層３２，４２の内層の構造については特に限定されない。例えば、コア基板２１の構造及び材質は特に限定されない。また、コア基板２１上に形成される下層配線（例えば、配線２３，２４）とその下層配線を覆う絶縁層（例えば、絶縁層２５，２６）の層数についても特に限定されない。また、基板本体２０の上面及び下面に積層される配線層及び絶縁層の層数についても特に限定されない。あるいは、配線基板１０を、コア基板２１を有するコア付きビルドアップ基板に代えて、コア基板２１を含まないコアレス基板としてもよい。
１０ 配線基板
４２ 配線層
４３ ソルダーレジスト層（絶縁層）
５０ 配線層
５１ ビア配線
５２ 接続端子
６０ 拡散防止層
６５ シード層
７０ 金属ポスト
８０，８０Ａ，８０Ｂ，８０Ｃ 外装めっき層
８１，８１Ａ，８１Ｂ，８１Ｃ 上面部
８２，８２Ａ，８２Ｂ，８２Ｃ 側面部
８３ めっき層（第１めっき層）
８４，８５ めっき層（第２めっき層）
８６ 突出部
８８ 段差部
９０ 半導体装置
９１ 半導体素子
１００ レジスト層
１００Ｓ 隙間
１００Ｘ 開口パターン

Claims (12)

  1. 配線層と、
    前記配線層を被覆し、前記配線層の上面の一部を露出する開口部を有する絶縁層と、
    前記開口部の内面及び前記絶縁層の上面を連続して被覆するシード層と、
    電解銅めっき層からなり、前記シード層よりも内側の前記開口部を充填する金属層と、
    電解銅めっき層からなり、前記絶縁層の上面に形成された前記シード層上及び前記金属層の上面に形成された金属ポストと、
    前記金属ポストの上面全面を被覆する上面部と、前記金属ポストの側面全面を被覆する側面部とを有しており、前記シード層の外側面を露出するように形成された外装めっき層と、を有し、
    前記シード層の外側面は、前記側面部の外側面よりも前記金属ポストの内側に後退しており、
    前記側面部の下端の一部が前記シード層と接触しているとともに、前記側面部の下端の他部が前記シード層から露出している配線基板。
  2. 前記側面部は、前記上面部よりも薄く形成されている請求項１に記載の配線基板。
  3. 前記側面部と前記上面部とは異なる層構造を有している請求項１又は請求項２に記載の配線基板。
  4. 前記側面部は、第１めっき層のみからなる単層構造を有し、
    前記上面部は、前記第１めっき層と、前記第１めっき層とは異なる金属からなる第２めっき層とが積層された積層構造を有している請求項３に記載の配線基板。
  5. 前記第１めっき層は、ニッケル又はニッケル合金からなるめっき層であり、
    前記第２めっき層は、金又は金合金からなるめっき層を含む請求項４に記載の配線基板。
  6. 前記上面部の外周部には、前記側面部の外側面よりも外側に突出する突出部が形成されている請求項１～５のいずれか一項に記載の配線基板。
  7. 前記突出部の側面には段差部が形成されている請求項６に記載の配線基板。
  8. 前記開口部に露出する前記配線層の上面に形成され、前記開口部の下部を充填するように形成された無電解めっき金属層からなる拡散防止層を有し、
    前記シード層は、前記拡散防止層の上面と前記開口部の内側面と前記絶縁層の上面とを連続して被覆するように形成されている請求項１～７のいずれか一項に記載の配線基板。
  9. 請求項１～８のいずれか一項に記載の配線基板と、
    前記金属ポストに接続された半導体素子と、
    を有する半導体装置。
  10. 配線層を被覆する絶縁層を形成する工程と、
    前記絶縁層に、前記配線層の上面の一部を露出する開口部を形成する工程と、
    前記開口部の内面全面及び前記絶縁層の上面全面を連続して被覆するシード層を形成する工程と、
    前記シード層上に、開口パターンを有するレジスト層を形成する工程と、
    電解銅めっき法により、前記開口部を充填する金属層を形成するとともに、前記開口パターン内に金属ポストを形成する工程と、
    前記レジスト層へのプラズマエッチングにより、前記金属ポストの側面と前記開口パターンの内側面との間に隙間を形成する工程と、
    電解めっき法により、前記金属ポストの上面全面を被覆する上面部と、前記隙間を充填して前記金属ポストの側面全面を被覆する側面部とを有する外装めっき層を形成する工程と、
    前記レジスト層を除去する工程と、
    前記外装めっき層をマスクにして前記シード層をエッチング除去する工程と、を有し、
    前記シード層をエッチング除去する工程では、前記シード層の外側面を、前記側面部の外側面よりも前記金属ポストの内側に後退させ、前記側面部の下端の一部を前記シード層に接触させるとともに前記側面部の下端の他部を前記シード層から露出させる配線基板の製造方法。
  11. 前記外装めっき層を形成する工程では、前記側面部が前記上面部よりも薄く形成される請求項１０に記載の配線基板の製造方法。
  12. 前記外装めっき層を形成する工程は、
    電解めっき法により、前記隙間を充填して前記金属ポストの側面全面を被覆するとともに、前記金属ポストの上面全面を被覆する第１めっき層を形成する工程と、
    電解めっき法により、前記第１めっき層とは異なる金属からなり、前記第１めっき層の上面全面を被覆する第２めっき層を形成する工程と、を有する請求項１０又は請求項１１に記載の配線基板の製造方法。
JP2018105409A 2018-05-31 2018-05-31 配線基板、半導体装置及び配線基板の製造方法 Active JP7430481B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018105409A JP7430481B2 (ja) 2018-05-31 2018-05-31 配線基板、半導体装置及び配線基板の製造方法
US16/419,597 US11404362B2 (en) 2018-05-31 2019-05-22 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018105409A JP7430481B2 (ja) 2018-05-31 2018-05-31 配線基板、半導体装置及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2019212693A JP2019212693A (ja) 2019-12-12
JP7430481B2 true JP7430481B2 (ja) 2024-02-13

Family

ID=68694254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018105409A Active JP7430481B2 (ja) 2018-05-31 2018-05-31 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US11404362B2 (ja)
JP (1) JP7430481B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022161250A (ja) * 2021-04-08 2022-10-21 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP7638812B2 (ja) * 2021-07-19 2025-03-04 新光電気工業株式会社 配線基板及び配線基板の製造方法
US20230164925A1 (en) * 2021-11-24 2023-05-25 Ibiden Co., Ltd. Method for manufacturing printed wiring board

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253147A (ja) 2008-04-09 2009-10-29 Shinko Electric Ind Co Ltd 配線の形成方法
US20110260317A1 (en) 2010-04-22 2011-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
JP2016029697A (ja) 2014-07-16 2016-03-03 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2016127222A (ja) 2015-01-08 2016-07-11 イビデン株式会社 バンプ付きプリント配線板
US20170141059A1 (en) 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive External Connector Structure and Method of Forming

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5644671A (en) * 1979-09-21 1981-04-23 Seiko Epson Corp Ink-jet head
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
TW531873B (en) * 2001-06-12 2003-05-11 Advanced Interconnect Tech Ltd Barrier cap for under bump metal
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
JP4327656B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
TWI278946B (en) * 2004-07-23 2007-04-11 Advanced Semiconductor Eng Structure and formation method for conductive bump
TW201019440A (en) * 2008-11-03 2010-05-16 Int Semiconductor Tech Ltd Bumped chip and semiconductor flip-chip device applied from the same
KR20100060968A (ko) 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
US9620468B2 (en) * 2012-11-08 2017-04-11 Tongfu Microelectronics Co., Ltd. Semiconductor packaging structure and method for forming the same
JP6169955B2 (ja) 2013-04-17 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
KR101482429B1 (ko) * 2013-08-12 2015-01-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6543559B2 (ja) * 2015-11-18 2019-07-10 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9905522B1 (en) * 2016-09-01 2018-02-27 Semiconductor Components Industries, Llc Semiconductor copper metallization structure and related methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253147A (ja) 2008-04-09 2009-10-29 Shinko Electric Ind Co Ltd 配線の形成方法
US20110260317A1 (en) 2010-04-22 2011-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
JP2016029697A (ja) 2014-07-16 2016-03-03 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2016127222A (ja) 2015-01-08 2016-07-11 イビデン株式会社 バンプ付きプリント配線板
US20170141059A1 (en) 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive External Connector Structure and Method of Forming

Also Published As

Publication number Publication date
US20190371715A1 (en) 2019-12-05
US11404362B2 (en) 2022-08-02
JP2019212693A (ja) 2019-12-12

Similar Documents

Publication Publication Date Title
US10892216B2 (en) Wiring substrate and semiconductor device
US9024207B2 (en) Method of manufacturing a wiring board having pads highly resistant to peeling
JP6543559B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9313904B2 (en) Wiring board and method of manufacturing wiring board
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9236334B2 (en) Wiring substrate and method for manufacturing wiring substrates
JP5026400B2 (ja) 配線基板及びその製造方法
JP6530298B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP5580374B2 (ja) 配線基板及びその製造方法
JP7068957B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2018037461A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2019041041A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP7430481B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5762376B2 (ja) 配線基板及びその製造方法
JP7826421B2 (ja) 端子構造の製造方法
JP5315447B2 (ja) 配線基板及びその製造方法
JP7532208B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US11688669B2 (en) Wiring substrate
JP2010067888A (ja) 配線基板及びその製造方法
JP2025035312A (ja) 積層型配線基板、半導体装置及び積層型配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221213

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240131

R150 Certificate of patent or registration of utility model

Ref document number: 7430481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150