JP6661232B2 - 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 - Google Patents

配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6661232B2
JP6661232B2 JP2016038876A JP2016038876A JP6661232B2 JP 6661232 B2 JP6661232 B2 JP 6661232B2 JP 2016038876 A JP2016038876 A JP 2016038876A JP 2016038876 A JP2016038876 A JP 2016038876A JP 6661232 B2 JP6661232 B2 JP 6661232B2
Authority
JP
Japan
Prior art keywords
wiring
layer
insulating layer
resin
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016038876A
Other languages
English (en)
Other versions
JP2017157666A (ja
Inventor
潤 古市
古市　　潤
清水　規良
規良 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016038876A priority Critical patent/JP6661232B2/ja
Priority to US15/441,551 priority patent/US10262932B2/en
Publication of JP2017157666A publication Critical patent/JP2017157666A/ja
Application granted granted Critical
Publication of JP6661232B2 publication Critical patent/JP6661232B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H01L2924/05432—Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Description

本発明は、配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法に関するものである。
従来、半導体チップ等の電子部品が搭載される配線基板として、配線パターンを高密度化するため、ビルドアップ法により複数の配線層及び絶縁層を交互に積層した配線基板が知られている。この種の配線基板として、熱硬化性樹脂からなる絶縁層を含む低密度配線層の上に、感光性樹脂からなる絶縁層を含む高密度配線層を形成した配線基板が提案されている（例えば、特許文献１参照）。
図１３は、従来の配線基板の一例を示している。配線基板２００は、低密度配線層２０１と、低密度配線層２０１の下面に積層されたソルダーレジスト層２０２と、低密度配線層２０１の上面に積層された高密度配線層２０３とを有している。低密度配線層２０１は、配線層２１１と、絶縁層２１２と、配線層２１３と、絶縁層２１４と、配線層２１５と、絶縁層２１６とが順に積層された構造を有している。絶縁層２１２，２１４，２１６は、熱硬化性樹脂を主成分とする絶縁性樹脂からなる。高密度配線層２０３は、絶縁層２１６の上面に、配線層２２０と、絶縁層２２１と、配線層２２２と、絶縁層２２３と、配線層２２４と、絶縁層２２５と、配線層２２６とが順に積層された構造を有している。絶縁層２２１，２２３，２２５は、感光性樹脂を主成分とする絶縁性樹脂からなる。
このような配線基板２００では、高い剛性を有し絶縁層２１２，２１４，２１６等よりも厚いコア基板（支持基板）を備えていないため、配線基板２００全体を薄型化することができる。
特開２０１５−１９１９６８号公報
ところで、配線基板２００では、例えば、配線層２１１と絶縁層２１２とソルダーレジスト層２０２との熱膨張係数が異なる。また、配線基板２００では、絶縁層２１２の下面に配線層２１１が形成され、その配線層２１１の角部Ａ２に絶縁層２１２とソルダーレジスト層２０２との界面が存在する。このような配線基板２００では、加熱処理等によって熱応力が発生すると、配線層２１１の角部Ａ２付近に応力が集中し、配線層２１１と絶縁層２１２とソルダーレジスト層２０２との各界面でクラック等が生じやすい。
本発明の一観点によれば、熱硬化性樹脂に対して補強材を入れた絶縁性樹脂からなる第１絶縁層と、前記第１絶縁層の下面に形成された凹部と、前記凹部を充填する上部と、前記第１絶縁層の下面よりも下方に突出する下部とを有する第１配線層と、前記第１絶縁層の上面から露出された上端面を有し、前記第１絶縁層を厚さ方向に貫通して前記第１配線層と接続されたビア配線と、を有する第１配線構造と、前記第１配線層の下部の側面を被覆し、前記第１絶縁層の下面に形成された保護絶縁層と、感光性樹脂を主成分とする絶縁性樹脂からなる絶縁層と配線層とを有し、前記第１絶縁層の上面に積層された第２配線構造と、を有し、前記第１絶縁層の上面と前記ビア配線の上端面とが研磨面であり、前記第２配線構造の配線密度は、前記第１配線構造の配線密度よりも高く、前記補強材は、前記第１絶縁層の厚さ方向の中心よりも前記第２配線構造側に偏在している。
本発明の一観点によれば、配線層と絶縁層との界面にクラックが発生することを抑制できるという効果を奏する。
（ａ）は、一実施形態の半導体装置を示す概略断面図（図２における１ａ−１ａ断面図）、（ｂ）は、（ａ）に示した半導体装置の一部を拡大した拡大断面図。 一実施形態の配線基板を示す概略平面図。 （ａ）〜（ｄ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 シミュレーション結果を示すグラフ。 変形例の半導体装置の一部を拡大した拡大断面図。 変形例の半導体装置の一部を拡大した拡大断面図。 従来の配線基板を示す概略断面図。
以下、一実施形態について添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
図１（ａ）に示すように、半導体装置１０は、配線基板２０と、配線基板２０に実装された１つ又は複数（ここでは、２つ）の半導体チップ６０と、半導体チップ６０の一部を被覆する封止樹脂７０とを有している。
配線基板２０は、配線構造２１と、配線構造２１の下側に積層されたソルダーレジスト層２２と、配線構造２１の上側に積層された配線構造２３とを有している。
まず、配線構造２１の構造について説明する。
配線構造２１は、配線構造２３よりも配線密度の低い配線層が形成された低密度配線層である。この配線構造２１は、１層の絶縁層３０と、配線層３１と、絶縁層３０を厚さ方向に貫通するビア配線３２とを有している。
ここで、絶縁層３０の材料としては、例えば、熱硬化性樹脂に対し、補強材を入れた絶縁性樹脂を用いることができる。例えば、絶縁層３０の材料としては、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの絶縁性樹脂を用いることができる。絶縁層３０は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
図１（ｂ）に示すように、絶縁層３０は、所要数（ここでは、１個）のガラスクロス３０Ｇと、そのガラスクロス３０Ｇの上面を被覆する樹脂層３４と、ガラスクロス３０Ｇの下面を被覆する樹脂層３５とを有している。本例のガラスクロス３０Ｇは、その表面全面が樹脂層３４，３５によって被覆されている。すなわち、本例のガラスクロス３０Ｇは、絶縁層３０の上面３０Ａに露出されていない。
ガラスクロス３０Ｇは、例えば、Ｘ方向に並設されたガラス繊維束Ｇ１と、Ｙ方向に並設されたガラス繊維束Ｇ２とが格子状に平織りされた形態を有している。ガラス繊維束Ｇ１，Ｇ２は、１本当たりのガラス繊維径が例えば１〜２μｍ程度のガラス繊維を複数本束ねたものである。これらガラス繊維束Ｇ１，Ｇ２の厚さは、例えば、１５〜２０μｍ程度とすることができる。また、複数本のガラス繊維からなるガラス繊維束Ｇ１，Ｇ２の全体的な断面形状は特に限定されず、例えば、楕円形状であってもよいし、円形状であってもよい。
なお、ガラス繊維束Ｇ１，Ｇ２を用いたガラスクロス３０Ｇ以外に、炭素繊維束、ポリエステル繊維束、ナイロン繊維束、アラミド繊維束、液晶ポリマ繊維束等を用いた織布や不織布を補強材として用いてもよい。また、繊維束の織り方は平織りに限定されず、朱子織り、綾織り等であってもよい。
ガラスクロス３０Ｇは、絶縁層３０内において、絶縁層３０の厚さ方向の中心Ｃ１よりも配線構造２３側（上側）に偏在している。具体的には、ガラスクロス３０Ｇの厚さ方向の中心Ｃ２は、絶縁層３０の厚さ方向の中心Ｃ１よりも配線構造２３側に片寄った位置に配置されている。詳述すると、絶縁層３０では、樹脂層３４の厚さＴ１（具体的には、絶縁層３０の上面３０Ａから中心Ｃ２までの厚さ）が、樹脂層３５の厚さＴ２（具体的には、中心Ｃ２から絶縁層３０の下面３０Ｂまでの厚さ）よりも薄く設定されている。このように、剛性の高いガラスクロス３０Ｇを、中心Ｃ１よりも配線構造２３側に片寄らせて設けることにより、そのガラスクロス３０Ｇの位置を配線基板２０の厚さ方向の中心に近づけることができる。これにより、配線基板２０を上下方向（厚さ方向）に見たときに、ガラスクロス３０Ｇを中心として上下対称の構造に近づけることができる。この結果、配線基板２０を反りに強い構造とすることができる。
さらに、本例のガラスクロス３０Ｇは、配線基板２０全体の厚さ方向の中心付近に配設されている。具体的には、図１（ａ）に示すように、ガラスクロス３０Ｇは、配線層３１の下面から配線構造２３の最上層の絶縁層４４の上面４４Ａまでの厚さＴ３における厚さ方向の中心に位置するように設けられている。例えば、配線基板２０では、厚さＴ３における厚さ方向の中心付近にガラスクロス３０Ｇが配設されるように、図１（ｂ）に示した樹脂層３４の厚さＴ１と樹脂層３５の厚さＴ２とが設定されている。例えば、樹脂層３４の厚さＴ１は、樹脂層３５の厚さの１／２〜１／３倍程度の厚さに設定することができる。樹脂層３４の厚さＴ１は例えば１０〜１５μｍ程度とすることができ、樹脂層３５の厚さＴ２は例えば２０〜２５μｍ程度とすることができる。なお、絶縁層３０の上面３０Ａから下面３０Ｂまでの厚さは、例えば、３０〜４０μｍ程度とすることができる。
絶縁層３０の下面３０Ｂには、所要の箇所に、当該絶縁層３０の上面３０Ａ側に凹む複数の凹部３０Ｘが形成されている。各凹部３０Ｘは、絶縁層３０の下面３０Ｂから絶縁層３０の厚さ方向の中途位置まで形成されている。すなわち、各凹部３０Ｘは、その底面が絶縁層３０の厚さ方向の中途に位置するように形成されている。なお、凹部３０Ｘの深さは、例えば、１２〜２０μｍ程度とすることができる。
各凹部３０Ｘ内には、配線層３１が形成されている。配線層３１は、上面３１Ｔと、下面３１Ｌと、それら上面３１Ｔと下面３１Ｌとの間に形成された側面３１Ｓとを有している。この配線層３１は、その一部が絶縁層３０内に埋め込まれるように形成されている。具体的には、配線層３１の上面３１Ｔは、凹部３０Ｘの底面に形成されている。また、配線層３１の上部、つまり配線層３１の上面３１Ｔ及び配線層３１の上方側の側面３１Ｓは、絶縁層３０によって被覆されている。この配線層３１の上部は、凹部３０Ｘに充填されている。そして、配線層３１の下部、つまり配線層３１の下面３１Ｌ及び配線層３１の下方側の側面３１Ｓは、絶縁層３０から露出されている。すなわち、配線層３１の下部は、絶縁層３０の下面３０Ｂよりも下方に突出するように形成されている。換言すると、絶縁層３０は、配線層３１の上面３１Ｔ全面及び配線層３１の上部の側面３１Ｓに接し、それら配線層３１の上面３１Ｔ全面及び配線層３１の上部の側面３１Ｓを被覆するように形成されている。また、絶縁層３０は、配線層３１の下面３１Ｌ全面及び配線層３１の下部の側面３１Ｓを露出するように形成されている。
配線層３１の厚さは、例えば、１５〜２２μｍ程度とすることができる。絶縁層３０の下面３０Ｂからの配線層３１の突出量（つまり、絶縁層３０の下面３０Ｂから配線層３１の下面３１Ｌまでの厚さ）は、例えば、２〜３μｍ程度とすることができる。配線層３１のラインアンドスペース（Ｌ／Ｓ）は、例えば、２０μｍ／２０μｍ程度とすることができる。ここで、ラインアンドスペース（Ｌ／Ｓ）は、配線の幅と、隣り合う配線同士の間隔とを示す。なお、配線層３１の材料としては、例えば、銅や銅合金を用いることができる。
配線層３１は、例えば、ビア配線３２と接続された複数の配線パターン３１Ａと、配線パターン３１Ａの形成（配置）されていない領域に形成された複数の導体パターン３１Ｂとを有している。配線パターン３１Ａは、例えば、当該半導体装置１０をマザーボード等の実装基板に実装する際に使用される外部接続端子が接続される外部接続用パッドＰ１として機能する。導体パターン３１Ｂは、例えば、ダミーパターンとしてベタ状に形成されていてもよい。また、導体パターン３１Ｂがダミーパターンの場合には、例えば、導体パターン３１Ｂは、直上のビア配線３２と電気的に接続されず、電気的に孤立（フローティング）している。また、導体パターン３１Ｂは、例えば、配線を引き回す配線パターンであってもよい。導体パターン３１Ｂが配線パターンの場合には、例えば、導体パターン３１Ｂは、外部接続用パッドＰ１と電気的に接続されている。
図２は、導体パターン３１Ｂがダミーパターンである場合の平面図を示している。図２に示すように、配線パターン３１Ａは、例えば、平面視でマトリクス状に配置されている。導体パターン３１Ｂは、例えば、隣接する配線パターン３１Ａ間に形成されている。配線パターン３１Ａ及び導体パターン３１Ｂの平面形状は、任意の形状及び任意の大きさとすることができる。例えば、配線パターン３１Ａの平面形状は、直径が２００〜４００μｍ程度の円形状とすることができる。また、導体パターン３１Ｂの平面形状は、例えば、菱形形状とすることができる。なお、図２は、図１（ａ）に示した配線基板２０を下方から視た平面図であり、ソルダーレジスト層２２が透視的に描かれている。
図１（ｂ）に示すように、絶縁層３０には、上面３０Ａの所要の箇所に開口し、当該絶縁層３０を厚さ方向に貫通して配線層３１の上面３１Ｔの一部を露出する貫通孔３０Ｙが形成されている。貫通孔３０Ｙは、図１（ｂ）において上側（配線構造２３側）から下側（配線層３１側）に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔３０Ｙは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる略逆円錐台形状に形成されている。例えば、貫通孔３０Ｙの上側の開口端の開口径は５０〜１００μｍ程度とすることができる。
絶縁層３０の上面３０Ａは、凹凸が少ない平滑面（低粗度面）である。例えば、絶縁層３０の上面３０Ａは研磨面である。絶縁層３０の上面３０Ａは、例えば、貫通孔３０Ｙの内側面よりも表面粗度が小さくなっている。絶縁層３０の上面３０Ａの粗度は、表面粗さＲａ値で例えば１５〜４０ｎｍ程度となるように設定されている。また、貫通孔３０Ｙの内側面の粗度は、表面粗さＲａ値で例えば３００〜４００ｎｍ程度となるように設定されている。ここで、表面粗さＲａ値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
貫通孔３０Ｙ内には、配線層３１と接続されたビア配線３２が形成されている。このビア配線３２は、絶縁層３０を厚さ方向に貫通するように形成されている。本例のビア配線３２は、貫通孔３０Ｙ内に充填されている。このため、ビア配線３２は、貫通孔３０Ｙと同様に、上端面３２Ａが下端面よりも大きくなる略逆円錐台形状に形成されている。
ビア配線３２の上端面３２Ａは、絶縁層３０の上面３０Ａから露出されている。例えば、ビア配線３２の上端面３２Ａは、絶縁層３０の上面３０Ａと略面一に形成されている。ビア配線３２の上端面３２Ａは、絶縁層３０の上面３０Ａと同様に、凹凸が少ない平滑面（低粗度面）である。例えば、ビア配線３２の上端面３２Ａは研磨面である。ビア配線３２の上端面３２Ａの粗度は、表面粗さＲａ値で例えば１５〜４０ｎｍ程度となるように設定されている。
ビア配線３２の下端面は、配線層３１の上面３１Ｔの一部に直接接続されている。すなわち、配線層３１の上面３１Ｔの一部とビア配線３２の下端面とが接しており、配線層３１とビア配線３２とが電気的に接続されている。換言すると、配線層３１とビア配線３２とは電気的に接続されているが、一体的ではなく、別体に形成されている。なお、ビア配線３２の材料としては、例えば、銅や銅合金を用いることができる。
ソルダーレジスト層２２は、絶縁層３０の下面３０Ｂに、配線層３１を被覆するように積層されている。このソルダーレジスト層２２は、配線基板２０における最外層（ここでは、最下層）に形成された保護絶縁層である。
ソルダーレジスト層２２は、絶縁層３０から露出された配線層３１の下部の側面３１Ｓ全面を被覆するように形成されている。換言すると、配線層３１の上部の側面３１Ｓが絶縁層３０によって被覆され、配線層３１の下部の側面３１Ｓがソルダーレジスト層２２によって被覆されている。すなわち、配線層３１の側面３１Ｓの一部が形成された平面上（ＸＹ平面上）に、絶縁層３０とソルダーレジスト層２２との界面が形成されている。
また、ソルダーレジスト層２２は、例えば、配線パターン３１Ａの下面３１Ｌの一部を被覆するように形成されている。ソルダーレジスト層２２は、例えば、導体パターン３１Ｂの下面３１Ｌ全面を被覆するように形成されている。
ソルダーレジスト層２２には、最下層の配線層３１（具体的には、配線パターン３１Ａ）の一部を外部接続用パッドＰ１として露出させるための開口部２２Ｘが形成されている。
開口部２２Ｘから露出する配線パターン３１Ａ上（つまり、外部接続用パッドＰ１上）には、必要に応じて、表面処理層２５が形成されている。表面処理層２５の例としては、外部接続用パッドＰ１の表面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して形成されるＯＳＰ膜を用いることができる。ＯＳＰ膜としては、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。また、表面処理層２５の他の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。ここで、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。なお、開口部２２Ｘから露出する配線パターン３１Ａ（あるいは、配線パターン３１Ａ上に表面処理層２５が形成されている場合には、その表面処理層２５）自体を、外部接続端子としてもよい。
開口部２２Ｘ及び外部接続用パッドＰ１の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、開口部２２Ｘ及び外部接続用パッドＰ１の平面形状は、直径が１００〜１５０μｍ程度の円形状とすることができる。また、外部接続用パッドＰ１のピッチは、例えば、２００〜３００μｍ程度とすることができる。
次に、配線構造２３の構造について説明する。
図１（ａ）に示すように、配線構造２３は、絶縁層３０の上面３０Ａに積層された配線構造である。配線構造２３は、配線構造２１よりも配線密度の高い配線層が形成された高密度配線層である。
配線構造２３は、絶縁層３０の上面３０Ａに積層された絶縁層４０と、配線層４１と、絶縁層４２と、配線層４３と、絶縁層４４と、配線層４５とが順に積層された構造を有している。
ここで、絶縁層４０，４２，４４の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂を主成分とする絶縁性樹脂を用いることができる。これら絶縁層４０，４２，４４は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、配線層４１，４３，４５の材料としては、例えば、銅や銅合金を用いることができる。
絶縁層４０，４２，４４は、配線構造２１内の絶縁層３０よりも薄い絶縁層である。絶縁層４０，４２，４４の厚さは、例えば、３〜１０μｍ程度とすることができる。配線層４１，４３，４５は、配線構造２１の配線層３１よりも薄い配線層である。絶縁層４０，４２上に形成された配線層４１，４３の厚さは、例えば、１〜５μｍ程度とすることができる。絶縁層４４上に形成された配線層４５の厚さは、例えば、５〜１０μｍ程度とすることができる。配線層４１，４３，４５の配線幅及び配線間隔は、配線構造２１内の配線層３１の配線幅及び配線間隔よりも小さい。配線層４１，４３，４５のラインアンドスペース（Ｌ／Ｓ）は、例えば、２μｍ／２μｍ〜３μｍ／３μｍ程度とすることができる。
絶縁層４０は、絶縁層３０の上面３０Ａに、ビア配線３２の上端面３２Ａを被覆するように形成されている。絶縁層４０には、所要の箇所に、当該絶縁層４０を厚さ方向に貫通してビア配線３２の上端面３２Ａの一部を露出する貫通孔４０Ｘが形成されている。
図１（ｂ）に示すように、配線層４１は、絶縁層４０の上面に形成されている。配線層４１は、ビア配線３２と電気的に接続されている。配線層４１は、貫通孔４０Ｘ内に充填されたビア配線４６と、絶縁層４０の上面に形成された配線パターン４７とを有している。ビア配線４６の下端面は、ビア配線３２の上端面３２Ａの一部に直接接続されている。すなわち、ビア配線３２の上端面３２Ａの一部とビア配線４６の下端面とが接しており、ビア配線３２とビア配線４６とが電気的に接続されている。換言すると、ビア配線３２とビア配線４６とは電気的に接続されているが、一体的ではなく、別体に形成されている。
ビア配線４６は、例えば、貫通孔４０Ｘの内面を被覆するシード層５０と、そのシード層５０よりも内側の貫通孔４０Ｘに形成された金属層５１とを有している。また、配線パターン４７は、例えば、絶縁層４０の上面に形成されたシード層５０と、そのシード層５０上及び金属層５１上に形成された金属層５２とを有している。すなわち、金属層５１，５２は、シード層５０を介してビア配線３２に接続されている。
シード層５０は、貫通孔４０Ｘの内面（つまり、貫通孔４０Ｘの内側面、及び貫通孔４０Ｘの底部に露出するビア配線３２の上端面３２Ａ）と絶縁層４０の上面とを連続的に被覆するように形成されている。シード層５０としては、スパッタ法により形成された金属膜（スパッタ膜）を用いることができる。スパッタ法により形成されたシード層５０としては、例えば、貫通孔４０Ｘの内面及び絶縁層４０の上面に、チタン（Ｔｉ）からなるＴｉ層と、銅（Ｃｕ）からなるＣｕ層とが順に積層された２層構造の金属膜を用いることができる。この場合、Ｔｉ層の厚さは例えば１０〜５０ｎｍ程度とすることができ、Ｃｕ層の厚さは例えば１００〜５００ｎｍ程度とすることができる。なお、Ｔｉ層は、Ｃｕ層や金属層５１，５２（例えば、Ｃｕ層）から絶縁層４０等に銅が拡散することを抑制する金属バリア層として機能する。また、Ｔｉ層は、絶縁層４０とシード層５０との密着性を向上させる密着層として機能する。このような金属バリア層及び密着層として機能する金属膜の材料としては、Ｔｉの他に、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）等を用いることができる。
金属層５１は、シード層５０よりも内側の貫通孔４０Ｘを充填するように形成されている。金属層５２は、絶縁層４０上に形成されたシード層５０の上面及び金属層５１の上面を被覆するように形成されている。金属層５１，５２としては、例えば、電解めっき法により形成された金属層（電解めっき金属層）を用いることができる。なお、金属層５１，５２の材料としては、例えば、銅や銅合金を用いることができる。金属層５２の厚さは、例えば、１〜４μｍ程度とすることができる。
図１（ａ）に示すように、絶縁層４２は、絶縁層４０の上面に、配線層４１を被覆するように形成されている。絶縁層４２には、所要の箇所に、当該絶縁層４２を厚さ方向に貫通して配線層４１の上面の一部を露出する貫通孔４２Ｘが形成されている。
配線層４３は、絶縁層４２の上面に形成されている。配線層４３は、配線層４１と電気的に接続されている。この配線層４３は、貫通孔４２Ｘ内に充填されたビア配線と、絶縁層４２の上面に形成された配線パターンとを有している。
絶縁層４４は、絶縁層４２の上面に、配線層４３を被覆するように形成されている。絶縁層４４には、所要の箇所に、当該絶縁層４４を厚さ方向に貫通して配線層４３の上面の一部を露出する貫通孔４４Ｘが形成されている。
ここで、貫通孔４０Ｘ，４２Ｘ，４４Ｘは、図１（ａ）において上側（配線層４５側）から下側（配線構造２１側）に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔４０Ｘ，４２Ｘ，４４Ｘは、上側の開口端の開口径が下側の開口端の開口径よりも大径となる略逆円錐台形状に形成されている。貫通孔４０Ｘ，４２Ｘ，４４Ｘの上側の開口端の開口径は、例えば、５〜１０μｍ程度とすることができる。
配線層４５は、絶縁層４４の上面４４Ａに形成されている。配線層４５は、配線層４３と電気的に接続されている。この配線層４５は、貫通孔４４Ｘ内に充填されたビア配線と、絶縁層４４の上面４４Ａから上方に突出する接続端子Ｐ２とを有している。接続端子Ｐ２は、例えば、絶縁層４４の上面４４Ａから上方に延びるように形成された柱状の接続端子（金属ポスト）である。接続端子Ｐ２の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、接続端子Ｐ２の平面形状は、直径が２０〜２５μｍ程度の円形状とすることができる。接続端子Ｐ２のピッチは、例えば、４０〜５０μｍ程度とすることができる。この接続端子Ｐ２は、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、必要に応じて、接続端子Ｐ２の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。この表面処理層としては、例えば、外部接続用パッドＰ１上に形成される表面処理層２５と同様のものを用いることができる。
ここで、配線構造２１に占める配線層３１及びビア配線３２の体積割合Ｖ１は、配線構造２３に占める配線層４１，４３，４５の体積割合Ｖ２以上の値に設定されている。具体的には、体積割合Ｖ２に対する体積割合Ｖ１の比Ｖ１／Ｖ２は、１．０〜１．４の範囲であることが好ましく、１．０〜１．１４の範囲であることがより好ましい。このような値に比Ｖ１／Ｖ２を設定することにより、配線基板２０及び半導体装置１０の反りを好適に低減することができる。詳しくは、反りのシミュレーションの項で説明する。
なお、体積割合Ｖ１は、配線構造２１全体の体積に対する、配線構造２１に含まれる全ての金属層（つまり、配線層３１及びビア配線３２）の体積の割合である。また、体積割合Ｖ２は、配線構造２３全体の体積に対する、配線構造２３に含まれる全ての金属層（つまり、配線層４１，４３，４５）の体積の割合である。これら体積割合Ｖ１，Ｖ２の比Ｖ１／Ｖ２は、例えば、導体パターン３１Ｂの形成領域や、配線層３１及び配線層４１，４３，４５の厚さを適宜調整することにより、所定値に設定することができる。
以上説明した配線基板２０に半導体チップ６０がフリップチップ実装されている。すなわち、半導体チップ６０の回路形成面（ここでは、下面）に配設された接続端子６１を、接合部材６２を介して配線基板２０の接続端子Ｐ２に接合することにより、半導体チップ６０は、接続端子６１及び接合部材６２を介して配線層４５と電気的に接続されている。
半導体チップ６０としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ６０としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板２０に複数の半導体チップ６０を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板２０に搭載するようにしてもよい。なお、半導体チップ６０の厚さは、例えば、２００〜３００μｍ程度とすることができる。
接続端子６１としては、例えば、金属ポストを用いることができる。この接続端子６１は、半導体チップ６０の回路形成面から下方に延びる柱状の接続端子である。本例の接続端子６１は、例えば、円柱状に形成されている。接続端子６１の材料としては、例えば、銅や銅合金を用いることができる。なお、接続端子６１としては、金属ポストの他に、例えば金バンプを用いることもできる。
接合部材６２は、接続端子６１に接合されるとともに、配線層４５に接合されている。接合部材６２としては、例えば、錫（Ｓｎ）層や鉛（Ｐｂ）フリーはんだのはんだめっきを用いることができる。はんだめっきの材料としては、例えば、Ｓｎ−銀（Ａｇ）系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系の鉛フリーはんだを用いることができる。
封止樹脂７０は、半導体チップ６０を封止するように配線基板２０の最上層の絶縁層４４の上面４４Ａに積層されている。封止樹脂７０は、半導体チップ６０の回路形成面（ここでは、下面）及び側面を被覆するとともに、絶縁層４４の上面４４Ａ、配線層４５、接続端子６１及び接合部材６２を被覆するように形成されている。本例の封止樹脂７０は、半導体チップ６０の回路形成面とは反対側の裏面（ここでは、上面）を露出するように形成されている。封止樹脂７０の上面は、例えば、半導体チップ６０の裏面と略面一になるように形成されている。
封止樹脂７０の材料としては、例えば、感光性樹脂よりも機械的強度（剛性や硬度等）の高い絶縁性樹脂を用いることができる。封止樹脂７０の材料としては、例えば、熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。封止樹脂７０の材料としては、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。封止樹脂７０としては、例えば、モールド樹脂を用いることができる。また、封止樹脂７０の厚さは、例えば、３００〜４００μｍ程度とすることができる。
次に、図１（ｂ）に従って、配線基板２０及び半導体装置１０の作用について説明する。
配線層３１の一部を絶縁層３０に埋め込むように、絶縁層３０の凹部３０Ｘ内に形成した。この配線層３１の上部の側面３１Ｓを絶縁層３０により被覆し、配線層３１の下部の側面３１Ｓをソルダーレジスト層２２により被覆した。このため、配線基板２０では、加熱処理等によって熱応力が発生した場合にその熱応力が集中しやすい配線層３１の角部Ａ１に、絶縁層３０とソルダーレジスト層２２との界面が形成されていない。これにより、熱応力が発生した場合に、絶縁層３０とソルダーレジスト層２２との界面にクラック等が生じることを好適に抑制できる。
さらに、配線層３１の上部の側面３１Ｓを、配線層３１の上面３１Ｔを被覆する絶縁層３０により被覆したため、絶縁層３０の下面３０Ｂに配線層３１を形成する場合に比べて、配線層３１と絶縁層３０との界面を増加させることができる。これにより、配線層３１と絶縁層３０との熱膨張係数の相違に起因する熱応力を分散させることができ、１箇所（例えば、配線層３１の角部Ａ１）に集中する応力を減少させることができる。この結果、配線層３１と絶縁層３０との界面にクラックが発生することを好適に抑制できる。
次に、半導体装置１０の製造方法について説明する。以下の説明では、１つの半導体装置１０を拡大して説明するが、実際には１つの基板上に複数の半導体装置１０となる部材を一括して作製した後、個々の半導体装置１０に個片化される。
図３（ａ）に示すように、支持基板１００を準備する。支持基板１００としては、例えば、金属板や金属箔を用いることができる。本例の支持基板１００としては、３５〜７０μｍ程度の支持体銅箔に剥離層を介して２〜５μｍ程度の極薄銅箔が貼り合わされた銅箔を用いる。
次に、支持基板１００の上面に、その支持基板１００の上面全面を被覆する金属膜１０１を形成する。例えば、支持基板１００の極薄銅箔の上面に金属膜１０１を形成する。金属膜１０１は、例えば、スパッタ法、電解めっき法や蒸着法を用いて形成することができる。金属膜１０１の材料としては、支持基板１００をエッチング除去する際にストッパ層となる導電材料を用いることができる。また、金属膜１０１の材料としては、後工程で形成される配線層３１に対して選択的にエッチング除去することのできる導電材料を用いることができる。このような金属膜１０１の材料としては、例えば、チタン（Ｔｉ）、Ｎｉ、クロム（Ｃｒ）、Ｓｎなどの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。本例の金属膜１０１の材料としてはＮｉを用いる。金属膜１０１の厚さは、例えば、１０〜５０ｎｍ程度とすることができる。
続いて、金属膜１０１の上面に、その金属膜１０１の上面全面を被覆するシード層１０２を形成する。シード層１０２は、例えば、スパッタ法、電解めっき法や無電解めっき法を用いて形成することができる。シード層１０２の材料としては、例えば、銅や銅合金を用いることができる。シード層１０２の厚さは、例えば、１００〜５００ｎｍ程度とすることができる。
次いで、図３（ｂ）に示す工程では、シード層１０２の上面に、開口パターン１０３Ｘを有するレジスト層１０３を形成する。開口パターン１０３Ｘは、配線層３１（図１（ａ）参照）の形成領域に対応する部分のシード層１０２の上面を露出するように形成される。レジスト層１０３の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層１０３の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、シード層１０２の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口パターン１０３Ｘを有するレジスト層１０３を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層１０３を形成することができる。
続いて、レジスト層１０３をめっきマスクとして、シード層１０２をめっき給電層に利用する電解めっき法（ここでは、電解銅めっき法）を施すことにより、レジスト層１０３の開口パターン１０３Ｘから露出されたシード層１０２の上面に金属層１０４を形成する。
次いで、図３（ｃ）に示す工程では、図３（ｂ）に示したレジスト層１０３を剥離液（例えば、有機アミン系剥離液、苛性ソーダ、アセトンやエタノールなど）により除去する。
続いて、図３（ｄ）に示す工程では、金属層１０４をエッチングマスクとして、不要なシード層１０２をエッチング（例えば、ウェットエッチング）により除去する。ウェットエッチングのエッチング液としては、例えば、硫酸過水液（硫酸と過酸化水素水の混合水溶液）などの酸性水溶液を用いることができる。本工程により、金属膜１０１の上面に、シード層１０２と金属層１０４とによって構成される配線層３１が形成される。このとき、金属膜１０１の上面には、配線パターン３１Ａと、その配線パターン３１Ａの配置されていない領域に配置された導体パターン３１Ｂとが形成される。
次いで、配線層３１をエッチングマスクとして、金属膜１０１をエッチングにより除去する。例えば、金属膜１０１の材料としてＴｉを用いる場合には、四フッ化炭素（ＣＦ４）等のエッチングガスを用いたドライエッチングや、水酸化カリウム（ＫＯＨ）系のエッチング液を用いたウェットエッチングにより、配線層３１及び支持基板１００（Ｃｕ層）に対して選択的に金属膜１０１をエッチング除去する。このとき、支持基板１００が、金属膜１０１をエッチングする際のストッパ層として機能する。
なお、これ以降の図４〜図９では、シード層１０２と金属層１０４の図示を省略し、配線層３１として図示する。
次に、図４（ａ）に示す工程では、支持基板１００の上面に、配線層３１の上面３１Ｔ全面及び側面３１Ｓ全面と金属膜１０１の側面全面とを被覆する絶縁層３０を形成する。この絶縁層３０は、例えば、金属膜１０１に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜２００℃程度の温度で熱処理して硬化させることにより形成することができる。ここで、樹脂フィルムとしては、補強材であるガラスクロス３０Ｇにエポキシ樹脂等の熱硬化性樹脂を含浸させた樹脂フィルムを用いることができる。図４（ａ）に示すように、本工程により形成された絶縁層３０では、ガラスクロス３０Ｇの上面が樹脂層３４によって被覆され、ガラスクロス３０Ｇの下面が樹脂層３４と同じ厚さの樹脂層３５によって被覆されている。このため、この場合の絶縁層３０では、ガラスクロス３０Ｇが絶縁層３０の厚さ方向の中心付近に配設されている。なお、本工程では、ガラスクロス３０Ｇの中心から樹脂層３４の上面までの厚さを例えば２０〜２５μｍ程度とすることができ、ガラスクロス３０Ｇの中心から樹脂層３５の下面までの厚さを例えば２０〜２５μｍ程度とすることができる。
また、本工程により、絶縁層３０に配線層３１及び金属膜１０１を収容する凹部３０Ｘが形成され、その凹部３０Ｘの底面に配線層３１及び金属膜１０１が形成される。
続いて、図４（ｂ）に示す工程では、配線層３１の上面３１Ｔの一部が露出されるように絶縁層３０の所定箇所に貫通孔３０Ｙを形成する。この貫通孔３０Ｙは、例えば、ＣＯ２レーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。
次いで、貫通孔３０Ｙをレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔３０Ｙの底部に露出する配線層３１の露出面に付着した樹脂スミアを除去する。なお、このデスミア処理により、貫通孔３０Ｙの内側面及び絶縁層３０の上面３０Ａが粗化される。
次に、図４（ｃ）に示す工程では、貫通孔３０Ｙの内側面を含む絶縁層３０の表面全面と貫通孔３０Ｙに露出する配線層３１の上面３１Ｔ全面とを被覆するシード層（図示略）を形成し、そのシード層を給電層とする電解めっきを施す。例えば、シード層を無電解銅めっき法により形成し、そのシード層を給電層とする電解銅めっき法を施す。これにより、貫通孔３０Ｙを充填するとともに、絶縁層３０の上面３０Ａ全面を被覆する導電層１０５が形成される。
続いて、例えばＣＭＰ法（Chemical Mechanical Polishing）等により、絶縁層３０の上面３０Ａから突出する導電層１０５を研磨するとともに、粗化面である絶縁層３０の上面３０Ａの一部を研磨する。これにより、図５（ａ）に示すように、貫通孔３０Ｙ内に充填されたビア配線３２が形成され、そのビア配線３２の上端面３２Ａと絶縁層３０の上面３０Ａとが略面一になるように形成される。また、絶縁層３０の上面３０Ａの一部を研磨することにより、絶縁層３０の上面３０Ａが平滑化される。例えば、研磨前における絶縁層３０の上面３０Ａの粗度が表面粗さＲａ値で３００〜４００ｎｍ程度であるのに対し、研磨により絶縁層３０の上面３０Ａの粗度を表面粗さＲａ値で１５〜４０ｎｍ程度とすることができる。換言すると、本工程では、絶縁層３０の上面３０Ａが平滑化される（例えば、表面粗さＲａ値で１５〜４０ｎｍ程度となる）ように、絶縁層３０の上面３０Ａが研磨される。なお、貫通孔３０Ｙの内側面は粗面化された状態のままであるため、絶縁層３０の上面３０Ａは貫通孔３０Ｙの内側面よりも表面粗度が小さくなる。本工程の研磨により、絶縁層３０の上面３０Ａとビア配線３２の上端面３２Ａとが研磨面となる。
さらに、上述のように絶縁層３０の上面３０Ａの一部を研磨することにより、絶縁層３０のうちガラスクロス３０Ｇの上面を被覆する樹脂層３４が薄化される。このため、樹脂層３４の厚さが、ガラスクロス３０Ｇの下面を被覆する樹脂層３５よりも薄くなる。これにより、研磨前には絶縁層３０の厚さ方向の中心付近に設けられていたガラスクロス３０Ｇが、絶縁層３０の厚さ方向の中心よりも上側（絶縁層３０の上面３０Ａ側）に片寄って設けられることになる。なお、本例では、絶縁層３０のガラスクロス３０Ｇが樹脂層３４から露出されないように、絶縁層３０の研磨が行われる。
ここで、本工程における絶縁層３０の削り量は、例えば、５〜１０μｍ程度とすることができる。このため、研磨後の樹脂層３４の厚さは例えば１０〜１５μｍ程度となる。
なお、本例のＣＭＰ法では、例えば、絶縁層３０の上面３０Ａに形成された導電層１０５（図４（ｃ）参照）を研磨する際には、導電層１０５（金属）の研磨量が、絶縁層３０（樹脂）の研磨量に比べて大きくなるようにスラリーの材質や研磨パッドの硬度等が調整されている。また、本例のＣＭＰ法では、例えば、絶縁層３０の上面３０Ａが露出された後に、スラリーの材質や研磨パッドの硬度等が変更される。具体的には、絶縁層３０の上面３０Ａが露出された後には、絶縁層３０（樹脂）の研磨量が、導電層１０５（金属）の研磨量に比べて大きくなるようにスラリーの材質や研磨パッドの硬度等が調整される。
次に、図５（ｂ）に示す工程では、絶縁層３０の上面３０Ａ上に、ビア配線３２の上端面３２Ａの一部を露出する貫通孔４０Ｘを有する絶縁層４０を形成する。例えば、絶縁層４０として樹脂フィルムを用いる場合には、絶縁層３０の上面３０Ａに樹脂フィルムを熱圧着によりラミネートし、その樹脂フィルムをフォトリソグラフィ法によりパターニングして絶縁層４０を形成する。また、絶縁層３０の上面３０Ａに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その絶縁性樹脂をフォトリソグラフィ法によりパターニングして絶縁層４０を形成する。
なお、このような感光性樹脂を主成分とする絶縁性樹脂からなる絶縁層４０の上面４０Ａの粗度は、例えば、表面粗さＲａ値で２〜１０ｎｍ程度とすることができる。すなわち、絶縁層４０の上面は、貫通孔３０Ｙの内側面よりも表面粗度が低く、且つ絶縁層３０の上面３０Ａ（研磨面）よりも表面粗度が小さい。
次に、図５（ｃ）に示す工程では、貫通孔４０Ｘの内面全面（貫通孔４０Ｘの内側面全面及び貫通孔４０Ｘに露出するビア配線３２の上端面３２Ａ全面）と絶縁層４０の上面４０Ａとを被覆するようにシード層５０を形成する。このシード層５０は、例えば、スパッタ法や無電解めっき法により形成することができる。
例えば、スパッタ法によりシード層５０を形成する場合には、まず、絶縁層４０の上面４０Ａと貫通孔４０Ｘの内面とを被覆するように、それら上面４０Ａ及び貫通孔４０Ｘの内面にチタン（Ｔｉ）をスパッタリングにより堆積させてＴｉ層を形成する。その後、Ｔｉ層上に銅をスパッタリングにより堆積させてＣｕ層を形成する。これにより、２層構造（Ｔｉ層／Ｃｕ層）のシード層５０を形成することができる。また、無電解めっき法によりシード層５０を形成する場合には、例えば、無電解銅めっき法によりＣｕ層（１層構造）からなるシード層５０を形成することができる。
次いで、図６（ａ）に示す工程では、シード層５０上に、所定の箇所に開口パターン１０６Ｘを有するレジスト層１０６を形成する。開口パターン１０６Ｘは、配線層４１（図１（ａ）参照）の形成領域に対応する部分のシード層５０を露出するように形成される。レジスト層１０６の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。レジスト層１０６の材料としては、例えば、レジスト層１０３（図３（ｂ）参照）と同様の材料を用いることができる。また、レジスト層１０６は、レジスト層１０３と同様の方法により形成することができる。
次に、レジスト層１０６をめっきマスクとして、レジスト層１０６の開口パターン１０６Ｘから露出されたシード層５０上に、そのシード層５０をめっき給電層に利用する電解めっき法（ここでは、電解銅めっき法）を施す。これにより、シード層５０よりも内側の貫通孔４０Ｘを充填する金属層５１が形成され、絶縁層４０の上面４０Ａ上に形成されたシード層５０上に金属層５２が形成される。
続いて、レジスト層１０６を例えばアルカリ性の剥離液により除去する。次いで、金属層５１，５２をエッチングマスクとして、不要なシード層５０をエッチングにより除去する。例えば、シード層５０がＴｉ層／Ｃｕ層からなる場合には、まず、硫酸過水系のエッチング液を用いたウェットエッチングによりＣｕ層を除去する。その後、例えば、ＣＦ４等のエッチングガスを用いたドライエッチングや、ＫＯＨ系のエッチング液を用いたウェットエッチングにより、Ｔｉ層を除去する。本工程により、図６（ｂ）に示すように、貫通孔４０Ｘ内に形成されたシード層５０と金属層５１とからなるビア配線４６が貫通孔４０Ｘ内に形成される。また、絶縁層４０の上面４０Ａ上に形成されたシード層５０と金属層５２とからなる配線パターン４７が絶縁層４０の上面４０Ａに形成される。これにより、ビア配線４６と配線パターン４７とからなる配線層４１が形成される。このように、配線層４１は、セミアディティブ法によって形成される。なお、これ以降の図６（ｃ）〜図９（ｂ）では、シード層５０と金属層５１，５２の図示を省略し、配線層４１として図示する。
次に、図６（ｃ）に示す工程では、図５（ｂ）に示した工程と同様に、絶縁層４０上に、配線層４１の上面の一部を露出する貫通孔４２Ｘを有する絶縁層４２を形成する。続いて、図５（ｃ）〜図６（ｂ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔４２Ｘに充填されたビア配線と、そのビア配線を介して配線層４１と電気的に接続され、絶縁層４２上に積層された配線パターンとを有する配線層４３を形成する。
次いで、図５（ｂ）に示した工程と同様に、絶縁層４２上に、配線層４３の上面の一部を露出する貫通孔４４Ｘを有する絶縁層４４を形成する。続いて、図５（ｃ）〜図６（ｂ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔４４Ｘに充填されたビア配線と、そのビア配線を介して配線層４３と電気的に接続され、絶縁層４４の上面４４Ａに積層された接続端子Ｐ２とを有する配線層４５を形成する。なお、必要に応じて、接続端子Ｐ２の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。
次に、図７（ａ）に示す工程では、まず、回路形成面に形成された接続端子６１と、その接続端子６１の下面に形成された接合部材６２とを有する半導体チップ６０を準備する。続いて、接続端子Ｐ２上に、半導体チップ６０の接続端子６１をフリップチップ接合する。例えば、接合部材６２がはんだ層である場合には、接続端子Ｐ２と接続端子６１とを位置合わせした後に、リフロー処理を行って接合部材６２（はんだ層）を溶融させ、接続端子６１を接続端子Ｐ２に電気的に接続する。
次に、図７（ｂ）に示す工程では、絶縁層４４の上面４４Ａに、半導体チップ６０を封止する封止樹脂７０を形成する。封止樹脂７０は、例えば、半導体チップ６０の側面及び回路形成面を被覆し、接続端子Ｐ２，６１及び接合部材６２の表面を被覆するように形成される。本例では、半導体チップ６０の裏面を露出するように封止樹脂７０が形成される。これに限らず、半導体チップ６０の裏面を被覆するように封止樹脂７０を形成してもよい。
例えば、封止樹脂７０の材料として熱硬化性を有したモールド樹脂を用いる場合には、図７（ａ）に示した構造体を金型内に収容し、その金型内に圧力（例えば、５〜１０ＭＰａ）を印加し、流動化したモールド樹脂を導入する。その後、モールド樹脂を１８０℃程度の温度で加熱して硬化させることで、封止樹脂７０を形成する。なお、モールド樹脂を充填する方法としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などの方法を用いることができる。
続いて、図８（ａ）に示す工程では、半導体チップ６０及び封止樹脂７０を上面側から薄化する。例えば、バックグラインド等によって、封止樹脂７０の上面と半導体チップ６０の裏面（ここでは、上面）とを研削することにより、半導体チップ６０及び封止樹脂７０を薄化する。薄化前の半導体チップ６０の厚さが例えば７００〜１０００μｍ程度であるのに対し、薄化により半導体チップ６０の厚さを例えば２００〜３００μｍ程度とすることができる。本工程により、封止樹脂７０の上面と半導体チップ６０の裏面とが略面一に形成される。
次いで、支持基板１００を除去する。例えば、支持基板１００の支持体銅箔を極薄銅箔から機械的に剥離する。このとき、支持体銅箔と極薄銅箔との間には剥離層が介在されており、支持体銅箔と極薄銅箔との間の接着力は弱いため、支持体銅箔を極薄銅箔から容易に剥離することができる。その後、金属膜１０１及び絶縁層３０上に残った極薄銅箔を、例えば、塩化第二鉄水溶液、塩化第二銅水溶液や過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去する。このとき、金属膜１０１及び絶縁層３０は、支持基板１００の極薄銅箔をエッチングする際のストッパ層として機能する。本工程により、図８（ｂ）に示すように、金属膜１０１の下面及び絶縁層３０の下面３０Ｂが外部に露出される。
次に、図９（ａ）に示す工程では、絶縁層３０を下面３０Ｂ側から薄化する。例えば、ＣＦ４等のエッチングガスを用いたドライエッチング（プラズマエッチング）により、絶縁層３０を下面３０Ｂ側から薄化する。具体的には、配線層３１の下部の側面３１Ｓ（配線層３１の下方側の側面３１Ｓ）が絶縁層３０から露出されるように、絶縁層３０を下面３０Ｂ側から薄化する。また、本工程では、上述したドライエッチングにより、図８（ｂ）に示した金属膜１０１（Ｔｉ膜）もエッチング除去される。このとき、配線層３１は、金属膜１０１をエッチングする際のストッパ層として機能する。なお、金属膜１０１の除去により、配線層３１の下面３１Ｌが外部に露出される。
次に、図９（ｂ）に示す工程では、絶縁層３０から露出された配線層３１の側面３１Ｓを被覆するとともに、配線層３１の下面３１Ｌの一部を露出させるための開口部２２Ｘを有するソルダーレジスト層２２を、絶縁層３０の下面３０Ｂに積層する。このソルダーレジスト層２２は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダーレジスト層２２の開口部２２Ｘから配線層３１の下面３１Ｌの一部が外部接続用パッドＰ１として露出される。その後、必要に応じて、外部接続用パッドＰ１上に表面処理層２５（図１（ａ）参照）を形成する。
以上の製造工程により、配線構造２３の下面に配線構造２１を製造することができるとともに、図１に示した半導体装置１０を製造することができる。
（反りのシミュレーション）
図１（ａ）に示した配線基板２０（実施例）と、図１３に示した従来の配線基板２００とについて、反りのシミュレーションを実行した。
（シミュレーション条件）
実施例の配線基板２０では、ソルダーレジスト層２２の下面から上面までの厚さを２２μｍ、配線層３１の厚さを１５μｍ、絶縁層３０の下面３０Ｂから上面３０Ａまでの厚さを３０μｍに固定した。また、配線基板２０では、絶縁層４０の下面から上面までの厚さを５μｍ、各絶縁層４２，４４の下面から上面までの厚さを７μｍ、各配線層４１，４３の厚さを２μｍ、配線層４５の厚さを１０μｍに固定した。すなわち、配線基板２０全体の厚さ（つまり、ソルダーレジスト層２２の下面から配線層４５の上面までの厚さ）を８１μｍに設定した。また、配線構造２３に占める配線層４１，４３，４５の体積割合Ｖ２を７０％に固定した。そして、このような配線基板２０において、配線構造２１に占める配線層３１及びビア配線３２の体積割合Ｖ１を、０％、１０％、２０％、３０％、４０％、５０％、６０％、７０％、８０％、９０％、１００％に変えた場合の反りのシミュレーションを実行した。
一方、比較例の配線基板２００では、ソルダーレジスト層２０２の下面から上面までの厚さを３５μｍ、各配線層２１１，２１３，２１５の厚さを１５μｍ、各絶縁層２１２，２１４，２１６の下面から上面までの厚さを３０μｍに固定した。また、配線基板２００では、各配線層２２０，２２２，２２４の厚さを２μｍ、各絶縁層２２１，２２３，２２５の下面から上面までの厚さを７μｍ、配線層２２６の厚さを１０μｍに固定した。すなわち、配線基板２００全体の厚さ（つまり、ソルダーレジスト層２０２の下面から配線層２２６の上面までの厚さ）を１５６μｍに設定した。このように、比較例の配線基板２００全体の厚さは、実施例の配線基板２０全体の厚さよりも７５μｍも厚く設定されている。そして、このような配線基板２００に対して、実施例の場合と同一の条件で反りのシミュレーションを実行した。
（シミュレーション結果）
反りのシミュレーション結果を図１０に示した。図１０において、破線で示した反り量（具体的には、１．１３ｍｍ）は、比較例の配線基板２００における反り量である。図１０に示すように、実施例の配線基板２０では、体積割合Ｖ１が高くなるに連れて反り量が低減されることが確認された。具体的には、体積割合Ｖ１を７０〜１００％の範囲に設定することにより、比較例よりも、配線基板２０の反り量を低減できることが確認された。すなわち、体積割合Ｖ２（ここでは、７０％）に対する体積割合Ｖ１の比Ｖ１／Ｖ２を１．０〜１．４程度の範囲に設定することにより、比較例よりも、配線基板２０の反り量を低減できることが確認された。さらに言えば、体積割合Ｖ１，Ｖ２の比Ｖ１／Ｖ２を１．０〜１．４程度の範囲に設定することにより、配線基板２０より厚く設定された比較例の配線基板２００よりも、配線基板２０の反り量を低減できることが確認された。
ここで、ビア配線３２及び配線層３１の取り回しを考慮すると、体積割合Ｖ１を大きくするのには限界があるため、体積割合Ｖ１は、８０％以下に設定することが好ましい。
以上のことから、配線基板２０の反り量を効果的に抑制するためには、体積割合Ｖ２に対する体積割合Ｖ１の比Ｖ１／Ｖ２を、１．０〜１．４の範囲に設定することが好ましく、１．０〜１．１４の範囲に設定することがより好ましい。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）配線層３１の一部を絶縁層３０に埋め込むように、絶縁層３０の凹部３０Ｘ内に形成した。また、配線層３１の上部の側面３１Ｓを絶縁層３０により被覆し、配線層３１の下部の側面３１Ｓをソルダーレジスト層２２により被覆した。これにより、配線層３１と絶縁層３０とソルダーレジスト層２２との熱膨張係数の相違に起因して熱応力が発生した場合に、配線層３１と絶縁層３０とソルダーレジスト層２２との各界面にクラックが発生することを好適に抑制できる。
（２）また、配線層３１の一部を絶縁層３０に埋め込むようにしたため、絶縁層３０の下面３０Ｂに配線層３１を形成する場合に比べて、配線基板２０全体及び半導体装置１０全体を薄型化することができる。
さらに、絶縁樹脂の厚さが厚く設定された絶縁層３０に配線層３１の一部を埋め込むようにしたため、配線層３１を容易に厚く形成することができる。これにより、配線構造２１における剛性を高めることができるため、配線基板２０に反りが発生することを好適に抑制できる。
（３）配線基板２０は、配線構造２１の一方の側にソルダーレジスト層２２が形成され、他方の側に高密度配線層である配線構造２３が形成された構造、つまり配線構造２１を中心として上下非対称の構造を有している。但し、配線基板２０では、剛性の高いガラスクロス３０Ｇを、配線構造２１内において、絶縁層３０の厚さ方向の中心Ｃ１よりも配線構造２３側に片寄らせて設けるようにした。これにより、剛性の高いガラスクロス３０Ｇの位置を、配線基板２０の厚さ方向の中心に近づけることができる。このため、配線基板２０を上下方向（厚さ方向）に見たときに、ガラスクロス３０Ｇを中心として上下対称の構造に近づけることができる。この結果、配線基板２０を反りに強い構造とすることができるため、配線基板２０に反りが発生することを好適に抑制できる。
（４）さらに、ガラスクロス３０Ｇを、配線層３１の下面３１Ｌから絶縁層４４の上面４４Ａまでの厚さＴ３の中心に位置するように設けた。すなわち、配線基板２０では、ガラスクロス３０Ｇの下面から配線層３１の下面３１Ｌまでの厚さと、ガラスクロス３０Ｇの上面から絶縁層４４の上面４４Ａまでの厚さとが等しくなるように、各部材の厚さが設定されている。これにより、剛性の高いガラスクロス３０Ｇの位置を、配線基板２０の厚さ方向の中心により近づけることができる。この結果、配線基板２０を反りに強い構造とすることができるため、配線基板２０に反りが発生することを好適に抑制できる。
（５）配線構造２３に占める配線層４１，４３，４５の体積割合Ｖ２に対する、配線構造２１に占める配線層３１及びビア配線３２の体積割合Ｖ１の比Ｖ１／Ｖ２を、１．０〜１．４の範囲になるように設定した。これにより、配線基板２０に反りが発生することを好適に抑制できる。
（６）配線構造２１の絶縁層を１層の絶縁層３０のみで構成した。これにより、従来の配線基板２００に比べて、配線基板２０全体及び半導体装置１０全体を薄型化することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、ビア配線３２の上端面３２Ａに、ビア配線４６の下端面を直接接続するようにしたが、配線構造２３の構造はこれに限定されない。
例えば図１１に示すように、絶縁層３０の上面３０Ａに、ビア配線３２の上端面３２Ａと接続するように配線層４８を形成してもよい。すなわち、本例の配線層４８は、その下面の一部がビア配線３２の上端面３２Ａと接しており、配線層４８とビア配線３２とが電気的に接続されている。換言すると、配線層４８とビア配線３２とは電気的に接続されているが、一体的ではなく、別体に形成されている。
配線層４８は、例えば、絶縁層３０の上面３０Ａ上及びビア配線３２の上端面３２Ａ上に形成されたシード層５３と、そのシード層５３上に形成された金属層５４とを有している。すなわち、金属層５４は、シード層５３を介してビア配線３２に接続されている。シード層５３の材料としては、シード層５０と同様の材料を用いることができ、金属層５４の材料としては、金属層５１，５２と同様の材料を用いることができる。なお、この場合のビア配線４６は、配線層４８の上面に接続される。
・上記実施形態では、ガラスクロス３０Ｇを、絶縁層３０の上面３０Ａから露出されないように絶縁層３０内に配設したが、これに限定されない。
例えば図１２に示すように、ガラスクロス３０Ｇの一部を絶縁層３０の上面３０Ａから露出させるようにしてもよい。但し、この場合には、露出されたガラスクロス３０Ｇによって絶縁層３０の上面３０Ａの粗度が大きくなる。このため、配線層４８（図１１参照）の形成を省略し、ビア配線４６の下端面をビア配線３２の上端面３２Ａに直接接続することが好ましい。
・上記実施形態では、ガラスクロス３０Ｇが配線基板２０の厚さＴ３の中心付近に配置されるように、樹脂層３４，３５の厚さを設定するようにしたが、これに限定されない。例えば、樹脂層３４の厚さを樹脂層３５よりも薄く設定するだけでもよい。このような構造であっても、上記実施形態の（１）〜（３）、（５）、（６）の効果と同様の効果を奏することができる。
・上記実施形態では、ビア配線３２の上端面３２Ａを絶縁層３０の上面３０Ａと面一になるように形成した。これに限らず、例えば、ビア配線３２の上端面３２Ａを、絶縁層３０の上面３０Ａよりも下方に凹むように形成してもよい。また、ビア配線３２の上端面３２Ａを、絶縁層３０の上面３０Ａよりも上方に突出するように形成してもよい。
・上記実施形態では、配線基板２０に半導体チップ６０を実装するようにした。これに限らず、例えば、半導体チップ６０の代わりに、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの電子部品を配線基板２０に実装するようにしてもよい。
・また、半導体チップ６０、チップ部品及び水晶振動子などの電子部品の実装の形態（例えば、フリップチップ実装、ワイヤボンディング実装、はんだ実装又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
・上記実施形態の配線構造２１におけるビア配線３２及び配線層３１の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態の配線構造２３における配線層４１，４３，４５及び絶縁層４０，４２，４４の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態の絶縁層４４の上面４４Ａにソルダーレジスト層を形成してもよい。
・上記実施形態の配線基板２０における表面処理層２５を省略してもよい。
・上記実施形態では、配線基板２０の最外層となる保護絶縁層の一例としてソルダーレジスト層２２を例示したが、各種の感光性を有する絶縁性樹脂から保護絶縁層を形成することができる。
・上記各実施形態では、半導体チップ６０の裏面を露出するように封止樹脂７０を形成した。これに限らず、半導体チップ６０の裏面を被覆するように封止樹脂７０を形成してもよい。
・上記実施形態では、多数個取りの製造方法に具体化したが、単数個取り（一個取り）の製造方法に具体化してもよい。
・上記実施形態では、配線基板２０に半導体チップ６０を実装し、その半導体チップ６０を封止する封止樹脂７０を形成した後に、支持基板１００を除去したが、支持基板１００を除去するタイミングはこれに限定されない。すなわち、支持基板１００を除去した後の構造体のみで剛性を十分に確保することができれば、支持基板１００を除去するタイミングは特に限定されない。例えば、絶縁層３０の上面３０Ａに配線構造２３を形成した直後に支持基板１００を除去するようにしてもよい。
・上記実施形態の半導体装置１０の製造方法において、半導体チップ６０及び封止樹脂７０を上面側から薄化する工程を省略してもよい。
・上記実施形態並びに各変形例は適宜組み合わせてもよい。
１０ 半導体装置
２０ 配線基板
２１ 配線構造（第１配線構造）
２２ ソルダーレジスト層（保護絶縁層）
２３ 配線構造（第２配線構造）
３０ 絶縁層（第１絶縁層）
３０Ｇ ガラスクロス（補強材）
３１ 配線層（第１配線層）
３２ ビア配線
３４ 樹脂層（第１樹脂層）
３５ 樹脂層（第２樹脂層）
４０，４２，４４ 絶縁層
４１，４３，４５，４８ 配線層
６０ 半導体チップ（電子部品）
７０ 封止樹脂
１００ 支持基板
１０１ 金属膜
１０５ 導電層

Claims (10)

  1. 熱硬化性樹脂に対して補強材を入れた絶縁性樹脂からなる第１絶縁層と、
    前記第１絶縁層の下面に形成された凹部と、
    前記凹部を充填する上部と、前記第１絶縁層の下面よりも下方に突出する下部とを有する第１配線層と、
    前記第１絶縁層の上面から露出された上端面を有し、前記第１絶縁層を厚さ方向に貫通して前記第１配線層と接続されたビア配線と、を有する第１配線構造と、
    前記第１配線層の下部の側面を被覆し、前記第１絶縁層の下面に形成された保護絶縁層と、
    感光性樹脂を主成分とする絶縁性樹脂からなる絶縁層と配線層とを有し、前記第１絶縁層の上面に積層された第２配線構造と、を有し、
    前記第１絶縁層の上面と前記ビア配線の上端面とが研磨面であり、
    前記第２配線構造の配線密度は、前記第１配線構造の配線密度よりも高く、
    前記補強材は、前記第１絶縁層の厚さ方向の中心よりも前記第２配線構造側に偏在していることを特徴とする配線基板。
  2. 前記第１配線構造に占める前記第１配線層及び前記ビア配線の体積割合は、前記第２配線構造に占める、前記第２配線構造内の全ての配線層の体積割合以上の値に設定されていることを特徴とする請求項１に記載の配線基板。
  3. 前記補強材は、前記第１配線層の下面から前記第２配線構造の最上層の絶縁層の上面までの厚さにおける厚さ方向の中心に位置するように設けられていることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記第１絶縁層は、前記補強材と、前記補強材の上面を被覆する第１樹脂層と、前記補強材の下面を被覆する第２樹脂層とからなり、
    前記第１樹脂層は、前記第２樹脂層よりも薄いことを特徴とする請求項１〜３のいずれか一項に記載の配線基板。
  5. 前記補強材の表面全面は前記第１樹脂層及び前記第２樹脂層によって被覆されていることを特徴とする請求項４に記載の配線基板。
  6. 前記第１配線層は、配線パターンと、前記配線パターンの形成されていない領域に形成されたダミーパターンとを有することを特徴とする請求項１〜５のいずれか一項に記載の配線基板。
  7. 熱硬化性樹脂に対して補強材を入れた絶縁性樹脂からなる第１絶縁層と、
    前記第１絶縁層の下面に形成された凹部と、
    前記凹部を充填する上部と、前記第１絶縁層の下面よりも下方に突出する下部とを有する第１配線層と、
    前記第１絶縁層の上面から露出された上端面を有し、前記第１絶縁層を厚さ方向に貫通して前記第１配線層と接続されたビア配線と、を有する第１配線構造と、
    前記第１配線層の下部の側面を被覆し、前記第１絶縁層の下面に形成された保護絶縁層と、
    感光性樹脂を主成分とする絶縁性樹脂からなる絶縁層と配線層とを有し、前記第１絶縁層の上面に積層された第２配線構造と、
    前記第２配線構造の最上層の配線層に接続された電子部品と、
    前記第２配線構造の最上層の絶縁層の上面に形成され、前記電子部品を封止する封止樹脂と、を有し、
    前記第１絶縁層の上面と前記ビア配線の上端面とが研磨面であり、
    前記第２配線構造の配線密度は、前記第１配線構造の配線密度よりも高く、
    前記補強材は、前記第１絶縁層の厚さ方向の中心よりも前記第２配線構造側に偏在していることを特徴とする半導体装置。
  8. 支持基板上に第１配線層を形成する工程と、
    前記支持基板上に、熱硬化性樹脂に対して補強材を入れた絶縁性樹脂からなる第１絶縁層を、前記第１配線層の側面全面及び上面全面を被覆するように形成する工程と、
    前記第１絶縁層を厚さ方向に貫通して前記第１配線層の上面の一部を露出する貫通孔を形成する工程と、
    前記貫通孔を充填するとともに、前記第１絶縁層の上面を被覆する導電層を形成する工程と、
    前記第１絶縁層の上面から突出した前記導電層と前記第１絶縁層の上面の一部とを研磨し、前記第１絶縁層の上面に露出する上端面を有するビア配線を前記貫通孔内に形成する工程と、
    前記第１絶縁層の上面に、感光性樹脂を主成分とする絶縁性樹脂からなる絶縁層と配線層とを有する第２配線構造を積層する工程と、
    前記支持基板を除去する工程と、
    前記第１絶縁層を下面側から薄化し、前記第１配線層の下部の側面を前記第１絶縁層から露出させる工程と、
    前記第１絶縁層の下面に、前記第１絶縁層から露出された前記第１配線層の側面を被覆する保護絶縁層を形成する工程と、を有し、
    前記第２配線構造の配線密度は、前記第１配線層の配線密度よりも高く、
    前記第１絶縁層の上面の一部を研磨する工程では、前記補強材が前記第１絶縁層の厚さ方向の中心よりも前記第１絶縁層の上面側に偏在されるように前記第１絶縁層の上面を研磨することを特徴とする配線基板の製造方法。
  9. 前記第１配線層を形成する工程は、
    前記支持基板の上面全面を被覆する金属膜を形成する工程と、
    前記金属膜の上面に前記第１配線層を形成する工程と、
    前記第１配線層をマスクにして、前記金属膜をエッチングにより除去する工程と、を有し、
    前記第１絶縁層を下面側から薄化する工程では、前記第１絶縁層の薄化と同時に、前記金属膜を除去することを特徴とする請求項８に記載の配線基板の製造方法。
  10. 支持基板上に第１配線層を形成する工程と、
    前記支持基板上に、熱硬化性樹脂に対して補強材を入れた絶縁性樹脂からなる第１絶縁層を、前記第１配線層の側面全面及び上面全面を被覆するように形成する工程と、
    前記第１絶縁層を厚さ方向に貫通して前記第１配線層の上面の一部を露出する貫通孔を形成する工程と、
    前記貫通孔を充填するとともに、前記第１絶縁層の上面を被覆する導電層を形成する工程と、
    前記第１絶縁層の上面から突出した前記導電層と前記第１絶縁層の上面の一部とを研磨し、前記第１絶縁層の上面に露出する上端面を有するビア配線を前記貫通孔内に形成する工程と、
    前記第１絶縁層の上面に、感光性樹脂を主成分とする絶縁性樹脂からなる絶縁層と配線層とを有する第２配線構造を積層する工程と、
    前記第２配線構造の最上層の配線層に電子部品を接続する工程と、
    前記第２配線構造の最上層の絶縁層の上面に、前記電子部品を封止する封止樹脂を形成する工程と、
    前記支持基板を除去する工程と、
    前記第１絶縁層を下面側から薄化し、前記第１配線層の下部の側面を前記第１絶縁層から露出させる工程と、
    前記第１絶縁層の下面に、前記第１絶縁層から露出された前記第１配線層の側面を被覆する保護絶縁層を形成する工程と、
    を有し、
    前記第２配線構造の配線密度は、前記第１配線層の配線密度よりも高く、
    前記第１絶縁層の上面の一部を研磨する工程では、前記補強材が前記第１絶縁層の厚さ方向の中心よりも前記第１絶縁層の上面側に偏在されるように前記第１絶縁層の上面を研磨することを特徴とする半導体装置の製造方法。
JP2016038876A 2016-03-01 2016-03-01 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 Active JP6661232B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016038876A JP6661232B2 (ja) 2016-03-01 2016-03-01 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US15/441,551 US10262932B2 (en) 2016-03-01 2017-02-24 Wiring board, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016038876A JP6661232B2 (ja) 2016-03-01 2016-03-01 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017157666A JP2017157666A (ja) 2017-09-07
JP6661232B2 true JP6661232B2 (ja) 2020-03-11

Family

ID=59722327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016038876A Active JP6661232B2 (ja) 2016-03-01 2016-03-01 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10262932B2 (ja)
JP (1) JP6661232B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249561B2 (en) * 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
JP6625491B2 (ja) * 2016-06-29 2019-12-25 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
JP7172105B2 (ja) * 2018-04-09 2022-11-16 大日本印刷株式会社 配線基板、配線基板を有する半導体装置、および半導体装置の作製方法
JP7202784B2 (ja) 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102145204B1 (ko) * 2018-08-30 2020-08-18 삼성전자주식회사 반도체 패키지
JP7289620B2 (ja) * 2018-09-18 2023-06-12 新光電気工業株式会社 配線基板、積層型配線基板、半導体装置
KR102257926B1 (ko) 2018-09-20 2021-05-28 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
KR102551352B1 (ko) 2019-06-28 2023-07-04 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
US11410934B2 (en) * 2020-04-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Substrate and semiconductor device package and method for manufacturing the same
JP2022172626A (ja) 2021-05-06 2022-11-17 新光電気工業株式会社 配線基板及びその製造方法
US20230055211A1 (en) * 2021-08-19 2023-02-23 Texas Instruments Incorporated Electronic device multilevel package substrate for improved electromigration preformance

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JP2000124612A (ja) * 1998-01-19 2000-04-28 Toshiba Corp 配線基板とその製造方法、その配線基板を具える電気機器
JP4238242B2 (ja) * 2005-08-29 2009-03-18 京セラ株式会社 配線基板
CN102176808B (zh) * 2007-01-29 2014-04-09 住友电木株式会社 层叠体、基板的制造方法、基板及半导体装置
JP2009172982A (ja) * 2008-01-28 2009-08-06 Panasonic Electric Works Co Ltd 両面金属張積層板
JP5295596B2 (ja) * 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
JP2011249711A (ja) * 2010-05-31 2011-12-08 Kyocera Corp 配線基板およびその実装構造体
JP5115645B2 (ja) * 2010-11-18 2013-01-09 住友ベークライト株式会社 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置
JP5649490B2 (ja) * 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
JP5827166B2 (ja) * 2012-04-09 2015-12-02 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP5990421B2 (ja) * 2012-07-20 2016-09-14 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP2014154694A (ja) * 2013-02-08 2014-08-25 Sanyo Electric Co Ltd 実装基板、この実装基板を用いた基板モジュールおよび実装基板の製造方法
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6170832B2 (ja) * 2013-12-20 2017-07-26 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6133227B2 (ja) 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
JP6324876B2 (ja) * 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6594264B2 (ja) * 2016-06-07 2019-10-23 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法

Also Published As

Publication number Publication date
US10262932B2 (en) 2019-04-16
US20170256482A1 (en) 2017-09-07
JP2017157666A (ja) 2017-09-07

Similar Documents

Publication Publication Date Title
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6298722B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US10892216B2 (en) Wiring substrate and semiconductor device
US9167692B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
US9997474B2 (en) Wiring board and semiconductor device
JP2022016495A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP2014127623A (ja) 配線基板及び配線基板の製造方法
JP6690929B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US20200373233A1 (en) Wiring substrate
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US10716208B1 (en) Wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200211

R150 Certificate of patent or registration of utility model

Ref document number: 6661232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150