JP6690929B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP6690929B2
JP6690929B2 JP2015245207A JP2015245207A JP6690929B2 JP 6690929 B2 JP6690929 B2 JP 6690929B2 JP 2015245207 A JP2015245207 A JP 2015245207A JP 2015245207 A JP2015245207 A JP 2015245207A JP 6690929 B2 JP6690929 B2 JP 6690929B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
wiring
metal plate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015245207A
Other languages
English (en)
Other versions
JP2017112209A (ja
Inventor
国本　裕治
裕治 国本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015245207A priority Critical patent/JP6690929B2/ja
Priority to US15/376,854 priority patent/US9824963B2/en
Publication of JP2017112209A publication Critical patent/JP2017112209A/ja
Application granted granted Critical
Publication of JP6690929B2 publication Critical patent/JP6690929B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
従来、半導体チップ等の電子部品が搭載される配線基板として、配線パターンを高密度化するため、コア基板の上下両面にビルドアップ法により複数の配線層及び絶縁層を交互に積層した配線基板が知られている。この種の配線基板として、コア基板上に、熱硬化性樹脂からなる絶縁層を含む低密度配線層を形成し、その低密度配線層上に、感光性樹脂からなる絶縁層を含む高密度配線層を形成した配線基板が提案されている（例えば、特許文献１参照）。
特開２０１４−２２５６３２号公報
ところで、近年では、配線基板に搭載される電子部品の高密度化及び小型化が一層進み、配線基板に対する小型化・薄型化の要請はさらに高まっている。しかしながら、このような要求に応えるために、配線基板のコア基板を薄型化すると、コア基板の機械的強度が低下するため、配線基板の剛性が低下して配線基板に反りが発生し易くなるという問題が生じる。
本発明の一観点によれば、複数の第１貫通孔を有する金属板と、前記金属板の上面及び下面と前記第１貫通孔の内側面とを被覆する第１絶縁層と、前記第１絶縁層を厚さ方向に貫通し、前記第１絶縁層から露出された上端面を有する貫通電極と、前記貫通電極と接続され、前記第１絶縁層の下面に形成された第１配線層と、を有するコア基板と、感光性樹脂を主成分とする絶縁性樹脂からなる絶縁層と配線層とを有し、前記第１絶縁層の上面に積層された配線構造と、前記コア基板の下面に形成された最外絶縁層と、を有し、前記第１絶縁層の上面と前記貫通電極の上端面とが研磨面であり、前記配線構造の配線密度は、前記コア基板の配線密度よりも高く、前記金属板は、前記第１絶縁層の厚さ方向の中心よりも配線構造側に片寄って設けられている。
本発明の一観点によれば、反りを抑制することができるという効果を奏する。
（ａ）は、一実施形態の配線基板を示す概略断面図、（ｂ）は、（ａ）に示した配線基板の一部を拡大した拡大断面図。 一実施形態の半導体装置を示す概略断面図。 （ａ）は、一実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、一実施形態の配線基板の製造方法を示す概略平面図。 （ａ）〜（ｄ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）、（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。
以下、一実施形態について添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。なお、本明細書において、「平面視」とは、対象物を図１等の鉛直方向（図中上下方向）から視ることを言い、「平面形状」とは、対象物を図１等の鉛直方向から視た形状のことを言う。
まず、図１に従って配線基板１０の構造について説明する。
図１（ａ）に示すように、配線基板１０は、コア基板１１と、コア基板１１の下面に積層されたソルダレジスト層１２と、コア基板１１の上面に積層された配線構造１３とを有している。
コア基板１１は、コア材となる金属板２０と、金属板２０を被覆する絶縁層２１と、絶縁層２１を厚さ方向に貫通する貫通電極２５と、絶縁層２１の下面に形成された配線層２６とを有している。
金属板２０は、例えば、平面視略矩形状の平板である。金属板２０の厚さは、例えば、２０〜１００μｍ程度とすることができる。金属板２０の材料としては、例えば、熱膨張係数（ＣＴＥ：Coefficient of Thermal Expansion）の低い金属材料を用いることができる。例えば、金属板２０の材料としては、絶縁層２１の熱膨張係数（例えば、１０〜３０ｐｐｍ／℃）よりも低い熱膨張係数を有する金属材料を用いることが好ましい。また、金属板２０の材料としては、弾性率の高い金属材料を用いることができる。例えば、金属板２０の材料としては、絶縁層２１の弾性率（例えば、ヤング率が１５〜３０ＧＰａ）よりも高い弾性率を有する金属材料を用いることが好ましい。例えば、金属板２０の材料としては、熱膨張係数が３〜２５ｐｐｍ／℃程度であって、ヤング率が６０〜３５０ＧＰａ程度である金属材料を用いることができる。このような金属板２０の材料としては、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、ステンレス鋼（ＳＵＳ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）を用いることができる。本実施形態では、薄型化の容易さ、加工のし易さなどの点から、タングステンを使用している。
金属板２０には、所要の箇所（図１（ａ）では３箇所）に貫通孔２０Ｘが形成されている。貫通孔２０Ｘは、金属板２０の上面２０Ａから下面２０Ｂまでを貫通するように形成されている。貫通孔２０Ｘの平面形状は、任意の形状及び任意の大きさとすることができる。例えば、貫通孔２０Ｘの平面形状は、直径が２０〜１５０μｍ程度の円形状とすることができる。なお、貫通孔２０Ｘの開口幅は、金属板２０の厚さと同程度の長さまで小さく設定することができる。
絶縁層２１は、金属板２０の上面２０Ａと金属板２０の下面２０Ｂと貫通孔２０Ｘの内側面とに接し、それら上面２０Ａ全面、下面２０Ｂ全面及び貫通孔２０Ｘの内側面全面を被覆するように形成されている。また、絶縁層２１は、金属板２０の外側面を露出するように形成されている。絶縁層２１の外側面は、例えば、金属板２０の外側面と略面一に形成されている。絶縁層２１の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。絶縁層２１は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
図１（ｂ）に示すように、絶縁層２１は、例えば、金属板２０の上面２０Ａに形成された絶縁層２２と、金属板２０の下面２０Ｂに形成された絶縁層２３と、貫通孔２０Ｘの内側面に沿って形成された絶縁層２４とが一体に形成されて構成されている。ここで、絶縁層２２の厚さは、絶縁層２３よりも薄く形成されている。例えば、絶縁層２２の厚さは、絶縁層２３の厚さの１／２〜１／３倍程度の厚さに設定することができる。絶縁層２２の厚さは例えば１０〜１５μｍ程度とすることができ、絶縁層２３の厚さは例えば２０〜３０μｍ程度とすることができる。
別の見方をすると、金属板２０は、絶縁層２１の厚さ方向の中心位置Ｄ１よりも上側（配線構造１３側）に片寄って設けられている。具体的には、金属板２０の厚さ方向の中心位置Ｄ２は、中心位置Ｄ１よりも上側に片寄った位置に配置されている。さらに、金属板２０は、配線基板１０全体の厚さ方向の中心付近に配設されるように、中心位置Ｄ１よりも上側に片寄って設けられている。具体的には、金属板２０は、ソルダレジスト層１２を除く配線基板１０全体の厚さ方向の中心に配設されるように、中心位置Ｄ１よりも上側に片寄って設けられている。すなわち、配線基板１０では、ソルダレジスト層１２を除く配線基板１０全体の厚さ方向の中心に金属板２０が配設されるように、絶縁層２２の厚さと絶縁層２３の厚さとが設定されている。
また、絶縁層２１には、貫通孔２０Ｘと平面視で重なる位置に、その貫通孔２０Ｘよりも平面形状の小さい貫通孔２１Ｘが形成されている。貫通孔２１Ｘは、絶縁層２１の上面２１Ａから下面２１Ｂまでを貫通するように形成されている。すなわち、貫通孔２１Ｘは、絶縁層２２と絶縁層２３と絶縁層２４とを厚さ方向に貫通するように形成されている。貫通孔２１Ｘの平面形状は、例えば、貫通孔２０Ｘと同様の形状であって、且つ、貫通孔２０Ｘよりも一回り小さく形成されている。例えば、貫通孔２１Ｘの平面形状は、直径が１５〜１３０μｍ程度の円形状とすることができる。
貫通孔２１Ｘには、絶縁層２１を厚さ方向に貫通する貫通電極２５が形成されている。本例の貫通電極２５は、貫通孔２１Ｘを充填するように形成されている。この貫通電極２５は、絶縁層２１（絶縁層２４）によって金属板２０と電気的に絶縁されている。なお、貫通電極２５の材料としては、例えば、銅や銅合金を用いることができる。
貫通電極２５の上端面２５Ａは、絶縁層２１の上面２１Ａから露出されている。例えば、貫通電極２５の上端面２５Ａは、絶縁層２１の上面２１Ａと略面一に形成されている。これら絶縁層２１の上面２１Ａ及び貫通電極２５の上端面２５Ａは、凹凸が少ない平滑面（低粗度面）である。例えば、絶縁層２１の上面２１Ａ及び貫通電極２５の上端面２５Ａは研磨面である。絶縁層２１の上面２１Ａ及び貫通電極２５の上端面２５Ａは、例えば、絶縁層２１の下面２１Ｂよりも表面粗度が小さくなっている。絶縁層２１の上面２１Ａ及び貫通電極２５の上端面２５Ａの粗度は、表面粗さＲａ値で例えば１５〜４０ｎｍ程度となるように設定されている。また、絶縁層２１の下面２１Ｂの粗度は、表面粗さＲａ値で例えば３００〜４００ｎｍ程度となるように設定されている。ここで、表面粗さＲａ値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
配線層２６は、絶縁層２１の下面２１Ｂに形成されている。配線層２６は、貫通電極２５の下面に接続され、貫通電極２５と電気的に接続されている。配線層２６は、例えば、貫通電極２５と一体に形成されている。この配線層２６は、絶縁層２１（絶縁層２３）によって金属板２０と電気的に絶縁されている。配線層２６の厚さは、例えば、１５〜３５μｍ程度とすることができる。配線層２６のラインアンドスペース（Ｌ／Ｓ）は、例えば、２０μｍ／２０μｍ程度とすることができる。ここで、ラインアンドスペース（Ｌ／Ｓ）は、配線の幅と、隣り合う配線同士の間隔とを示す。なお、配線層２６の材料としては、銅や銅合金を用いることができる。
図１（ａ）に示すように、ソルダレジスト層１２は、以上説明したコア基板１１の下面（具体的には、絶縁層２１の下面２１Ｂ）に、配線層２６の一部を被覆するように積層されている。このソルダレジスト層１２は、配線基板１０における最外層（ここでは、最下層）の絶縁層である。ソルダレジスト層１２の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などを主成分とする感光性の絶縁性樹脂を用いることができる。ソルダレジスト層１２は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。ソルダレジスト層１２の厚さは、例えば、３０〜５０μｍ程度とすることができる。
ソルダレジスト層１２には、最下層の配線層２６の一部を外部接続用パッドＰ１として露出させるための開口部１２Ｘが形成されている。この外部接続用パッドＰ１には、配線基板１０をマザーボード等の実装基板に実装する際に使用される外部接続端子５６（図２参照）が接続されるようになっている。
なお、必要に応じて、開口部１２Ｘから露出する配線層２６上に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。ここで、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、外部接続用パッドＰ１の表面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、外部接続用パッドＰ１の表面に、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層が形成される。なお、開口部１２Ｘから露出する配線層２６（あるいは、配線層２６上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
開口部１２Ｘ及び外部接続用パッドＰ１の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、開口部１２Ｘ及び外部接続用パッドＰ１の平面形状は、直径が１００〜１５０μｍ程度の円形状とすることができる。また、外部接続用パッドＰ１のピッチは、例えば、２００〜３００μｍ程度とすることができる。
次に、配線構造１３の構造について説明する。
配線構造１３は、絶縁層２１の上面２１Ａに積層された配線構造である。配線構造１３は、コア基板１１の配線層２６よりも配線密度の高い配線層が形成された高密度配線層である。
配線構造１３は、絶縁層２１の上面２１Ａに形成された配線層３０と、絶縁層３１と、配線層３２と、絶縁層３３と、配線層３４とが順に積層された構造を有している。
ここで、絶縁層３１，３３の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂を主成分とする絶縁性樹脂を用いることができる。これら絶縁層３１，３３は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、配線層３０，３２，３４の材料としては、例えば、銅や銅合金を用いることができる。
配線層３０，３２，３４は、コア基板１１の配線層２６よりも薄い配線層である。絶縁層２１，３１上に形成された配線層３０，３２の厚さは、例えば、１〜５μｍ程度とすることができる。絶縁層３３上に形成された配線層３４の厚さは、例えば、５〜１０μｍ程度とすることができる。配線層３０，３２，３４の配線幅及び配線間隔は、コア基板１１内の配線層２６の配線幅及び配線間隔よりも小さい。配線層３０，３２，３４のラインアンドスペース（Ｌ／Ｓ）は、例えば、２μｍ／２μｍ程度とすることができる。また、絶縁層３１，３３は、コア基板１１内の絶縁層２１よりも薄い絶縁層である。絶縁層３１，３３の厚さは、例えば、３〜１０μｍ程度とすることができる。
配線層３０は、貫通電極２５の上端面２５Ａと接続するように、絶縁層２１の上面２１Ａ上に形成されている。すなわち、配線層３０の下面の一部が貫通電極２５の上端面２５Ａと接しており、配線層３０と貫通電極２５とが電気的に接続されている。換言すると、配線層３０と貫通電極２５とは電気的に接続されているが、一体的ではなく、別体に形成されている。この配線層３０は、絶縁層２１（絶縁層２２）によって金属板２０と電気的に絶縁されている。
図１（ｂ）に示すように、配線層３０は、例えば、貫通電極２５（例えば、Ｃｕ層）の上端面２５Ａ上に形成されたシード層３０Ａ（例えば、Ｔｉ層とＣｕ層の積層体）と、そのシード層３０Ａ上に形成された金属層３０Ｂ（例えば、Ｃｕ層）とを有している。すなわち、金属層３０Ｂは、シード層３０Ａを介して貫通電極２５に接続されている。
シード層３０Ａは、貫通電極２５の上端面２５Ａを被覆するとともに、その上端面２５Ａ周辺の絶縁層２１の上面２１Ａを被覆するように形成されている。シード層３０Ａとしては、スパッタ法により形成された金属膜（スパッタ膜）を用いることができる。スパッタ法により形成されたシード層３０Ａとしては、例えば、貫通電極２５の上端面２５Ａ及び絶縁層２１の上面２１Ａ上に、チタン（Ｔｉ）からなるＴｉ層と、銅（Ｃｕ）からなるＣｕ層とが順に積層された２層構造の金属膜を用いることができる。この場合、Ｔｉ層の厚さは例えば１０〜５０ｎｍ程度とすることができ、Ｃｕ層の厚さは例えば１００〜５００ｎｍ程度とすることができる。なお、Ｔｉ層は、Ｃｕ層や金属層３０Ｂ（例えば、Ｃｕ層）から絶縁層２１に銅が拡散することを抑制する金属バリア層として機能する。また、Ｔｉ層は、絶縁層２１とシード層３０Ａとの密着性を向上させる密着層として機能する。このような金属バリア層及び密着層として機能する金属膜の材料としては、Ｔｉの他に、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）等を用いることができる。
金属層３０Ｂは、シード層３０Ａの上面を被覆するように形成されている。金属層３０Ｂとしては、例えば、電解めっき法により形成された金属層（電解めっき金属層）を用いることができる。なお、金属層３０Ｂの材料としては、例えば、銅や銅合金を用いることができる。金属層３０Ｂの厚さは、例えば、２〜５μｍ程度とすることができる。
図１（ａ）に示すように、絶縁層３１は、絶縁層２１の上面２１Ａに、配線層３０の一部を被覆するように形成されている。絶縁層３１には、所要の箇所に、当該絶縁層３１を厚さ方向に貫通して配線層３０の上面の一部を露出する貫通孔３１Ｘが形成されている。
配線層３２は、絶縁層３１の上面に形成されている。配線層３２は、配線層３０と電気的に接続されている。この配線層３２は、貫通孔３１Ｘ内に充填されたビア配線と、絶縁層３１の上面に形成された配線パターンとを有している。
絶縁層３３は、絶縁層３１の上面に、配線層３２の一部を被覆するように形成されている。絶縁層３３には、所要の箇所に、当該絶縁層３３を厚さ方向に貫通して配線層３２の上面の一部を露出する貫通孔３３Ｘが形成されている。
貫通孔３１Ｘ，３３Ｘは、図１（ａ）において上側（配線層３４側）から下側（コア基板１１側）に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔３１Ｘ，３３Ｘは、上側の開口端の開口径が下側の開口端の開口径よりも大径となる逆円錐台形状に形成されている。貫通孔３１Ｘ，３３Ｘの上側の開口端の開口径は、例えば、１０〜２０μｍ程度とすることができる。
配線層３４は、絶縁層３３の上面に形成されている。配線層３４は、配線層３２と電気的に接続されている。この配線層３４は、貫通孔３３Ｘ内に充填されたビア配線と、絶縁層３３の上面から上方に突出するパッドＰ２とを有している。パッドＰ２の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、パッドＰ２の平面形状は、直径が２０〜３０μｍ程度の円形状とすることができる。パッドＰ２のピッチは、例えば、４０〜６０μｍ程度とすることができる。このパッドＰ２は、半導体チップ５０（図２参照）等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、必要に応じて、パッドＰ２の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。この表面処理層としては、例えば、外部接続用パッドＰ１上に形成される表面処理層と同様のものを用いることができる。
上述したように、配線基板１０では、当該配線基板１０全体の厚さ方向の中心付近に金属板２０が配置されている。以下に、各部材の厚さの一例について説明する。例えば、金属板２０の上面２０Ａ側では、絶縁層２２の厚さが１０μｍ程度、配線層３０の厚さが２μｍ程度、配線層３０の上面から絶縁層３１の上面までの厚さが５μｍ程度、配線層３２の厚さが２μｍ程度、配線層３２の上面から絶縁層３３の上面までの厚さが５μｍ程度、配線層３４の厚さが１０μｍ程度に設定されている。また、金属板２０の下面２０Ｂ側では、絶縁層２３の厚さが２０μｍ程度、配線層２６の厚さが１５μｍ程度に設定されている。このように、本例の配線基板１０では、金属板２０の上面２０Ａに形成された構造体の厚さが３４μｍ程度に設定され、金属板２０の下面２０Ｂに形成された構造体（ソルダレジスト層１２を除いた構造体）の厚さが３５μｍ程度に設定される。このため、金属板２０が、ソルダレジスト層１２を除いた配線基板１０全体の厚さ方向の略中心に配置される。さらに、この例において、金属板２０の厚さを５０μｍ程度とし、配線層２６の下面からソルダレジスト層１２の下面までの厚さを２５μｍ程度とすると、配線基板１０全体の厚さを１５０μｍ以下という薄さに設定することができる。
次に、図２に従って半導体装置４０の構造について説明する。
半導体装置４０は、配線基板１０と、１つ又は複数の半導体チップ５０と、アンダーフィル樹脂５５と、外部接続端子５６とを有している。
半導体チップ５０は、配線基板１０にフリップチップ実装されている。すなわち、半導体チップ５０の回路形成面（ここでは、下面）に配設された接続端子５１を、接合部材５２を介して配線基板１０のパッドＰ２に接合することにより、半導体チップ５０は、接続端子５１及び接合部材５２を介してパッドＰ２（配線層３４）と電気的に接続されている。
半導体チップ５０としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ５０としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板１０に複数の半導体チップ５０を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１０に搭載するようにしてもよい。
接続端子５１としては、例えば、金属ポストを用いることができる。この接続端子５１は、半導体チップ５０の回路形成面から下方に延びる柱状の接続端子である。本例の接続端子５１は、例えば、円柱状に形成されている。接続端子５１の材料としては、例えば、銅や銅合金を用いることができる。なお、接続端子５１としては、金属ポストの他に、例えば金バンプを用いることもできる。
接合部材５２は、パッドＰ２に接合されるとともに、接続端子５１に接合されている。接合部材５２としては、例えば、錫（Ｓｎ）層やはんだめっきを用いることができる。はんだめっきの材料としては、例えば、Ｓｎ−銀（Ａｇ）系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系の鉛（Ｐｂ）フリーはんだを用いることができる。
アンダーフィル樹脂５５は、配線基板１０と半導体チップ５０との隙間を充填するように設けられている。アンダーフィル樹脂５５の材料としては、例えば、エポキシ系樹脂などの絶縁性樹脂を用いることができる。
外部接続端子５６は、配線基板１０の外部接続用パッドＰ１上に形成されている。この外部接続端子５６は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子５６としては、例えば、はんだボールやリードピンを用いることができる。なお、本例では、外部接続端子５６として、はんだボールを用いている。
次に、図１及び図２を参照して、配線基板１０及び半導体装置４０の作用について説明する。
コア基板１１のコア材として、機械的強度（剛性）の高い金属板２０を設けた。この金属板２０により、コア基板１１の剛性を高めることができる。例えば、コア基板１１が薄くなった場合であっても、金属板２０によってコア基板１１の剛性を確保することができ、ひいては配線基板１０の剛性を確保することができる。このため、配線基板１０全体を薄型化しつつも、配線基板１０に反りが発生することを好適に抑制することができる。
また、配線基板１０は、コア基板１１の一方の側にソルダレジスト層１２が形成され、他方の側に高密度配線層である配線構造１３が形成された構造、つまりコア基板１１を中心として上下非対称の構造を有している。但し、配線基板１０では、機械的強度の高い金属板２０を、コア基板１１内において、絶縁層２１の厚さ方向の中心位置Ｄ１よりも上側（配線構造１３側）に片寄らせて設けるようにした。これにより、機械的強度の高い金属板２０の位置を、配線基板１０の厚さ方向の中心に近づけることができる。このため、配線基板１０を上下方向（厚さ方向）に見たときに、金属板２０を中心として上下対称の構造に近づけることができる。この結果、配線基板１０を反りに強い構造とすることができるため、配線基板１０に反りが発生することを好適に抑制することができる。
次に、配線基板１０の製造方法について説明する。なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図３（ａ）に示す工程では、フレーム６０と、そのフレーム６０の上面６０Ａに固定された金属板２０とを準備する。金属板２０としては、配線基板１０（図１参照）が多数個取れる大判の基板が使用される。詳述すると、図３（ｂ）に示すように、金属板２０は、複数の個別領域Ａ１が設けられたブロックＢ１と、ブロックＢ１を取り囲むように形成された外周部Ｃ１とを有している。ブロックＢ１には、複数の個別領域Ａ１がマトリクス状（ここでは、３×３）に設けられている。ここで、個別領域Ａ１は、最終的に破線に沿って切断されて個片化され、各々個別の配線基板１０となる領域である。なお、複数の個別領域Ａ１は、図３（ｂ）に示すように所定の間隔を介して配列されてもよいし、互いに接するように配列されてもよい。
フレーム６０は、例えば、平面視矩形の枠状に形成されている。このフレーム６０の上面６０Ａには、例えば、金属板２０の外周部Ｃ１の下面が接着（固定）されている。具体的には、フレーム６０は、金属板２０のブロックＢ１（各個別領域Ａ１）が撓まないように、金属板２０の外周部Ｃ１を所定張力で外方に引っ張った状態で金属板２０を固定している。フレーム６０の材料としては、例えば、ステンレス鋼（ＳＵＳ）やアルミニウム（Ａｌ）などの金属材料や、エポキシ樹脂などの樹脂材料を用いることができる。
なお、以下に説明する図４（ａ）〜図７（ｂ）の工程では、金属板２０がフレーム６０により外方に引っ張られて固定された状態で各工程が実施される。具体的には、フレーム６０は、金属板２０が固定されてから金属板２０が分離されるまでの間、金属板２０の外周部Ｃ１を外方に引っ張った状態で金属板２０を固定している。これにより、製造途中の各工程において、金属板２０に反りが発生することを好適に抑制できる。ひいては、製造途中の構造体（配線基板１０）に反りが発生することを好適に抑制できる。
また、図３（ｂ）に示す工程では、金属板２０の各個別領域Ａ１の所要箇所に、複数の貫通孔２０Ｘを形成する。図４（ａ）に示すように、貫通孔２０Ｘは、金属板２０を厚さ方向に貫通するように形成される。この貫通孔２０Ｘは、例えば、エッチング加工法やプレス加工法を用いて形成することができる。なお、貫通孔２０Ｘは、金属板２０をフレーム６０に固定する前に形成してもよいし、金属板２０をフレーム６０に固定した後に形成してもよい。
図４（ａ）では、図３（ｂ）に示した大判の金属板２０のうち１つの個別領域Ａ１を拡大して示している。以下に説明する図４（ｂ）〜図６（ｄ）も同様に、１つの個別領域Ａ１を拡大して示している。
次に、図４（ｂ）に示す工程では、金属板２０の上面２０Ａ及び下面２０Ｂを被覆し、貫通孔２０Ｘを充填する絶縁層２１を形成する。例えば、金属板２０の上方及び下方のそれぞれにＢ−ステージ（半硬化状態）の絶縁層を配置し、これら半硬化状態の絶縁層を上下両面から真空雰囲気で１９０〜２２０℃程度の温度で加熱・加圧する。これにより、半硬化状態の絶縁層が貫通孔２０Ｘに充填されるとともに、半硬化状態の絶縁層によって金属板２０の上面２０Ａ及び下面２０Ｂが被覆される。その後、熱処理によって半硬化状態の絶縁層を硬化することにより、金属板２０の上面２０Ａを被覆する絶縁層２２と、金属板２０の下面２０Ｂを被覆する絶縁層２３と、貫通孔２０Ｘを充填する絶縁層２４とが一体に形成される。そして、これら絶縁層２１〜２３によって絶縁層２１が構成される。さらに、上述した絶縁層の硬化に伴って、絶縁層２１（絶縁層２２〜２４）が金属板２０に接着される。
なお、本工程における絶縁層２２の厚さは、例えば、絶縁層２３の厚さと略同じ厚さに設定されている。この場合の絶縁層２２，２３の厚さは、例えば、２０〜３０μｍ程度とすることができる。
続いて、図４（ｃ）に示す工程では、絶縁層２１の所要の箇所に、絶縁層２１を厚さ方向に貫通する貫通孔２１Ｘを形成する。本工程では、金属板２０の貫通孔２０Ｘの内側面が絶縁層２１から露出されないように、つまり貫通孔２０Ｘの内側面を被覆する絶縁層２１（絶縁層２４）が残るように、貫通孔２１Ｘが形成される。このため、貫通孔２１Ｘの開口径は、貫通孔２０Ｘの開口径よりも小径に設定されている。
次いで、図４（ｄ）に示す工程では、貫通孔２１Ｘの内側面を含む絶縁層２１の表面全面を被覆するシード層（図示略）を形成し、そのシード層を給電層とする電解めっき（ここでは、パネルめっき）を施す。例えば、絶縁層２１の表面全面を被覆するシード層を無電解銅めっき法により形成し、そのシード層を給電層とする電解銅めっき法を施す。これにより、貫通孔２１Ｘを充填するとともに、絶縁層２１の上面２１Ａ全面及び下面２１Ｂ全面を被覆する導電層６１が形成される。
次に、図５（ａ）に示す工程では、絶縁層２１の下面２１Ｂ全面に形成された導電層６１をパターニングして、絶縁層２１の下面２１Ｂに配線層２６を形成する。この配線層２６は、例えば、サブトラクティブ法により形成することができる。また、本例では、配線層２６の形成と同時に、絶縁層２１の上面２１Ａ全面に形成された導電層６１をパターニングし、絶縁層２１の上面２１Ａに形成された導電層６１の一部を除去する。このパターニングは、例えば、後工程の研磨によって除去される導電層６１、つまり絶縁層２１の上面２１Ａに形成された導電層６１の体積を小さくするために実施する。なお、このパターニングは、貫通孔２１Ｘと平面視で重なる部分の導電層６１を除去しないように行われる。
続いて、例えばＣＭＰ法（Chemical Mechanical Polishing）等により、絶縁層２１の上面２１Ａから突出する導電層６１を研磨するとともに、絶縁層２１の上面２１Ａの一部を研磨する。これにより、図５（ｂ）に示すように、貫通孔２１Ｘ内に充填された貫通電極２５が形成され、その貫通電極２５の上端面２５Ａが絶縁層２１の上面２１Ａと略面一になるように形成される。また、絶縁層２１の上面２１Ａの一部を研磨することにより、絶縁層２１の上面２１Ａが平滑化される。例えば、研磨前における絶縁層２１の上面２１Ａの粗度が表面粗さＲａ値で３００〜４００ｎｍ程度であるのに対し、研磨により絶縁層２１の上面２１Ａの粗度を表面粗さＲａ値で１５〜４０ｎｍ程度とすることができる。換言すると、本工程では、絶縁層２１の上面２１Ａが平滑化される（例えば、表面粗さＲａ値で１５〜４０ｎｍ程度となる）ように、絶縁層２１の上面２１Ａが研磨される。なお、絶縁層２１の下面２１Ｂの粗度は、研磨前の絶縁層２１の上面２１Ａと同程度の粗度である。このため、研磨後の絶縁層２１の上面２１Ａは、絶縁層２１の下面２１Ｂよりも表面粗度が小さくなる。本工程の研磨により、絶縁層２１の上面２１Ａと貫通電極２５の上端面２５Ａとが研磨面となる。
さらに、上述のように絶縁層２１（絶縁層２２）の上面２１Ａの一部を研磨することにより、絶縁層２２の厚さが絶縁層２３の厚さよりも薄くなる。具体的には、絶縁層２１の上面２１Ａの一部を研磨することにより、絶縁層２１のうち金属板２０の上面２０Ａを被覆する絶縁層２２が薄化される。このため、絶縁層２２の厚さが、金属板２０の下面２０Ｂを被覆する絶縁層２３の厚さよりも薄くなる。これにより、研磨前には絶縁層２１の厚さ方向の中心付近に設けられていた金属板２０が、絶縁層２１の厚さ方向の中心よりも上側に片寄って設けられることになる。なお、本工程では、金属板２０が絶縁層２１（絶縁層２２）から露出されないように、絶縁層２１の研磨が行われる。
ここで、本工程における絶縁層２１の削り量は、例えば５〜１５μｍ程度とすることができる。このため、研磨後の絶縁層２２の厚さは１０〜１５μｍ程度、絶縁層２３の厚さは２０〜３０μｍ程度となる。
なお、本例のＣＭＰ法では、例えば、絶縁層２１の上面２１Ａに形成された導電層６１（図５（ａ）参照）を研磨する際には、導電層６１（金属）の研磨量が、絶縁層２１（樹脂）の研磨量に比べて大きくなるようにスラリーの材質や研磨パッドの硬度等が調整されている。このとき、図５（ａ）に示した工程において、絶縁層２１の上面２１Ａに形成された導電層６１をパターニングしたため（導電層６１の体積を減らしたため）、絶縁層２１の上面２１Ａ全面に導電層６１が形成されている場合に比べて、本工程の研磨時間を短縮することができる。また、本例のＣＭＰ法では、例えば、絶縁層２１の上面２１Ａ全面が露出された後に、スラリーの材質や研磨パッドの硬度等が変更される。具体的には、絶縁層２１の上面２１Ａ全面が露出された後には、絶縁層２１（樹脂）の研磨量が、導電層６１（金属）の研磨量に比べて大きくなるようにスラリーの材質や研磨パッドの硬度等が調整される。
以上の製造工程により、各個別領域Ａ１に、コア基板１１に対応する構造体が製造される。
次に、図５（ｃ）に示す工程では、絶縁層２１の上面２１Ａ全面と貫通電極２５の上端面２５Ａ全面とを被覆するようにシード層３０Ａを形成する。このシード層３０Ａは、例えば、スパッタ法や無電解めっき法により形成することができる。例えば、本工程では、絶縁層２１の上面２１Ａが平滑面であるため、その上面２１Ａに対してスパッタ法によりシード層３０Ａを均一に形成することができ、シード層３０Ａの上面を平滑に形成することができる。
例えば、スパッタ法によりシード層３０Ａを形成する場合には、まず、絶縁層２１の上面２１Ａと貫通電極２５の上端面２５Ａとを被覆するように、それら上面２１Ａ及び上端面２５Ａ上にチタンをスパッタリングにより堆積させてＴｉ層を形成する。その後、Ｔｉ層上に銅をスパッタリングにより堆積させてＣｕ層を形成する。これにより、２層構造（Ｔｉ層／Ｃｕ層）のシード層３０Ａを形成することができる。また、無電解めっき法によりシード層３０Ａを形成する場合には、例えば、無電解銅めっき法によりＣｕ層（１層構造）からなるシード層３０Ａを形成することができる。
次いで、図５（ｄ）に示す工程では、シード層３０Ａ上に、所定の箇所に開口パターン６２Ｘを有するレジスト層６２を形成する。開口パターン６２Ｘは、配線層３０（図１（ａ）参照）の形成領域に対応する部分のシード層３０Ａを露出するように形成される。レジスト層６２の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層６２の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、シード層３０Ａの上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口パターン６２Ｘを有するレジスト層６２を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層６２を形成することができる。本工程において、シード層３０Ａの上面が平滑面になっているため、そのシード層３０Ａ上に形成されるレジスト層６２にパターニング欠陥が生じることを抑制することができる。すなわち、開口パターン６２Ｘを高精度に形成することができる。
次に、レジスト層６２をめっきマスクとして、シード層３０Ａの上面に、そのシード層３０Ａをめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層６２の開口パターン６２Ｘから露出されたシード層３０Ａの上面に電解めっき法（ここでは、電解銅めっき法）を施すことにより、そのシード層３０Ａの上面に金属層３０Ｂ（電解めっき金属層）を形成する。
続いて、レジスト層６２を例えばアルカリ性の剥離液により除去する。次いで、金属層３０Ｂをエッチングマスクとして、不要なシード層３０Ａをエッチングにより除去する。これにより、図６（ａ）に示すように、貫通電極２５の上端面２５Ａと接触されたシード層３０Ａと、そのシード層３０Ａ上に形成された金属層３０Ｂとからなる配線層３０が絶縁層２１の上面２１Ａに形成される。このように、配線層３０は、セミアディティブ法によって形成される。また、配線層３０と貫通電極２５とは別工程で形成されるため、配線層３０と貫通電極２５とは一体的に形成されていない。
次に、図６（ｂ）に示す工程では、絶縁層２１の上面２１Ａ上に、配線層３０の上面の一部を露出する貫通孔３１Ｘを有する絶縁層３１を形成する。例えば、絶縁層３１として樹脂フィルムを用いる場合には、絶縁層２１の上面２１Ａに樹脂フィルムを熱圧着によりラミネートし、その樹脂フィルムをフォトリソグラフィ法によりパターニングして絶縁層３１を形成する。また、絶縁層２１の上面２１Ａに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その絶縁性樹脂をフォトリソグラフィ法によりパターニングして絶縁層３１を形成する。
次いで、図６（ｃ）に示す工程では、図５（ｃ）〜図６（ａ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔３１Ｘに充填されたビア配線と、そのビア配線を介して配線層３０と電気的に接続され、絶縁層３１の上面に形成された配線パターンとを有する配線層３２を形成する。
次に、図６（ｄ）に示す工程では、図６（ｂ）に示した工程と同様に、絶縁層３１上に、配線層３２の上面の一部を露出する貫通孔３３Ｘを有する絶縁層３３を形成する。続いて、図５（ｃ）〜図６（ａ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔３３Ｘに充填されたビア配線と、そのビア配線を介して配線層３２と電気的に接続され、絶縁層３３の上面に形成されたパッドＰ２とを有する配線層３４を形成する。なお、必要に応じて、パッドＰ２の表面に表面処理層を形成するようにしてもよい。
以上の製造工程により、絶縁層２１の上面２１Ａに配線構造１３が形成される。
次に、図７（ａ）に示す工程では、最下層の配線層２６の下面の一部を露出させるための開口部１２Ｘを有するソルダレジスト層１２を、絶縁層２１の下面２１Ｂに積層する。このソルダレジスト層１２は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層１２の開口部１２Ｘから配線層２６の下面の一部が外部接続用パッドＰ１として露出される。なお、必要に応じて、外部接続用パッドＰ１上に表面処理層を形成するようにしてもよい。
以上の製造工程により、各個別領域Ａ１に、配線基板１０に対応する構造体が製造される。なお、図７（ａ）に示すように、ソルダレジスト層１２及び絶縁層２１，３１，３３は、金属板２０の外周部Ｃ１の一部にまで延出するに形成されている。
次に、ダイシングソー等により、図中の破線で示す切断位置におけるソルダレジスト層１２、金属板２０、絶縁層２１，３１，３３及び配線層２６を切断し、つまり図７（ａ）に示した構造体を個別領域Ａ１毎に切断し、個別の配線基板１０に個片化する。このとき、図７（ｂ）に示すように、切断面である、ソルダレジスト層１２の側面と絶縁層２１の側面と金属板２０の側面と絶縁層３１，３３の側面とが略面一に形成される。また、本工程により、個片化された配線基板１０の金属板２０は、フレーム６０から分離される。
以上の製造工程により、図１に示した配線基板１０を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）コア基板１１のコア材として、機械的強度（剛性）の高い金属板２０を設けたため、コア基板１１の剛性を高めることができる。例えば、コア基板１１が薄くなった場合であっても、金属板２０によってコア基板１１の剛性を確保することができ、ひいては配線基板１０の剛性を確保することができる。このため、配線基板１０全体を薄型化しつつも、配線基板１０に反りが発生することを好適に抑制することができる。
（２）金属板２０を、絶縁層２１の厚さ方向の中心位置Ｄ１よりも上側に片寄らせて設けるようにした。これにより、機械的強度の高い金属板２０の位置を、配線基板１０の厚さ方向の中心に近づけることができる。このため、配線基板１０を上下方向に見たときの構造を、金属板２０を中心として上下対称の構造に近づけることができる。この結果、配線基板１０を反りに強い構造とすることができるため、配線基板１０に反りが発生することを好適に抑制することができる。
（３）さらに、金属板２０が配線基板１０全体の厚さ方向の中心に配置されるように、金属板２０の上面２０Ａに形成された絶縁層２１（絶縁層２２）の厚さと金属板２０の下面２０Ｂに形成された絶縁層２１（絶縁層２３）の厚さとを設定した。これにより、配線基板１０を上下方向に見たときの構造を、金属板２０を中心として上下対称の構造により近づけることができる。この結果、配線基板１０に反りが発生することをより好適に抑制することができる。
（４）ところで、従来のコア基板としては、ガラスクロスなどの補強材に熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板が用いられることが多い。このガラスエポキシ基板では、多数のガラスクロスの各々の表面が薄い樹脂層によって被覆されている。このようなコア基板の上面をＣＭＰ等により研磨して薄化すると、コア基板内のガラスクロスがコア基板の上面に露出しやすい。ガラスクロスが露出すると、コア基板の上面の平坦化が困難となるため、コア基板の上面側に配線構造１３と同様の微細配線構造を形成するためには、コア基板の上面に樹脂層を積層する必要がある。この場合には、平坦化するために設けた樹脂層によって、配線基板の薄型化が阻害される。
これに対し、配線基板１０では、１枚の薄い金属板２０をコア材として絶縁層２１に内設したため、絶縁層２１の上面２１Ａを研磨したときにその上面２１Ａに金属板２０が露出されることを好適に抑制できる。これにより、絶縁層２１の上面２１Ａの平坦化を研磨によって容易に行うことができるため、絶縁層２１の上面２１Ａに配線構造１３を直接形成することができる。このため、配線基板１０全体を薄型化することができる。
（５）フレーム６０は、金属板２０が固定されてから金属板２０が分離されるまでの間、金属板２０の外周部Ｃ１を外方に引っ張った状態で金属板２０を固定するようにした。これにより、製造途中の各工程において、金属板２０に反りが発生することを好適に抑制できる。ひいては、製造途中の構造体（配線基板１０）に反りが発生することを好適に抑制できる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、図５（ａ）に示した工程において、絶縁層２１の上面２１Ａに形成された導電層６１をパターニングし、絶縁層２１の上面２１Ａに形成された導電層６１の一部を除去するようにした。これに限らず、絶縁層２１の上面２１Ａに形成された導電層６１をパターニングする工程を省略してもよい。この場合には、例えば図５（ｂ）に示す工程において、絶縁層２１の上面２１Ａ全面を被覆する導電層６１が研磨により除去される。
・上記実施形態の配線基板１０の製造方法において、ソルダレジスト層１２は、最下層の配線層２６を形成した後であればいつ形成してもよい。例えば、絶縁層２１の上面２１Ａを研磨する工程（図５（ｂ）参照）の直後にソルダレジスト層１２を形成するようにしてもよい。
・上記実施形態の絶縁層３３の上面にソルダレジスト層を形成してもよい。
・上記実施形態では、多数個取りの製造方法に具体化したが、単数個取り（一個取り）の製造方法に具体化してもよい。
・上記実施形態では、金属板２０が配線基板１０全体の厚さ方向の中心付近に配置されるように、絶縁層２２，２３の厚さを設定するようにしたが、これに限定されない。例えば、絶縁層２２の厚さを絶縁層２３よりも薄く設定するだけでもよい。このような構造であっても、上記実施形態の（１）、（２）、（４）の効果と同様の効果を奏することができる。
・上記実施形態では、貫通電極２５の上端面２５Ａを絶縁層２１の上面２１Ａと面一になるように形成した。これに限らず、例えば、貫通電極２５の上端面２５Ａを、絶縁層２１の上面２１Ａよりも下方に凹むように形成してもよい。また、貫通電極２５の上端面２５Ａを、絶縁層２１の上面２１Ａよりも上方に突出するように形成してもよい。
・上記実施形態では、配線基板１０に半導体チップ５０を実装するようにした。これに限らず、例えば、半導体チップ５０の代わりに、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの電子部品を配線基板１０に実装するようにしてもよい。
・また、半導体チップ５０、チップ部品及び水晶振動子などの電子部品の実装の形態（例えば、フリップチップ実装、ワイヤボンディング実装、はんだ実装又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
・上記実施形態のコア基板１１における配線層２６、貫通電極２５及び絶縁層２１の層数や配線の取り回しなどは様々に変形・変更することが可能である。例えば、絶縁層２１の下面２１Ｂに配線層と絶縁層とを複数層積層するようにしてもよい。
・上記実施形態の配線構造１３における配線層３０，３２，３４及び絶縁層３１，３３の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態の配線基板１０に形成された貫通孔の断面形状は特に限定されない。例えば、配線基板１０に形成された貫通孔をストレート形状（断面視略矩形状）に形成するようにしてもよい。
・上記実施形態並びに各変形例は適宜組み合わせてもよい。
１０ 配線基板
１１ コア基板
１２ ソルダレジスト層（最外絶縁層）
１３ 配線構造
２０ 金属板
２０Ｘ 貫通孔（第１貫通孔）
２１〜２４ 絶縁層（第１絶縁層）
２５ 貫通電極
２６ 配線層（第１配線層）
３０ 配線層（第２配線層）
３１ 絶縁層（第２絶縁層）
３２ 配線層
３３ 絶縁層
３４ 配線層（最上層の配線層）
４０ 半導体装置
５０ 半導体チップ
６０ フレーム
６１ 導電層
Ｃ１ 外周部
Ｐ２ パッド

Claims (8)

  1. 複数の第１貫通孔を有する金属板と、前記金属板の上面及び下面と前記第１貫通孔の内側面とを被覆する第１絶縁層と、前記第１絶縁層を厚さ方向に貫通し、前記第１絶縁層から露出された上端面を有する貫通電極と、前記貫通電極と接続され、前記第１絶縁層の下面に形成された第１配線層と、を有するコア基板と、
    感光性樹脂を主成分とする絶縁性樹脂からなる絶縁層と配線層とを有し、前記第１絶縁層の上面に積層された配線構造と、
    前記コア基板の下面に形成された最外絶縁層と、を有し、
    前記第１絶縁層の上面と前記貫通電極の上端面とが研磨面であり、
    前記配線構造の配線密度は、前記コア基板の配線密度よりも高く、
    前記金属板は、前記第１絶縁層の厚さ方向の中心よりも前記配線構造側に片寄って設けられていることを特徴とする配線基板。
  2. 前記配線構造は、
    前記貫通電極の上端面に接するように、前記第１絶縁層の上面に形成された第２配線層と、
    前記第２配線層の一部を被覆するように前記第１絶縁層の上面に形成された第２絶縁層と、を有し、
    前記配線構造の最上層の配線層は、電子部品と接続されるパッドを有することを特徴とする請求項１に記載の配線基板。
  3. 前記第１絶縁層は、前記第１貫通孔と平面視で重なる位置に、前記第１貫通孔よりも平面形状が小さく形成された第２貫通孔を有し、
    前記貫通電極は、前記第２貫通孔を充填するように形成され、
    前記第１配線層は、前記貫通電極と一体に形成されていることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記金属板は、前記第１絶縁層よりも熱膨張係数の低い材料であって、且つ前記第１絶縁層よりも弾性率の高い材料からなることを特徴とする請求項１〜３のいずれか一項に記載の配線基板。
  5. 請求項１〜４のいずれか一項に記載の配線基板と、前記配線構造の最上層の配線層にフリップチップ実装された半導体チップと、を有することを特徴とする半導体装置。
  6. 複数の第１貫通孔を有する金属板を準備する工程と、
    前記金属板の上面及び下面を被覆し、前記第１貫通孔を充填する第１絶縁層を形成する工程と、
    前記第１絶縁層の前記第１貫通孔と平面視で重なる位置に、前記第１絶縁層を厚さ方向に貫通し、前記第１貫通孔よりも平面形状が小さい第２貫通孔を形成する工程と、
    前記第２貫通孔を充填するとともに、前記第１絶縁層の上面及び下面を被覆する導電層を形成する工程と、
    前記第１絶縁層の下面に形成された前記導電層をパターニングし、前記第１絶縁層の下面に第１配線層を形成する工程と、
    前記第１絶縁層の上面から突出した前記導電層と前記第１絶縁層の上面の一部とを研磨することにより、前記第１絶縁層の上面に露出する上端面を有し、前記第１配線層と一体に形成された貫通電極を前記第２貫通孔内に形成する工程と、
    前記第１絶縁層の上面に、感光性樹脂を主成分とする絶縁性樹脂からなる絶縁層と配線層とを複数層有する配線構造を積層する工程と、を有し、
    前記配線構造の配線密度は、前記第１配線層の配線密度よりも高く、
    前記第１絶縁層の上面の一部を研磨する工程では、前記金属板が前記第１絶縁層の厚さ方向の中心よりも前記配線構造側に片寄って配置されるように前記第１絶縁層の上面を研磨することを特徴とする配線基板の製造方法。
  7. 前記第１絶縁層を形成する工程の前に、前記金属板をフレームに固定する工程を有し、
    前記配線構造を積層する工程の後に、前記フレームから前記金属板を分離する工程を有し、
    前記フレームは、前記金属板が固定されてから前記金属板が分離されるまでの間、前記金属板の外周部を外方に引っ張った状態で前記金属板を固定していることを特徴とする請求項６に記載の配線基板の製造方法。
  8. 前記第１配線層を形成する工程では、前記第１絶縁層の上面に形成された前記導電層の一部を除去することを特徴とする請求項６又は７に記載の配線基板の製造方法。
JP2015245207A 2015-12-16 2015-12-16 配線基板、半導体装置及び配線基板の製造方法 Active JP6690929B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015245207A JP6690929B2 (ja) 2015-12-16 2015-12-16 配線基板、半導体装置及び配線基板の製造方法
US15/376,854 US9824963B2 (en) 2015-12-16 2016-12-13 Wiring board, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015245207A JP6690929B2 (ja) 2015-12-16 2015-12-16 配線基板、半導体装置及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2017112209A JP2017112209A (ja) 2017-06-22
JP6690929B2 true JP6690929B2 (ja) 2020-04-28

Family

ID=59067128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015245207A Active JP6690929B2 (ja) 2015-12-16 2015-12-16 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9824963B2 (ja)
JP (1) JP6690929B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019041041A (ja) * 2017-08-28 2019-03-14 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP7020009B2 (ja) * 2017-09-13 2022-02-16 大日本印刷株式会社 貫通配線を有する配線基板とその作製方法
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
JP7293360B2 (ja) * 2019-03-07 2023-06-19 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
KR102653023B1 (ko) 2019-03-12 2024-03-28 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
JP7254930B2 (ja) 2019-03-12 2023-04-10 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
WO2020204473A1 (ko) 2019-03-29 2020-10-08 에스케이씨 주식회사 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치
WO2021040178A1 (ko) 2019-08-23 2021-03-04 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
US20030168249A1 (en) * 2002-02-14 2003-09-11 Ngk Spark Plug Co., Ltd. Wiring board and method for producing the same
JP2013187255A (ja) * 2012-03-06 2013-09-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2014154694A (ja) * 2013-02-08 2014-08-25 Sanyo Electric Co Ltd 実装基板、この実装基板を用いた基板モジュールおよび実装基板の製造方法
JP6169955B2 (ja) 2013-04-17 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Also Published As

Publication number Publication date
US20170179013A1 (en) 2017-06-22
US9824963B2 (en) 2017-11-21
JP2017112209A (ja) 2017-06-22

Similar Documents

Publication Publication Date Title
JP6690929B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6298722B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7202784B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9220167B2 (en) Wiring substrate, semiconductor device, and method of manufacturing wiring substrate
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6162458B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6358431B2 (ja) 電子部品装置及びその製造方法
JP5981232B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6615701B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6816964B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6951838B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6228785B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2022016495A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6341714B2 (ja) 配線基板及びその製造方法
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2020191388A (ja) 配線基板、及び配線基板の製造方法
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5511922B2 (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200409

R150 Certificate of patent or registration of utility model

Ref document number: 6690929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150