JP6626687B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP6626687B2
JP6626687B2 JP2015211723A JP2015211723A JP6626687B2 JP 6626687 B2 JP6626687 B2 JP 6626687B2 JP 2015211723 A JP2015211723 A JP 2015211723A JP 2015211723 A JP2015211723 A JP 2015211723A JP 6626687 B2 JP6626687 B2 JP 6626687B2
Authority
JP
Japan
Prior art keywords
wiring pattern
insulating layer
layer
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015211723A
Other languages
English (en)
Other versions
JP2017084962A (ja
JP2017084962A5 (ja
Inventor
広 冨沢
広 冨沢
深瀬　克哉
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015211723A priority Critical patent/JP6626687B2/ja
Priority to US15/297,782 priority patent/US9799595B2/en
Publication of JP2017084962A publication Critical patent/JP2017084962A/ja
Publication of JP2017084962A5 publication Critical patent/JP2017084962A5/ja
Application granted granted Critical
Publication of JP6626687B2 publication Critical patent/JP6626687B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
従来、搭載される半導体素子の高密度化が進み、配線基板の薄型化や、配線パターンの高密度化が要求されている。このような要求に応えるために、高い剛性を有し層間絶縁層よりも厚いコア基板（支持部材）を除去した配線基板、いわゆるコアレス基板が提案されている（例えば、特許文献１参照）。このようなコアレス基板は、例えば、以下のような製造方法により製造することができる。
コアレス基板の基本的なプロセスは、まず支持基板としての仮基板を用意し、この仮基板上にパッドを有する配線パターンを形成し、次いで仮基板上に所要の層数のビルドアップ配線層と絶縁層とを積層した後、最終的に仮基板を除去するものである。
特開２０１１−１２４５５５号公報
ところで、上述した製造方法により製造された配線基板では、パッドを有する配線パターンと最外層の絶縁層とが同一平面上に形成されている。換言すると、上記配線基板では、配線パターンの上面と最外層の絶縁層の上面とが略面一に形成されている。このような配線基板では、配線パターンが絶縁層から剥離しやすいという問題がある。
本発明の一観点によれば、電子部品が実装される実装領域内に形成されたパッドと、前記パッドから平面方向に延出された回路パターンとを有する配線パターンと、前記配線パターンの上面の外縁部全周を連続して被覆する被覆部を有し、前記配線パターンの下面及び側面を被覆するとともに、前記配線パターンの上面の一部を露出する絶縁層と、前記被覆部の側面と、前記絶縁層から露出する前記配線パターンの上面とからなる凹部と、を有し、前記絶縁層の上面は、前記配線パターンの上面よりも上方に形成されており、前記被覆部の側面は、凸型Ｒ形状に形成されており、前記凹部は、底部の開口径が最も狭く形成されるとともに、前記底部から上方に向かうに連れて開口径が大きくなるように形成されており、前記絶縁層の上面は、前記被覆部の側面よりも表面粗度の大きい粗化面である。
本発明の一観点によれば、配線パターンの剥離を抑制できるという効果を奏する。
第１実施形態の配線基板を示す概略平面図。 第１実施形態の半導体装置を示す概略断面図（図１における２−２断面図）。 第１実施形態の配線基板の一部を拡大した拡大平面図。 第１実施形態の配線基板の一部を拡大した拡大断面図（図３における４−４断面図）。 （ａ）〜（ｃ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｄ）は、（ｃ）に示した構造体の一部を拡大した拡大断面図。 （ａ），（ｃ），（ｄ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、（ａ）に示した構造体の一部を拡大した拡大断面図。 （ａ）〜（ｃ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｄ）は、第１実施形態の半導体装置の製造方法を示す概略断面図。 第２実施形態の配線基板を示す概略平面図。 第２実施形態の配線基板の一部を拡大した拡大平面図。 第２実施形態の配線基板を示す概略平面図。 第２実施形態の半導体装置を示す概略断面図（図１０における１２−１２断面図）。 （ａ）〜（ｄ）は、第３実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、変形例の配線基板の製造方法を示す概略断面図。 変形例の半導体装置を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
（第１実施形態）
以下、図１〜図８に従って第１実施形態を説明する。
図２に示すように、半導体装置１０は、配線基板２０と、その配線基板２０にフリップチップ実装された１つ又は複数（ここでは、１つ）の半導体素子６０と、アンダーフィル材６５と、封止樹脂６６と、外部接続端子７０とを有している。
配線基板２０は、複数の配線パターン３０と、絶縁層４０と、複数の表面処理層５１，５２とを有している。配線パターン３０の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層４０の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。
図１に示すように、各配線パターン３０は、半導体素子６０が搭載される実装領域よりも外側の領域に形成された接続パッド３１と、実装領域内に形成されたパッド３２と、接続パッド３１とパッド３２とを接続する回路パターン３３とを有している。これら接続パッド３１とパッド３２と回路パターン３３とは一体に形成されている。
複数の接続パッド３１は、配線基板２０の外周領域に設けられている。複数の接続パッド３１は、例えば、配線基板２０の外周縁（外形）に沿ってペリフェラル状に形成されている。これら複数の接続パッド３１は、例えば、実装領域を囲むように形成されている。各接続パッド３１は、例えば、平面視略円形状に形成されている。接続パッド３１の下面は、マザーボード等の実装基板に実装する際に使用されるリードピンやはんだボール等の外部接続端子７０（図２参照）が接続される外部接続用パッドとして機能する。
図１に示すように、各回路パターン３３は、例えば、平面視略矩形状に形成されている。各回路パターン３３は、平面方向（絶縁層４０の厚さ方向と断面視で直交する方向）に引き回されるように形成されている。例えば、一部の配線パターン３０では、接続パッド３１から回路パターン３３によって平面方向に引き回され、その引き回された先にパッド３２が形成されている。換言すると、一部の配線パターン３０では、回路パターン３３の一端部に接続パッド３１が形成され、回路パターン３３の他端部にパッド３２が形成されている。この配線パターン３０が有するパッド３２は、例えば、平面視略円形状に形成されている。残りの配線パターン３０では、接続パッド３１から実装領域に向かって回路パターン３３が延出され、その回路パターン３３の延出方向の中途部にパッド３２が形成されている。この回路パターン３３は、パッド３２から更に実装領域の内側に向かって延出されている。この配線パターン３０が有するパッド３２は、例えば、平面視楕円形状や平面視矩形状に形成されている。各パッド３２の上面は、半導体素子６０と電気的に接続するための半導体素子搭載用のパッドとして機能する。複数のパッド３２は、半導体素子６０に設けられた接続端子６１（図２参照）の配設形態に応じて、実装領域内に配設されている。
図２に示すように、絶縁層４０は、配線パターン３０の側面及び下面を被覆するとともに、配線パターン３０（接続パッド３１、パッド３２及び回路パターン３３）の上面の一部を露出するように形成されている。また、絶縁層４０は、配線パターン３０の上面の外縁部を被覆するように形成されている。この絶縁層４０によって、配線パターン３０は支持されている。
絶縁層４０の上部は、配線パターン３０の上面よりも上方に突出するように形成されている。すなわち、絶縁層４０の上面４０Ａは、配線パターン３０の上面よりも上方に設けられている。このため、配線基板２０では、絶縁層４０の上部と配線パターン３０の上面とによって段差が形成されている。
絶縁層４０の上面４０Ａには、配線パターン３０を収容し、配線パターン３０の上面の一部を露出する凹部４０Ｘが形成されている。この凹部４０Ｘは、絶縁層４０の上面４０Ａから絶縁層４０の厚さ方向の中途位置まで形成されている。具体的には、凹部４０Ｘは、配線パターン３０の厚さよりも深くなるように形成されている。なお、凹部４０Ｘの平面形状は、配線パターン３０の平面形状に対応して形成されている。
凹部４０Ｘの底面上に配線パターン３０が形成されている。このため、配線パターン３０の下面は、凹部４０Ｘの底面を構成する絶縁層４０に接し、その絶縁層４０によって被覆されている。また、配線パターン３０の側面全面は、凹部４０Ｘの内側面の一部を構成する絶縁層４０に接し、その絶縁層４０によって被覆されている。
凹部４０Ｘの内側面の上部には、配線パターン３０の上面の一部を覆うように、凹部４０Ｘの内側に向かって突出する被覆部４１が形成されている。被覆部４１は、配線パターン３０の上面と平面視で重なる位置であって、配線パターン３０の上部に配置されている。この被覆部４１は、配線パターン３０の上面の外縁部に接しその外縁部を被覆するように形成されている。
図３に示すように、絶縁層４０の被覆部４１（図中、梨地模様で示した部分）は、配線パターン３０、つまり接続パッド３１、パッド３２及び回路パターン３３の上面の外縁部全周を連続して被覆するように形成されている。このため、配線パターン３０は、その外形（図中破線参照）よりも一回り小さい部分の上面が絶縁層４０から露出されている。
図４に示すように、被覆部４１の側面（外周面）は、例えば、断面視凸型Ｒ形状に形成されている。すなわち、被覆部４１の側面は、断面視において、配線パターン３０の側面と平面視で重なる位置における上面４０Ａから、凹部４０Ｘ（配線パターン３０）の内側に向かって円弧状に突出するように形成されている。本例では、被覆部４１の側面の下端が、被覆部４１の側面の中で最も凹部４０Ｘ（配線パターン３０）の内側に位置するように形成されている。例えば、本例の被覆部４１は、断面視略扇形状に形成されている。この被覆部４１は、配線パターン３０を係止するように形成されている。
一方、絶縁層４０の上面４０Ａは、平坦に形成されている。絶縁層４０の上面４０Ａは、例えば、配線パターン３０の上面と平行になるように形成されている。
以上説明したように、配線基板２０では、１層の絶縁層４０が、配線パターン３０の４つの側面と下面と上面との６面に接触されている。すなわち、絶縁層４０は、配線パターン３０を取り囲むように形成されている。そして、絶縁層４０、特に配線パターン３０の上面と接触する被覆部４１により、配線パターン３０が係止されている。換言すると、各配線パターン３０は、絶縁層４０内に食い込んで形成され、上面の外縁部が絶縁層４０の被覆部４１に係止されている。このため、配線パターン３０が絶縁層４０から剥離することが好適に抑制される。
図２に示すように、絶縁層４０の下面には、当該絶縁層４０を厚さ方向に貫通して配線パターン３０の接続パッド３１の下面の一部を露出する貫通孔４０Ｙが形成されている。貫通孔４０Ｙは、凹部４０Ｘと連通するように形成されている。なお、本例の絶縁層４０は、貫通孔４０Ｙの底部に露出する接続パッド３１の下面を除く配線パターン３０の下面全面を被覆するように形成されている。
貫通孔４０Ｙの底部に露出する各接続パッド３１の下面には、必要に応じて、表面処理層５１が形成されている。表面処理層５１の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＡｕ層、Ｎｉ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、接続パッド３１の下面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層５１を形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、接続パッド３１の下面に、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層５１が形成される。なお、接続パッド３１の下面に表面処理層５１が形成されている場合には、その表面処理層５１が外部接続用パッドとして機能する。
本例では、表面処理層５１上に外部接続端子７０を設けるようにしたが、貫通孔４０Ｙから露出する接続パッド３１（又は、接続パッド３１上に表面処理層５１が形成されている場合には、その表面処理層５１）自体を、外部接続端子としてもよい。
一方、絶縁層４０から露出された各パッド３２の上面には、必要に応じて、表面処理層５２が形成されている。表面処理層５２の例としては、表面処理層５１と同様に、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などの金属層やＯＳＰ処理による有機被膜を挙げることができる。なお、パッド３２の上面に表面処理層５２が形成されている場合には、その表面処理層５２が半導体素子搭載用のパッドとして機能する。
以上説明した配線基板２０に、半導体素子６０がフリップチップ実装されている。すなわち、半導体素子６０の回路形成面（ここでは、下面）に配設された接続端子６１を、接合部材６２を介して配線基板２０の表面処理層５２に接合することにより、半導体素子６０は、接続端子６１及び接合部材６２を介して配線パターン３０と電気的に接続されている。
半導体素子６０としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体素子６０としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。なお、配線基板２０に複数の半導体素子６０を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板２０に搭載するようにしてもよい。
接続端子６１としては、例えば、金属ポストを用いることができる。この接続端子６１は、半導体素子６０の回路形成面から下方に延びる柱状の接続端子である。本例の接続端子６１は、例えば、円柱状に形成されている。接続端子６１の材料としては、例えば、銅や銅合金を用いることができる。なお、接続端子６１としては、金属ポストの他に、例えば金バンプを用いることもできる。
接合部材６２は、表面処理層５２に接合されるとともに、接続端子６１に接合されている。接合部材６２としては、例えば、錫（Ｓｎ）層や鉛フリーはんだのはんだめっきを用いることができる。はんだめっきの材料としては、例えば、Ｓｎ−銀（Ａｇ）系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系の鉛フリーはんだを用いることができる。
アンダーフィル材６５は、配線基板２０と半導体素子６０との隙間を充填するように設けられている。アンダーフィル材６５の材料としては、例えば、エポキシ樹脂などの絶縁性樹脂を用いることができる。
封止樹脂６６は、半導体素子６０を封止するように配線基板２０の絶縁層４０上に設けられている。封止樹脂６６は、絶縁層４０の上面４０Ａと、アンダーフィル材６５の表面と、アンダーフィル材６５及び絶縁層４０から露出された配線パターン３０の上面とを被覆するように形成されている。封止樹脂６６の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、封止樹脂６６としては、例えば、モールド樹脂を用いることができる。
外部接続端子７０は、配線基板２０の表面処理層５１上に形成されている。この外部接続端子７０は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子７０としては、例えば、はんだボールやリードピンを用いることができる。本実施形態では、外部接続端子７０として、はんだボールを用いている。
次に、配線基板２０の製造方法について説明する。なお、説明の便宜上、最終的に配線基板２０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
図５（ａ）に示すように、支持体８０の下面にキャリア付金属箔８１が貼着された支持基板を準備する。支持体８０は、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含浸させたプリプレグである。キャリア付金属箔８１は、支持体８０の下面に貼着されたキャリア層８２と、キャリア層８２の下面に剥離層（図示略）を介して積層された極薄の金属箔８３とを有している。キャリア層８２は、金属箔８３の取り扱いを容易にするための支持材として設けられている。キャリア層８２は、例えば、厚さが１５〜７０μｍ程度の銅板である。金属箔８３は、例えば、厚さが０．５〜５μｍ程度の銅箔である。
なお、キャリア層８２の材料としては、銅に限定されず、銅以外の導電性を有する金属層であってもよいし、樹脂等の絶縁層であってもよい。また、金属箔８３の材料としては、銅に限定されず、銅以外の金属であってもよい。
次に、金属箔８３の下面８３Ａに金属膜８４を形成する。金属膜８４は、例えば、電解めっき法、スパッタ法や蒸着法を用いて形成することができる。本例では、金属箔８３の下面８３Ａ及び金属膜８４の下面８４Ａは、平坦に形成されている。金属膜８４の材料としては、後工程で形成される配線パターン３０（図２参照）及び金属箔８３に対して選択的にエッチング除去することのできる導電材料を用いることができる。このような金属膜８４の材料としては、例えば、Ｎｉ、クロム（Ｃｒ）、Ｓｎ、Ａｇなどの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。本例の金属膜８４の材料としてはＮｉを用いる。金属膜８４の厚さは、例えば、１〜１０μｍ程度とすることができる。
次に、図５（ｂ）に示す工程では、金属膜８４の下面８４Ａに、接続パッド３１、パッド３２及び回路パターン３３を有する配線パターン３０を形成する。このとき、隣接する配線パターン３０の間には、金属膜８４の下面８４Ａを露出する開口部３０Ｘが形成される。配線パターン３０は、例えば、セミアディティブ法によって形成することができる。具体的には、まず、金属膜８４の下面８４Ａに、配線パターン３０の形状に対応した開口部を有するレジストパターン（図示略）を形成する。続いて、レジストパターンの開口部から露出する金属膜８４の下面８４Ａに、金属膜８４を給電層とする電解銅めっきにより銅めっき皮膜を析出させる。その後、レジストパターンを除去することにより、金属膜８４の下面８４Ａに配線パターン３０を形成することができる。このように、配線パターン３０は、エッチング処理を必要としない工程により形成することができる。このため、配線パターン３０を容易に微細化することができる。なお、配線パターン３０の形成方法としては、上述したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用することもできる。
続いて、図５（ｃ）に示す工程では、配線パターン３０をエッチングマスクとして、金属膜８４の一部を配線パターン３０及び金属箔８３に対して選択的に除去し、金属箔８３の下面８３Ａの一部を露出する凹部８４Ｘを形成する。本工程では、金属箔８３（Ｃｕ層）が、金属膜８４をエッチングする際のエッチングストッパ層として機能する。すなわち、金属膜８４の材料としてエッチングにより金属箔８３に対して選択的に除去可能な材料を用いているため、金属膜８４を除去して凹部８４Ｘを形成する際に金属箔８３の下面はエッチングされない。このため、凹部８４Ｘを形成した後も金属箔８３の下面は平坦面のままである。すなわち、凹部８４Ｘの底部に露出する金属箔８３の下面、つまり凹部８４Ｘの底面となる金属箔８３の下面は平坦面である。また、金属膜８４の厚さがそのまま凹部８４Ｘの深さとなる。このため、金属膜８４の厚さを適宜調整することにより、凹部８４Ｘの深さを所望の深さに容易に設定することができる。
例えば、金属膜８４の材料がＮｉである場合には、過酸化水素・硝酸系の溶液を用いた等方性エッチングにより、金属膜８４を選択的に除去し、凹部８４Ｘを形成することができる。この等方性エッチングでは、エッチングが垂直方向のみならず水平方向にも進行するため、配線パターン３０に被覆された金属膜８４もエッチング除去される。この等方性エッチングにより、図５（ｄ）に示すように、凹部８４Ｘの内側面が、配線パターン３０の側面から配線パターン３０に被覆されている部分に食い込んで形成される。すなわち、凹部８４Ｘは、その平面形状が、隣接する配線パターン３０の間に形成された開口部３０Ｘの平面形状よりも配線パターン３０の内側に拡大されて形成される。換言すると、凹部８４Ｘの平面形状は、開口部３０Ｘの平面形状よりも一回り大きく形成される。この凹部８４Ｘの形成により、各配線パターン３０の上面の外縁部全周が金属膜８４から露出され外部に露出される。また、凹部８４Ｘの内側面の上端側（金属箔８３と接する側）は丸みを帯び、例えば、断面視凹型Ｒ形状に形成される。すなわち、凹部８４Ｘの内側面は、断面視略円弧状に形成される。
次いで、図６（ａ）及び図６（ｂ）に示す工程では、金属箔８３の下面８３Ａに、配線パターン３０を被覆するように絶縁層４０を形成する。絶縁層４０は、配線パターン３０の側面全面及び下面全面を被覆するように形成される。さらに、絶縁層４０は、凹部８４Ｘを充填するように形成される。このため、絶縁層４０の上部が配線パターン３０の上面よりも上方に突出するように形成されるとともに、絶縁層４０の上部の一部が配線パターン３０の外縁部の上に入り込むように形成される。これにより、絶縁層４０の上部には、配線パターン３０の上面の外縁部に接しその外縁部を被覆する被覆部４１が形成される。この被覆部４１は、各配線パターン３０の上面の外縁部全周を連続して被覆するように形成される。このとき、被覆部４１は、凹部８４Ｘの内側面と接するため、その凹部８４Ｘの内側面に沿った形状に形成される。このため、被覆部４１は、各配線パターン３０の内側に向かって断面視略円弧状に突出された形状に形成される。また、絶縁層４０の上面４０Ａは、凹部８４Ｘの底面、つまり金属箔８３の下面８３Ａ（平坦面）に沿った形状に形成される。さらに、凹部８４Ｘの深さがそのまま、配線パターン３０の上面から絶縁層４０の上面４０Ａまでの厚さ（つまり、配線パターン３０の上面から上方に突出する絶縁層４０の突出量）となる。このため、金属膜８４の厚さを適宜調整することにより、配線パターン３０の上面から絶縁層４０の上面４０Ａまでの厚さを所望の厚さに容易に設定することができる。これにより、絶縁層４０の配線パターン３０の上面からの突出量のばらつきを抑制することができる。
以上説明した絶縁層４０は、その絶縁層４０として樹脂フィルムを用いる場合には、例えば、金属箔８３の下面８３Ａに樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜１９０℃程度の温度で熱処理して硬化させることにより形成することができる。また、絶縁層４０として液状又はペースト状の絶縁性樹脂を用いる場合には、金属箔８３の下面８３Ａに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その塗布した絶縁性樹脂を１３０〜１９０℃程度の温度で熱処理して硬化させることにより絶縁層４０を形成することもできる。
次に、図６（ｃ）に示す工程では、絶縁層４０に貫通孔４０Ｙを形成する。貫通孔４０Ｙは、配線パターン３０（接続パッド３１）の下面の一部を露出するように形成される。貫通孔４０Ｙは、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層４０が感光性樹脂を用いて形成されている場合には、例えば、フォトリソグラフィ法により所要の貫通孔４０Ｙを形成するようにしてもよい。
続いて、貫通孔４０Ｙをレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔４０Ｙの底部に露出する配線パターン３０の露出面に付着した樹脂スミア（樹脂残渣）を除去する。
次いで、図６（ｄ）に示す工程では、貫通孔４０Ｙの底部に露出する接続パッド３１の下面に表面処理層５１を形成する。例えば、表面処理層５１がＮｉ層／Ｐｄ層／Ａｕ層である場合には、接続パッド３１の下面に、Ｎｉ層とＰｄ層とＡｕ層とをこの順番で積層して表面処理層５１を形成する。なお、これらＮｉ層、Ｐｄ層、Ａｕ層は、例えば、無電解めっき法により形成することができる。
次に、図７（ａ）に示す工程では、絶縁層４０の下面に、剥離層（図示略）を介して支持体８５を貼着する。支持体８５としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルム、ＰＩ（ポリイミド）フィルム、ＰＥＮ（ポリエチレンナフタレート）フィルム、金属板、ガラス板等を用いることができる。
続いて、支持体８０及びキャリア層８２を除去する。例えば、支持体８０及びキャリア層８２を金属箔８３から機械的に剥離する。このとき、キャリア層８２と金属箔８３との間には剥離層（図示略）が介在されているため、キャリア層８２と金属箔８３との間の接着力は弱い。このため、支持体８０及びキャリア層８２を金属箔８３から容易に剥離することができる。本工程により、図７（ｂ）に示すように、金属箔８３の上面が外部に露出される。
次いで、金属箔８３を除去する。例えば、金属箔８３として銅箔を用いる場合には、塩化第二鉄水溶液、塩化第二銅水溶液や過硫酸アンモニウム水溶液等を用いたウェットエッチングにより、金属膜８４（Ｎｉ層）に対して選択的にエッチングして金属箔８３を除去する。このとき、金属膜８４及び絶縁層４０が、金属箔８３をエッチングする際のエッチングストッパ層として機能する。本工程により、図７（ｃ）に示すように、金属膜８４の上面及び絶縁層４０の上面４０Ａが外部に露出される。
続いて、金属膜８４を除去する。例えば、金属膜８４としてＮｉ層を用いる場合には、過酸化水素・硝酸系の溶液を用いたウェットエッチングにより、配線パターン３０（Ｃｕ層）に対して選択的にエッチングして金属膜８４を除去する。このとき、配線パターン３０及び絶縁層４０が、金属膜８４をエッチングする際のエッチングストッパ層として機能する。本工程により、図８（ａ）に示すように、配線パターン３０の上面の一部が外部に露出される。このとき、図８（ａ）に示した構造体の上部では、絶縁層４０の上面４０Ａと被覆部４１の側面と配線パターン３０の上面とによって段差が形成される。
次いで、図８（ｂ）に示す工程では、絶縁層４０から露出するパッド３２の上面に表面処理層５２を形成する。例えば、表面処理層５２がＮｉ層／Ｐｄ層／Ａｕ層である場合には、パッド３２の上面に、Ｎｉ層とＰｄ層とＡｕ層とをこの順番で積層して表面処理層５２を形成する。なお、これらＮｉ層、Ｐｄ層、Ａｕ層は、例えば、無電解めっき法により形成することができる。
次に、支持体８５を除去する。例えば、支持体８５を絶縁層４０から機械的に剥離する。このとき、支持体８５と絶縁層４０との間には剥離層（図示略）が介在されているため、支持体８５と絶縁層４０との間の接着力は弱い。このため、支持体８５を絶縁層４０から容易に剥離することができる。このとき、絶縁層４０の下面において、支持体８５の剥離による損傷等は発生しない。本工程により、図８（ｃ）に示すように、絶縁層４０の下面が外部に露出される。
以上の製造工程により、本実施形態の配線基板２０を製造することができる。
次に、半導体装置１０の製造方法について説明する。
まず、図８（ｄ）に示す工程では、柱状の接続端子６１を有する半導体素子６０を用意する。接続端子６１は、公知の製造方法により製造することが可能であるため、図示を省略して詳細な説明を割愛するが、例えば以下のような方法で製造される。
まず、半導体素子６０の回路形成面（ここでは、下面）に、例えば電極パッドを露出させる開口部を有する保護膜を形成し、その保護膜の下面及び電極パッドの下面を被覆するようにシード層を形成する。次に、接続端子６１の形成領域に対応する部分のシード層（電極パッドの下面を被覆するシード層）を露出させたレジスト層を形成する。続いて、レジスト層から露出されたシード層上に、そのシード層を給電層に利用する電解めっき法（例えば、電解銅めっき法）を施すことにより、電極パッド上に柱状の接続端子６１を形成する。
続いて、接続端子６１の下面に、接合部材６２を形成する。この接合部材６２は、例えば、上記シード層上に形成されたレジスト層をめっきマスクに利用し、シード層をめっき給電層に利用する電解はんだめっき法により、接続端子６１の下面にはんだを被着することにより形成することができる。その後、不要なシード層及びレジスト層を除去する。
次いで、配線基板２０の表面処理層５２上に、半導体素子６０の接続端子６１をフリップチップ接合する。例えば、配線基板２０と半導体素子６０とを位置合わせした後に、リフロー処理を行って接合部材６２（はんだめっき層）を溶融させ、接続端子６１を表面処理層５２に電気的に接続する。これにより、接続端子６１は、接合部材６２及び表面処理層５２を介して配線パターン３０と電気的に接続される。
その後、フリップチップ接合された半導体素子６０と配線基板２０との間に、アンダーフィル材６５（図２参照）を充填し、そのアンダーフィル材６５を硬化する。
続いて、配線基板２０の絶縁層４０上に、半導体素子６０を封止する封止樹脂６６（図２参照）を形成する。例えば、封止樹脂６６の材料として熱硬化性を有したモールド樹脂を用いる場合には、アンダーフィル材６５を形成した構造体を金型内に収容し、その金型内に圧力（例えば、５〜１０ＭＰａ）を印加し、流動化したモールド樹脂を導入する。その後、モールド樹脂を１８０℃程度の温度で加熱して硬化させることで、封止樹脂６６を形成する。なお、モールド樹脂を充填する方法としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などの方法を用いることができる。
次いで、配線基板２０の表面処理層５１上に外部接続端子７０を形成する。例えば、表面処理層５１上に、適宜フラックスを塗布した後、外部接続端子７０（ここでは、はんだボール）を搭載し、２４０〜２６０℃程度の温度でリフロー処理を行って固定する。その後、表面を洗浄してフラックスを除去する。
以上の製造工程により、図２に示した半導体装置１０を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）配線パターン３０の下面及び側面を被覆する絶縁層４０に、配線パターン３０の上面の外縁部全周を連続して被覆する被覆部４１を設けた。これにより、絶縁層４０が配線パターン３０の４つの側面と下面と上面との６面に接触され、その絶縁層４０によって配線パターン３０が係止される。このため、配線パターン３０が絶縁層４０から剥離することを好適に抑制することができる。
（２）絶縁層４０の上面４０Ａを、配線パターン３０の上面よりも上方に設けた。このため、配線パターン３０の上面は、絶縁層４０の上面４０Ａよりも凹んだ位置に設けられる。これにより、配線パターン３０の上面に傷がつくことを好適に抑制することができる。
（３）ところで、従来の配線基板のように、配線パターン３０の上面と絶縁層４０の上面とが面一である場合には、隣接する配線パターン３０の間に延在された絶縁層４０の上面が直線状に形成される。すると、隣接する配線パターン３０の間に延在された絶縁層４０の上面の距離が短くなるため、マイグレーションが発生しやすくなる。このため、従来の配線基板では、隣接する配線パターン３０間における絶縁信頼性が低くなるという問題があった。
これに対し、本実施形態の配線基板２０では、隣接する配線パターン３０の間に、その各配線パターン３０の上面の一部を被覆し、上面４０Ａが配線パターン３０の上面よりも高い位置に形成された絶縁層４０が形成されている。これにより、絶縁層４０の上面４０Ａ及び側面と配線パターン３０の上面とによって段差が形成される。このため、隣接する配線パターン３０の間に延在された絶縁層４０の表面（側面及び上面４０Ａ）の距離が、従来の配線基板よりも長くなる。したがって、配線基板２０では、隣接する配線パターン３０の間でマイグレーションが発生することを好適に抑制でき、隣接する配線パターン３０間における絶縁信頼性を向上させることができる。
（４）配線パターン３０の上面を被覆する絶縁層４０、つまり被覆部４１の側面を凸型Ｒ形状に形成した。これにより、アンダーフィル材６５の流動性を向上させることができ、アンダーフィル材６５の充填性を向上させることができる。このとき、凸型Ｒ形状の被覆部４１は、パッド３２の上のみならず、回路パターン３３の上にも形成されている。このため、アンダーフィル材６５の流動性を実装領域全体で向上させることができる。
（５）支持体８０及びキャリア付金属箔８１からなる支持基板の下面に金属膜８４を形成し、金属膜８４の下面に配線パターン３０を形成するようにした。その後、配線パターン３０をエッチングマスクとして、金属膜８４を配線パターン３０及び支持基板に対して選択的に除去して凹部８４Ｘを形成するようにした。そして、配線パターン３０の下面及び側面を被覆し、凹部８４Ｘを充填する絶縁層４０を形成するようにした。このため、金属膜８４の厚さを調整することにより、凹部８４Ｘの深さを調整することができ、絶縁層４０の配線パターン３０の上面からの突出量を調整することができる。したがって、絶縁層４０の配線パターン３０の上面からの突出量のばらつきを抑制することができる。
（第２実施形態）
以下、図９〜図１２に従って第３実施形態を説明する。この実施形態の半導体装置１０Ａは、配線基板２０Ａの配線パターン３０の構成が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。先の図１〜図８に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１２に示すように、半導体装置１０Ａは、配線基板２０Ａと、その配線基板２０Ａにフリップチップ実装された１つ又は複数（ここでは、１つ）の半導体素子６０と、アンダーフィル材６５と、封止樹脂６６と、外部接続端子７０とを有している。
図９に示すように、配線基板２０Ａの各配線パターン３０は、接続パッド３１と、実装領域内に形成されたパッド３２と、接続パッド３１とパッド３２とを接続する回路パターン３３とを有している。
具体的には、図１０に示すように、一部の配線パターン３０は、１つの接続パッド３１と、１つのパッド３２と、接続パッド３１とパッド３２とを接続する回路パターン３３とを有している。一部の配線パターン３０は、１つの接続パッド３１と、複数のパッド３２と、１つの接続パッド３１と各パッド３２とを接続する複数の回路パターン３３とを有している。一部の配線パターン３０は、複数の接続パッド３１と、複数のパッド３２と、接続パッド３１とパッド３２とを接続する複数の回路パターン３３とを有している。
図９及び図１１に示すように、複数の接続パッド３１は、配線基板２０Ａの全体に格子状に配置するエリアアレイ型で配置されている。すなわち、複数の接続パッド３１は、絶縁層４０上に、平面視においてマトリクス状（ここでは、７×７）に配置されている。図９に示すように、複数の接続パッド３１は、半導体素子６０が実装される実装領域内、又はその実装領域よりも外側の領域に形成されている。各接続パッド３１は、例えば、平面視略円形状に形成されている。各接続パッド３１は、例えば、パッド３２の平面形状よりも大きく形成されている。なお、図９は、図１２に示した配線基板２０Ａを上方から視た平面図であり、図１１は、図１２に示した配線基板２０Ａを下方から見た平面図である。
図１１及び図１２に示すように、各接続パッド３１の下面の一部は、絶縁層４０の下面に形成された貫通孔４０Ｙの底部に露出されている。この貫通孔４０Ｙの底部に露出する各接続パッド３１の下面全面には、表面処理層５１が形成されている。
図９に示すように、実装領域内に配置された接続パッド３１の上面には、表面処理層５２が形成されている。すなわち、図１２に示すように、実装領域内に配置された接続パッド３１は、下面に表面処理層５１が形成され、上面に表面処理層５２が形成されている。換言すると、実装領域内に配置された接続パッド３１は、下面が外部接続用パッドとして機能するとともに、上面が半導体素子搭載用のパッドとして機能する。
絶縁層４０から露出された各パッド３２の上面全面には、表面処理層５２が形成されている。そして、図９に示すように、複数の表面処理層５２は、実装領域の全体に格子状に配置するエリアアレイ型で配置されている。すなわち、複数の表面処理層５２は、配線パターン３０上に、平面視においてマトリクス状（ここでは、１１×１１）に配置されている。
図１０に示すように、絶縁層４０は、上記第１実施形態と同様に、配線パターン３０（接続パッド３１、パッド３２及び回路パターン３３）の上面の外縁部全周を連続して被覆する被覆部４１を有している。このため、配線パターン３０は、その外形（図中の破線参照）よりも一回り小さい部分の上面が絶縁層４０から露出されている。
以上説明した本実施形態によれば、上記第１実施形態と同様の効果を奏することができる。なお、配線基板２０Ａ及び半導体装置１０Ａは、上記第１実施形態と同様の製造方法により製造することができるため、製造方法については説明を省略する。
（第３実施形態）
以下、図１３に従って第３実施形態について説明する。この実施形態では、配線基板２０の製造方法が第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。先の図１〜図１２に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
まず、図５（ａ）〜図５（ｃ）に示した工程と同様の工程を実施することにより、図１３（ａ）に示した構造体を製造する。
次に、図１３（ｂ）に示す工程では、図１３（ａ）に示した構造体の下面側に露出している金属層のうちＣｕ層、ここでは配線パターン３０及び金属箔８３に対して選択的に粗化処理を施す。この粗化処理により、各配線パターン３０の下面及び側面に微細な凹凸が形成され、それら各配線パターン３０の下面全面及び側面全面が粗化面３０Ｒに形成される。さらに、凹部８４Ｘに露出された各配線パターン３０の上面にも微細な凹凸が形成され、それら各配線パターン３０の上面の一部も粗化面３０Ｒに形成される。また、粗化処理により、凹部８４Ｘの底部に露出する金属箔８３の下面８３Ａに微細な凹凸が形成され、その金属箔８３の下面８３Ａが粗化面８３Ｒに形成される。例えば、粗化前の（または、金属膜８４に被覆された）配線パターン３０及び金属箔８３の表面の粗度が表面粗さＲａ値で１〜３００ｎｍ程度であるのに対し、粗化処理により配線パターン３０及び金属箔８３の表面の粗度を表面粗さＲａ値で１００〜７００ｎｍ程度とすることができる。換言すると、本工程では、外部に露出された配線パターン３０及び金属箔８３の表面の粗度が、表面粗さＲａ値で１００〜１５０ｎｍ程度となるように粗化が行われる。ここで、表面粗さＲａ値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
本工程の粗化処理は、例えば、エッチング処理や黒化処理により行うことができる。この粗化処理をエッチング処理で行う場合には、例えば、金属膜８４（例えば、Ｔｉ層）の表面が粗化されないように、金属膜８４に対して配線パターン３０および金属箔８３（例えば、Ｃｕ層）が選択的にエッチングされるようにエッチング液等の条件が設定されている。このため、金属膜８４は本工程の粗化処理の影響を受けず、金属膜８４の表面は粗面化されない。したがって、粗化処理後の凹部８４Ｘの内側面は、粗化面３０Ｒ，８３Ｒよりも粗度の小さい平滑面のままである。なお、本工程の粗化処理（エッチング処理）に用いられるエッチング液としては、例えば、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等のエッチング液を用いることができる。
次に、図１３（ｃ）に示す工程では、図６（ａ）及び図６（ｂ）に示した工程と同様に、金属箔８３の下面８３Ａに、配線パターン３０を被覆するように絶縁層４０を形成する。この絶縁層４０は、配線パターン３０の側面全面及び下面全面を被覆するように形成されるとともに、凹部８４Ｘを充填するように形成される。これにより、絶縁層４０の上部には、配線パターン３０の上面の外縁部に接しその外縁部を被覆する被覆部４１が形成される。このとき、絶縁層４０と接する配線パターン３０の表面全面（配線パターン３０の下面全面及び側面全面と配線パターン３０の上面の外縁部と）が粗化面３０Ｒに形成されている。このため、配線パターン３０の表面全面が平滑面である場合に比べて、配線パターン３０と絶縁層４０との密着性を向上させることができる。これにより、配線パターン３０が絶縁層４０から剥離することを好適に抑制することができる。
また、絶縁層４０の上面４０Ａは、凹部８４Ｘの底面である金属箔８３の下面８３Ａ、つまり粗化面８３Ｒに沿った形状に形成されるため、粗化面８３Ｒと同程度の粗化面４０Ｒに形成される。すなわち、粗化面４０Ｒの表面粗度は、例えば、表面粗さＲａ値で１００〜１５０ｎｍ程度となる。また、被覆部４１の側面は、凹部８４Ｘの内側面（平滑面）に沿った形状に形成されるため、粗化面４０Ｒよりも粗度の小さい平滑面に形成される。これにより、絶縁層４０のうち配線パターン３０よりも上方に突出した部分では、側面（つまり、被覆部４１の側面）が平滑面に形成され、上面４０Ａが側面よりも粗度の大きい粗化面４０Ｒに形成される。
続いて、図６（ｃ）〜図８（ａ）に示した工程と同様に、図１３（ａ）に示した支持体８０、キャリア層８２、金属箔８３及び金属膜８４を除去する。これにより、図１３（ｄ）に示すように、配線パターン３０の上面と、絶縁層４０の上面４０Ａ（粗化面４０Ｒ）と、被覆部４１の側面とが外部に露出される。
その後、図８（ｂ）及び図８（ｃ）に示した工程と同様の工程を実施することにより、本実施形態の配線基板２０を製造することができる。
以上説明した実施形態によれば、第１実施形態の（１）〜（５）の効果に加えて以下の効果を奏することができる。
（６）絶縁層４０と接する配線パターン３０の表面全面を粗化面３０Ｒに形成した。これにより、アンカー効果が生じ、配線パターン３０と絶縁層４０との密着性を向上させることができる。したがって、配線パターン３０が絶縁層４０から剥離することを好適に抑制できる。
（７）絶縁層４０の上面４０Ａを粗化面４０Ｒに形成した。これにより、隣接する配線パターン３０の間に延在された絶縁層４０の表面（上面４０Ａ及び側面）の距離が、上面４０Ａが平滑面である場合に比べて長くなる。したがって、配線基板２０では、隣接する配線パターン３０の間でマイグレーションが発生することをより好適に抑制でき、隣接する配線パターン３０間における絶縁信頼性をより向上させることができる。
（８）また、絶縁層４０の上面４０Ａを粗化面４０Ｒとしたため、その絶縁層４０とアンダーフィル材６５との密着性を向上させることができる。なお、実装領域の外側の領域にソルダレジスト層を形成する場合には、そのソルダレジスト層と絶縁層４０の上面４０Ａ（粗化面４０Ｒ）との密着性を向上させることもできる。
（９）絶縁層４０の上面４０Ａを粗化面４０Ｒに形成する一方で、被覆部４１の側面を凸型Ｒ形状及び平滑面に形成した。これにより、耐マイグレーション性能を向上させつつも、アンダーフィル材６５の流動性を向上させることもできる。
（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図１４に示す製造工程により配線基板２０を形成するようにしてもよい。なお、図１４（ａ）は、先の図１３（ｂ）に示した工程の代わりに実施される。
詳述すると、図１４（ａ）に示す工程では、配線パターン３０及び金属箔８３に対して選択的に粗化処理を施す。本工程では、金属箔８３の下面８３Ａに、平面形状が凹部８４Ｘの外周側に拡大された凹部８３Ｘが形成されるように、粗化処理が施される。この粗化処理により、各配線パターン３０の上面の一部、下面及び側面が粗化面３０Ｒに形成される。また、粗化処理により、凹部８３Ｘの内面（内側面及び底面）全面が粗化面８３Ｒに形成される。
本工程では、例えば、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等のエッチング液を用いた等方性エッチングにより、凹部８３Ｘを形成するとともに、その凹部８３Ｘの内側面及び配線パターン３０の表面に対して選択的に粗化処理を施すことができる。この等方性エッチングにより、凹部８３Ｘの内側面が、凹部８４Ｘの内側面から金属膜８４で被覆されている部分に食い込んで形成される。すなわち、凹部８３Ｘの平面形状は、凹部８４Ｘの平面形状よりも一回り大きく形成される。この凹部８３Ｘの形成により、凹部８４Ｘの周囲に位置する金属膜８４の上面が金属箔８３から露出される。この金属箔８３から露出された金属膜８４の上面は、粗化面３０Ｒ，８３Ｒよりも表面粗度の小さい平滑面である。なお、本例では、凹部８３Ｘの底面が金属箔８３の厚さ方向の中途に位置するように形成される。
次に、図１４（ｂ）に示す工程では、図６（ａ）及び図６（ｂ）に示した工程と同様に、金属箔８３の下面８３Ａに、配線パターン３０を被覆するように絶縁層４０を形成する。この絶縁層４０は、配線パターン３０の側面全面及び下面全面を被覆するように形成されるとともに、凹部８４Ｘを充填するように形成される。さらに、絶縁層４０は、凹部８３Ｘを充填するように形成される。このため、絶縁層４０の上部が被覆部４１よりも更に上方に突出するように形成されるとともに、絶縁層４０の上部の一部が金属膜８４の上に入り込むように形成される。これにより、絶縁層４０の上部には、被覆部４１の上端よりも配線パターン３０の内側に突出する突出部４２が形成される。このため、絶縁層４０の上部には、被覆部４１と突出部４２とによって段差が形成される。
また、突出部４２の側面は、凹部８３Ｘの内側面、つまり粗化面８３Ｒに沿った形状に形成されるため、粗化面８３Ｒと同程度の粗化面４０Ｒに形成される。同様に、絶縁層４０の上面４０Ａも粗化面４０Ｒに形成される。なお、突出部４２の下面は、金属膜８４の上面（平滑面）に沿った形状に形成されるため、粗化面４０Ｒよりも粗度の小さい平滑面に形成される。
続いて、図６（ｃ）〜図８（ａ）に示した工程と同様に、図１３（ａ）に示した支持体８０、キャリア層８２、金属箔８３及び金属膜８４を除去する。これにより、図１４（ｃ）に示すように、配線パターン３０の上面と、絶縁層４０の上面４０Ａ（粗化面４０Ｒ）と、被覆部４１の側面と、突出部４２の側面及び下面とが外部に露出される。
その後、図８（ｂ）及び図８（ｃ）に示した工程と同様の工程を実施することにより、本変形例の配線基板２０を製造することができる。
以上説明した製造方法により製造された配線基板２０では、絶縁層４０の上面４０Ａと突出部４２の側面とを粗化面４０Ｒとしたため、絶縁層４０とアンダーフィル材６５との密着性をより向上させることができる。
・上記第３実施形態で説明した製造方法を上記第２実施形態の配線基板２０Ａの製造方法に適用してもよい。また、図１４で説明した製造方法を上記第２実施形態の配線基板２０Ａの製造方法に適用してもよい。
・上記各実施形態の配線基板２０，２０Ａでは、１層の配線層（配線パターン３０）と１層の絶縁層４０とからなる配線基板に具体化した。これに限らず、例えば、配線基板２０，２０Ａを、複数層の配線層と複数層の絶縁層とが交互に積層された配線基板に具体化してもよい。以下に、複数層の配線層及び絶縁層を有する配線基板に具体化した一例を説明する。
例えば図１５に示す配線基板２０Ｂでは、絶縁層４０の下面に、配線層９０と、絶縁層９１と、配線層９２と、絶縁層９３とが順に積層されている。配線層９０，９２の材料としては、例えば、銅や銅合金を用いることができる。絶縁層９１，９３の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。
配線層９０は、絶縁層４０の下面に積層されている。配線層９０は、絶縁層４０を厚さ方向に貫通するビア配線を介して配線パターン３０と電気的に接続されている。絶縁層９１は、配線層９０を被覆するように絶縁層４０の下面に積層されている。配線層９２は、絶縁層９１の下面に積層されている。配線層９２は、絶縁層９１を厚さ方向に貫通するビア配線を介して配線層９０と電気的に接続されている。絶縁層９３は、配線層９２を被覆するように絶縁層９１の下面に積層されている。絶縁層９３には、最下層の配線層９２の下面の一部を外部接続用パッドとして露出する貫通孔９３Ｘが形成されている。この貫通孔９３Ｘの底部に露出する配線層９２の下面には、表面処理層５１が形成されている。
以上説明した構造を有する配線基板２０Ｂは、例えば以下の製造方法により製造することができる。例えば、図６（ａ）に示した工程で絶縁層４０を形成した後に、その絶縁層４０の下面に配線層９０、絶縁層９１、配線層９２及び絶縁層９３を順に積層する。その後、図７（ａ）〜図８（ｃ）に示した工程と同様の工程を実施することにより、配線基板２０Ｂを製造することができる。
・さらに、図１５に示すように、配線基板２０Ｂの表面処理層５１上に外部接続端子７０が形成され、配線基板２０Ｂの表面処理層５２に半導体素子６０がフリップチップ接合された半導体装置１０Ｂに具体化してもよい。
・上記実施形態では、配線基板２０に半導体素子６０をフリップチップ実装した後に、配線基板２０と半導体素子６０との隙間を充填するようにアンダーフィル材６５を充填するようにした。これに限らず、例えば、配線基板２０上に半硬化状態のアンダーフィル材６５を形成し、その配線基板２０に半導体素子６０をフリップチップ実装した後に、アンダーフィル材６５を熱硬化するようにしてもよい。なお、この場合のフリップチップ実装の際には、半導体素子６０の接続端子６１及び接合部材６２が、半硬化状態のアンダーフィル材６５を突き破って、接続端子６１が接合部材６２を介して表面処理層５２に突き当てられる。
なお、半導体装置１０Ａ，１０Ｂの製造方法についても同様に変更することができる。
・上記各実施形態におけるアンダーフィル材６５を省略してもよい。この場合には、例えば、封止樹脂６６によって、配線基板２０，２０Ａ，２０Ｂと半導体素子６０との隙間を封止するようにしてもよい。
・上記実施形態では、表面処理層５２を形成した後に支持体８５を除去するようにした。これに限らず、例えば、封止樹脂６６を形成した後に支持体８５を除去するようにしてもよい。すなわち、支持体８５の除去は、表面処理層５２の形成後から封止樹脂６６の形成後までの間であれば任意のタイミングで行ってもよい。
なお、半導体装置１０Ａ，１０Ｂの製造方法についても同様に変更することができる。
・上記各実施形態では、支持基板の片側（一方の面）に配線パターン３０及び絶縁層４０を積層し、最後に支持基板を除去してコアレスの配線基板２０を製造するようにした。これに限らず、例えば、支持基板の両側（一方の面及び他方の面）に金属膜８４を形成し、それら両側の金属膜８４上に配線パターン３０及び絶縁層４０を積層し、最後に支持基板及び金属膜８４を除去して複数のコアレスの配線基板２０を製造するようにしてもよい。
・上記各実施形態では、単数個取り（一個取り）の製造方法に具体化したが、多数個取りの製造方法に具体化してもよい。
・上記各実施形態では、絶縁層４０から露出する配線パターン３０の上面の一部に表面処理層５２を形成するようにした。これに限らず、例えば、絶縁層４０から露出する配線パターン３０（接続パッド３１、パッド３２及び回路パターン３３）の上面全面を被覆するように表面処理層５２に形成するようにしてもよい。
・上記各実施形態における表面処理層５１を省略してもよい。
・上記各実施形態における表面処理層５２を省略してもよい。
・上記各実施形態における配線基板２０，２０Ａ，２０Ｂにおける配線パターンの取り回しなどは様々に変形・変更することが可能である。
・上記各実施形態の配線基板２０，２０Ａ，２０Ｂに、半導体素子６０の代わりに、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの半導体素子６０以外の電子部品を実装するようにしてもよい。
・また、配線基板２０，２０Ａ，２０Ｂに実装される電子部品の数、その電子部品の実装の形態（例えば、フリップチップ実装、ワイヤボンディング実装、はんだ実装又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
・上記各実施形態では、配線基板２０，２０Ａ，２０Ｂに半導体素子６０等の電子部品を実装する場合について説明したが、被実装体としては電子部品に限定されない。例えば、配線基板２０，２０Ａ，２０Ｂの上に別の配線基板を積み重ねる構造を有するパッケージ（パッケージ・オン・パッケージ）にも、本発明を適用することができる。
１０，１０Ａ，１０Ｂ 半導体装置
２０，２０Ａ，２０Ｂ 配線基板
３０ 配線パターン
３０Ｒ 粗化面
３１ 接続パッド
３２ パッド
３３ 回路パターン
４０ 絶縁層
４０Ａ 上面
４０Ｒ 粗化面
４１ 被覆部
５１ 表面処理層
５２ 表面処理層
６０ 半導体素子
８０ 支持体（支持基板）
８１ キャリア付金属箔（支持基板）
８２ キャリア層
８３ 金属箔
８４ 金属膜
８４Ｘ 凹部

Claims (9)

  1. 電子部品が実装される実装領域内に形成されたパッドと、前記パッドから平面方向に延出された回路パターンとを有する配線パターンと、
    前記配線パターンの上面の外縁部全周を連続して被覆する被覆部を有し、前記配線パターンの下面及び側面を被覆するとともに、前記配線パターンの上面の一部を露出する絶縁層と、
    前記被覆部の側面と、前記絶縁層から露出する前記配線パターンの上面とからなる凹部と、を有し、
    前記絶縁層の上面は、前記配線パターンの上面よりも上方に形成されており、
    前記被覆部の側面は、凸型Ｒ形状に形成されており、
    前記凹部は、底部の開口径が最も狭く形成されるとともに、前記底部から上方に向かうに連れて開口径が大きくなるように形成されており、
    前記絶縁層の上面は、前記被覆部の側面よりも表面粗度の大きい粗化面であることを特徴とする配線基板。
  2. 前記配線パターンの上面は、前記外縁部以外の部分が前記絶縁層から露出していることを特徴とする請求項１に記載の配線基板。
  3. 前記絶縁層と接する前記配線パターンの表面全面は、前記絶縁層から露出された前記配線パターンの上面よりも表面粗度の大きい粗化面であることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記配線パターンは、前記回路パターンを介して前記パッドと接続された接続パッドを有し、
    前記絶縁層は、前記接続パッドの下面の一部を露出する貫通孔を有することを特徴とする請求項１〜３のいずれか一項に記載の配線基板。
  5. 前記貫通孔に露出された前記接続パッドの下面に形成された表面処理層と、
    前記絶縁層から露出された前記パッドの上面に形成された表面処理層と、
    を有することを特徴とする請求項４に記載の配線基板。
  6. 請求項１〜５のいずれか一項に記載の配線基板と、
    前記パッドと電気的に接続され、前記配線基板に実装された半導体素子と、を有することを特徴とする半導体装置。
  7. 支持基板を準備する工程と、
    前記支持基板の下面に金属膜を形成する工程と、
    前記金属膜の下面に配線パターンを形成する工程と、
    前記配線パターンをマスクにして、前記金属膜を前記配線パターン及び前記支持基板に対して選択的に除去し、前記配線パターンの上面の外縁部を露出する凹部を前記金属膜に形成する工程と、
    前記配線パターンの下面全面及び側面全面を被覆するとともに、前記凹部を充填する絶縁層を形成する工程と、
    前記支持基板を除去する工程と、
    前記金属膜を除去する工程と、を有し、
    前記絶縁層には、前記配線パターンの上面の外縁部全周を連続して被覆する被覆部が形成されることを特徴とする配線基板の製造方法。
  8. 前記凹部を形成する工程の後であって、前記絶縁層を形成する工程の前に、前記配線パターンと前記凹部に露出する前記支持基板とに対して選択的に粗化処理を施す工程を有することを特徴とする請求項７に記載の配線基板の製造方法。
  9. 前記凹部を形成する工程では、等方性エッチングにより、前記金属膜を除去して前記凹部を形成することを特徴とする請求項７又は８に記載の配線基板の製造方法。
JP2015211723A 2015-10-28 2015-10-28 配線基板、半導体装置及び配線基板の製造方法 Active JP6626687B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015211723A JP6626687B2 (ja) 2015-10-28 2015-10-28 配線基板、半導体装置及び配線基板の製造方法
US15/297,782 US9799595B2 (en) 2015-10-28 2016-10-19 Careless wiring substrate having an insulation layer with a bulged covering portion and semiconductor device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015211723A JP6626687B2 (ja) 2015-10-28 2015-10-28 配線基板、半導体装置及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2017084962A JP2017084962A (ja) 2017-05-18
JP2017084962A5 JP2017084962A5 (ja) 2018-09-13
JP6626687B2 true JP6626687B2 (ja) 2019-12-25

Family

ID=58637397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015211723A Active JP6626687B2 (ja) 2015-10-28 2015-10-28 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9799595B2 (ja)
JP (1) JP6626687B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022144711A (ja) * 2021-03-19 2022-10-03 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4800253B2 (ja) * 2007-04-04 2011-10-26 新光電気工業株式会社 配線基板の製造方法
JP5003812B2 (ja) * 2009-12-10 2012-08-15 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP5675443B2 (ja) * 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
US8923008B2 (en) * 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
US9799595B2 (en) 2017-10-24
US20170125333A1 (en) 2017-05-04
JP2017084962A (ja) 2017-05-18

Similar Documents

Publication Publication Date Title
JP6752553B2 (ja) 配線基板
JP6462480B2 (ja) 配線基板及び配線基板の製造方法
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9859201B2 (en) Wiring substrate, semiconductor device, and method for manufacturing wiring substrate
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6266907B2 (ja) 配線基板及び配線基板の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6615701B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP6158601B2 (ja) 配線基板及び配線基板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US10716208B1 (en) Wiring board
JP2013093538A (ja) 配線基板及びその製造方法
JP6343058B2 (ja) 配線基板及び配線基板の製造方法
JP5733378B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191202

R150 Certificate of patent or registration of utility model

Ref document number: 6626687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150