JP2013093538A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2013093538A
JP2013093538A JP2012055808A JP2012055808A JP2013093538A JP 2013093538 A JP2013093538 A JP 2013093538A JP 2012055808 A JP2012055808 A JP 2012055808A JP 2012055808 A JP2012055808 A JP 2012055808A JP 2013093538 A JP2013093538 A JP 2013093538A
Authority
JP
Japan
Prior art keywords
layer
region
connection
wiring
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012055808A
Other languages
English (en)
Inventor
Takahiro Hayashi
貴広 林
Tatsuya Ito
達也 伊藤
Seiji Mori
聖二 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2012055808A priority Critical patent/JP2013093538A/ja
Priority to US13/633,421 priority patent/US20130081862A1/en
Priority to TW101136442A priority patent/TWI495405B/zh
Priority to KR1020120110145A priority patent/KR20130036731A/ko
Publication of JP2013093538A publication Critical patent/JP2013093538A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】半導体チップとの接続信頼性の優れた配線基板を提供すること。
【解決手段】オーガニック配線基板１０の基板主面１１側には、樹脂絶縁層２１〜２３と導体層２４とを積層した第１ビルドアップ層３１が形成されている。第１ビルドアップ層３１における最表層の導体層２４は、半導体チップをフリップチップ実装するための複数の接続端子部４１を含む。複数の接続端子部４１は、ソルダーレジスト２５の開口部４３を介して露出している。各接続端子部４１は、半導体チップの接続領域５１と、接続領域５１から平面方向に延設されかつ接続領域５１よりも幅が狭く形成された配線領域５２とを有する。配線領域５２の表面のはんだ濡れ性は接続領域５１の表面のはんだ濡れ性よりも低くなっている。
【選択図】 図２

Description

本発明は、半導体チップをフリップチップ実装するための複数の接続端子部を備えた配線基板及びその製造方法に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（半導体チップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的に半導体チップの底面には多数の接続端子が配置されており、半導体チップの各接続端子は配線基板に形成された複数の接続端子部にフリップチップの形態で接続される（例えば特許文献１参照）。
より詳しくは、配線基板の接続端子部は、銅を主体に構成された導体層からなり、その銅の表面をむき出しのまま、半導体チップ側の接続端子がはんだバンプ等を介して接続される。
また、特許文献１の配線基板では、接続部導体パターン（接続端子部）として、配線パターン（配線領域）と、その配線パターンよりも幅広に形成された接続パッド（接続領域）とを備えている。そして、はんだ接続時には、配線パターンと接続パッドとの表面にはんだペーストをコーティングし、そのはんだペーストを加熱溶融させる。このとき、溶融して液状となったはんだの表面張力によって、そのはんだが接続パッド側に集まるため、接続パッドを半導体チップの接続端子に確実にはんだ接続することが可能となっている。
特許第３４２００７６号公報
ところが、半導体チップの基板実装後に行われる信頼性評価において、はんだの融点以上の熱履歴をかける場合、以下のような問題が発生する。すなわち、特許文献１の配線基板では、溶融したはんだの表面張力によって接続パッド側にはんだが集められているが、配線パターンの表面にも薄膜状のはんだが残されている。従って、配線パターンのはんだ濡れ性は接続パッドのはんだ濡れ性と等しくなっている。このため、はんだ接続後に熱履歴をかけると、接続パッド側に集められていたはんだが配線パターン側に流れ出してしまう。この場合、接続パッド側のはんだが少なくなり、半導体チップのオープン故障が発生してしまう。特に、端子間のピッチを狭くして配線基板の高密度化を図る場合には、端子サイズが小さくなるのに伴ってはんだの使用量が少なくなるため、熱履歴によるオープン故障の発生確率が高くなってしまう。
本発明は上記の課題に鑑みてなされたものであり、その目的は、熱履歴がかかった場合でも接続領域におけるはんだの流出を防止でき、半導体チップとの接続信頼性の優れた配線基板を提供することにある。また、別の目的は、半導体チップとの接続信頼性の優れた配線基板を製造することができる配線基板の製造方法を提供することにある。
そして上記課題を解決するための手段（手段１）としては、絶縁層及び導体層がそれぞれ１層以上積層された積層体を有し、前記積層体の最表層の前記導体層は、半導体チップをフリップチップ実装するために前記半導体チップの搭載領域の外周に沿って配列された複数の接続端子部を含み、前記積層体の最表層の前記絶縁層に形成された開口部内に前記複数の接続端子部が形成されている配線基板であって、前記接続端子部は、前記半導体チップの接続端子がはんだを介して接続されるべき接続領域と、前記接続領域から平面方向に延設されかつ前記接続領域よりも幅が狭く形成された配線領域とを有し、前記配線領域の表面のはんだ濡れ性が、前記接続領域の表面のはんだ濡れ性よりも低いことを特徴とする配線基板がある。
手段１に記載の発明によると、接続端子部において、半導体チップの接続領域が配線領域よりも幅が広く形成されるため、はんだの接続面積を十分に確保することができる。また、配線領域の表面は、接続領域の表面のはんだ濡れ性よりも低いため、半導体チップの実装後に熱履歴がかかった場合でも、接続領域のはんだが配線領域に流れ出すといった問題がなく、接続領域のはんだが確実に保持される。よって、半導体チップとの接続信頼性を十分に確保することができる。なお、「表面のはんだ濡れ性」は下記の方法により測定する。まず、配線領域の表面及び接続領域の表面の組成を金属分析・有機物分析を行って特定する。ここで、金属分析・有機物分析の手法としては、ＥＰＭＡ、ＸＰＳ、ＡＥＳ、ＦＥ−ＡＥＳ、ＦＴＩＲ、ＳＩＭＳ、ＴＯＦ−ＳＩＭＳ等が挙げられる。次に、これらの手法による分析で特定した組成をスケールアップして再現した評価用基板を作製し、ＪＩＳ Ｚ３１９７に準じる測定法により配線領域の表面及び接続領域の表面のはんだ濡れ性を評価する。
なお、配線基板の接続端子部において、接続領域の平面方向の両側に配線領域が延設されていてもよいし、接続領域の平面方向の片側のみに配線領域が延設されていてもよい。また、接続領域は、配線領域よりも幅広に形成されていれば、その形状は特に限定されるものではない。具体的には、例えば、接続領域の平面視形状は、菱形状、円形状（真円状または楕円状）、方形（正方形または長方形）の四辺の角を丸くした形状、方形の四辺の角を直線状に削った形状、または３つ以上の角を持つ多角形状（三角形状、四角形状、五角形状、六角形状等）などにすることができる。つまり、接続領域の平面視形状は、配線基板の設計デザインや半導体チップの端子形状等に応じて適宜変更することができる。ここで、接続領域において配線領域の延びる方向に沿った方向の寸法を「長さ」、配線領域の延びる方向に直交する方向の寸法を「幅」と定義する。この場合、接続領域の長さを幅よりも大きく設定してもよいほか、接続領域の幅を長さよりも大きく設定してもよい。なお、接続領域の幅が最も大きい部分の長さを「最大幅寸法」と定義すると、最大幅寸法が短いほうが、はんだバンプの高さを確保するうえで好ましい。
接続領域及び配線領域の表面上には、第１金属層が形成されている。第１金属層は配線領域の表面上において露出し、接続領域の表面上には、第１金属層を介して第２金属層が露出状態で形成され、第１金属層の表面のはんだ濡れ性は、第２金属層の表面のはんだ濡れ性よりも低いことが好ましい。このようにすると、接続領域の表面上においてはんだ濡れ性の高い第２金属層が露出し、配線領域の表面上においてはんだ濡れ性の低い第１金属層が露出する。従って、半導体チップの実装後に熱履歴がかかった場合でも、接続領域のはんだが配線領域に流れ出すといった問題がなく、半導体チップとの接続信頼性を十分に確保することができる。
第１金属層は、接続端子部を構成している金属と、第２金属層を構成している金属とを含んで形成された金属間化合物層であることが好ましい。この場合、接続端子部上に第２金属層を形成した後、熱処理等を行うことで接続端子部の表面上に第１金属層としての金属間化合物層を容易に形成することができる。
接続端子部を構成している金属は銅または銅合金であり、第２金属層を構成している金属は銅以外のものであってはんだ材料として使用可能なはんだ材構成金属であり、金属間化合物層は銅とはんだ材構成金属との合金層であることが好ましい。この場合、接続端子部が銅または銅合金からなるので、半導体チップとの接続抵抗を低く抑えることができる。また、はんだ材料として使用可能なはんだ材構成金属（低融点金属）を用いることで、比較的低い温度の熱処理によって合金層を容易に形成することができる。
具体的には、第２金属層を構成している金属はスズであり、第１金属層としての金属間化合物層は銅とスズとの合金層であることが好ましい。さらに、第２金属層は、溶融したスズが凝集して形成されたスズ集合体層であることがより好ましい。このようにすると、スズ集合体層が露出する接続領域は、はんだ濡れ性が高くなり、銅とスズとの合金層が露出する配線領域は、はんだ濡れ性が低くなる。従って、熱履歴によって接続領域のはんだが配線領域に流れ出すといった問題を確実に回避することができ、半導体チップとの接続信頼性を十分に確保することができる。また、接続端子部を構成する銅または銅合金及び第２金属層を構成するスズは、比較的安価な金属であるため、配線基板の製造コストを低く抑えることができる。
配線基板において、接続端子部の側面は、絶縁層によって被覆されていることが好ましい。このようにすると、接続領域と配線領域とにおいて上面のみが露出し、配線領域の露出面に対する接続領域の露出面の面積比を大きくすることができる。このため、面積が大きな接続領域の表面に、溶融したはんだ材構成金属（具体的には、スズ）を確実に集めることができる。
第１金属層の表面粗さは、第２金属層の表面粗さよりも大きいことが好ましい。一般に、半導体チップの実装後には、半導体チップと配線基板との隙間は、アンダーフィル材を用いて封止される。この場合、第１金属層の表面粗さを大きくすることで、配線領域の表面とアンダーフィル材との密着性が高められ、封止性を十分に確保することができる。また、配線領域の表面とアンダーフィル材と間に隙間が生じ難くなるため、熱履歴によって接続領域のはんだが配線領域に流れ出すといった問題を確実に回避することができる。
また、第２金属層の厚さは、第１金属層の厚さよりも厚く形成することが好ましい。このようにすると、接続端子部の接続領域と半導体チップの接続端子とを確実にはんだ接続することができる。
配線基板に形成される複数の接続端子部の端子ピッチは、８０μｍ以下であることが好ましく、４０μｍ以下であることがより好ましい。このように端子ピッチを狭くして配線基板の高密度化を図る場合には、接続領域の面積が小さくなりはんだの使用量が少なくなる。この場合、本発明のように接続領域のはんだ濡れ性を配線領域よりも高めることで、接続領域にはんだを確実に保持できるため、半導体チップとの接続信頼性を十分に確保することができる。
さらに、配線基板において、配線領域の延設方向が互いに平行となるよう複数の接続端子部が配列されることが好ましい。この場合、配列方向に隣り合う接続端子部において、接続領域の位置が配列方向に重ならないようにその配列方向と直交する方向（配線領域の延設方向）にずらした位置に接続領域を設けてもよい。このようにすると、幅が広い接続領域を含んで構成された複数の接続端子部を、より少ないスペースで設けることが可能となり、配線基板の高密度化を図ることができる。
手段１の配線基板は、絶縁層としてセラミック絶縁層を用いたセラミック配線基板でもよいが、絶縁層として樹脂絶縁層を用いたオーガニック配線基板であることがより好ましい。配線基板をオーガニック配線基板とすると、配線の高密度化を図ることができる。
樹脂絶縁層は、熱硬化性樹脂を主体とするビルドアップ材を用いて形成されることが好ましい。樹脂絶縁層の形成材料の具体例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
オーガニック配線基板における導体層は、銅を主体として構成されることが好ましい。この場合、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的に言うと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層を形成したり、導電性ペースト等の印刷により導体層を形成したりすることも可能である。
また、半導体チップとしては、コンピュータのマイクロプロセッサとして使用されるＩＣチップ、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory ）などのＩＣチップを挙げることができる。
また、上記課題を解決するための別の手段（手段２）としては、前記配線基板を製造する製造方法であって、前記接続領域及び前記配線領域の表面上に、前記はんだ材構成金属とフラックスとを含む予備金属層、または、前記はんだ材構成金属上にフラックスを塗布した予備金属層を形成する予備金属層形成工程と、前記予備金属層形成工程の後、前記はんだ材構成金属の融点よりも高い温度に加熱することにより、前記接続領域及び前記配線領域の表面上に銅と前記はんだ材構成金属との合金層を形成するとともに、前記配線領域の表面上にて溶融した前記はんだ材構成金属を前記接続領域の表面上に凝集させて前記第２金属層を形成する加熱工程とを含むことを特徴とする配線基板の製法方法がある。
手段２に記載の発明によると、予備金属層形成工程において接続領域及び配線領域の表面上に予備金属層を形成した後、加熱工程においてはんだ材構成金属の融点よりも高い温度となるように加熱して予備金属層のはんだ材構成金属を溶融させる。このとき、接続領域及び配線領域の表面上に、銅とはんだ材構成金属との金属間化合物層である合金層が第１金属層として形成される。そして、溶融したはんだ材構成金属は、その表面張力によって、幅の広い接続領域に凝集されて第２金属層が形成される。また、溶融したはんだ材構成金属が配線領域から接続領域に流れることにより、配線領域の表面には合金層が露出される。このように、加熱工程を行うことで、接続領域の表面上には、はんだ濡れ性の高いはんだ材構成金属が露出し、配線領域の表面には、はんだ濡れ性の低い合金層が露出する。従って、半導体チップの基板実装後において熱履歴がかかった場合でも接続領域のはんだが配線領域に流れ出すといった問題を確実に回避することができ、半導体チップとの接続信頼性に優れた配線基板を得ることができる。
さらに、上記課題を解決するための別の手段（手段３）としては、前記配線基板を製造する製造方法であって、前記接続領域及び前記配線領域の表面上に、スズめっき層上にフラックスを塗布した予備金属層を形成する予備金属層形成工程と、前記予備金属層形成工程の後、スズの融点よりも高い温度に加熱することにより、前記接続領域及び前記配線領域の表面上に銅とスズとの合金層を形成するとともに、前記配線領域の表面上にて溶融したスズを前記接続領域の表面上に凝集させて前記第２金属層としてのスズ集合体層を形成する加熱工程とを含むことを特徴とする配線基板の製法方法がある。
手段３に記載の発明によると、予備金属層形成工程において接続領域及び配線領域の表面上にスズめっき層上にフラックスを塗布した予備金属層を形成した後、加熱工程においてスズの融点よりも高い温度となるように加熱してスズを溶融させる。このとき、接続領域及び配線領域の表面上に、銅とスズとの合金層が形成される。そして、溶融したスズは、その表面張力によって、幅の広い接続領域に凝集されてスズ集合体層が形成される。また、溶融したスズが配線領域から接続領域に流れることにより、配線領域の表面には合金層が露出される。このように、加熱工程を行うことで、接続領域の表面上には、はんだ濡れ性の高いスズ集合体層が露出し、配線領域の表面には、はんだ濡れ性の低い合金層が露出する。従って、半導体チップの基板実装後において熱履歴がかかった場合でも接続領域のはんだが配線領域に流れ出すといった問題を確実に回避することができ、半導体チップとの接続信頼性に優れた配線基板を得ることができる。
配線基板は、接続端子部が形成される基板主面と、その基板主面の反対側に設けられ、はんだバンプを配設するための複数の外部接続端子が形成された基板裏面とを有していてもよい。この場合、加熱工程は、外部接続端上にはんだバンプを設けるためのはんだリフロー工程を兼ねることが好ましい。このようにすると、従来の基板製造時に行っていたリフロー工程と、加熱工程とを別々の熱処理工程で行う必要がなく、多層配線基板の製造コストを低く抑えることができる。
一実施の形態のオーガニック配線基板を示す平面図。 一実施の形態のオーガニック配線基板を示す拡大断面図。 一実施の形態のオーガニック配線基板の製造方法を示す説明図。 一実施の形態のオーガニック配線基板の製造方法を示す説明図。 一実施の形態のオーガニック配線基板の製造方法を示す説明図。 一実施の形態のオーガニック配線基板の製造方法を示す説明図。 一実施の形態のオーガニック配線基板の製造方法を示す説明図。 一実施の形態のオーガニック配線基板の製造方法を示す説明図。 一実施の形態のオーガニック配線基板の製造方法を示す説明図。 一実施の形態のオーガニック配線基板の製造方法を示す説明図。 一実施の形態のオーガニック配線基板の製造方法を示す説明図。 一実施の形態のオーガニック配線基板の製造方法を示す説明図。 一実施の形態のオーガニック配線基板の製造方法を示す説明図。 一実施の形態のオーガニック配線基板の製造方法を示す説明図。 一実施の形態のオーガニック配線基板の製造方法を示す説明図。 別の実施の形態における各接続端子部を示す拡大平面図。 別の実施の形態における各接続端子部を示す拡大平面図。 別の実施の形態における各接続端子部を示す拡大平面図。 別の実施の形態における各接続端子部を示す拡大平面図。 別の実施の形態における各接続端子部を示す拡大平面図。
以下、本発明を配線基板としてのオーガニック配線基板に具体化した一実施の形態を図面に基づき詳細に説明する。図１は、本実施の形態のオーガニック配線基板の平面図であり、図２は、オーガニック配線基板の要部を示す拡大断面図である。
図１及び図２に示されるように、本実施の形態のオーガニック配線基板１０は、ペリフェラル構造を有する配線基板であり、半導体チップ搭載面となる基板主面１１とその反対側の基板裏面１２とを有している。詳述すると、オーガニック配線基板１０は、矩形板状のコア基板１３と、コア基板１３のコア主面１４（図２では上面）上に形成される第１ビルドアップ層３１と、コア基板１３のコア裏面１５（図２では下面）上に形成される第２ビルドアップ層３２とからなる。
本実施の形態のコア基板１３は、例えば補強材としてのガラスクロスにエポキシ樹脂を含浸させてなる樹脂絶縁材（ガラスエポキシ材）にて構成されている。コア基板１３には、複数のスルーホール導体１６がコア主面１４及びコア裏面１５を貫通するように形成されている。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。また、コア基板１３のコア主面１４及びコア裏面１５には、銅からなる導体層１９がパターン形成されており、各導体層１９は、スルーホール導体１６に電気的に接続されている。
コア基板１３のコア主面１４上に形成された第１ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる複数の樹脂絶縁層２１，２２，２３（絶縁層）と、銅からなる複数の導体層２４とを積層した構造を有する積層体である。第１ビルドアップ層３１において、最表層の導体層２４は、半導体チップ（図示略）をフリップチップ実装するために半導体チップの搭載領域Ｒ１の外周に沿って配置された複数の接続端子部４１を含んでいる。また、第１ビルドアップ層３１における最表層の絶縁層としてソルダーレジスト２５が設けられている。ソルダーレジスト２５には、半導体チップの搭載領域Ｒ１の四辺に対応する位置にスリット状の開口部４３が複数形成されている。そして、ソルダーレジスト２５の開口部４３内に複数の接続端子部４１が形成されている。
本実施の形態において、複数の接続端子部４１は樹脂絶縁層２２の上面に設けられており、それら接続端子部４１の側面を覆うように樹脂絶縁層２３が設けられている。また、樹脂絶縁層２１，２２には、それぞれビア穴３３及びフィルドビア導体３４が形成されている。各ビア導体３４は、各導体層１９，２４、接続端子部４１に電気的に接続される。
本実施の形態の配線基板１０に実装される半導体チップは、例えばＣｕピラー構造の接続端子を有するものが用いられる。なお、Ｃｕピラー構造以外に、Ａｕめっきバンプ構造やＡｕスタッド構造の接続端子を有する半導体チップをフリップチップ実装してもよい。
コア基板１３のコア裏面１５上に形成された第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、樹脂絶縁層２６，２７と、導体層２４とを積層した構造を有している。第２ビルドアップ層３２において、最表層の導体層２４として、マザーボート（図示略）に接続するための複数の外部接続端子４５が形成されている。また、樹脂絶縁層２６，２７にもビア穴３３及びビア導体３４が形成されている。各ビア導体３４は、導体層１９，２４、外部接続端子４５に電気的に接続されている。さらに、第２ビルドアップ層３２における最表層の絶縁層としてソルダーレジスト２８が設けられている。ソルダーレジスト２８の所定箇所には、外部接続端子４５を露出させるための開口部４７が設けられている。また、外部接続端子４５において、開口部４７内にて露出する下面がめっき層４８（例えば、スズめっき層）で覆われている。その外部接続端子４５の下面には、図示しないマザーボードに対して電気的に接続可能な複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、オーガニック配線基板１０は図示しないマザーボード上に実装される。
次に、基板主面１１側の第１ビルドアップ層３１に形成される接続端子部４１の具体的な構成について図１５を用いて詳述する。
図１５に示されるように、各接続端子部４１は、半導体チップの接続端子がはんだを介して接続されるべき接続領域５１と、接続領域５１から平面方向に延設されかつ接続領域５１よりも幅が狭く形成された配線領域５２とを有する。各接続端子部４１（接続領域５１及び配線領域５２）は、銅を主体として構成されており、それら表面上には、スズと銅とからなるＳｎ−Ｃｕ合金層５３（第１金属層としての金属間化合物層）が形成されている（図２参照）。この合金層５３は、配線領域５２の表面上において露出している。また、接続領域５１における表面上には、Ｓｎ−Ｃｕ合金層５３を介してスズ集合体層５４（第２金属層）が露出した状態で形成されている。
図２に示されるように、スズ集合体層５４は、溶融したスズ（はんだ材構成金属）が接続領域５１にて凝集することでドーム型に形成されており、その厚さがＳｎ−Ｃｕ合金層５３の厚さよりも厚くなっている。また、Ｓｎ−Ｃｕ合金層５３の表面には微細な凹凸が形成されており、Ｓｎ−Ｃｕ合金層５３の表面粗さは、スズ集合体層５４の表面粗さよりも大きくなっている。
ソルダーレジスト２５の開口部４３内にて配列される複数の接続端子部４１において、各配線領域５２は、延設方向が互いに平行となるよう設けられており、各接続領域５１は、千鳥状にずらした位置に配置されている。つまり、配列方向に隣り合う接続端子部４１において、接続領域５１の位置が配列方向に重ならないように配列方向に直交する方向（配線領域５２の延設方向）にずらした位置に各接続領域５１が配置されている。また、接続領域５１の片側から配線領域５２が延設された接続端子部４１と、接続領域５１の両側から配線領域５２が延設された接続端子部４１とがその配列方向にて交互に配置している。このように接続端子部４１を形成すると、各接続端子部４１の端子ピッチを狭くすることが可能となる。なお、本実施の形態の端子ピッチは、例えば４０μｍである。
次に、本実施の形態のオーガニック配線基板１０の製造方法について述べる。
まず、ガラスエポキシからなる基材の両面に銅箔が貼付された銅張積層板を準備する。そして、ドリル機を用いて孔あけ加工を行い、銅張積層板６１の表裏面を貫通する貫通孔６２（図３参照）を所定位置にあらかじめ形成しておく。そして、銅張積層板６１の貫通孔６２の内面に対する無電解銅めっき及び電解銅めっきを行うことで、貫通孔６２内にスルーホール導体１６を形成する。
その後、スルーホール導体１６の空洞部を絶縁樹脂材料（エポキシ樹脂）で穴埋めし、閉塞体１７を形成する。さらに、銅張積層板６１の銅箔とその銅箔上に形成された銅めっき層とを、例えばサブトラクティブ法によってパターニングする。この結果、図４に示されるように、導体層１９及びスルーホール導体１６が形成されたコア基板１３を得る。
そして、ビルドアップ工程を行うことで、コア基板１３のコア主面１４の上に第１ビルドアップ層３１を形成するとともに、コア基板１３のコア裏面１５の上にも第２ビルドアップ層３２を形成する。
詳しくは、コア基板１３のコア主面１４及びコア裏面１５の上に、エポキシ樹脂からなるシート状の樹脂絶縁層２１，２６を配置し、樹脂絶縁層２１，２６を貼り付ける。そして、例えばエキシマレーザーやＵＶレーザーやＣＯ２レーザーなどを用いてレーザー加工を施すことによって樹脂絶縁層２１，２６の所定の位置にビア穴３３を形成する（図５参照）。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴３３内のスミアを除去するデスミア工程を行う。なお、デスミア工程としては、エッチング液を用いた処理以外に、例えばＯ２プラズマによるプラズマアッシングの処理を行ってもよい。
デスミア工程の後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことで、各ビア穴３３内にビア導体３４を形成する。さらに、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことで、樹脂絶縁層２１，２６上に導体層２４をパターン形成する（図６参照）。
他の樹脂絶縁層２２，２７及び導体層２４についても、上述した樹脂絶縁層２１，２６及び導体層２４と同様の手法によって形成し、樹脂絶縁層２１，２６上に積層していく。なおここで、樹脂絶縁層２２上の導体層２４として、複数の接続端子部４１が形成され、樹脂絶縁層２７上の導体層２４として、複数の外部接続端子４５が形成される（図７参照）。
さらに、樹脂絶縁層２２上にて各接続端子部４１の側面を覆う樹脂絶縁層２３を形成する。具体的には、例えば、樹脂絶縁層２２の表面に熱硬化性の樹脂絶縁層２３を薄くコートして熱硬化させた後、各接続端子部４１の上面が露出するまで研磨することで、樹脂絶縁層２３を形成する。
次に、樹脂層間絶縁層２３，２７上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト２５，２８を形成する。その後、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト２５，２８に開口部４３，４７をパターニングする（図８及び図９参照）。そして、開口部４３から露出している接続端子部４１の表面（上面）に対し、無電解スズめっきを施すことにより、スズめっき層６５を形成する（図１０及び図１１参照）。また、この無電解スズめっきによって、開口部４７から露出している外部接続端子４５の表面（下面）にめっき層４８が形成される。さらに、図１２及び図１３に示されるように、スズめっき層６５上にフラックス６６を塗布することで、接続端子部４１（接続領域５１及び配線領域５２）の表面上にスズめっき層６５とフラックス６６とを含む予備金属層６７を形成する（予備金属層形成工程）。
その後、加熱工程としてのはんだリフロー工程を行う。ここでは、スズの融点及びはんだバンプ４９の融点よりも高い温度（例えば、２４０℃程度）に加熱する。この結果、接続領域５１及び配線領域５２の表面上に銅とスズとのＳｎ−Ｃｕ合金層５３が形成される。またこのとき、溶融したスズは、その表面張力によって幅の狭い配線領域５２から幅の広い接続領域５１に流れていく。そして、配線領域５２の表面上のスズが接続領域５１の表面に凝集することで、接続領域５１の表面上にスズ集合体層５４が形成される（図１４及び図１５参照）。なおここでは、溶融したスズは、表面張力によってドーム型に盛り上がるため、スズ集合体層５４はＳｎ−Ｃｕ合金層５３よりも厚く形成される。また、Ｓｎ−Ｃｕ合金層５３の表面には微細な凹凸が形成される。
またこのリフロー工程では、図示しないはんだボール搭載装置を用いて各外部接続端子４５上にはんだボールを配置した状態で、はんだボールを加熱することにより、各外部接続端子４５上にはんだバンプ４９を形成する。以上の工程を経ることで図１及び図２に示すオーガニック配線基板１０を製造する。
従って、本実施の形態によれば以下の効果を得ることができる。
（１）本実施の形態のオーガニック配線基板１０では、接続端子部４１において、半導体チップの接続領域５１が配線領域５２よりも幅が広く形成されるため、はんだの接続面積を十分に確保することができる。また、配線領域５２の表面には銅とスズとの合金層５３が露出し、接続領域５１の表面にはスズ集合体層５４が露出している。このようにすると、配線領域５２のはんだ濡れ性を接続領域５１のはんだ濡れ性よりも低くすることができる。このため、半導体チップの基板実装後にはんだの融点以上の熱履歴がかかった場合でも、接続領域５１のはんだが配線領域５２に流れ出すといった問題がなく、接続領域５１のはんだが確実に保持される。よって、半導体チップとの接続信頼性を十分に確保することができる。さらに、接続端子部４１を構成する銅やスズは、比較的安価な金属であるため、配線基板１０の製造コストを低く抑えることができる。
（２）本実施の形態のオーガニック配線基板１０では、接続端子部４１における配線領域５２の表面には凹凸が形成され、その表面粗さが大きくなっている。このようにすると、半導体チップの実装後に配線基板１０と半導体チップとの隙間をアンダーフィル材で封止した場合、配線領域５２とアンダーフィル材との密着性を高めることができる。またこの場合、配線領域５２の表面とアンダーフィル材との間に隙間が生じ難くなるため、熱履歴によって接続領域５１のはんだが配線領域５２に流れ出すといった問題を確実に回避することができる。
（３）本実施の形態のオーガニック配線基板１０では、各接続端子部４１において、接続領域５１及び配線領域５２の表面に形成される合金層５３の厚さよりも接続領域５１の表面に形成されるスズ集合体層５４の厚さが厚くなっている。このようにすると、接続端子部４１における接続領域５１に半導体チップの接続端子を確実にはんだ接続することができる。
（４）本実施の形態のオーガニック配線基板１０では、配線領域５２の延設方向が互いに平行となるよう複数の接続端子部４１が配列されている。また、配列方向に隣り合う接続端子部４１において、接続領域５１の位置が各接続端子部４１の配列方向に重ならないようにその配列方向と直交する方向（配線領域５２の延設方向）にずらした位置に接続領域５１が設けられている。このようにすると、幅が広い接続領域５１を含んで構成された複数の接続端子部４１を、より少ないスペースで設けることが可能となり、オーガニック配線基板１０の高密度化を図ることができる。
（５）本実施の形態では、予備金属層形成工程においてスズめっき層６５上にフラックス６６を塗布した予備金属層６７を形成した後に、加熱工程（はんだリフロー工程）が行われる。このとき、接続領域５１及び配線領域５２の表面上に銅とスズとのＳｎ−Ｃｕ合金層５３が形成されるとともに、溶融したスズは、その表面張力によって、幅の広い接続領域５１に凝集される。この結果、配線領域５２の表面には、はんだ濡れ性の低いＳｎ−Ｃｕ合金層５３を露出させることができ、接続領域５１の表面には、はんだ濡れ性の高いスズ集合体層５４を露出した状態で形成することができる。
（６）本実施の形態のオーガニック配線基板１０において、接続端子部４１の側面は、樹脂絶縁層２３によって被覆されている。このようにすると、接続領域５１と配線領域５２とにおいて上面のみが露出し、それら露出面の面積比を大きくすることができる。このため、面積が大きな接続領域５１の表面に、溶融したスズを確実に集めることができる。
（７）本実施の形態では、予備金属層形成工程において、各接続端子部４１の表面上に無電解スズめっきを行うことで、スズめっき層６５を均一な厚さで形成することができる。従って、加熱工程を経て各接続領域５１上に形成されるスズ集合体層５４の厚さバラツキを確実に抑えることができる。
（８）本実施の形態では、接続領域５１にスズ集合体層５４を形成するための加熱工程は、外部接続端子４５上にはんだバンプ４９を設けるためのはんだリフロー工程を兼ねている。この場合、従来の基板製造時に行っていたリフロー工程と、加熱工程とを別々の熱処理工程で行う必要がなく、配線基板１０の製造コストを低く抑えることができる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施の形態では、第１金属層として銅とスズとの合金層５３を形成するものであったが、これに限定されるものではない。具体的には、例えば、接続端子部４１の表面に金めっき層や銀めっき層などを形成した後に予備金属層形成工程及び加熱工程を行うようにしてもよく、この場合には、金や銀を含む合金層が接続端子部４１の表面上に形成される。
・上記実施の形態では、第２金属層を構成するはんだ材構成金属として、スズを用いたが、スズ以外に鉛やビスマスなどのはんだ材料として使用可能なはんだ材構成金属（低融点金属）を用いてもよい。また、予備金属層６７を構成するスズめっき層６５は、無電解スズめっきを行うことで形成されていたが、電解スズめっきにて形成されるものでもよい。
・上記実施の形態のオーガニック配線基板１０では、予備金属層形成工程及び加熱工程を経て、接続端子部４１における配線領域５２のはんだ濡れ性を接続領域５１のはんだ濡れ性よりも低くしていたが、これに限定されるものではない。例えば、物理的または化学的な手法で表面処理を行うことで、接続端子部４１表面のはんだ濡れ性を変化させ、配線領域５２のはんだ濡れ性を接続領域５１のはんだ濡れ性よりも低くしてもよい。具体的には、接続端子部４１の接続領域５１及び配線領域５２の表面上に、はんだ濡れ性のよい金属層を形成した後、配線領域５２の表面にレーザーを照射する。この結果、配線領域５２の表面に金属酸化物層を形成して、配線領域５２のはんだ濡れ性を接続領域５１のはんだ濡れ性よりも低くする。また例えば、接続領域５１及び配線領域５２の表面上に、はんだ濡れ性の低い金属層とはんだ濡れ性の高い金属層とを形成した後、配線領域５２の表面にレーザーを照射する。この結果、配線領域５２の表面に濡れ性の低い金属層を露出させ、配線領域５２のはんだ濡れ性を接続領域５１のはんだ濡れ性よりも低くする。このようにしても、接続領域５１のはんだが配線領域５２に流れ出すといった問題を回避することができ、半導体チップとの接続信頼性を十分に確保することができる。
・上記実施の形態では、樹脂絶縁層２２の表面に熱硬化性の樹脂絶縁層２３を薄くコートして熱硬化させた後、各接続端子部４１が露出するまで研磨することで、接続端子部４１の側面を覆う樹脂絶縁層２３を形成していたが、この樹脂絶縁層２３の形成方法は適宜変更することができる。例えば、樹脂絶縁層２２の表面に熱硬化性の樹脂絶縁層を薄くコートした後に、各接続端子部４１の上面を覆う樹脂絶縁層を溶剤を用いて除去した後、熱硬化させることで接続端子部４１の側面を覆う樹脂絶縁層を形成してもよい。さらに、樹脂絶縁層２２の表面に熱硬化性の樹脂絶縁層を厚くコートして熱硬化させた後、接続端子部４１の上面にある樹脂絶縁層をドライエッチングによって除去することで、接続端子部４１の側面を覆う樹脂絶縁層を形成してもよい。なおこの場合には、樹脂絶縁層とソルダーレジスト２５が一体的に形成されることとなる。
・上記実施の形態のオーガニック配線基板１０では、各接続端子部４１の側面を樹脂絶縁層２３で覆う構成であったが、各接続端子部４１の側面が樹脂絶縁層２３から露出する構成としてもよい。
・上記実施の形態のオーガニック配線基板１０は、コア基板１３を有する配線基板であったが、これに限定されるものではなく、コアを有さないコアレス配線基板に本発明を適用させてもよい。
・上記実施の形態におけるオーガニック配線基板１０の形態は、ＢＧＡ（ボールグリッドアレイ）であるが、ＢＧＡのみに限定されず、例えばＰＧＡ（ピングリッドアレイ）やＬＧＡ（ランドグリッドアレイ）等の配線基板に本発明を適用させてもよい。
・上記実施の形態では、接続領域５１にスズ集合体層５４を形成するための加熱工程を、外部接続端子４５上にはんだバンプ４９を設けるためのはんだリフロー工程と兼ねて行っていたが、これに限定されるものではなく、加熱工程とリフロー工程とを別々の熱処理工程で行ってもよい。
・上記の実施の形態では、平面視形状で長方形状の接続領域５１を有する接続端子部４１を備えるものを例示したが、これに限定されない。例えば、図１６に示す別の実施形態の接続端子部４１Ａは、平面視形状で菱形状の接続領域５１Ａを有している。なお、これらの接続端子部４１Ａは、最大幅寸法が短いため、はんだバンプの高さを確保しやすいというメリットがある。図１７に示す別の実施形態の接続端子部４１Ｂは、平面視形状で楕円状の接続領域５１Ｂを有している。これらの接続領域５１Ｂの長さは幅より大きくなっている。図１８に示す別の実施形態の接続端子部４１Ｃは、長方形の四辺の角を丸くした（即ちＲ部を設けた）平面視形状の接続領域５１Ｃを有している。これらの接続領域５１Ｃの長さも幅より大きくなっている。図１９に示す別の実施形態の接続端子部４１Ｄは、長方形の四辺の角を直線状に削った（即ちＣ部を設けた）平面視形状の接続領域５１Ｄを有している。これらの接続領域５１Ｄの長さも幅より大きくなっている。図２０に示す別の実施形態の接続端子部４１Ｅは、平面視形状で正六角形状の接続領域５１Ｅを有している。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。
（１）手段１に記載の前記配線基板は、前記絶縁層として樹脂絶縁層を用いたオーガニック配線基板であることを特徴とする配線基板。
（２）手段１において、前記接続領域及び前記配線領域の表面上には、第１金属層が形成されるとともに、前記第１金属層は前記配線領域の表面上において露出し、前記接続領域の表面上には、前記第１金属層を介して第２金属層が露出状態で形成され、前記第１金属層の表面のはんだ濡れ性は、前記第２金属層の表面のはんだ濡れ性よりも低く、前記第２金属層の厚さは、前記第１金属層の厚さよりも厚いことを特徴とする配線基板。
（３）手段１において、前記配線領域は、前記接続領域の両側または片側に延設されることを特徴とする配線基板。
（４）手段１において、前記複数の接続端子部の端子ピッチは、８０μｍ以下であることを特徴とする配線基板。
（５）手段１において、前記配線領域の延設方向が互いに平行となるよう複数の前記接続端子部が配列され、配列方向に隣り合う接続端子部において、前記接続領域の位置が前記配列方向に重ならないようにその配列方向と直交する方向にずらした位置に前記接続領域が設けられていることを特徴とする配線基板。
（６）手段１に記載の配線基板を製造する製造方法であって、前記配線領域のはんだ濡れ性が前記接続領域のはんだ濡れ性よりも低くなるように表面処理を行う表面処理工程を含むことを特徴とする配線基板の製法方法。
（７）手段２または３において、前記配線基板は、前記接続端子部が形成される基板主面と、その基板主面の反対側に設けられ、はんだバンプを配設するための複数の外部接続端子が形成された基板裏面とを有し、前記加熱工程は、前記外部接続端上に前記はんだバンプを設けるためのはんだリフロー工程を兼ねることを特徴とする配線基板の製法方法。
１０…配線基板としてのオーガニック配線基板
２１〜２３，２６，２７…絶縁層としての樹脂絶縁層
２４…導体層
２５，２８…絶縁層としてのソルダーレジスト
３１…積層体としての第１ビルドアップ層
４１，４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ，４１Ｅ…接続端子部
４３…開口部
５１，５１Ａ，５１Ｂ，５１Ｃ，５１Ｄ，５１Ｅ…接続領域
５２…配線領域
５３…第１金属層及び金属間化合物層としての合金層
５４…第２金属層としてのスズ集合体層
６５…スズめっき層
６６…フラックス
６７…予備金属層
Ｒ１…半導体チップの搭載領域
また、上記課題を解決するための別の手段（手段２）としては、前記配線基板を製造する製造方法であって、前記接続領域及び前記配線領域の表面上に、前記はんだ材構成金属とフラックスとを含む予備金属層、または、前記はんだ材構成金属上にフラックスを塗布した予備金属層を形成する予備金属層形成工程と、前記予備金属層形成工程の後、前記はんだ材構成金属の融点よりも高い温度に加熱することにより、前記接続領域及び前記配線領域の表面上に銅と前記はんだ材構成金属との合金層を形成するとともに、前記配線領域の表面上にて溶融した前記はんだ材構成金属を前記接続領域の表面上に凝集させて前記第２金属層を形成する加熱工程とを含むことを特徴とする配線基板の製造方法がある。
さらに、上記課題を解決するための別の手段（手段３）としては、前記配線基板を製造する製造方法であって、前記接続領域及び前記配線領域の表面上に、スズめっき層上にフラックスを塗布した予備金属層を形成する予備金属層形成工程と、前記予備金属層形成工程の後、スズの融点よりも高い温度に加熱することにより、前記接続領域及び前記配線領域の表面上に銅とスズとの合金層を形成するとともに、前記配線領域の表面上にて溶融したスズを前記接続領域の表面上に凝集させて前記第２金属層としてのスズ集合体層を形成する加熱工程とを含むことを特徴とする配線基板の製造方法がある。
（６）手段１に記載の配線基板を製造する製造方法であって、前記配線領域のはんだ濡れ性が前記接続領域のはんだ濡れ性よりも低くなるように表面処理を行う表面処理工程を含むことを特徴とする配線基板の製造方法。
（７）手段２または３において、前記配線基板は、前記接続端子部が形成される基板主面と、その基板主面の反対側に設けられ、はんだバンプを配設するための複数の外部接続端子が形成された基板裏面とを有し、前記加熱工程は、前記外部接続端上に前記はんだバンプを設けるためのはんだリフロー工程を兼ねることを特徴とする配線基板の製造方法。

Claims (10)

  1. 絶縁層及び導体層がそれぞれ１層以上積層された積層体を有し、前記積層体の最表層の前記導体層は、半導体チップをフリップチップ実装するために前記半導体チップの搭載領域の外周に沿って配列された複数の接続端子部を含み、前記積層体の最表層の前記絶縁層に形成された開口部内に前記複数の接続端子部が形成されている配線基板であって、
    前記接続端子部は、前記半導体チップの接続端子がはんだを介して接続されるべき接続領域と、前記接続領域から平面方向に延設されかつ前記接続領域よりも幅が狭く形成された配線領域とを有し、
    前記配線領域の表面のはんだ濡れ性が、前記接続領域の表面のはんだ濡れ性よりも低い
    ことを特徴とする配線基板。
  2. 前記接続領域及び前記配線領域の表面上には、第１金属層が形成されるとともに、前記第１金属層は前記配線領域の表面上において露出し、
    前記接続領域の表面上には、前記第１金属層を介して第２金属層が露出状態で形成され、
    前記第１金属層の表面のはんだ濡れ性は、前記第２金属層の表面のはんだ濡れ性よりも低い
    ことを特徴とする請求項１に記載の配線基板。
  3. 前記第１金属層は、前記接続端子部を構成している金属と、前記第２金属層を構成している金属とを含んで形成された金属間化合物層であることを特徴とする請求項２に記載の配線基板。
  4. 前記接続端子部を構成している金属は銅または銅合金であり、前記第２金属層を構成している金属は銅以外のものであってはんだ材料として使用可能なはんだ材構成金属であり、前記金属間化合物層は銅とはんだ材構成金属との合金層であることを特徴とする請求項３に記載の配線基板。
  5. 前記接続端子部を構成している金属は銅または銅合金であり、前記第２金属層を構成している金属はスズであり、前記金属間化合物層は銅とスズとの合金層であることを特徴とする請求項３に記載の配線基板。
  6. 前記接続端子部の側面は、前記絶縁層によって被覆されていることを特徴とする請求項１乃至５のいずれか１項に記載の配線基板。
  7. 前記第１金属層の表面粗さは、前記第２金属層の表面粗さよりも大きいことを特徴とする請求項２乃至６のいずれか１項に記載の配線基板。
  8. 前記接続領域の平面視形状は、菱形状、円形状、方形の四辺の角を丸くした形状、方形の四辺の角を直線状に削った形状、または３つ以上の角を持つ多角形状であることを特徴とする請求項１乃至７のいずれか１項に記載の配線基板。
  9. 請求項４乃至８のいずれか１項に記載の配線基板を製造する製造方法であって、
    前記接続領域及び前記配線領域の表面上に、前記はんだ材構成金属とフラックスとを含む予備金属層、または、前記はんだ材構成金属上にフラックスを塗布した予備金属層を形成する予備金属層形成工程と、
    前記予備金属層形成工程の後、前記はんだ材構成金属の融点よりも高い温度に加熱することにより、前記接続領域及び前記配線領域の表面上に銅と前記はんだ材構成金属との合金層を形成するとともに、前記配線領域の表面上にて溶融した前記はんだ材構成金属を前記接続領域の表面上に凝集させて前記第２金属層を形成する加熱工程と
    を含むことを特徴とする配線基板の製法方法。
  10. 請求項５乃至８のいずれか１項に記載の配線基板を製造する製造方法であって、
    前記接続領域及び前記配線領域の表面上に、スズめっき層上にフラックスを塗布した予備金属層を形成する予備金属層形成工程と、
    前記予備金属層形成工程の後、スズの融点よりも高い温度に加熱することにより、前記接続領域及び前記配線領域の表面上に銅とスズとの合金層を形成するとともに、前記配線領域の表面上にて溶融したスズを前記接続領域の表面上に凝集させて前記第２金属層としてのスズ集合体層を形成する加熱工程と
    を含むことを特徴とする配線基板の製法方法。
JP2012055808A 2011-10-04 2012-03-13 配線基板及びその製造方法 Pending JP2013093538A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012055808A JP2013093538A (ja) 2011-10-04 2012-03-13 配線基板及びその製造方法
US13/633,421 US20130081862A1 (en) 2011-10-04 2012-10-02 Wiring substrate and method of manufacturing the same
TW101136442A TWI495405B (zh) 2011-10-04 2012-10-03 配線基板及其製造方法
KR1020120110145A KR20130036731A (ko) 2011-10-04 2012-10-04 배선기판 및 그 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011220208 2011-10-04
JP2011220208 2011-10-04
JP2012055808A JP2013093538A (ja) 2011-10-04 2012-03-13 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013093538A true JP2013093538A (ja) 2013-05-16

Family

ID=47991553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012055808A Pending JP2013093538A (ja) 2011-10-04 2012-03-13 配線基板及びその製造方法

Country Status (4)

Country Link
US (1) US20130081862A1 (ja)
JP (1) JP2013093538A (ja)
KR (1) KR20130036731A (ja)
TW (1) TWI495405B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180130841A1 (en) * 2015-03-27 2018-05-10 Kyocera Corporation Imaging component and imaging module provided with same
TWI803174B (zh) * 2022-01-27 2023-05-21 福懋科技股份有限公司 應用於球柵陣列封裝基板的球墊及形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164123A (ja) * 1992-11-27 1994-06-10 Matsushita Electric Ind Co Ltd プリント基板
JPH09312465A (ja) * 1996-05-21 1997-12-02 Omron Corp 回路基板及びその製造方法
JP3420076B2 (ja) * 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
JP2008300691A (ja) * 2007-05-31 2008-12-11 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2009105139A (ja) * 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
JP2011014644A (ja) * 2009-06-30 2011-01-20 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4100227B2 (ja) * 2002-09-06 2008-06-11 日立電線株式会社 半導体装置及び配線板
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP2006120677A (ja) * 2004-10-19 2006-05-11 Alps Electric Co Ltd 配線基板の接続端子構造
US7233074B2 (en) * 2005-08-11 2007-06-19 Texas Instruments Incorporated Semiconductor device with improved contacts
JP4971769B2 (ja) * 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
JP4956173B2 (ja) * 2006-12-19 2012-06-20 新光電気工業株式会社 フリップチップ実装用基板
TWI463582B (zh) * 2007-09-25 2014-12-01 Ngk Spark Plug Co 具有焊接凸塊之配線基板的製造方法
JP5238598B2 (ja) * 2009-04-30 2013-07-17 昭和電工株式会社 回路基板の製造方法
JP5185885B2 (ja) * 2009-05-21 2013-04-17 新光電気工業株式会社 配線基板および半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164123A (ja) * 1992-11-27 1994-06-10 Matsushita Electric Ind Co Ltd プリント基板
JPH09312465A (ja) * 1996-05-21 1997-12-02 Omron Corp 回路基板及びその製造方法
JP3420076B2 (ja) * 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
JP2008300691A (ja) * 2007-05-31 2008-12-11 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2009105139A (ja) * 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
JP2011014644A (ja) * 2009-06-30 2011-01-20 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高尾尚史、山本修之、長谷川英雄: "ＣｕおよびＣｕ−Ｓｎ系化合物のＳｎ−Ｐｂはんだ濡れ性解析", 豊田中央研究所Ｒ＆Ｄレビュー, vol. 31, no. 4, JPN6015026998, December 1996 (1996-12-01), JP, pages 61 - 69, ISSN: 0003108724 *

Also Published As

Publication number Publication date
TW201322837A (zh) 2013-06-01
KR20130036731A (ko) 2013-04-12
TWI495405B (zh) 2015-08-01
US20130081862A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
JP6780933B2 (ja) 端子構造、端子構造の製造方法、及び配線基板
JP5306789B2 (ja) 多層配線基板及びその製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20150357277A1 (en) Wiring substrate
JP5873152B1 (ja) 配線基板
JP2005217225A (ja) 半導体装置及びその製造方法
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
TWI543676B (zh) 印刷電路板及其製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP5762376B2 (ja) 配線基板及びその製造方法
JP2022025342A (ja) 配線基板及びその製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
JP2018107349A (ja) 配線基板、配線基板の製造方法
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2013065811A (ja) プリント回路基板及びその製造方法
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2013093538A (ja) 配線基板及びその製造方法
JP2018032661A (ja) プリント配線板およびその製造方法
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2014192177A (ja) 配線基板
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2016051747A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151104