JP6780933B2 - 端子構造、端子構造の製造方法、及び配線基板 - Google Patents
端子構造、端子構造の製造方法、及び配線基板 Download PDFInfo
- Publication number
- JP6780933B2 JP6780933B2 JP2015247602A JP2015247602A JP6780933B2 JP 6780933 B2 JP6780933 B2 JP 6780933B2 JP 2015247602 A JP2015247602 A JP 2015247602A JP 2015247602 A JP2015247602 A JP 2015247602A JP 6780933 B2 JP6780933 B2 JP 6780933B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- wiring
- protective insulating
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/141—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being on at least the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/791—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads
- H10W90/794—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。
配線基板10の上面には、半導体素子100を実装するためのバンプ11が形成されている。半導体素子100は、はんだ101によりバンプ11に接続されている。はんだ101は、例えば半導体素子100に形成されたはんだバンプである。配線基板10と半導体素子100との間にはアンダーフィル樹脂102が充填されている。
図2(a)に示すように、配線基板10は、配線基板10の厚さ方向の中心付近に設けられた基板本体20を有している。
先ず、上記の配線基板10に対する比較例を説明する。なお、比較例の部材の材料は、本実施形態と同様のものである。
図4に示すように、まず、バンプ11(図2(a)参照)が形成される前段階の配線基板10を準備する。この配線基板10は、公知の製造方法により製造することが可能であるため、その概略について図4を参照しながら説明する。
図5(a)に示すように、配線層44の上面の一部は、保護絶縁層60に形成された開口部60Xにより露出している。
図6(c)に示すように、例えばフラッシュエッチング液を用いたエッチングにより、電解錫めっき層203をエッチングマスクとして電解錫めっき層203から露出するシード層201を除去する。フラッシュエッチング液としては、例えば硫酸系の溶液(例えば過硫酸アンモニウム水溶液)や過水硫酸系の溶液(硫酸に過酸化水素を混合した溶液)などを用いることができる。
(1)絶縁層43の上面には、配線層44の一部を被覆する保護絶縁層60が積層されている。保護絶縁層60には、配線層44の上面の一部を外部接続パッドP2として露出する開口部60Xが形成されている。最上層の配線層44の上には接続端子としてのバンプ11が形成されている。バンプ11は、保護絶縁層60の開口部60X内において、表面処理層71を介して配線層44と接続されている。バンプ11は、保護絶縁層60の開口部60X内に配置された基部11Aと、保護絶縁層60の上面60Aから上方に突出する接続部11Bとを有している。基部11Aの側面11Cと、保護絶縁層60の開口部60X壁面との間には隙間73が形成されている。
・上記実施形態に対し、各部材の形状、寸法等を適宜変更してもよい。
図7に示すように、配線層44の上面に凹部44Cが形成されている。凹部44Cの周縁部は、保護絶縁層60の下に配置されている。絶縁層43を覆う保護絶縁層60には開口部60Xが形成され、その開口部60Xの下端には内側に向かって突出する突出部60Tが形成されている。表面処理層71は、保護絶縁層60の突出部60Tと配線層44の凹部44Cとの間の隙間を埋めるように形成されている。このように、配線層44に形成した凹部44Cにより、配線層44と保護絶縁層60との間の隙間を埋めるように表面処理層71が形成されることにより、配線層44とバンプ11の間の接続強度を高めることができる。
図8(a)に示すように、保護絶縁層60に開口部60Xを形成する。この工程において、フォトリソグラフィの条件を設定することにより、開口部60Xの下端が裾をひくような形状となる。これにより、開口部60Xの下端に、内側に突出する突出部60Tを有する保護絶縁層60が形成される。次に、図8(b)に示すように、保護絶縁層60の開口部60Xを通して配線層44の上面をエッチングして凹部44Cを形成する。配線層44はたとえば銅または銅合金である場合、エッチング液として、塩化第二銅水溶液、又は塩化第二鉄水溶液などが用いられる。
・上記実施形態において、必要に応じて、図2(a)に示す開口部50Xから露出する配線層34(外部接続用パッドP1)上に表面処理層を形成するようにしてもよい。表面処理層の例としては、金(Au)層、ニッケル(Ni)層/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni層/パラジウム(Pd)層/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)などを挙げることができる。これらAu層、Ni層、Pd層としては、例えば、無電解めっき法により形成された金属層(無電解めっき金属層)を用いることができる。また、Au層はAu又はAu合金からなる金属層、Ni層はNi又はNi合金からなる金属層、Pd層はPd又はPd合金からなる金属層である。また、外部接続用パッドP1の表面に、OSP(Organic Solderability Preservative)処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、OSP処理を施した場合には、外部接続用パッドP1の表面に、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層が形成される。なお、開口部50Xから露出する配線層34(又は、配線層34上に表面処理層が形成されている場合には、その表面処理層)自体を、外部接続端子としてもよい。
11A 基部
11B 接続部
11C 側面
44 配線層
44C 凹部
60 保護絶縁層
60X 開口部
71 表面処理層
72 合金層
73 隙間
Claims (10)
- 配線層と、
前記配線層の一部を被覆し、前記配線層の上面の一部を露出する開口部を有する保護絶縁層と、
前記開口部内に露出する前記配線層上に設けられた金属層と、
前記金属層上に設けられた合金層と、
前記合金層上に設けられた接続端子と、
を有し、
前記金属層の側面は、前記開口部の壁面に接しており、
前記接続端子は、前記開口部内に形成された基部と、前記基部の上に形成され前記保護絶縁層の上面から突出する接続部とを有し、
前記合金層は、錫を含む前記接続端子を形成するために前記金属層の上面に形成されたシード層を形成する金属と前記錫とを含む合金であり、
前記基部の側面と前記開口部の壁面との間に隙間が形成されていること
を特徴とする端子構造。 - 前記金属層と前記基部との間に前記合金層が形成され、前記基部の側面には前記合金層が形成されていないことを特徴とする請求項1に記載の端子構造。
- 前記配線層の上面に凹部が形成され、
前記保護絶縁層は、前記開口部の下端に、内側に向かって突出する突出部を有し、
前記金属層は、前記保護絶縁層の前記突出部と前記配線層の前記凹部との間の隙間を埋めるように形成されたことを特徴とする請求項1又は2に記載の端子構造。 - 前記接続端子は錫を含み、前記配線層は銅または銅合金からなり、前記合金層は、錫−銅合金であることを特徴とする請求項1〜3のいずれか一項に記載の端子構造。
- 前記金属層は、ニッケル層/パラジウム層/金層、金層、又はニッケル層/金層であることを特徴とする請求項1〜4のいずれか一項に記載の端子構造。
- 請求項1〜5のいずれか一項に記載の端子構造を有する配線基板。
- 配線層の一部を被覆し、前記配線層の上面の一部を露出する開口部を有する保護絶縁層を形成する工程と、
前記開口部から露出する前記配線層の上面に、前記開口部の壁面に側面が接する金属層を形成する工程と、
前記金属層上と前記壁面を含む前記保護絶縁層の表面とにシード層を形成する工程と、
前記シード層の上に、前記開口部全体を露出するめっきマスクを形成する工程と、
前記シード層を給電電極とする電解めっき法により、前記めっきマスクから露出する前記シード層上に電解めっき層を形成する工程と、
前記めっきマスクを除去する工程と、
エッチングにより、前記電解めっき層から露出する前記シード層と、前記保護絶縁層と前記電解めっき層の間の前記シード層とを除去する工程と、
前記電解めっき層をリフロー処理して接続端子を形成する工程と、
を有し、
前記接続端子は、前記開口部内に形成された基部と、前記基部の上に形成され前記保護絶縁層の上面から突出する接続部とを有し、前記基部の側面と前記開口部の壁面との間に隙間が形成されていることを特徴とする端子構造の製造方法。 - 前記めっきマスクは、前記開口部内の前記シード層と、前記開口部の周囲の前記シード層を露出し、
前記電解めっき層は、前記開口部内の前記シード層と、前記開口部の周囲の前記シード層との上に形成されることを特徴とする請求項7に記載の端子構造の製造方法。 - 前記エッチングにより、前記開口部の前記壁面と前記電解めっき層との間の前記シード層を除去することを特徴とする請求項7又は8に記載の端子構造の製造方法。
- 前記開口部を形成する工程において、前記開口部の下端に、内側に突出する突出部を形成し、
前記金属層を形成する工程の前に、前記保護絶縁層の前記開口部を通して前記配線層の上面に凹部を形成する工程を有し、
前記金属層を形成する工程において、前記保護絶縁層の前記突出部と前記凹部との間の隙間を埋めるように前記金属層を形成すること、を特徴とする請求項7〜9のいずれか一項に記載の端子構造の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015247602A JP6780933B2 (ja) | 2015-12-18 | 2015-12-18 | 端子構造、端子構造の製造方法、及び配線基板 |
| US15/373,107 US9893002B2 (en) | 2015-12-18 | 2016-12-08 | Terminal structure and wiring substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015247602A JP6780933B2 (ja) | 2015-12-18 | 2015-12-18 | 端子構造、端子構造の製造方法、及び配線基板 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2017112318A JP2017112318A (ja) | 2017-06-22 |
| JP2017112318A5 JP2017112318A5 (ja) | 2018-11-22 |
| JP6780933B2 true JP6780933B2 (ja) | 2020-11-04 |
Family
ID=59064603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015247602A Active JP6780933B2 (ja) | 2015-12-18 | 2015-12-18 | 端子構造、端子構造の製造方法、及び配線基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9893002B2 (ja) |
| JP (1) | JP6780933B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10128175B2 (en) * | 2013-01-29 | 2018-11-13 | Taiwan Semiconductor Manufacturing Company | Packaging methods and packaged semiconductor devices |
| CN106601710B (zh) * | 2015-10-19 | 2021-01-29 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| US20180138115A1 (en) * | 2016-11-11 | 2018-05-17 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method for manufacturing the same |
| WO2018182595A1 (en) * | 2017-03-29 | 2018-10-04 | Intel Corporation | Embedded die microelectronic device with molded component |
| US10515888B2 (en) * | 2017-09-18 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method for manufacturing the same |
| JP6951219B2 (ja) * | 2017-11-29 | 2021-10-20 | 新光電気工業株式会社 | 配線基板、半導体装置、及び配線基板の製造方法 |
| US10651052B2 (en) * | 2018-01-12 | 2020-05-12 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method for manufacturing the same |
| JP7112873B2 (ja) * | 2018-04-05 | 2022-08-04 | 新光電気工業株式会社 | 配線基板、半導体パッケージ及び配線基板の製造方法 |
| US10903151B2 (en) * | 2018-05-23 | 2021-01-26 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
| US20200066626A1 (en) * | 2018-08-21 | 2020-02-27 | Intel Corporation | Pocket structures, materials, and methods for integrated circuit package supports |
| JP7370926B2 (ja) * | 2020-04-24 | 2023-10-30 | 新光電気工業株式会社 | 端子構造、配線基板及び端子構造の製造方法 |
| JP2022161152A (ja) | 2021-04-08 | 2022-10-21 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
| WO2023132231A1 (ja) * | 2022-01-07 | 2023-07-13 | 株式会社村田製作所 | 半導体装置 |
| JP2024008020A (ja) * | 2022-07-07 | 2024-01-19 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07112041B2 (ja) * | 1986-12-03 | 1995-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| JP2003152319A (ja) * | 1996-12-27 | 2003-05-23 | Ibiden Co Ltd | プリント配線板 |
| KR100343138B1 (ko) * | 1999-06-25 | 2002-07-05 | 윤종용 | 기입 마스킹 기능을 갖는 반도체 메모리 장치 및 그 기입 마스킹 방법 |
| TW490821B (en) * | 2000-11-16 | 2002-06-11 | Orient Semiconductor Elect Ltd | Application of wire bonding technique on manufacture of wafer bump and wafer level chip scale package |
| TWI378544B (en) * | 2007-07-19 | 2012-12-01 | Unimicron Technology Corp | Package substrate with electrically connecting structure |
| US8089156B2 (en) * | 2007-10-24 | 2012-01-03 | Panasonic Corporation | Electrode structure for semiconductor chip with crack suppressing dummy metal patterns |
| WO2010046235A1 (en) | 2008-10-21 | 2010-04-29 | Atotech Deutschland Gmbh | Method to form solder deposits on substrates |
| CN102474989A (zh) * | 2009-10-06 | 2012-05-23 | 株式会社藤仓 | 电路基板 |
| TWI395279B (zh) * | 2009-12-30 | 2013-05-01 | 財團法人工業技術研究院 | 微凸塊結構 |
| KR101695353B1 (ko) * | 2010-10-06 | 2017-01-11 | 삼성전자 주식회사 | 반도체 패키지 및 반도체 패키지 모듈 |
| JP2012129369A (ja) | 2010-12-15 | 2012-07-05 | Ngk Spark Plug Co Ltd | 配線基板 |
| WO2014071815A1 (zh) * | 2012-11-08 | 2014-05-15 | 南通富士通微电子股份有限公司 | 半导体器件及其形成方法 |
| CN102915986B (zh) * | 2012-11-08 | 2015-04-01 | 南通富士通微电子股份有限公司 | 芯片封装结构 |
| JP6057681B2 (ja) * | 2012-11-21 | 2017-01-11 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP6232249B2 (ja) * | 2013-02-27 | 2017-11-15 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9159683B2 (en) * | 2014-02-10 | 2015-10-13 | GlobalFoundries, Inc. | Methods for etching copper during the fabrication of integrated circuits |
| CN105633046A (zh) * | 2014-11-20 | 2016-06-01 | 三星电子株式会社 | 半导体装置和包括该半导体装置的半导体封装 |
-
2015
- 2015-12-18 JP JP2015247602A patent/JP6780933B2/ja active Active
-
2016
- 2016-12-08 US US15/373,107 patent/US9893002B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9893002B2 (en) | 2018-02-13 |
| JP2017112318A (ja) | 2017-06-22 |
| US20170179012A1 (en) | 2017-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6780933B2 (ja) | 端子構造、端子構造の製造方法、及び配線基板 | |
| US10892216B2 (en) | Wiring substrate and semiconductor device | |
| JP6584939B2 (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
| JP6530298B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| US9627308B2 (en) | Wiring substrate | |
| JP5951414B2 (ja) | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 | |
| US9334576B2 (en) | Wiring substrate and method of manufacturing wiring substrate | |
| JP5547615B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2006186321A (ja) | 回路基板の製造方法及び電子部品実装構造体の製造方法 | |
| US11171081B2 (en) | Wiring substrate, semiconductor package and method of manufacturing wiring substrate | |
| JP6764666B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP7202785B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP6550260B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP2019186243A (ja) | 配線基板、半導体パッケージ及び配線基板の製造方法 | |
| JP2018107349A (ja) | 配線基板、配線基板の製造方法 | |
| US9380712B2 (en) | Wiring substrate and semiconductor device | |
| JP2022025342A (ja) | 配線基板及びその製造方法 | |
| JP2011014944A (ja) | 電子部品実装構造体の製造方法 | |
| JP6713289B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20190136240A (ko) | 패키지 기판 및 그 제조방법 | |
| JP7198154B2 (ja) | 配線基板、及び配線基板の製造方法 | |
| JP6368635B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP7826421B2 (ja) | 端子構造の製造方法 | |
| JP6856444B2 (ja) | 配線基板、配線基板の製造方法 | |
| US20130081862A1 (en) | Wiring substrate and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181011 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200929 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201015 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6780933 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |