CN102474989A - 电路基板 - Google Patents
电路基板 Download PDFInfo
- Publication number
- CN102474989A CN102474989A CN2010800341561A CN201080034156A CN102474989A CN 102474989 A CN102474989 A CN 102474989A CN 2010800341561 A CN2010800341561 A CN 2010800341561A CN 201080034156 A CN201080034156 A CN 201080034156A CN 102474989 A CN102474989 A CN 102474989A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- welding disk
- wiring portion
- interarea
- circuit substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
电路基板(1)具备:绝缘性基板(10)、和形成在绝缘性基板(10)上的电路图案(20),电路图案(20)具有安装焊盘部(30)、和从安装焊盘部(30)延伸的布线部(40),安装焊盘部(30)具有相对布线部(40)的主面(41)倾斜或者与布线部(40)的主面(41)基本正交的第1非平行面(32a)。
Description
技术领域
本发明涉及一种表面安装具有焊料球的BGA(Ball Grid Array)、CSP(Chip Size Package)等电子部件的电路基板。
背景技术
公知一种形成有用于安装电子部件的焊料连接用盘(1and)部的电路基板(例如参照专利文献1)。
专利文献1:日本特开2006-120677号公报
随着近年来电子部件的小型化,具有盘部的窄间距化以及小型化不断进步,盘部与焊料的连接面积变小的趋势。
在上述的电路基板中,由于盘部平坦,所以如果电路基板与电子部件产生收缩差,则应力集中在将盘部与电子部件连接的焊料连接部,有时会产生裂纹。
发明内容
本发明想要解决的课题是,提供一种能够实现焊料连接部的可靠性提高的电路基板。
技术方案1的发明涉及的电路基板具备绝缘性基板、和形成在上述绝缘性基板上的电路图案,其中,上述电路图案具有安装焊盘部、和从上述安装焊盘部延伸的布线部,上述安装焊盘部具有相对上述布线部的主面倾斜或者与上述布线部的主面基本正交的第1非平行面。
技术方案2的发明基于技术方案1所记载的电路基板,其特征在于,上述安装焊盘部具有被上述第1非平行面包围的凹部。
技术方案3的发明基于技术方案1所记载的电路基板,其特征在于,上述安装焊盘部具有被相对上述布线部的主面倾斜的上述第1非平行面包围的凸部。
技术方案4的发明基于技术方案2或者3所记载的电路基板,其特征在于,上述电路图案具有在上述安装焊盘部的表面形成的镀金层。
技术方案5的发明基于技术方案4所记载的电路基板,其特征在于,上述镀金层具有相对上述布线部的主面倾斜或者与上述布线部的主面基本正交的第2非平行面。
技术方案6的发明基于技术方案1~5中任意一个所述的电路基板,其特征在于,还具备借助焊料球与上述安装焊盘部连接的电子部件,上述焊料球与上述安装焊盘部的界面的端部相对上述布线部的主面倾斜或者基本正交。
技术方案7的发明基于技术方案4或者5所记载的电路基板,其特征在于,还具备借助凸块与上述安装焊盘部连接的电子部件,上述凸块由金构成。
根据本发明,由于安装焊盘部具有相对布线部的主面倾斜或者与布线部的主面基本正交的第1非平行面,所以提高了焊料连接部的可靠性。
附图说明
图1是本发明的第1实施方式中的电路基板的剖视图。
图2是图1的II部的放大剖视图。
图3是沿着图2的III-III线的剖视图。
图4是图2的IV部的放大剖视图。
图5是表示本发明的第1实施方式中的电路基板的第1变形例的主要部分剖视图。
图6是表示本发明的第1实施方式中的电路基板的第2变形例的主要部分剖视图。
图7是表示本发明的第1实施方式中的电路基板的第3变形例的主要部分剖视图。
图8是本发明的第2实施方式中的电路基板的主要部分剖视图。
图9是图8的IX部的放大剖视图。
图10是表示本发明的第2实施方式中的电路基板的变形例的主要部分剖视图。
具体实施方式
下面,基于附图对本发明的实施方式进行说明。
《第1实施方式》
图1是本实施方式中的电路基板的剖视图,图2是图1的II部的放大剖视图,图3是沿着图2的III-III线的剖视图,图4是图2的IV部的放大剖视图,图5~图7是表示本实施方式中的电路基板的变形例的主要部分剖视图。
本实施方式中的电路基板1如图1所示,是通过回流焊被表面安装IC芯片(Integrated Circuit Chip)60的电路基板。该电路基板1例如被组装到移动电话等电子设备中。
IC芯片60具有焊料球61。焊料球61是将焊料(Solder)形成为球状的部件,并以矩阵状排列在IC芯片60的下表面。
这里,IC芯片60只要是设置有焊料球61的集成电路元件即可。例如,可以由球栅阵列(BGA)、芯片尺寸封装(CSP)等IC封装构成IC芯片60。另外,也可以由从半导体晶片上切割下的裸片(Die)构成IC芯片60。其中,本实施方式中的IC芯片60相当于本发明中的电子部件的一个例子。
电路基板1如图2所示,具备:绝缘性基板10、形成在绝缘性基板10上的电路图案20、和绝缘层50。作为电路基板1,例如可例示可挠性印刷布线板(FPC:Flexible Printed Circuit)。此外,也可以由刚性的印刷电路板(PCB:Printed Circuit Board)构成电路基板1。
绝缘性基板10例如由聚酰亚胺(polyimide)等具有挠性的部件构成。其中,在电路基板1是刚性的印刷电路板的情况下,也可以由玻璃环氧树脂等部件构成绝缘性基板10。
在该绝缘性基板10的上表面形成有电路图案20。电路图案20具有安装焊盘部30、从安装焊盘部30延伸的布线部40。
安装焊盘部30如图2以及图3所示那样,呈圆形的图案,例如由铜构成。此外,也可以由金、银、碳等构成该安装焊盘部30。
安装焊盘部30具有凸缘面31和凹部32。凸缘面31是安装焊盘部30的上表面的外周部分。在本实施方式中,凸缘面31呈环状,但并不特别限定于此。该凸缘面31被绝缘层50(后述)覆盖。
凹部32是在安装焊盘部30的上表面且在凸缘面31的内侧凹陷的部分。该凹部32从绝缘层50露出,与焊料连接部62连接。该凹部32具有第1非平行面32a和底面32b。
凹部32的第1非平行面32a是图3中带花纹的部分,呈从凸缘面31的内周向内侧下降的曲面(碗型)。如图4所示,第1非平行面32a的端部处的切线L1相对布线部40的主面41(后述)以角度A倾斜。
其中,本实施方式中的第1非平行面32a只要相对布线部40的主面41不平行即可,也可以不是曲面状。例如,可以如图5所示那样,第1非平行面32c以直线方式倾斜。另外,也可以如图6所示那样,第1非平行面32d与布线部40的主面41基本正交。
凹部32的底面32b构成凹部32的底的部分,形成在比布线部40的主面41低的位置。
此外,也可以取代凹部32而在安装焊盘部30上形成凸部33。该凸部33如图7所示,按照朝向中央上升的方式被相对布线部40的主面41倾斜的第1非平行面33a包围。
布线部40是从安装焊盘部30延伸的线,其主面41平坦。该布线部40例如由铜构成。此外,也可以由金、银、碳等构成布线部40。
绝缘层50在使安装焊盘部30的凹部32露出的状态下,层叠在绝缘性基板10以及电路图案20上。该绝缘层50例如通过丝网印刷由紫外线固化性的丙烯酸系树脂或环氧类树脂构成的阻焊剂(solder resist)而形成。此外,也可以通过丝网印刷由热固化性的环氧类树脂构成的阻焊剂来形成绝缘层50。另外,可以通过由紫外线固化性的丙烯酸系树脂、环氧类树脂形成的干膜阻焊剂来构成绝缘层50。
接下来,阐述上述的电路基板1的制造方法。
首先,通过对层叠于绝缘性基板10的铜箔进行蚀刻,一并形成安装焊盘部30的圆形图案和布线部40。此外,也可以通过丝网印刷金膏、银膏、铜膏、碳膏,来一并形成安装焊盘部30的圆形图案和布线部40。
接着,涂敷紫外线固化性的阻焊剂,通过在将安装焊盘部30中的形成凹部32的部分遮挡(masking)的状态下进行曝光、显影,来从形成凹部32的部分除去阻焊膜,由此形成绝缘层50。
接下来,通过利用具有金属腐蚀性的药品对安装焊盘部30进行蚀刻,形成凹部32。其中,对安装焊盘部30进行蚀刻的深度是足够用于形成凹部32中的第1非平行面32a的深度、并且是安装焊盘部30本身的机械强度不会变得不充分的深度,例如可以例示2μm~10μm的范围。
在以上说明的电路基板1上通过焊料连接部62连接IC芯片60。该焊料连接部62是表面安装IC芯片60时,焊料球61熔融并固化后的连接部,焊料成为柱状。其中,图2所示的虚线表示熔融之前的焊料球61,熔融固化后的柱状焊料在图2中用实线表示。焊料连接部62的上端与IC芯片60连接,其下端与安装焊盘部30的凹部32连接。
如图4所示,在焊料连接部62与安装焊盘部30之间形成有焊料-铜的不同种类金属界面80。这里,不同种类金属界面80呈沿着凹部32的形状的三维曲面,其端部处的切线L2与第1非平行面32a的端部的切线L1同样,相对布线部40的主面41以角度A倾斜。其中,不同种类金属界面80相当于本发明中的界面的一个例子。
下面,对本实施方式的作用进行说明。
在将IC芯片60表面安装到电路基板1时的回流焊工序后的冷却工序中,电路基板1与IC芯片60之间产生收缩差。而且,伴随着近年来因焊料的无铅化而引起的回流温度的上升,电路基板1与IC芯片60之间的收缩差进一步显著。
与此相对,在本实施方式中,由于在安装焊盘部30形成了相对布线部40的主面41倾斜的第1非平行面32a,所以不同种类金属界面80也倾斜。尤其是不同种类金属界面80的端部处的切线L2以角度A倾斜,错离了因该收缩差而产生的应力的方向。因此,不同种类金属界面80针对该应力变强,可抑制焊料连接部62中的裂纹的产生,从而提高焊料连接部62的可靠性。
另外,在本实施方式中,由于在安装焊盘部30形成了凹部32,所以在安装焊盘部30中与焊料连接部62的接触面积变宽。因此,该应力集中的不同种类金属界面80的面积也变宽,焊料连接部62抗该应力的能力变强。因此,可抑制焊料连接部62中的裂纹的产生,从而提高焊料连接部62的可靠性。
《第2实施方式》
接下来,对第2实施方式进行说明。
图8是本实施方式中的电路基板的主要部分剖视图,图9是图8的IX部的放大剖视图,图10是表示本实施方式中的电路基板的变形例的主要部分剖视图。
在本实施方式中,与第1实施方式的不同之处在于设置有镀金层70,除此以外的构成与第1实施方式相同。下面,仅对与第1实施方式不同的点进行说明,对于与第1实施方式同样的构成的部分赋予同样的附图标记并省略其说明。
镀金层70如图8所示,以从绝缘层50露出的状态层叠在安装焊盘部30的凹部32的上部。镀金层70的设置目的在于,提高与焊料的润湿性、防止安装焊盘部30被氧化。此外,在取代凹部32而对安装焊盘部30形成了凸部33(参照图7)的情况下,可以将镀金层层叠在该凸部33上。
这里,安装焊盘部30中的凹部32的深度形成得比镀金层70的厚度深(例如2μm~10μm),镀金层70呈追随凹部32的形状。因此,镀金层70以立体方式形成,具有与第1非平行面32a同样地倾斜的第2非平行面71。
第2非平行面71是镀金层70的上表面中的外周部分,位于第1非平行面32a的上部。如图9所示,第2非平行面71的端部处的切线L3相对布线部40的主面41以角度B倾斜。
该镀金层70在其上面与焊料连接部62连接,并在镀金层70与焊料连接部62之间形成有金-焊料的不同种类金属界面81。焊料连接部62中的不同种类金属界面81呈沿着镀金层70的立体形状,其端部处的切线L4沿着第2非平行面71,相对布线部40的主面41以角度B倾斜。因此,不同种类金属界面81的端部与因电路基板1和IC芯片60的收缩差而产生的应力的方向不平行,从而抗该应力的能力变强。从而,可抑制焊料连接部62中的裂纹的产生,提高了焊料连接部62的可靠性。
另外,镀金层70的下表面与安装焊盘部30连接,在镀金层70与安装焊盘部30之间形成有金-铜的不同种类金属界面82。镀金层70中的不同种类金属界面82呈沿着凹部32的三维曲面,其端部处的切线(未图示)沿着第1非平行面32a,相对布线部40的主面41以角度A倾斜。因此,镀金层70中的不同种类金属界面82的端部与因电路基板1和IC芯片60的收缩差而产生应力的方向不平行,从而抗该应力的能力变强。因此,可抑制镀金层70中的裂纹的产生,提高了IC芯片60与安装焊盘部30中的连接的可靠性。
另外,如图10所示那样,还可以取代焊料球61而在IC芯片60的下表面形成Au(金)凸块63。该情况下,Au凸块63与镀金层70通过超声波接合而被接合。由于Au凸块63与镀金层70由同种金属构成,所以Au凸块63与镀金层70的界面被稳固接合,从而抗应力的能力变强。
因此,因电路基板1与IC芯片60的收缩差形成的应力集中在不同种类金属界面82。但是,在本实施方式中,由于不同种类金属界面82的端部相对布线部40的主面41倾斜,所以镀金层70中的不同种类金属界面82抗因电路基板1与IC芯片60的收缩差而产生的应力的能力变强。因此,可抑制镀金层70中的裂纹的产生,提高了IC芯片60与安装焊盘部30中的连接的可靠性。
附图标记说明:
1...电路基板,10...绝缘性基板,20...电路图案,30...安装焊盘部,31...凸缘面,32...凹部,32a、32c...第1非平行面,32b...底面,33...凸部,33a...第1非平行面,40...布线部,41...主面,50...绝缘层,60...IC芯片,61...焊料球,62...焊料连接部,63...Au凸块,70...镀金层,71...第2非平行面,80、81、82...不同种类金属界面。
Claims (7)
1.一种电路基板,具备绝缘性基板、和形成在上述绝缘性基板上的电路图案,其特征在于,
上述电路图案具有安装焊盘部、和从上述安装焊盘部延伸的布线部,
上述安装焊盘部具有相对上述布线部的主面倾斜或者与上述布线部的主面基本正交的第1非平行面。
2.根据权利要求1所述的电路基板,其特征在于,
上述安装焊盘部具有被上述第1非平行面包围的凹部。
3.根据权利要求1所述的电路基板,其特征在于,
上述安装焊盘部具有被相对上述布线部的主面倾斜的上述第1非平行面包围的凸部。
4.根据权利要求2或3所述的电路基板,其特征在于,
上述电路图案具有在上述安装焊盘部的表面形成的镀金层。
5.根据权利要求4所述的电路基板,其特征在于,
上述镀金层具有相对上述布线部的主面倾斜或者与上述布线部的主面基本正交的第2非平行面。
6.根据权利要求1~5中任意一项所述的电路基板,其特征在于,
还具备借助焊料球与上述安装焊盘部连接的电子部件,
上述焊料球与上述安装焊盘部的界面的端部相对上述布线部的主面倾斜或者与上述布线部的主面基本正交。
7.根据权利要求4或5所述的电路基板,其特征在于,
还具备借助凸块与上述安装焊盘部连接的电子部件,
上述凸块由金构成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009232559 | 2009-10-06 | ||
JP2009-232559 | 2009-10-06 | ||
PCT/JP2010/059534 WO2011043102A1 (ja) | 2009-10-06 | 2010-06-04 | 回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102474989A true CN102474989A (zh) | 2012-05-23 |
Family
ID=43856582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010800341561A Pending CN102474989A (zh) | 2009-10-06 | 2010-06-04 | 电路基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20120175158A1 (zh) |
JP (1) | JPWO2011043102A1 (zh) |
CN (1) | CN102474989A (zh) |
WO (1) | WO2011043102A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014125536A1 (ja) * | 2013-02-14 | 2014-08-21 | シャープ株式会社 | 半導体モジュールおよび半導体チップ実装方法 |
JP6780933B2 (ja) * | 2015-12-18 | 2020-11-04 | 新光電気工業株式会社 | 端子構造、端子構造の製造方法、及び配線基板 |
JP7406955B2 (ja) * | 2019-10-29 | 2023-12-28 | セイコーインスツル株式会社 | 2層片面フレキシブル基板、及び2層片面フレキシブル基板の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140940A (ja) * | 1997-07-18 | 1999-02-12 | Fuji Micro Kogyo Kk | ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法 |
JP2003031616A (ja) * | 2001-07-16 | 2003-01-31 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007150358A (ja) * | 2007-02-26 | 2007-06-14 | Kyocera Corp | 半田バンプ付き配線基板および電子装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4520665B2 (ja) * | 2001-06-08 | 2010-08-11 | 日本シイエムケイ株式会社 | プリント配線板及びその製造方法並びに部品実装構造 |
WO2006120309A2 (fr) * | 2005-05-11 | 2006-11-16 | Stmicroelectronics Sa | Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette |
JP4213191B1 (ja) * | 2007-09-06 | 2009-01-21 | 新光電気工業株式会社 | 配線基板の製造方法 |
-
2010
- 2010-06-04 JP JP2011535302A patent/JPWO2011043102A1/ja active Pending
- 2010-06-04 CN CN2010800341561A patent/CN102474989A/zh active Pending
- 2010-06-04 WO PCT/JP2010/059534 patent/WO2011043102A1/ja active Application Filing
-
2012
- 2012-03-22 US US13/427,328 patent/US20120175158A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140940A (ja) * | 1997-07-18 | 1999-02-12 | Fuji Micro Kogyo Kk | ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法 |
JP2003031616A (ja) * | 2001-07-16 | 2003-01-31 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007150358A (ja) * | 2007-02-26 | 2007-06-14 | Kyocera Corp | 半田バンプ付き配線基板および電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2011043102A1 (ja) | 2013-03-04 |
US20120175158A1 (en) | 2012-07-12 |
WO2011043102A1 (ja) | 2011-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5796163A (en) | Solder ball joint | |
KR20160091050A (ko) | 전자부품 내장 기판 및 그 제조방법 | |
JP2010272681A (ja) | 配線基板および半導体装置 | |
JP4494175B2 (ja) | 半導体装置 | |
CN112038318B (zh) | 封装基板 | |
JP4489575B2 (ja) | 半導体装置及びその製造方法 | |
JP5110163B2 (ja) | 部品内蔵モジュールの製造方法 | |
JP2009224581A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器 | |
CN102474989A (zh) | 电路基板 | |
CN102142416A (zh) | 元件搭载用基板、半导体模块及便携式设备 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
EP3301712A1 (en) | Semiconductor package assembley | |
JP6601055B2 (ja) | プリント配線板、電子機器及び実装方法 | |
KR100475337B1 (ko) | 고전력칩스케일패키지및그제조방법 | |
US20150131235A1 (en) | Electronic component module and manufacturing method thereof | |
JP4952365B2 (ja) | 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法 | |
JP2008198916A (ja) | 半導体装置及びその製造方法 | |
US10681831B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
JP4373841B2 (ja) | 配線基板 | |
JP2006147620A (ja) | フリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置 | |
JP2005317862A (ja) | 半導体素子の接続構造 | |
JP4984502B2 (ja) | Bga型キャリア基板の製造方法及びbga型キャリア基板 | |
JP2007234683A (ja) | 半導体装置およびその製造方法 | |
CN102024771A (zh) | 封装结构以及封装方法 | |
JP2016139771A (ja) | 電子部品実装用パッケージ、電子装置および電子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120523 |