JP7406955B2 - 2層片面フレキシブル基板、及び2層片面フレキシブル基板の製造方法 - Google Patents

2層片面フレキシブル基板、及び2層片面フレキシブル基板の製造方法 Download PDF

Info

Publication number
JP7406955B2
JP7406955B2 JP2019196243A JP2019196243A JP7406955B2 JP 7406955 B2 JP7406955 B2 JP 7406955B2 JP 2019196243 A JP2019196243 A JP 2019196243A JP 2019196243 A JP2019196243 A JP 2019196243A JP 7406955 B2 JP7406955 B2 JP 7406955B2
Authority
JP
Japan
Prior art keywords
metal
flexible substrate
hole
insulating film
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019196243A
Other languages
English (en)
Other versions
JP2021072308A (ja
Inventor
恵一郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2019196243A priority Critical patent/JP7406955B2/ja
Publication of JP2021072308A publication Critical patent/JP2021072308A/ja
Application granted granted Critical
Publication of JP7406955B2 publication Critical patent/JP7406955B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は2層片面フレキシブル基板とその製造方法に係り、詳細には、裏面電極が形成された2層片面フレキシブル基板とその製造方法に関する。
従来からフレキシブル基板が、電子部品や半導体チップ等を実装するために広く用いられている。近年の電子機器の小型化、高機能化に伴い、プリント線板の薄膜化、配線の高密度化が進んでいる。
フレキシブル基板では、ポリイミドフィルム等の絶縁フィルムの表側に金属層電極が形成され、この金属層電極に各種素子等が片側の面に接続されるようになっている。
そして、フレキシブル基板では、金属層電極の裏面側を裏面電極として使用するために、絶縁フィルムに小孔が形成されている。
このようなフレキシブル基板を実現するものとして、フレキシブル基板を、ポリイミドフィルム等の絶縁フィルムに熱硬化性接着剤で金属層を貼付けた3層で形成したものがある。この場合には、ポリイミドフィルムに小孔を開けた後に、この小孔を塞ぐように30μm~50μm厚程度の銅板層を接着し、その後銅板層を加工して裏面電極を含む金属層電極を作成する。
しかし、3層フレキシブル基板は、製造工程数が多いため高価で、かつ接着剤としてエポキシ樹脂を用いるため、はんだや超音波等を用いた、基板上の電極と半導体チップとの接合工程等の高温を要し、高温にさらされる環境下では耐熱劣化による接着力低下の問題があった。
これに対して、エポキシ樹脂等の熱硬化性接着剤等を使用することなく、ポリイミドフィルムに金属箔をメッキした2層のフレキシブル基板が存在している(特許文献1、2)。
この2層のフレキシブル基板では、金属箔をポリイミドフィルムにメッキ形成しているため、3層フレキシブル基板に比べて、薄くすることができるというメリットがある。そして、特許文献では、金属箔をメッキしたポリイミドフィルムに対して、ポリイミド層にレーザを照射することで、金属箔層を残してポリイミド層にだけ小孔を開けることについて記載されている。
しかし、金属箔層を残してレーザによりポリイミド層にだけ小孔を開ける処理は照射時間のコントロールが必要となり処理が困難であった。
仮に、裏面電極として金属箔層の裏面を使用するために、ポリイミド層にだけ小孔を開けたとしても、レーザ加工時のデブリが生じ、裏面電極の表面にポリイミドの焦げたカスが貼付き、電極としては好ましくなかった。
また、ポリイミド層に小孔を形成した後に、当該小孔上面に残された裏面電極は、メッキにより薄く形成されているため、強度上問題があった。
特開平11-121900号公報 特公平7-109836号公報
本発明は、容易に製造可能な裏面電極を備えた2層片面フレキシブル基板を提供することを目的とする。
(1)請求項1に記載の発明では、各種素子が配設される2層片面フレキシブル基板であって、絶縁フィルムと、前記絶縁フィルムの片側の面に形成された金属層電極と、前記金属層電極と前記絶縁フィルムに形成された貫通孔と、前記貫通孔よりも大きく形成され、前記金属層電極側から前記貫通孔を塞ぐ、前記金属層電極に接合された金属チップと、を有し、前記金属チップは、前記金属層電極の反対側の面に、絶縁フィルムが接続されている、ことを特徴とする2層片面フレキシブル基板を提供する。
)請求項に記載の発明では、各種素子が配設される2層片面フレキシブル基板であって、絶縁フィルムと、前記絶縁フィルムの片側の面に形成された金属層電極と、前記金属層電極と前記絶縁フィルムに形成された貫通孔と、前記貫通孔よりも大きく形成され、前記金属層電極側から前記貫通孔を塞ぐ、前記金属層電極に接合された金属チップと、一部が前記金属層電極と接続され、他の部分が前記絶縁フィルムの側面に向けて曲げられた第2金属チップと、を有することを特徴とする2層片面フレキシブル基板を提供する。
)請求項に記載の発明では、前記金属層電極の表面と前記金属チップの表面は金メッキされており、前記金属層電極と前記金属チップとは、金メッキ面同士で接続されている、ことを特徴とする請求項1、又は請求項2に記載の2層片面フレキシブル基板を提供する。
)請求項に記載の発明では、前記金属チップは、前記貫通孔内に配設された凸部を有する、ことを特徴とする請求項1から請求項のうちのいずれか1の請求項に記載の2層片面フレキシブル基板を提供する。
)請求項に記載の発明では、絶縁フィルムの片側の面に金属箔が形成されたフレキシブル基板を準備する基板準備工程と、前記フレキシブル基板の所定位置に貫通孔を形成する貫通孔形成工程と、前記フレキシブル基板に形成された金属箔から、前記貫通孔周囲の金属箔を含む一部を残して金属層電極を形成する金属層電極形成工程と、絶縁フィルムの片側の面に金属箔が形成されたフレキシブル基板を分断して前記貫通孔よりも大きく形成された金属チップを形成する金属チップ形成工程と、記金属チップを、前記金属層電極側から前記貫通孔の上に載置する載置工程と、前記載置した金属チップと、前記金属層電極とを接合する接合工程と、を有することを特徴とする2層片面フレキシブル基板の製造方法を提供する。
)請求項に記載の発明では、前記金属チップ形成前の金属箔の表面、又は、前記形成された金属チップの金属箔の表面に、金メッキする第2金メッキ工程、を有することを特徴とする請求項に記載の2層片面フレキシブル基板の製造方法を提供する。
)請求項に記載の発明では、前記形成した金属層電極の表面を金メッキする第1金メッキ工程を有し、前記接合工程は、表面が金メッキされた金属チップと、前記金メッキされた金属層電極とを、超音波振動により接合する、ことを特徴とする請求項5、又は請求項6に記載の2層片面フレキシブル基板の製造方法を提供する。
)請求項に記載の発明では、前記基板準備工程は、前記絶縁フィルムを用意する工程と、前記用意した絶縁フィルムの片側表面に金属箔をメッキする金メッキ工程を有する、ことを特徴とする請求項5、請求項6、又は請求項に記載の2層片面フレキシブル基板の製造方法を提供する。
)請求項に記載の発明では、前記金属層電極形成工程は、前記フレキシブル基板の金属箔上にレジスト層を形成する工程と、前記形成したレジスト層に対して、リードパターンに対応したフォトマスクによる露光、現像を行う工程と、エッチングにより前記金属箔によるリードパターンを形成する工程と、前記形成したリードパターンの露出面を金メッキする工程と、を有することを特徴とする請求項から請求項の何れか1の請求項に記載の2層片面フレキシブル基板の製造方法を提供する。
本発明によれば、金属層電極と絶縁フィルムに形成された貫通孔が、金属層電極に接合された金属チップで金属層電極側から塞がれているので、容易に製造することが可能である。
2層片面フレキシブル基板の側断面図である。 切断前の2層片面フレキシブル基板の平面を表した説明図である。 2層片面フレキシブル基板の製造工程を表した工程図である。 2層片面フレキシブル基板の製造工程における状態を表した説明図である。 2層片面フレキシブル基板の製造工程における他の状態を表した説明図である。 2層片面フレキシブル基板の製造工程における他の状態を表した説明図である。 第2実施形態における2層片面フレキシブル基板の側断面図である。 変形例における2層片面フレキシブル基板の側断面図である。
以下、本発明の2層片面フレキシブル基板とその製造方法の好適な実施形態について説明する。
(1)実施形態の概要
第1実施形態の2層片面フレキシブル基板100は、図1に示すように、絶縁フィルム10の片側に形成された金属層電極21が形成され、金属層電極21の所定位置に貫通孔30が形成されている。この貫通孔30は、絶縁フィルム42の片面に金属チップ41が形成された閉塞チップ40で塞がれている。
金属層電極21の表面と金属チップ41の表面には金メッキがされていて、超音波振動により金メッキ同士が接合されることで、貫通孔30が閉塞されている。
本実施形態の2層片面フレキシブル基板100は、ポリイミドフィルム等の絶縁フィルム10の片面に、銅箔等の導体パターン(金属層電極21)を設けた所定位置に、裏面からの電極(裏面電極)を設けることを予め決めておき、この裏面電極位置からパンチ加工により、貫通孔30を形成する。金属層電極21の表面は金メッキする。
一方、片側の表面に銅箔メッキされた絶縁フィルムの銅箔表面を金メッキし、貫通孔30よりも大きい方形サイズに分断することで、金属チップ41と絶縁フィルム42からなる閉塞チップ40を形成する。
そして、貫通孔30を塞ぐ位置に、閉塞チップ40の金属チップ41側をフェイスダウンで装着し、超音波振動を直接金属チップ41の接合箇所に超音波を印加することにより、金属チップ41表面の金メッキと金属層電極21表面の金メッキとが接合する。
(2)実施形態の詳細
図1は、2層片面フレキシブル基板100の断面を表したものである。
図1に示すように、2層片面フレキシブル基板100は、絶縁フィルム10を備えている。この絶縁フィルム10は、ポリイミドフィルム等で形成されている。本実施形態では、絶縁フィルム10の厚さが25μmであるが、6μm~50μmの範囲であればよい。
絶縁フィルム10の片側の面には、銅箔による金属層電極21(導体パターン)が形成されている。本実施形態では金属層電極21(銅箔)の厚さが8μmであるが、3μm~18μmの範囲であればよい。
この金属層電極21が形成されている所定位置に、パンチ加工等により貫通孔30が形成されている。貫通孔30の穴径は適宜選択されるが、本実施形態では一例として穴径100μmに形成されている。
絶縁フィルム10の表面全面には、元々全面に銅箔がメッキされていて、この銅箔に対して貫通孔30が形成された後、銅箔に対するエッチング処理等により回路パターンに対応した金属層電極21が形成される。エッチング処理では、貫通孔30の周辺領域を残して金属層電極21が形成される。
貫通孔30は、絶縁フィルム42の片面に銅箔による金属チップ41が形成された閉塞チップ40で塞がれている。すなわち、金属層電極21の表面には金メッキ25が、金属チップ41の表面には金メッキ45がされていて、超音波振動により金メッキ同士が接合されることで、貫通孔30が閉塞されている。
金属チップ41における貫通孔30側に露出している金メッキされた部分は、2層片面フレキシブル基板100の裏面側から、金属層電極21との電気的な接続を可能にする裏面電極として機能する。
本実施形態の閉塞チップ40は、金属層電極21を形成する前の銅箔がメッキされた絶縁フィルム10と同じフレキシブル基板を使用して、その表面に金メッキした後に、方形に型抜きすることで制作される。閉塞チップ40は、貫通孔30を塞ぐために、貫通孔30の穴径Tμmよりも全周に亘って大きい必要があり、一辺Uμm=穴径Tμm+Pμm(例えば、P=40μm~60μm)に形成される。本実施形態では、貫通孔30の穴径T=100μmに形成されているので、全周に亘って25μm以上の大きさとするため、一辺U=150μmの方形に形成されている。なお、閉塞チップ40は、直径Uμmの円形であってもよい。
図2は、2層片面フレキシブル基板100を切断する前の基板用テープ基材1を表した平面図である。
図2に示されるように、2層片面フレキシブル基板100は、製造前に用意した長尺の基板用テープ基材1上に連続して複数形成されている。図2では、右端の2層片面フレキシブル基板100にだけ符号を付しているが、他の部分も同一に形成されている。
基板用テープ基材1は、絶縁フィルム10(図1参照)と、この絶縁フィルム10の片側の全面にメッキで形成された銅箔20とを備えている。
基板用テープ基材1は、TABやCOF等で使用されるテープ状の基材であり、後述するように銅箔20がエッチング加工やレーザ加工、精密型加工等の手法で所望のリードパターン形状の金属層電極21に形成されている。図2では、太い黒線及び黒塗りされた部分が金属層電極21である。
基板用テープ基材1の幅方向の両側には、パーフォレーション11が所定間隔P毎に複数形成されている。本実施形態では、所定間隔P(パーフォレーションピッチ)=4.75mmの寸法規格に従って形成されているが、この所定間隔Pは、製造装置における基板用テープ基材1の移動機構で使用されるスプロケット等の規格に合わせたものであるため、この値に限られず製造装置等に応じて変更可能である。
2層片面フレキシブル基板には、貫通孔30(図示しない)が形成され、当該貫通孔30を閉塞する位置に閉塞チップ40が接続されている。図2の例では、1つの2層片面フレキシブル基板100につき2箇所に閉塞チップ40が形成されているが、この閉塞チップ40の数や配置箇所(貫通孔30を含む)については、基板上に配設される素子等により適宜選択される。
また2層片面フレキシブル基板100には、位置決め等に使用される穴35や、穴39が形成されている。
次に、図3~図6を参照して、2層片面フレキシブル基板100の製造方法について説明する。
図3は、2層片面フレキシブル基板100の各製造工程を表した工程図であり、図4~図6は各工程における断面の状態を表した説明図である。
最初の準備工程(ステップ11)では、図4(a)、図5(a)に示すように、絶縁フィルム10の片面に銅箔20がメッキされている基板用テープ基材1(フレキシブル基板)を用意する。用意する基板用テープ基材1は、長尺300mで、これをリールに巻きつける。
基板用テープ基材1は、金属層電極21の形成用(図4(a))と、閉塞チップ40の製造用(図5(a))の2つ用意する。
なお、本実施形態の準備工程では、絶縁フィルム10に銅箔20が予めメッキされた基板用テープ基材1を用意するが、同じ幅、長さの絶縁フィルム10のテープを用意し、この片面側に対して銅箔メッキ処理を行うことで、基板用テープ基材1を準備するようにしてもよい。
次のプレス工程(ステップ12)では、図4(b)に示すように、打抜き加工により貫通孔30を形成する。また、図2に示すように、スプロケット用のパーフォレーション11や、回路基板上に必要な穴35や穴39を打抜き加工により形成する。
なお本実施形態のプレス工程では、貫通孔30や穴35、39をパンチ加工により形成するが、その他ドリル加工、フェムト秒レーザ加工等の加工技術により形成するようにしてもよい。
銅箔洗浄工程(ステップ13)では、銅箔20の表面に存在する汚れを酸で洗浄する。
なお、この銅箔洗浄工程は、準備工程(ステップ11)で用意した基板用テープ基材1が洗浄済みである場合や、汚れがない場合には省略することができる。
回路形成工程(ステップ14)では、図2、図4(c)に示すように、基板用テープ基材1の銅箔20から不要箇所を取り除くことで、回路パターンに応じて金属層電極21を形成する。
回路形成工程では、(A)フォトレジスト工程、(B)露光・現像工程、(C)裏止め工程、(D)エッチング工程、(E)剥離工程、(F)金メッキ工程、(G)ソルダーレジスト工程、の各小工程を行う。
この回路形成工程における各小工程は周知工程であるため、それぞれ概要について説明する。
(A)フォトレジスト工程では、銅箔20の表面にフォトレジスト層を、ロールコータ式塗布等により形成する。
(B)露光・現像工程では、形成したフォトレジスト層に紫外線を照射して、フォトマスクのリードパターンを転写し、その後、現像液に浸漬して未感光部分を除去する(現像)。現像後にフォトレジスト層中の溶剤や水分の除去、残ったリードパターン部分を熱架橋させて銅箔20との密着性を高めるためにベーキングを行う。
(C)裏止め工程では、絶縁フィルム10表面(銅箔20がある側の反対側)に裏止め材を塗布することで、貫通孔30や穴35、39を封止する。この裏止め工程は、貫通孔30等の内径が次のエッチング工程で大きくなることを防ぐためであるが、この内径拡大量は僅かであることから省略してもよい。
(D)エッチング工程では、形成途中の基板用テープ基材1を塩化第2鉄水溶液に浸漬し、銅箔20を除去する。これにより、図4(c)に示すように、露光・現像工程で銅箔20に形成したリードパターンに対応した所定パターンの金属層電極21(配線回路)が形成される。
(E)剥離工程では、フォトレジスト層と裏止め材を剥離する。
(F)金メッキ工程では、図4(d)に示すように、形成した金属層電極21の露出表面に金メッキ25を施す。
(G)ソルダーレジスト工程では、閉塞チップ40を配設する領域等の必要箇所を除いて、スクリーン印刷により金属層電極21を絶縁膜で覆い保護する。
以上のプレス工程(ステップ12)~回路形成工程(ステップ14)と並行して、準備工程(ステップ11)で用意した基板用テープ基材1(図5(a)参照)から閉塞チップ40を制作する。
金メッキ工程(ステップ15)では、図5(b)に示すように、基板用テープ基材1の銅箔20の露出面の全面に金メッキ45を施す。
プレス抜き工程(ステップ16)では、図5(c)に示すように、金メッキした基板用テープ基材1を、閉塞チップ40のサイズ(本実施形態では1辺150μmの方形)でパンチ加工することで各閉塞チップ40に分断する。
分断により完成した閉塞チップ40において、絶縁フィルム42は元の絶縁フィルム10であり、金属チップ41は元の銅箔20である。
次の装着・接合工程(ステップ17)では、製作した閉塞チップ40の装着と、閉塞チップ40の接合を行う。
すなわち、図6(a)に示すように、最初に回路形成工程後の基板用テープ基材1を金属層電極21側を上にして作業台60上に載置する。その後、基板用テープ基材1に形成されている貫通孔30を塞ぐように、制作した閉塞チップ40をフェイスダウン(金メッキ45側を下向き)で装着する。これにより、金属層電極21表面の金メッキ25と、金属チップ41表面の金メッキ45とが当接した状態となる。
その後、図6(b)に示すように、閉塞チップ40の上部から超音波ヘッド52を当てて、加圧しながら超音波振動を印加することで、当接している金メッキ25と金メッキ45とが接合する。
なお、図2に示すように基板用テープ基材1は、2層片面フレキシブル基板100が連続して配置されている。このため、作業台60上の基板用テープ基材1を順次移動させながら、2層片面フレキシブル基板100毎に閉塞チップ40の載置と超音波ヘッド52による超音波接合を行う。
次の電子部品装着・接合工程(ステップ18)では、2層片面フレキシブル基板100の金属層電極21にICや水晶振動子などの、製造する装置に応じた各種電子部品や素子を装着し、はんだ接合をする。
そして、検査工程(ステップ19)では、2層片面フレキシブル基板100上に配設した閉塞チップ40や電子部品等が正しい位置に接合されているか否か、エッチング不良、メッキ不良、異物の付着等の各種検査項目を画像認識により検査する。
以上の各工程により、図2に示す、2層片面フレキシブル基板100が連続する基板用テープ基材1が製造され、これを切断することで2層片面フレキシブル基板100が製造される。
次に第2実施形態について説明する。
第1実施形態の2層片面フレキシブル基板100とその製造方法によれば、金属層電極21と絶縁フィルム10に形成された貫通孔30を、閉塞チップ40で塞ぐことで、貫通孔30内に露出する金属チップ41(金メッキ45)を裏面電極として機能させることができる。
これに対し、本発明における2層片面フレキシブル基板100では、裏面電極に加えて(代えて)、基板の側面から金属層電極21と電気的に接続させるための側面電極が必要な場合がある。例えば、ゲーム機器用の2層片面フレキシブル基板100の場合、基板と並行な方向のスイッチ操作によって、金属層電極21と通電、非通電(オン、オフ)を行うために側面電極が必要になる。
なお、側面電極は、スイッチ操作によるオン、オフ用として使用されるだけでなく、使用される機器に応じて、裏面電極と同様に配線用に使用される場合もある。
この第2実施形態では、2層片面フレキシブル基板100に、第2金属チップとして機能する側面電極チップ50を配置したものである。
図7は、第2実施形態における2層片面フレキシブル基板100の構成を表したものである。なお、第1実施形態と同一の部分については同一の符号を付して適宜その説明を省略する。
2層片面フレキシブル基板100は、図7(a)(向って右側)に示されるように、その端部にまで側面電極チップ50用の金属層電極21が形成され、その表面は金メッキ25(図示しない)されている。この金属層電極21と金メッキ25は、第1実施形態で説明した回路形成工程により形成される。
この側面電極チップ50を接続するための金属層電極21は、図2に示した2層片面フレキシブル基板100における、穴39との端部等に形成される。
端部に形成された金属層電極21(金メッキ25)上に、L字状に曲った側面電極チップ50が接続されている。
第1実施形態において、貫通孔30を塞ぐことで裏面電極として機能する閉塞チップ40は、金属層電極21と超音波振動により接合される金属チップ41と、金属チップに接続された絶縁フィルム42により、全体で所定厚さを確保することで強度を維持している。
これに対して第2実施形態の側面電極チップ50は、絶縁フィルムが配設されず、接合面が金メッキされた銅箔で構成されている。このため側面電極チップ50の厚さは、強度を維持するため、金属チップ41(銅箔20)の厚さ(第1実施形態では3μm~18μmの範囲で選択)よりも厚く、30μmに形成されている。なお、側面電極チップ50の厚さは、閉塞チップ40の厚さの選択範囲、9μm~68μm)の範囲で選択され、閉塞チップ40全体の厚さと同程度であることが好ましいが、閉塞チップ40の厚さよりも薄くし、または厚くすることも可能である。
側面電極チップ50は、L字状に屈曲しており、端部の金属層電極21に接合される接合部と、これと直角方向に曲ることで2層片面フレキシブル基板100の平面に対して直交する方向の面を形成する側面部で構成されている。側面電極チップ50の側面部により、側面から配線の接続をしたり、電気的なオン・オフをしたりすることが可能になる。
この側面電極チップ50における側面部の長さ(絶縁フィルム10の側面と対向する側の長さ)は、絶縁フィルム10の厚さと金属層電極21の厚さの合計値以下に形成されている。これにより基板の裏面(金属層電極21が形成されていない側)よりも側面電極チップ50が突出しないようになっている。
側面電極チップ50は、少なくとも金属層電極21と対向する面側は金メッキがされている。
端部の金属層電極21に形成された金メッキ25と、側面電極チップ50の接合部に形成された金メッキとは、第1実施形態と同様にして、超音波振動により接合されている。
以上、本実施形態の2層片面フレキシブル基板100について説明したが、本発明は各種変形を行うことが可能である。
例えば、図7(a)で説明した第2実施形態では、当初からL字状に曲った側面電極チップ50を端部に配置して超音波振動により接合する場合について説明した。
これに対し、図7(b)に示すように、平板状の側面電極チップ50の一部を端部の金属層電極21に超音波振動により接合し、その後に突出している部分を絶縁フィルム10側に折り曲げることで、図7(a)の状態にすることも可能である。
なお、図7(b)に示す状態を完成状態とすることで、側面電極ではなく、基板の外周部から更に外部に飛出した電極として使用することも可能である。
また説明した実施形態の閉塞チップ40は、金属チップ41における、金属層電極21と対向する側の面(金メッキする側の面)が平面である場合について説明した。
これに対して、貫通孔30内に入り込む凸部41cが中央に形成された金属チップ41bを使用するようにしてもよい。
図8は、変形例における2層片面フレキシブル基板100の側断面を表したものである。
この図8(a)に示した変形例の2層片面フレキシブル基板100では、第1実施形態と同様に方形の閉塞チップ40で貫通孔30が閉塞されている。この閉塞チップ40は、絶縁フィルム42の片面に金属チップ41bが形成されている。この金属チップ41bの中央には、貫通孔30内に入り込む円形の凸部41cが形成されている。金属チップ41bの露出面には、第1実施形態と同様に金メッキ45が施されることで、金属層電極21表面の金メッキ25と超音波振動により接合されている。この変形例では、金属層電極21の内周面と凸部41cの外周面とも接合されている。
この変形例で使用する閉塞チップ40は、実施形態で使用した基板用テープ基材1を使用し、その表面に金メッキをする前に、銅箔20(図5参照)の表面にマスク処理を行う。このマスク処理では、貫通孔30に嵌合する内径サイズの円形部分を除く全面をマスク対象とする。
その後、銅箔20(41)と同じ厚さに銅箔のメッキを行うことで、凸部41cが形成される。
なお、凸部41cの厚さ(メッキ厚)については、銅箔20と同じでなくてもよく、薄く形成しても、厚く(絶縁フィルム10よりは薄く)形成するようにしてもよい。
図8(a)に示した変形例における、凸部41cを除く金属チップ41の厚さについては、実施形態と同一である。
一方、図8(b)に示した変形例では、側面電極チップ50と同様に絶縁フィルムが無い金属チップ41bを使用している。このため、図8(a)の変形例に比べて、凸部41cを除く部分の厚さは、側面電極チップ50と同様に厚く形成され、その選択可能な厚さの範囲は側面電極チップ50と同じである。
なお、凸部41cの形状は厚さについては図8(a)の変形例と同じである。
図8(b)における金属チップ41bの凸部41cは、図8(a)の変形例と同様にメッキ処理により形成するが、銅箔に対する型押しにより形成するようにしてもよい。
図8に示した両変形例によれば、金属チップ41bの凸部41cが貫通孔30内に嵌合された状態で、凸部41cの周面を含めた広い範囲が金属層電極21と接合しているため、より強い接合強度を得ることができる。
また、金属チップ41b全体の厚さを凸部41c分だけ厚くできるので、裏面電極としての強度も高くすることができる。
また、凸部41cを除く部分の厚さ又は凸部41cの厚さを調節して、2層片面フレキシブル基板100の取り付け面から裏面電極までの断面方向の高さを、従来の3層フレキシブル基板を使用した高さと同じにすることにより、本変形例の2層片面フレキシブル基板100に置き換えるだけで、従来の機構、例えば、裏面電極と接触するコンタクトピンをそのまま利用することが可能となり、従来製品への適用が容易である。
なお、図8の変形例で示した閉塞チップ40は実施形態と同様に方形に形成されるが、貫通孔30よりも大径の円形形状に形成するようにしてもよい。
以上説明したように2層片面フレキシブル基板100によれば次の効果を得ることができる。
貫通孔30を形成した位置に閉塞チップ40を超音波接合により接合することにより、貫通孔30に金属の蓋がされ、2層片面フレキシブル基板100に、高い歩留まりで安定して裏面電極を製造することができ、かつ安価で量産性に優れた製造方法を提供することができる。
すなわち表面の金属層電極21を残して絶縁フィルム10だけをレーザで除去し、残った金属層電極21を裏面電極として使用する場合に比べ、
(a)銅箔20と絶縁フィルム10の全体に対して、パンチ(打抜き)やドリルにより貫通孔30を形成することができるため、製造歩留まりが安定し、安価に製造することができる。
(b)形成した貫通孔30と閉塞チップ40の超音波振動で接合するだけで、容易に裏面電極を形成することができる。
(c)裏面電極用の貫通孔30部分に閉塞チップ40が接合されることで、裏面電極としての機械強度を確保することができる。
(d)閉塞チップ40や側面電極チップ50を超音波振動により金属層電極21に接合するので、優れた接合強度を得ることができる。
以上説明した実施形態では、金属層電極21と閉塞チップ40の金属チップ41や側面電極チップ50とを超音波振動により接合させる場合について説明したが、ハンダ付けや、導電性接着剤により接続するようにしてもよい。
貫通孔30に蓋をして裏面電極を形成するために、絶縁フィルム42の片面に金属チップ41が形成された閉塞チップ40を使用したが、絶縁フィルム42が無い金属チップ41だけを使用して貫通孔30を閉塞するようにしてもよい。
この場合、金属チップ41の厚さは9μm以上、好ましくは、裏面電極としての強度を維持するために、30μm~68μmの範囲で選択される。
1 基板用テープ基材
10 絶縁フィルム
11 パーフォレーション
20 銅箔
21 金属層電極
25 金メッキ
30 貫通孔
35、39 穴
40 閉塞チップ
41 金属チップ
42 絶縁フィルム
45 金メッキ
50 側面電極チップ
60 作業台
100 2層片面フレキシブル基板

Claims (9)

  1. 各種素子が配設される2層片面フレキシブル基板であって、
    絶縁フィルムと、
    前記絶縁フィルムの片側の面に形成された金属層電極と、
    前記金属層電極と前記絶縁フィルムに形成された貫通孔と、
    前記貫通孔よりも大きく形成され、前記金属層電極側から前記貫通孔を塞ぐ、前記金属層電極に接合された金属チップと、を有し、
    前記金属チップは、前記金属層電極の反対側の面に、絶縁フィルムが接続されている、
    ことを特徴とする2層片面フレキシブル基板。
  2. 各種素子が配設される2層片面フレキシブル基板であって、
    絶縁フィルムと、
    前記絶縁フィルムの片側の面に形成された金属層電極と、
    前記金属層電極と前記絶縁フィルムに形成された貫通孔と、
    前記貫通孔よりも大きく形成され、前記金属層電極側から前記貫通孔を塞ぐ、前記金属層電極に接合された金属チップと、
    一部が前記金属層電極と接続され、他の部分が前記絶縁フィルムの側面に向けて曲げられた第2金属チップと、
    を有することを特徴とする2層片面フレキシブル基板。
  3. 前記金属層電極の表面と前記金属チップの表面は金メッキされており、
    前記金属層電極と前記金属チップとは、金メッキ面同士で接続されている、
    ことを特徴とする請求項1、又は請求項2に記載の2層片面フレキシブル基板。
  4. 前記金属チップは、前記貫通孔内に配設された凸部を有する、
    ことを特徴とする請求項1から請求項のうちのいずれか1の請求項に記載の2層片面フレキシブル基板。
  5. 絶縁フィルムの片側の面に金属箔が形成されたフレキシブル基板を準備する基板準備工程と、
    前記フレキシブル基板の所定位置に貫通孔を形成する貫通孔形成工程と、
    前記フレキシブル基板に形成された金属箔から、前記貫通孔周囲の金属箔を含む一部を残して金属層電極を形成する金属層電極形成工程と、
    絶縁フィルムの片側の面に金属箔が形成されたフレキシブル基板を分断して前記貫通孔よりも大きく形成された金属チップを形成する金属チップ形成工程と、
    記金属チップを、前記金属層電極側から前記貫通孔の上に載置する載置工程と、
    前記載置した金属チップと、前記金属層電極とを接合する接合工程と、
    を有することを特徴とする2層片面フレキシブル基板の製造方法。
  6. 前記金属チップ形成前の金属箔の表面、又は、前記形成された金属チップの金属箔の表面に、金メッキする第2金メッキ工程、
    を有することを特徴とする請求項に記載の2層片面フレキシブル基板の製造方法。
  7. 前記形成した金属層電極の表面を金メッキする第1金メッキ工程を有し、
    前記接合工程は、表面が金メッキされた金属チップと、前記金メッキされた金属層電極とを、超音波振動により接合する、
    ことを特徴とする請求項5、又は請求項6に記載の2層片面フレキシブル基板の製造方法。
  8. 前記基板準備工程は、
    前記絶縁フィルムを用意する工程と、
    前記用意した絶縁フィルムの片側表面に金属箔をメッキする金メッキ工程を有する、
    ことを特徴とする請求項5、請求項6、又は請求項に記載の2層片面フレキシブル基板の製造方法。
  9. 前記金属層電極形成工程は、
    前記フレキシブル基板の金属箔上にレジスト層を形成する工程と、
    前記形成したレジスト層に対して、リードパターンに対応したフォトマスクによる露光、現像を行う工程と、
    エッチングにより前記金属箔によるリードパターンを形成する工程と、
    前記形成したリードパターンの露出面を金メッキする工程と、
    を有することを特徴とする請求項から請求項の何れか1の請求項に記載の2層片面フレキシブル基板の製造方法。
JP2019196243A 2019-10-29 2019-10-29 2層片面フレキシブル基板、及び2層片面フレキシブル基板の製造方法 Active JP7406955B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019196243A JP7406955B2 (ja) 2019-10-29 2019-10-29 2層片面フレキシブル基板、及び2層片面フレキシブル基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019196243A JP7406955B2 (ja) 2019-10-29 2019-10-29 2層片面フレキシブル基板、及び2層片面フレキシブル基板の製造方法

Publications (2)

Publication Number Publication Date
JP2021072308A JP2021072308A (ja) 2021-05-06
JP7406955B2 true JP7406955B2 (ja) 2023-12-28

Family

ID=75713411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019196243A Active JP7406955B2 (ja) 2019-10-29 2019-10-29 2層片面フレキシブル基板、及び2層片面フレキシブル基板の製造方法

Country Status (1)

Country Link
JP (1) JP7406955B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009517861A (ja) 2005-11-24 2009-04-30 韓国科学技術院 超音波振動を利用する電子部品間の接続方法(methodforbondingbetweenelectricaldevicesusingultrasonicvibration)
WO2011043102A1 (ja) 2009-10-06 2011-04-14 株式会社フジクラ 回路基板
JP2014027020A (ja) 2012-07-24 2014-02-06 Toshiba Corp 回路基板、電子機器、および回路基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0718472U (ja) * 1993-08-26 1995-03-31 株式会社精工舎 チェック端子を有するプリント基板
JPH11121900A (ja) * 1997-10-15 1999-04-30 Sumitomo Electric Ind Ltd 回路基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009517861A (ja) 2005-11-24 2009-04-30 韓国科学技術院 超音波振動を利用する電子部品間の接続方法(methodforbondingbetweenelectricaldevicesusingultrasonicvibration)
WO2011043102A1 (ja) 2009-10-06 2011-04-14 株式会社フジクラ 回路基板
JP2014027020A (ja) 2012-07-24 2014-02-06 Toshiba Corp 回路基板、電子機器、および回路基板の製造方法

Also Published As

Publication number Publication date
JP2021072308A (ja) 2021-05-06

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
JP3666955B2 (ja) 可撓性回路基板の製造法
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
JP2006179606A (ja) 配線回路基板
KR20030017392A (ko) 전자부품 장착용 기판
JP2007173727A (ja) 配線基板の製造方法
TWI661751B (zh) 電路板及其製作方法
JP7406955B2 (ja) 2層片面フレキシブル基板、及び2層片面フレキシブル基板の製造方法
JP2005101170A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20210156005A (ko) 연성인쇄회로기판의 제조 방법
JPH01173694A (ja) 両面スルホールフィルムキャリアの製造方法
JP3821426B2 (ja) 電子部品実装用基板
JP7187008B2 (ja) 電子部品パッケージ
JP7002238B2 (ja) 配線基板用テープ基材、及び配線基板用テープ基材の製造方法
KR20030075824A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
JP2938592B2 (ja) 回路部品搭載用端子を備えた可撓性回路基板及びその製造法
JP2005340864A (ja) 半導体装置の製造方法
JPH10223696A (ja) Tabテープおよびその製造方法
JP2929882B2 (ja) 半導体装置用キャリアテープおよびその製造方法
JP3687669B2 (ja) 電子部品実装用フィルムキャリアテープおよびソルダーレジスト塗布用スクリーンマスク
JP4305199B2 (ja) 半導体装置用基板の製造方法
KR20030042873A (ko) 순수금속의 레지스트 도금을 이용한 인쇄회로기판의회로형성방법
JP2004006523A (ja) Cofフィルムキャリアテープ
JPS62261137A (ja) テープキャリアの製造方法
JP2009170601A (ja) 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230913

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20231108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20231109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231218

R150 Certificate of patent or registration of utility model

Ref document number: 7406955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150