JP3821426B2 - 電子部品実装用基板 - Google Patents
電子部品実装用基板 Download PDFInfo
- Publication number
- JP3821426B2 JP3821426B2 JP2001101440A JP2001101440A JP3821426B2 JP 3821426 B2 JP3821426 B2 JP 3821426B2 JP 2001101440 A JP2001101440 A JP 2001101440A JP 2001101440 A JP2001101440 A JP 2001101440A JP 3821426 B2 JP3821426 B2 JP 3821426B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- component mounting
- solder resist
- resist layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品を実装するために用いる電子部品実装用基板、特に、ＣＳＰ（Chip Size Package）、ＢＧＡ（Ball Grid Array）、μ−ＢＧＡ（μ-Ball Grid Array）、ＦＣ（Flip Chip）、ＱＦＰ（Quad Flatpack Package）などのように搭載される電子部品とほぼ同等のサイズを有する電子部品実装用基板で、封止樹脂でのモールド部と外部接続端子とが近接して設けられているもの（以下、単に「電子部品実装用基板」という）に関する。
【０００２】
【従来の技術】
エレクトロニクス産業の発達に伴い、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等の電子部品を実装するプリント配線板の需要が急激に増加しているが、電子機器の小型化、軽量化、高機能化が要望され、これら電子部品の実装方法として、最近ではＴＡＢテープ、Ｔ−ＢＧＡテープおよびＡＳＩＣテープ等を用いた実装方式が採用されている。特に、電子機器の軽薄短小化に伴って、電子部品をより高い密度で実装すると共に、電子部品の信頼性を向上させるために、実装する電子部品の大きさにほぼ対応した大きさの基板のほぼ全面に外部接続端子を配置した、ＣＳＰ、ＢＧＡ、μ−ＢＧＡなどの使用頻度が高くなってきている。
【０００３】
このような電子部品実装用基板は、電子部品を実装した後、電子部品との接合部を封止樹脂によりモールドして使用される。
【０００４】
このような電子部品実装用基板の一例を図１３及び図１４に示す。
【０００５】
両図に示すように、電子部品実装用基板１１０は、テープ状の絶縁フィルム１０１上に複数個連続的に形成される。絶縁フィルム１０１は、幅方向両側に移送用のスプロケット孔１０２を一定間隔で有し、図１３では、絶縁フィルム１０１の幅方向に２個の電子部品実装用基板１１０が設けられている。
【０００６】
電子部品実装用基板１１０は、実装される電子部品の大きさにほぼ対応した大きさの絶縁基材１１１のほぼ全面に配線パターン１１２、デバイス側接続端子１１３及び外部接続端子１１４が設けられており、デバイス側接続端子１１３の間には、当該デバイス側接続端子１１３と裏面側に実装される電子部品と接続するためのスリット１１５を具備する。
【０００７】
デバイス側接続端子１１３及び外部接続端子１１４を除く配線パターン１１２は、ソルダーレジスト層１１６により覆われ、外部接続端子１１４に対応するソルダーレジスト層１１６には、端子ホール１１７が形成されている。かかる外部接続端子１１４は、半田ボールパッドとなり、半田ボールを介して外部と接続される。
【０００８】
このような電子部品実装用基板１１０に電子部品を実装した状態を図１５に示す。図示するように、電子部品実装用基板１１０には電子部品としてＩＣ１３０が実装され、ワイヤボンディングによりデバイス側接続端子１１３とＩＣ１３０の電極とがボンディングワイヤ１３１を介して接続され、ボンディングワイヤ１３１を含むスリット１１５及びデバイス側接続端子１１３は、封止樹脂１３３によりモールドされる。
【０００９】
【発明が解決しようとする課題】
しかしながら、モールド部の周囲に近接して電極・配線等が設けられているので、封止樹脂によるモールドを高精度に行わないと、モールド部の周囲の電極が封止樹脂に覆われて不良品となるという問題がある。
【００１０】
具体的には、モールド部の周囲に近接して端子ホール１１７が設けられていると、図１５に示すように、封止樹脂１３３が端子ホール１１７に流れ込んでしまい、この外部接続端子１１４では接触不良が生じる虞がある。
【００１１】
本発明は、このような事情に鑑み、封止樹脂を比較的容易にモールドでき、封止樹脂の流れ出しによる不良等が低減する電子部品実装用基板を提供することを課題とする。
【００１２】
【課題を解決するための手段】
前記課題を解決する本発明の第１の態様は、絶縁基材と、この絶縁基材の一方面に形成された配線パターンと、この配線パターンの少なくともデバイス側端子部を除く表面を被覆するソルダーレジスト層と、前記絶縁基材に設けられたスリットとを具備し、電子部品が前記絶縁基材の前記配線パターンとは反対の面に実装された後、前記スリットを介しての前記デバイス側端子部と電子部品との接合部が封止樹脂によりモールドされる電子部品実装用基板において、前記ソルダーレジスト層には、前記モールドされる領域とその周囲の領域との境界部に、当該モールドされる領域側の膜厚が相対的に薄くなった段差部が少なくとも一つ設けられており、この段差部は、前記ソルダーレジスト層に設けられた溝により形成され、当該溝の両側には他の領域の標準的な厚さより厚膜に形成された厚膜部を有することを特徴とする電子部品実装用基板にある。
【００１３】
かかる第１の態様では、電子部品の実装後、電子部品等の接合部をモールドする際、封止樹脂が厚膜部の中に形成された溝及び段差部でせき止められ、その周囲まで侵出する虞がない。
【００１４】
本発明の第２の態様は、第１の態様において、前記モールドされる領域の周囲の領域には、前記ソルダーレジスト層に形成された端子ホールが形成され、この端子ホール内に外部接続端子が設けられていることを特徴とする電子部品実装用基板にある。
【００１５】
かかる第２の態様では、電子部品の実装後、電子部品等の接合部をモールドする際、封止樹脂が段差部でせき止められ、封止樹脂によりその周囲の端子ホールが塞がれる虞がない。
【００２４】
本発明の第３の態様は、第１又は２の態様において、前記厚膜部が土手状に形成され、その外側が標準的な膜厚を有することを特徴とする電子部品実装用基板にある。
【００２５】
かかる第３の態様では、電子部品の実装後、電子部品等の接合部をモールドする際、封止樹脂が厚膜部に形成された段差部でせき止められ、また、その外側に端子ホールがあってもその周囲のソルダーレジスト層の膜厚、又はデバイス側端子付近のソルダーレジスト層の膜厚が標準的なものであるので、端子への接合作業に支障がでる虞がない。
【００２６】
【発明の実施の形態】
以下、本発明の一実施形態に係る電子部品実装用基板をその製造方法及び使用例と共に説明する。勿論、本発明はこれに限定されるものでないことはいうまでもない。
【００２７】
図１には参考例１に係る電子部品実装用基板の概略平面、図２にはＡ−Ａ断面を示す。
【００２８】
図１及び図２に示すように、電子部品実装用基板１０は、テープ状の絶縁フィルム１上に複数個連続的に形成される。絶縁フィルム１は、幅方向両側に移送用のスプロケット孔２を一定間隔で有し、一般的には、移送されながら電子部品が実装され、電子部品実装後、電子部品実装用基板１０毎に切断される。なお、図１では、絶縁フィルム１の幅方向に２個の電子部品実装用基板１０が設けられている。
【００２９】
電子部品実装用基板１０は、実装される電子部品の大きさにほぼ対応した大きさの絶縁基材１１のほぼ全面に配線パターン１２、デバイス側接続端子１３及び外部接続端子１４が設けられており、デバイス側接続端子１３の間には、当該デバイス側接続端子１３と裏面側に実装される電子部品と接続するためのスリット１５を具備する。
【００３０】
デバイス側接続端子１３及び外部接続端子１４を除く配線パターン１２は、ソルダーレジスト層１６により覆われ、外部接続端子１４に対応するソルダーレジスト層１６には、端子ホール１７が形成されている。すなわち、外部接続端子１４は、半田ボールパッドとなり、半田ボールを介して外部と接続される。
【００３１】
また、内側に配置された端子ホール１７と、デバイス側接続端子１３との間には、端子ホール１７側に対してデバイス側接続端子１３が低くなる段差部２０が形成されている。ここで、段差部２０のデバイス側接続端子１３側は溝２１となっており、段差部２０及び溝２１は、端子ホール１７とデバイス側接続端子１３との間にスリット１５の長手方向に亘って設けられている。
【００３２】
なお、絶縁基材１１の裏面側には、一般的には、電子部品を仮固定するための接着剤層１９が設けられている。但し、電子部品実装用基板としては、この接着剤層１９は必ずしも必要ではない。
【００３３】
ここで、絶縁フィルム１（絶縁基材１１）としては、可撓性を有すると共に、耐薬品性及び耐熱性を有する材料を用いることができる。かかる絶縁フィルム１の材料としては、ポリエステル、ポリアミド、ポリイミド等を挙げることができ、特に、ビフェニル骨格を有する全芳香族ポリイミド（例えば、商品名：ユーピレックス；宇部興産（株））が好ましい。なお、絶縁フィルム１の厚さは、一般的には、２５〜１２５μｍ、好ましくは、２５〜７５μｍである。
【００３４】
絶縁フィルム１の表面に設けられた配線パターン１２、デバイス側接続端子１３及び外部接続端子１４は、一般的には、銅やアルミニウムからなる導電体箔をパターニングすることにより形成される。このような導電体箔は、絶縁フィルム１上に直接積層しても、接着剤層を介して熱圧着等により形成してもよい。導電体箔の厚さは、例えば、６〜７０μｍ、好ましくは、８〜３５μｍである。導電体箔としては、銅箔、特に、エッチング特性、操作性などを考慮すると、電解銅箔が好ましい。
【００３５】
なお、絶縁フィルム１上に導電体箔を設けるのではなく、導電体箔に、例えば、ポリイミド前駆体を塗布し、焼成してポリイミドフィルムからなる絶縁フィルム１とすることもできる。
【００３６】
また、絶縁フィルム１上に設けられた導電体箔は、フォトリソグラフィー法により、配線パターン１２、デバイス側接続端子１３及び外部接続端子１４としてパターニングされる。すなわち、フォトレジスト層を塗布した後、フォトレジスト層をフォトマスクを介しての露光及び現像でパターニングし、パターニングされたフォトレジスト層をマスクとしてエッチング液で化学的に溶解（エッチング処理）して除去し、さらに、フォトレジストをアルカリ液等にて溶解除去することにより導電体箔をパターニングする。
【００３７】
次いで、このようにパターニングされた導電体箔上にはソルダーレジスト材料塗布液が塗布され、所定のパターニングにより、ソルダーレジスト層１６が形成される。
【００３８】
さらに、ソルダーレジスト層１６により覆われていない配線パターン１２、デバイス側接続端子１３及び外部接続端子１４には、一般的には、メッキが施されている。かかるメッキとしては、スズメッキ、半田メッキ、金メッキ、ニッケル−金メッキなどを挙げることができ、電子部品の実装方法等に応じて選択される。例えば、ワイヤボンディングによる実装を行うためには、ニッケル−金メッキが好ましい。
【００３９】
ソルダーレジスト層１６を形成する材料としては、フォトリソグラフィー法により段差部２０等を形成する場合には、フォトソルダーレジスト材料を用いる。フォトソルダーレジスト材料としては、ネガ型でもポジ型でもよく、一般的なフォトレジストの性質と、導電体箔の保護する性質とを備えたものであればよい。例えば、アクリレート系樹脂、特に、エポキシアクリレート樹脂などの感光性樹脂に光重合開始剤等を添加したものである。エポキシアクリレート樹脂としては、ビスフェノールＡ型エポキシアクリレート樹脂、ノボラック型エポキシアクリレート樹脂、ビスフェノールＡ型エポキシメタアクリレート樹脂、ノボラック型エポキシメタアクリレート樹脂等を挙げることができる。
【００４０】
かかるフォトソルダーレジスト材料は、有機溶剤に溶解又は分散されて塗布液として塗布される。塗布液の中には、硬化促進剤、充填剤、添加剤、チキソ剤等を添加することもできる。また、ソルダーレジスト層１６の可撓性等の特性を向上させるために、ゴム微粒子のような弾性を有する微粒子を配合することもできる。
【００４１】
フォトソルダーレジスト材料塗布液の配合の一例としては、アクリレート系樹脂３５〜４５％、アクリル酸エステルモノマー０．１〜５％、エポキシ硬化剤０．１〜５％、着色顔料０．１〜５％、体質顔料１０〜２０％、添加剤０．１〜５％、光重合開始剤１〜１０％、及び有機溶剤３０〜４０％の混合物を挙げることができる。このようなフォトソルダーレジスト材料塗布液は、例えば、膜厚（２０〜５０）μｍ程度に塗布され、例えば、熱風、８０℃程度で３０分程度乾燥された後、露光・現像される。また、現像後、必要に応じて、例えば、１５０℃程度で６０分程度熱処理され、熱硬化される。
【００４２】
このように形成されたソルダーレジスト層１６の厚さは、例えば、２０〜５０μｍとし、段差部２０の相対的に膜厚が薄い部分は、１〜２０μｍの厚さとするのが好ましい。この範囲より薄いと、下の配線パターン１２等を保護する効果の点で問題が生じる虞があり、また、これより厚いと段差部としての封止樹脂のせき止め作用が顕著ではなくなる虞があるからである。
【００４３】
また、段差部２０等をフォトリソグラフィー法ではなく、レーザ加工により形成する場合には、スクリーン印刷技術により必要な領域のみに塗布されて熱硬化される一般的なソルダーレジスト材料塗布液を用いることができる。
【００４４】
かかるソルダーレジスト材料塗布液は、硬化性樹脂を有機溶媒に溶解又は分散したものであり、硬化性樹脂としては、エポキシ系樹脂、エポキシ系樹脂のエラストマー変性物、ウレタン樹脂、ウレタン樹脂のエラストマー変性物、ポリイミド樹脂、ポリイミド樹脂のエラストマー変性物、アクリル樹脂等を挙げることができる。塗布液の中には、硬化促進剤、充填剤、添加剤、チキソ剤等を添加することもできる。また、ソルダーレジスト層１６の可撓性等の特性を向上させるために、ゴム微粒子のような弾性を有する微粒子を配合することもできる。なお、このようなソルダーレジスト材料塗布液は、スクリーン印刷により、必要な領域のみに塗布され、熱硬化されてソルダーレジスト層１６となる。なお、スクリーン印刷に使用するソルダーレジスト材料塗布液としては、フォトソルダーレジスト材塗布液を用いてもよい。
【００４５】
このように配線パターン１２、デバイス側接続端子１３、外部接続端子１４及びソルダーレジスト層１６が設けられた絶縁フィルム１の反対側の面（裏面）には、実装する電子部品を仮固定するための接着剤層１９を形成後、スリット１５を形成し、電子部品実装用基板フィルムキャリアテープとされる。
【００４６】
ここで、接着剤層１９としては、熱硬化性で且つ弾性を有する接着剤を用いて形成するのが好ましく、裏面に直接塗布することにより形成してもよいし、接着剤テープを用いて形成してもよい。また、接着剤層１９は、電子部品を実装する領域全体に設ける必要はなく、一部の領域に設けてもよい。
【００４７】
このような電子部品実装用基板１０は、図３に示すように、電子部品としてＩＣ３０が実装され、ワイヤボンディングによりデバイス側接続端子１３とＩＣ３０の電極とがボンディングワイヤ３１を介して接続され、ボンディングワイヤ３１を含むスリット１５及びデバイス側接続端子１３は、封止樹脂３３によりモールドされる。
【００４８】
ここで、封止樹脂３３は、溝２１及び段差部２０の作用により、端子ホール１７まで流れ込むことがなく、外部接続端子１４での接続不良等を防止することができる。
【００４９】
なお、電子部品実装用基板１０は、フィルムキャリアテープのまま、電子部品が実装された後、それぞれ切断される場合と、一つ一つに切断された後、電子部品が実装される場合とがある。
【００５０】
図４は、参考例２に係る電子部品実装用基板及びその使用態様を示す断面図である。
【００５１】
図４（ａ）に示すように、電子部品実装用基板１０Ａは、段差部２０Ａの内側、すなわち、スリット１５側が、デバイス側接続端子１３近傍まで相対的に膜厚が薄い薄膜部２２Ａとなっている以外は基本的には上述した参考例と同様である。
【００５２】
このような構造によっても、図４（ｂ）に示すように、電子部品であるＩＣ３０を実装し、ワイヤボンディングによりデバイス側接続端子１３とＩＣ３０の電極とをボンディングワイヤ３１を介して接続し、ボンディングワイヤ３１を含むスリット１５及びデバイス側接続端子１３を封止樹脂３３によりモールドした場合、封止樹脂３３が段差部２０Ａによりせき止めされ、端子ホール１７までの流込みが防止される。
【００５３】
図５は、実施形態１に係る電子部品実装用基板及びその使用態様を示す断面図である。
【００５４】
図５に示すように、電子部品実装用基板１０Ｂは、段差部２０Ｂ及び溝２１Ｂを有する点では図２の構造と同一であるが、溝２１Ｂの幅方向両側の縁部が厚膜部２３Ｂとなっている。すなわち、他の領域の標準的な膜厚より厚い厚膜部２３Ｂ内に溝２１Ｂを形成したものである。
【００５５】
なお、厚膜部２３Ｂは土手状に設けられており、デバイス側接続端子１３の近傍及び端子ホール１７の近傍のソルダーレジスト層１６を標準的な膜厚とし、後工程のワイヤボンディングや半田ボールとの接合に悪影響を与えないようにしている。
【００５６】
このような構造によっても、図５（ｂ）に示すように、電子部品であるＩＣ３０を実装し、ワイヤボンディングによりデバイス側接続端子１３とＩＣ３０の電極とをボンディングワイヤ３１を介して接続し、ボンディングワイヤ３１を含むスリット１５及びデバイス側接続端子１３を封止樹脂３３によりモールドした場合、封止樹脂３３が段差部２０Ｂ及び溝２１Ｂによりせき止めされ、端子ホール１７までの流れ込みが防止される。
【００５７】
図６は、実施形態２に係る電子部品実装用基板及びその使用態様を示す断面図である。
【００５８】
図６に示すように、電子部品実装用基板１０Ｃは、段差部２０Ｃ及び溝２１Ｃを有する点では図５の構造と同一であるが、溝２１Ｃの幅方向両側の縁部の厚膜部２３Ｃが土手状ではなく、もう少し広範囲に設けられている以外は、図５の構造と同一である。
【００５９】
このような構造によっても、図６（ｂ）に示すように、電子部品であるＩＣ３０を実装し、ワイヤボンディングによりデバイス側接続端子１３とＩＣ３０の電極とをボンディングワイヤ３１を介して接続し、ボンディングワイヤ３１を含むスリット１５及びデバイス側接続端子１３を封止樹脂３３によりモールドした場合、封止樹脂３３が段差部２０Ｃ及び溝２１Ｃによりせき止めされ、端子ホール１７までの流れ込みが防止される。
【００６０】
なお、厚膜部２３Ｃがデバイス側接続端子１３の近傍及び端子ホール１７の近傍まで形成されていても、後工程のワイヤボンディングや半田ボールとの接合に悪影響を与えないことが前提となる。
【００６１】
図７は、参考例３に係る電子部品実装用基板及びその使用態様を示す断面図である。
【００６２】
図７に示すように、電子部品実装用基板１０Ｄは、段差部２０Ｄを、土手状に形成した厚膜部２３Ｄにより形成したものである。このように、段差部は必ずしも溝や薄膜部により形成する必要はなく、標準的な膜厚より厚い厚膜部２３Ｄを設けることにより形成することができる。
【００６３】
このような構造によっても、図７（ｂ）に示すように、電子部品であるＩＣ３０を実装し、ワイヤボンディングによりデバイス側接続端子１３とＩＣ３０の電極とをボンディングワイヤ３１を介して接続し、ボンディングワイヤ３１を含むスリット１５及びデバイス側接続端子１３を封止樹脂３３によりモールドした場合、封止樹脂３３が段差部２０Ｄによりせき止めされ、端子ホール１７までの流れ込みが防止される。
【００６４】
なお、半田ボールとの接合に悪影響を与えなければ、厚膜部２３Ｄを端子ホール１７の縁部まで設けてもよい。
【００６５】
以上、本発明の電子部品実装用基板の構造の変形例を説明したが、勿論これに限定されるものではない。
【００６６】
以下、上述した電子部品実装用基板の製造方法を例示してさらに詳細に説明する。
【００６７】
図８には一実施例にかかる製造方法を示す。この製造方法は、基本的には図２〜図４の構造の電子部品実装用基板を製造するのに適しているが、図５〜図７の構造の電子部品実装用基板の製造方法にも適用できる。
【００６８】
この製造方法では、まず、（ａ）に示すように、絶縁基材１１となる絶縁フィルム１に設けられた導電体箔をフォトリソグラフィー法によりパターニングし、配線パターン１２、デバイス側接続端子１３、外部接続端子１４を形成する（ここでは、配線パターン１２として図示する）。この工程は一般的に知られている方法であるので、詳細は省略する。
【００６９】
次に、（ｂ）に示すように、配線パターン１２を覆うようにフォトレジスト材料塗布層４１を塗布する。
【００７０】
次いで、（ｃ）に示すように、フォトマスク５０を介して露光し、さらに、現像し、（ｄ）に示すようにパターニングされたソルダーレジスト層１６を形成する。
【００７１】
ここで、フォトソルダーレジスト材料としてネガ型を用い、フォトマスク５０は、光を遮断する光遮断部５１と、光を透過する透過部５２と、略半分の光を透過する半透過部５３とを有するものを用いた。透過部５２に対向する領域ではフォトレジスト材料塗布層４１の厚さ全体が露光により硬化し、ソルダーレジスト層１６となる一方、光遮断部５１に対向する領域では全く露光されず、現像により除去され、これにより、端子ホール１７が形成される。また、半透過部５３に対向する領域ではフォトレジスト材料塗布層４１の厚さの一部だけが露光により硬化し、厚さの一部が現像により除去されるので、溝２１が形成される。
【００７２】
この後、（ｅ）に示すように、絶縁フィルム１の裏面に接着剤層１９が形成され、さらに、（ｆ）に示すように、スリット１５が形成され、電子部品実装用基板１０が完成する。
【００７３】
以上説明した製造方法では、光を遮断する光遮断部５１と、光を透過する透過部５２と、略半分の光を透過する半透過部５３とを有する特殊なフォトマスク５０を用いることにより、一回のフォトリソグラフィー工程により、フォトソルダーレジスト材料塗布層４１を完全に除去した端子ホール１７と、厚さの一部を残した溝２１とを同時に形成することができる。
【００７４】
図９には他の実施例にかかる製造方法を示す。この製造方法は、基本的には図５〜図７の構造の電子部品実装用基板を製造するのに適している。
【００７５】
この製造方法でも、まず、（ａ）に示すように、絶縁基材１１となる絶縁フィルム１に設けられた導電体箔をフォトリソグラフィー法によりパターニングし、配線パターン１２、デバイス側接続端子１３、外部接続端子１４を形成する（ここでは、配線パターン１２として図示する）。この工程は一般的に知られている方法であるので、詳細は省略する。
【００７６】
次に、（ｂ）に示すように、配線パターン１２を覆うように第１のフォトソルダーレジスト材料塗布層４３を塗布し、フォトマスク６０を介して露光し、さらに、現像し、（ｃ）に示すようにパターニングされたソルダーレジスト層１６を形成する。
【００７７】
ここで、フォトソルダーレジスト材料としてネガ型を用い、フォトマスク６０は、光を遮断する光遮断部６１と、光を透過する透過部６２とを有するものを用いた。透過部６２に対向する領域ではフォトレジスト材料塗布層４３が露光により硬化し、ソルダーレジスト層１６Ａとなる一方、光遮断部６１に対向する領域では全く露光されず、現像により除去される。
【００７８】
次いで、（ｄ）に示すように、第２のフォトソルダーレジスト材料塗布層４５を塗布する。このとき、ソルダーレジスト層１６Ａに対応する部分が厚膜となる。続いて、これをフォトマスク６０Ａを介して露光し、現像する。ここで、フォトマスク６０Ａは、光遮断部６１Ａと、透過部６２Ａとを具備する。
【００７９】
これにより、（ｅ）に示すようにパターニングされ、端子ホール１７及び溝２１Ｂが形成され、溝２１Ｂの形成された部分が厚膜部２３Ｂとなる。
【００８０】
この後、（ｆ）に示すように、絶縁フィルム１の裏面に接着剤層１９が形成され、さらに、（ｇ）に示すように、スリット１５が形成され、電子部品実装用基板１０Ｂが完成する。
【００８１】
以上説明した製造方法では、光を遮断する光遮断部６１，６１Ａと、光を透過する透過部６２，６２Ａとを有する一般的なフォトマスク６０，６０Ａを用いているが、フォトリソグラフィー工程を二回繰り返し、予め形成した厚膜部に溝を形成するようにすることにより、端子ホール１７と共に、厚膜部２３Ｂに溝２１Ｂを形成することができる。
【００８２】
図１０には他の実施例にかかる製造方法を示す。この製造方法は、基本的には図５〜図７の構造の電子部品実装用基板を製造するのに適している。
【００８３】
この製造方法は、図９（ｃ）のソルダーレジスト層１６Ａをスクリーン印刷法により形成する以外は、図９と同一であるため、同一部分には同一の符号を付して重複する説明は省略する。
【００８４】
本実施例では、絶縁基板１１上に配線パターン１２を形成した後、ソルダーレジスト層１６Ｂをスクリーン印刷法により形成する。すなわち、ソルダーレジスト塗布部以外が乳剤によりマスキングされて所定のパターンを有する、例えば１８０メッシュのスクリーンマスクを用い、このスクリーンマスクを配線パターン１２上に重ねてソルダーレジスト材料塗布液を塗布する。その後、熱硬化させることでソルダーレジスト層１６Ｂを形成する。
【００８５】
なお、ここで用いるソルダーレジスト材料塗布液は、上述した感光性のない一般的なものである。すなわち、硬化性樹脂を有機溶媒に溶解又は分散させたものであり、硬化性樹脂としては、エポキシ系樹脂、エポキシ系樹脂のエラストマー変性物、ウレタン樹脂、ウレタン樹脂のエラストマー変性物、ポリイミド樹脂、ポリイミド樹脂のエラストマー変性物、アクリル樹脂等を挙げることができる。この塗布液の中には、硬化促進剤、充填剤、添加剤、チキソ剤等を添加することもできる。また、ソルダーレジスト層の可撓性等の特性を向上させるために、ゴム微粒子のような弾性を有する微粒子を配合することもできる。なお、スクリーン印刷に使用するソルダーレジスト材料塗布液としてフォトソルダーレジスト材料塗布液を用いてもよい。
【００８６】
以上説明した製造方法では、フォトリソグラフィー工程より工程数の少ないスクリーン印刷法によりソルダーレジスト層１６Ｂを形成できるので、図９における製造工程と比較して、より簡便な工程で溝２１Ｂを容易に形成することができる。
【００８７】
図１１にはさらに他の実施例にかかる製造方法を示す。この製造方法は、図１２に示すような特殊なフォトマスク７０を用い、フォトリソグラフィー工程の絶縁フィルム１の送り量を半分とすることにより、フォトソルダーレジスト材料塗布層４１を完全に除去する部分と、厚さの一部を残す部分とを同時に一工程で形成することができるようにしたものであり、基本的には、図２〜図４の電子部品実装用基板の製造に好適である。
【００８８】
なお、絶縁フィルム１は実際にはテープ状となっており、後述するフォトリソグラフィー工程を連続的に行うものであるが、図示及び説明においては、一つの電子部品実装用基板についてのみ行う。また、実際には、一枚のフォトマスクで複数の電子部品実装用基板の露光を行うが、簡単のため、一つの電子部品実装用基板に対応する透過部パターンのみを図示している。
【００８９】
図１２に示すように、この製造方法で用いるフォトマスク７０は、被照射体である絶縁フィルム１の送り方向に二分割して第１の領域７０Ａと、第２の領域７０Ｂとを有する。両方の領域には基本的には光遮断部７１及び透過部７２からなる略同一パターンが形成されており、被照射体の送り量を半分として同一の被照射体を第１の領域７０Ａ及び第２の領域７０Ｂを用いて二回露光するようにする。したがって、ネガ型フォトソルダーレジストを用いた場合には、二回露光された部分だけが完全に硬化され、ソルダーレジスト層１６として残留する。また、何れか一方、この例では、第２の領域７０のみに形成された光遮断部７３を設け、この領域のみを二回露光のうちの一回だけ露光されるようにする。この光遮断部７３はこの例では溝２１に対向した領域に形成されている。
【００９０】
このようなフォトマスク７０を用いての製造方法では、図１１（ａ）に示すようにまず、第１の領域７０Ａを介しての露光を行い、（ｂ）に示すように、半分送りされた後、第２の領域７０Ｂを介しての露光を行う。その後、現像することにより、（ｃ）のパターンが形成される。
【００９１】
この場合、ネガ型のフォトソルダーレジスト材料を用いているので、フォトソルダーレジスト材料塗布層４１は、光遮断部７１に対向した領域は全く硬化されず、端子ホール１７等となり、透過部７２に対向した領域の内、二回共露光された領域は相対的に厚いソルダーレジスト層１６が形成される。一方、一回目の露光では透過部７２に対向して露光されるが、二回目の露光では光遮断部７３に対向して露光されない領域は、一回露光されて厚さの略半分だけが硬化し、相対的に厚さの薄いソルダーレジスト層として残留し、溝２１となる。
【００９２】
以上説明した製造方法では、二分割したフォトマスクを用いて且つ被照射体を半送りして二回露光するようにしたので、フォトソルダーレジスト材料塗布層４１を完全に除去した端子ホール１７と、厚さの一部を残した溝２１とを一回の工程で形成することができる。なお、この製造方法では送り量を半分としているが、フォトリソグラフィー工程を二回繰り返す方法よりは著しく効率的である。
【００９３】
以上の説明した製造方法では、基本的にはフォトリソグラフィー法により段差部又は溝を形成しているが、レーザ加工等の物理的加工により、ソルダーレジスト層に段差部２０や溝２１を加工してもよい。
【００９４】
なお、この際のソルダーレジスト層の材料は、フォトソルダーレジスト層に限定されず、スクリーン印刷法等により所定の領域に塗布され、熱硬化されて形成されたソルダーレジスト層であってもよい。
【００９５】
【発明の効果】
以上説明したように、本発明の電子部品実装用基板は、ソルダーレジスト層のモールドされる領域とその周囲の領域との境界部に、当該樹脂封止される領域側の膜厚が相対的に薄くなった溝からなる段差部と、溝の両側には他の領域の標準的な厚さより厚膜に形成された厚膜部とを有するので、電子部品実装後、封止樹脂をモールドする際に、段差部及び厚膜部の作用により、封止樹脂がその周囲まで流れ出す虞がなく、特に近接して形成されている端子ホールに流れ込むことがなく、外部接続端子での接続不良等を防止することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の参考例１に係る電子部品実装用基板の概略構成を示す平面図である。
【図２】 本発明の参考例１に係る電子部品実装用基板の断面図である。
【図３】 本発明の参考例１に係る電子部品実装用基板の使用態様を示す断面図である。
【図４】 本発明の参考例２に係る電子部品実装用基板の概略構成及び使用態様を示す断面図である。
【図５】 本発明の実施形態１に係る電子部品実装用基板の概略構成及び使用態様を示す断面図である。
【図６】 本発明の実施形態２に係る電子部品実装用基板の概略構成及び使用態様を示す断面図である。
【図７】 本発明の参考例３に係る電子部品実装用基板の概略構成及び使用態様を示す断面図である。
【図８】 本発明に係る電子部品実装用基板の製造方法の一実施例を説明する断面図である。
【図９】 本発明に係る電子部品実装用基板の製造方法の他の実施例を説明する断面図である。
【図１０】 本発明に係る電子部品実装用基板の製造方法の他の実施例を説明する断面図である。
【図１１】 本発明に係る電子部品実装用基板の製造方法のさらに他の実施例を説明する断面図である。
【図１２】 本発明に係る電子部品実装用基板の製造方法で用いるフォトマスクの一例を示す平面図である。
【図１３】 従来技術に係る電子部品実装用基板の一例の概略構成を示す平面図である。
【図１４】 従来技術に係る電子部品実装用基板の一例の断面図である。
【図１５】 従来技術に係る電子部品実装用基板の一例の使用態様を示す断面図である。
【符号の説明】
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 電子部品実装用基板
１１ 絶縁基材
１２ 配線パターン
１３ デバイス側接続端子
１４ 外部接続端子
１５ スリット
１６，１６Ａ，１６Ｂ ソルダーレジスト層
１７ 端子ホール
１９ 接着剤層
２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ 段差部
２１，２１Ｂ，２１Ｃ 溝
２２Ａ 薄膜部
２３Ｂ，２３Ｃ，２３Ｄ 厚膜部
３０ ＩＣ（電子部品）
３１ ボンディングワイヤ
３３ 封止樹脂
【発明の属する技術分野】
本発明は、電子部品を実装するために用いる電子部品実装用基板、特に、ＣＳＰ（Chip Size Package）、ＢＧＡ（Ball Grid Array）、μ−ＢＧＡ（μ-Ball Grid Array）、ＦＣ（Flip Chip）、ＱＦＰ（Quad Flatpack Package）などのように搭載される電子部品とほぼ同等のサイズを有する電子部品実装用基板で、封止樹脂でのモールド部と外部接続端子とが近接して設けられているもの（以下、単に「電子部品実装用基板」という）に関する。
【０００２】
【従来の技術】
エレクトロニクス産業の発達に伴い、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等の電子部品を実装するプリント配線板の需要が急激に増加しているが、電子機器の小型化、軽量化、高機能化が要望され、これら電子部品の実装方法として、最近ではＴＡＢテープ、Ｔ−ＢＧＡテープおよびＡＳＩＣテープ等を用いた実装方式が採用されている。特に、電子機器の軽薄短小化に伴って、電子部品をより高い密度で実装すると共に、電子部品の信頼性を向上させるために、実装する電子部品の大きさにほぼ対応した大きさの基板のほぼ全面に外部接続端子を配置した、ＣＳＰ、ＢＧＡ、μ−ＢＧＡなどの使用頻度が高くなってきている。
【０００３】
このような電子部品実装用基板は、電子部品を実装した後、電子部品との接合部を封止樹脂によりモールドして使用される。
【０００４】
このような電子部品実装用基板の一例を図１３及び図１４に示す。
【０００５】
両図に示すように、電子部品実装用基板１１０は、テープ状の絶縁フィルム１０１上に複数個連続的に形成される。絶縁フィルム１０１は、幅方向両側に移送用のスプロケット孔１０２を一定間隔で有し、図１３では、絶縁フィルム１０１の幅方向に２個の電子部品実装用基板１１０が設けられている。
【０００６】
電子部品実装用基板１１０は、実装される電子部品の大きさにほぼ対応した大きさの絶縁基材１１１のほぼ全面に配線パターン１１２、デバイス側接続端子１１３及び外部接続端子１１４が設けられており、デバイス側接続端子１１３の間には、当該デバイス側接続端子１１３と裏面側に実装される電子部品と接続するためのスリット１１５を具備する。
【０００７】
デバイス側接続端子１１３及び外部接続端子１１４を除く配線パターン１１２は、ソルダーレジスト層１１６により覆われ、外部接続端子１１４に対応するソルダーレジスト層１１６には、端子ホール１１７が形成されている。かかる外部接続端子１１４は、半田ボールパッドとなり、半田ボールを介して外部と接続される。
【０００８】
このような電子部品実装用基板１１０に電子部品を実装した状態を図１５に示す。図示するように、電子部品実装用基板１１０には電子部品としてＩＣ１３０が実装され、ワイヤボンディングによりデバイス側接続端子１１３とＩＣ１３０の電極とがボンディングワイヤ１３１を介して接続され、ボンディングワイヤ１３１を含むスリット１１５及びデバイス側接続端子１１３は、封止樹脂１３３によりモールドされる。
【０００９】
【発明が解決しようとする課題】
しかしながら、モールド部の周囲に近接して電極・配線等が設けられているので、封止樹脂によるモールドを高精度に行わないと、モールド部の周囲の電極が封止樹脂に覆われて不良品となるという問題がある。
【００１０】
具体的には、モールド部の周囲に近接して端子ホール１１７が設けられていると、図１５に示すように、封止樹脂１３３が端子ホール１１７に流れ込んでしまい、この外部接続端子１１４では接触不良が生じる虞がある。
【００１１】
本発明は、このような事情に鑑み、封止樹脂を比較的容易にモールドでき、封止樹脂の流れ出しによる不良等が低減する電子部品実装用基板を提供することを課題とする。
【００１２】
【課題を解決するための手段】
前記課題を解決する本発明の第１の態様は、絶縁基材と、この絶縁基材の一方面に形成された配線パターンと、この配線パターンの少なくともデバイス側端子部を除く表面を被覆するソルダーレジスト層と、前記絶縁基材に設けられたスリットとを具備し、電子部品が前記絶縁基材の前記配線パターンとは反対の面に実装された後、前記スリットを介しての前記デバイス側端子部と電子部品との接合部が封止樹脂によりモールドされる電子部品実装用基板において、前記ソルダーレジスト層には、前記モールドされる領域とその周囲の領域との境界部に、当該モールドされる領域側の膜厚が相対的に薄くなった段差部が少なくとも一つ設けられており、この段差部は、前記ソルダーレジスト層に設けられた溝により形成され、当該溝の両側には他の領域の標準的な厚さより厚膜に形成された厚膜部を有することを特徴とする電子部品実装用基板にある。
【００１３】
かかる第１の態様では、電子部品の実装後、電子部品等の接合部をモールドする際、封止樹脂が厚膜部の中に形成された溝及び段差部でせき止められ、その周囲まで侵出する虞がない。
【００１４】
本発明の第２の態様は、第１の態様において、前記モールドされる領域の周囲の領域には、前記ソルダーレジスト層に形成された端子ホールが形成され、この端子ホール内に外部接続端子が設けられていることを特徴とする電子部品実装用基板にある。
【００１５】
かかる第２の態様では、電子部品の実装後、電子部品等の接合部をモールドする際、封止樹脂が段差部でせき止められ、封止樹脂によりその周囲の端子ホールが塞がれる虞がない。
【００２４】
本発明の第３の態様は、第１又は２の態様において、前記厚膜部が土手状に形成され、その外側が標準的な膜厚を有することを特徴とする電子部品実装用基板にある。
【００２５】
かかる第３の態様では、電子部品の実装後、電子部品等の接合部をモールドする際、封止樹脂が厚膜部に形成された段差部でせき止められ、また、その外側に端子ホールがあってもその周囲のソルダーレジスト層の膜厚、又はデバイス側端子付近のソルダーレジスト層の膜厚が標準的なものであるので、端子への接合作業に支障がでる虞がない。
【００２６】
【発明の実施の形態】
以下、本発明の一実施形態に係る電子部品実装用基板をその製造方法及び使用例と共に説明する。勿論、本発明はこれに限定されるものでないことはいうまでもない。
【００２７】
図１には参考例１に係る電子部品実装用基板の概略平面、図２にはＡ−Ａ断面を示す。
【００２８】
図１及び図２に示すように、電子部品実装用基板１０は、テープ状の絶縁フィルム１上に複数個連続的に形成される。絶縁フィルム１は、幅方向両側に移送用のスプロケット孔２を一定間隔で有し、一般的には、移送されながら電子部品が実装され、電子部品実装後、電子部品実装用基板１０毎に切断される。なお、図１では、絶縁フィルム１の幅方向に２個の電子部品実装用基板１０が設けられている。
【００２９】
電子部品実装用基板１０は、実装される電子部品の大きさにほぼ対応した大きさの絶縁基材１１のほぼ全面に配線パターン１２、デバイス側接続端子１３及び外部接続端子１４が設けられており、デバイス側接続端子１３の間には、当該デバイス側接続端子１３と裏面側に実装される電子部品と接続するためのスリット１５を具備する。
【００３０】
デバイス側接続端子１３及び外部接続端子１４を除く配線パターン１２は、ソルダーレジスト層１６により覆われ、外部接続端子１４に対応するソルダーレジスト層１６には、端子ホール１７が形成されている。すなわち、外部接続端子１４は、半田ボールパッドとなり、半田ボールを介して外部と接続される。
【００３１】
また、内側に配置された端子ホール１７と、デバイス側接続端子１３との間には、端子ホール１７側に対してデバイス側接続端子１３が低くなる段差部２０が形成されている。ここで、段差部２０のデバイス側接続端子１３側は溝２１となっており、段差部２０及び溝２１は、端子ホール１７とデバイス側接続端子１３との間にスリット１５の長手方向に亘って設けられている。
【００３２】
なお、絶縁基材１１の裏面側には、一般的には、電子部品を仮固定するための接着剤層１９が設けられている。但し、電子部品実装用基板としては、この接着剤層１９は必ずしも必要ではない。
【００３３】
ここで、絶縁フィルム１（絶縁基材１１）としては、可撓性を有すると共に、耐薬品性及び耐熱性を有する材料を用いることができる。かかる絶縁フィルム１の材料としては、ポリエステル、ポリアミド、ポリイミド等を挙げることができ、特に、ビフェニル骨格を有する全芳香族ポリイミド（例えば、商品名：ユーピレックス；宇部興産（株））が好ましい。なお、絶縁フィルム１の厚さは、一般的には、２５〜１２５μｍ、好ましくは、２５〜７５μｍである。
【００３４】
絶縁フィルム１の表面に設けられた配線パターン１２、デバイス側接続端子１３及び外部接続端子１４は、一般的には、銅やアルミニウムからなる導電体箔をパターニングすることにより形成される。このような導電体箔は、絶縁フィルム１上に直接積層しても、接着剤層を介して熱圧着等により形成してもよい。導電体箔の厚さは、例えば、６〜７０μｍ、好ましくは、８〜３５μｍである。導電体箔としては、銅箔、特に、エッチング特性、操作性などを考慮すると、電解銅箔が好ましい。
【００３５】
なお、絶縁フィルム１上に導電体箔を設けるのではなく、導電体箔に、例えば、ポリイミド前駆体を塗布し、焼成してポリイミドフィルムからなる絶縁フィルム１とすることもできる。
【００３６】
また、絶縁フィルム１上に設けられた導電体箔は、フォトリソグラフィー法により、配線パターン１２、デバイス側接続端子１３及び外部接続端子１４としてパターニングされる。すなわち、フォトレジスト層を塗布した後、フォトレジスト層をフォトマスクを介しての露光及び現像でパターニングし、パターニングされたフォトレジスト層をマスクとしてエッチング液で化学的に溶解（エッチング処理）して除去し、さらに、フォトレジストをアルカリ液等にて溶解除去することにより導電体箔をパターニングする。
【００３７】
次いで、このようにパターニングされた導電体箔上にはソルダーレジスト材料塗布液が塗布され、所定のパターニングにより、ソルダーレジスト層１６が形成される。
【００３８】
さらに、ソルダーレジスト層１６により覆われていない配線パターン１２、デバイス側接続端子１３及び外部接続端子１４には、一般的には、メッキが施されている。かかるメッキとしては、スズメッキ、半田メッキ、金メッキ、ニッケル−金メッキなどを挙げることができ、電子部品の実装方法等に応じて選択される。例えば、ワイヤボンディングによる実装を行うためには、ニッケル−金メッキが好ましい。
【００３９】
ソルダーレジスト層１６を形成する材料としては、フォトリソグラフィー法により段差部２０等を形成する場合には、フォトソルダーレジスト材料を用いる。フォトソルダーレジスト材料としては、ネガ型でもポジ型でもよく、一般的なフォトレジストの性質と、導電体箔の保護する性質とを備えたものであればよい。例えば、アクリレート系樹脂、特に、エポキシアクリレート樹脂などの感光性樹脂に光重合開始剤等を添加したものである。エポキシアクリレート樹脂としては、ビスフェノールＡ型エポキシアクリレート樹脂、ノボラック型エポキシアクリレート樹脂、ビスフェノールＡ型エポキシメタアクリレート樹脂、ノボラック型エポキシメタアクリレート樹脂等を挙げることができる。
【００４０】
かかるフォトソルダーレジスト材料は、有機溶剤に溶解又は分散されて塗布液として塗布される。塗布液の中には、硬化促進剤、充填剤、添加剤、チキソ剤等を添加することもできる。また、ソルダーレジスト層１６の可撓性等の特性を向上させるために、ゴム微粒子のような弾性を有する微粒子を配合することもできる。
【００４１】
フォトソルダーレジスト材料塗布液の配合の一例としては、アクリレート系樹脂３５〜４５％、アクリル酸エステルモノマー０．１〜５％、エポキシ硬化剤０．１〜５％、着色顔料０．１〜５％、体質顔料１０〜２０％、添加剤０．１〜５％、光重合開始剤１〜１０％、及び有機溶剤３０〜４０％の混合物を挙げることができる。このようなフォトソルダーレジスト材料塗布液は、例えば、膜厚（２０〜５０）μｍ程度に塗布され、例えば、熱風、８０℃程度で３０分程度乾燥された後、露光・現像される。また、現像後、必要に応じて、例えば、１５０℃程度で６０分程度熱処理され、熱硬化される。
【００４２】
このように形成されたソルダーレジスト層１６の厚さは、例えば、２０〜５０μｍとし、段差部２０の相対的に膜厚が薄い部分は、１〜２０μｍの厚さとするのが好ましい。この範囲より薄いと、下の配線パターン１２等を保護する効果の点で問題が生じる虞があり、また、これより厚いと段差部としての封止樹脂のせき止め作用が顕著ではなくなる虞があるからである。
【００４３】
また、段差部２０等をフォトリソグラフィー法ではなく、レーザ加工により形成する場合には、スクリーン印刷技術により必要な領域のみに塗布されて熱硬化される一般的なソルダーレジスト材料塗布液を用いることができる。
【００４４】
かかるソルダーレジスト材料塗布液は、硬化性樹脂を有機溶媒に溶解又は分散したものであり、硬化性樹脂としては、エポキシ系樹脂、エポキシ系樹脂のエラストマー変性物、ウレタン樹脂、ウレタン樹脂のエラストマー変性物、ポリイミド樹脂、ポリイミド樹脂のエラストマー変性物、アクリル樹脂等を挙げることができる。塗布液の中には、硬化促進剤、充填剤、添加剤、チキソ剤等を添加することもできる。また、ソルダーレジスト層１６の可撓性等の特性を向上させるために、ゴム微粒子のような弾性を有する微粒子を配合することもできる。なお、このようなソルダーレジスト材料塗布液は、スクリーン印刷により、必要な領域のみに塗布され、熱硬化されてソルダーレジスト層１６となる。なお、スクリーン印刷に使用するソルダーレジスト材料塗布液としては、フォトソルダーレジスト材塗布液を用いてもよい。
【００４５】
このように配線パターン１２、デバイス側接続端子１３、外部接続端子１４及びソルダーレジスト層１６が設けられた絶縁フィルム１の反対側の面（裏面）には、実装する電子部品を仮固定するための接着剤層１９を形成後、スリット１５を形成し、電子部品実装用基板フィルムキャリアテープとされる。
【００４６】
ここで、接着剤層１９としては、熱硬化性で且つ弾性を有する接着剤を用いて形成するのが好ましく、裏面に直接塗布することにより形成してもよいし、接着剤テープを用いて形成してもよい。また、接着剤層１９は、電子部品を実装する領域全体に設ける必要はなく、一部の領域に設けてもよい。
【００４７】
このような電子部品実装用基板１０は、図３に示すように、電子部品としてＩＣ３０が実装され、ワイヤボンディングによりデバイス側接続端子１３とＩＣ３０の電極とがボンディングワイヤ３１を介して接続され、ボンディングワイヤ３１を含むスリット１５及びデバイス側接続端子１３は、封止樹脂３３によりモールドされる。
【００４８】
ここで、封止樹脂３３は、溝２１及び段差部２０の作用により、端子ホール１７まで流れ込むことがなく、外部接続端子１４での接続不良等を防止することができる。
【００４９】
なお、電子部品実装用基板１０は、フィルムキャリアテープのまま、電子部品が実装された後、それぞれ切断される場合と、一つ一つに切断された後、電子部品が実装される場合とがある。
【００５０】
図４は、参考例２に係る電子部品実装用基板及びその使用態様を示す断面図である。
【００５１】
図４（ａ）に示すように、電子部品実装用基板１０Ａは、段差部２０Ａの内側、すなわち、スリット１５側が、デバイス側接続端子１３近傍まで相対的に膜厚が薄い薄膜部２２Ａとなっている以外は基本的には上述した参考例と同様である。
【００５２】
このような構造によっても、図４（ｂ）に示すように、電子部品であるＩＣ３０を実装し、ワイヤボンディングによりデバイス側接続端子１３とＩＣ３０の電極とをボンディングワイヤ３１を介して接続し、ボンディングワイヤ３１を含むスリット１５及びデバイス側接続端子１３を封止樹脂３３によりモールドした場合、封止樹脂３３が段差部２０Ａによりせき止めされ、端子ホール１７までの流込みが防止される。
【００５３】
図５は、実施形態１に係る電子部品実装用基板及びその使用態様を示す断面図である。
【００５４】
図５に示すように、電子部品実装用基板１０Ｂは、段差部２０Ｂ及び溝２１Ｂを有する点では図２の構造と同一であるが、溝２１Ｂの幅方向両側の縁部が厚膜部２３Ｂとなっている。すなわち、他の領域の標準的な膜厚より厚い厚膜部２３Ｂ内に溝２１Ｂを形成したものである。
【００５５】
なお、厚膜部２３Ｂは土手状に設けられており、デバイス側接続端子１３の近傍及び端子ホール１７の近傍のソルダーレジスト層１６を標準的な膜厚とし、後工程のワイヤボンディングや半田ボールとの接合に悪影響を与えないようにしている。
【００５６】
このような構造によっても、図５（ｂ）に示すように、電子部品であるＩＣ３０を実装し、ワイヤボンディングによりデバイス側接続端子１３とＩＣ３０の電極とをボンディングワイヤ３１を介して接続し、ボンディングワイヤ３１を含むスリット１５及びデバイス側接続端子１３を封止樹脂３３によりモールドした場合、封止樹脂３３が段差部２０Ｂ及び溝２１Ｂによりせき止めされ、端子ホール１７までの流れ込みが防止される。
【００５７】
図６は、実施形態２に係る電子部品実装用基板及びその使用態様を示す断面図である。
【００５８】
図６に示すように、電子部品実装用基板１０Ｃは、段差部２０Ｃ及び溝２１Ｃを有する点では図５の構造と同一であるが、溝２１Ｃの幅方向両側の縁部の厚膜部２３Ｃが土手状ではなく、もう少し広範囲に設けられている以外は、図５の構造と同一である。
【００５９】
このような構造によっても、図６（ｂ）に示すように、電子部品であるＩＣ３０を実装し、ワイヤボンディングによりデバイス側接続端子１３とＩＣ３０の電極とをボンディングワイヤ３１を介して接続し、ボンディングワイヤ３１を含むスリット１５及びデバイス側接続端子１３を封止樹脂３３によりモールドした場合、封止樹脂３３が段差部２０Ｃ及び溝２１Ｃによりせき止めされ、端子ホール１７までの流れ込みが防止される。
【００６０】
なお、厚膜部２３Ｃがデバイス側接続端子１３の近傍及び端子ホール１７の近傍まで形成されていても、後工程のワイヤボンディングや半田ボールとの接合に悪影響を与えないことが前提となる。
【００６１】
図７は、参考例３に係る電子部品実装用基板及びその使用態様を示す断面図である。
【００６２】
図７に示すように、電子部品実装用基板１０Ｄは、段差部２０Ｄを、土手状に形成した厚膜部２３Ｄにより形成したものである。このように、段差部は必ずしも溝や薄膜部により形成する必要はなく、標準的な膜厚より厚い厚膜部２３Ｄを設けることにより形成することができる。
【００６３】
このような構造によっても、図７（ｂ）に示すように、電子部品であるＩＣ３０を実装し、ワイヤボンディングによりデバイス側接続端子１３とＩＣ３０の電極とをボンディングワイヤ３１を介して接続し、ボンディングワイヤ３１を含むスリット１５及びデバイス側接続端子１３を封止樹脂３３によりモールドした場合、封止樹脂３３が段差部２０Ｄによりせき止めされ、端子ホール１７までの流れ込みが防止される。
【００６４】
なお、半田ボールとの接合に悪影響を与えなければ、厚膜部２３Ｄを端子ホール１７の縁部まで設けてもよい。
【００６５】
以上、本発明の電子部品実装用基板の構造の変形例を説明したが、勿論これに限定されるものではない。
【００６６】
以下、上述した電子部品実装用基板の製造方法を例示してさらに詳細に説明する。
【００６７】
図８には一実施例にかかる製造方法を示す。この製造方法は、基本的には図２〜図４の構造の電子部品実装用基板を製造するのに適しているが、図５〜図７の構造の電子部品実装用基板の製造方法にも適用できる。
【００６８】
この製造方法では、まず、（ａ）に示すように、絶縁基材１１となる絶縁フィルム１に設けられた導電体箔をフォトリソグラフィー法によりパターニングし、配線パターン１２、デバイス側接続端子１３、外部接続端子１４を形成する（ここでは、配線パターン１２として図示する）。この工程は一般的に知られている方法であるので、詳細は省略する。
【００６９】
次に、（ｂ）に示すように、配線パターン１２を覆うようにフォトレジスト材料塗布層４１を塗布する。
【００７０】
次いで、（ｃ）に示すように、フォトマスク５０を介して露光し、さらに、現像し、（ｄ）に示すようにパターニングされたソルダーレジスト層１６を形成する。
【００７１】
ここで、フォトソルダーレジスト材料としてネガ型を用い、フォトマスク５０は、光を遮断する光遮断部５１と、光を透過する透過部５２と、略半分の光を透過する半透過部５３とを有するものを用いた。透過部５２に対向する領域ではフォトレジスト材料塗布層４１の厚さ全体が露光により硬化し、ソルダーレジスト層１６となる一方、光遮断部５１に対向する領域では全く露光されず、現像により除去され、これにより、端子ホール１７が形成される。また、半透過部５３に対向する領域ではフォトレジスト材料塗布層４１の厚さの一部だけが露光により硬化し、厚さの一部が現像により除去されるので、溝２１が形成される。
【００７２】
この後、（ｅ）に示すように、絶縁フィルム１の裏面に接着剤層１９が形成され、さらに、（ｆ）に示すように、スリット１５が形成され、電子部品実装用基板１０が完成する。
【００７３】
以上説明した製造方法では、光を遮断する光遮断部５１と、光を透過する透過部５２と、略半分の光を透過する半透過部５３とを有する特殊なフォトマスク５０を用いることにより、一回のフォトリソグラフィー工程により、フォトソルダーレジスト材料塗布層４１を完全に除去した端子ホール１７と、厚さの一部を残した溝２１とを同時に形成することができる。
【００７４】
図９には他の実施例にかかる製造方法を示す。この製造方法は、基本的には図５〜図７の構造の電子部品実装用基板を製造するのに適している。
【００７５】
この製造方法でも、まず、（ａ）に示すように、絶縁基材１１となる絶縁フィルム１に設けられた導電体箔をフォトリソグラフィー法によりパターニングし、配線パターン１２、デバイス側接続端子１３、外部接続端子１４を形成する（ここでは、配線パターン１２として図示する）。この工程は一般的に知られている方法であるので、詳細は省略する。
【００７６】
次に、（ｂ）に示すように、配線パターン１２を覆うように第１のフォトソルダーレジスト材料塗布層４３を塗布し、フォトマスク６０を介して露光し、さらに、現像し、（ｃ）に示すようにパターニングされたソルダーレジスト層１６を形成する。
【００７７】
ここで、フォトソルダーレジスト材料としてネガ型を用い、フォトマスク６０は、光を遮断する光遮断部６１と、光を透過する透過部６２とを有するものを用いた。透過部６２に対向する領域ではフォトレジスト材料塗布層４３が露光により硬化し、ソルダーレジスト層１６Ａとなる一方、光遮断部６１に対向する領域では全く露光されず、現像により除去される。
【００７８】
次いで、（ｄ）に示すように、第２のフォトソルダーレジスト材料塗布層４５を塗布する。このとき、ソルダーレジスト層１６Ａに対応する部分が厚膜となる。続いて、これをフォトマスク６０Ａを介して露光し、現像する。ここで、フォトマスク６０Ａは、光遮断部６１Ａと、透過部６２Ａとを具備する。
【００７９】
これにより、（ｅ）に示すようにパターニングされ、端子ホール１７及び溝２１Ｂが形成され、溝２１Ｂの形成された部分が厚膜部２３Ｂとなる。
【００８０】
この後、（ｆ）に示すように、絶縁フィルム１の裏面に接着剤層１９が形成され、さらに、（ｇ）に示すように、スリット１５が形成され、電子部品実装用基板１０Ｂが完成する。
【００８１】
以上説明した製造方法では、光を遮断する光遮断部６１，６１Ａと、光を透過する透過部６２，６２Ａとを有する一般的なフォトマスク６０，６０Ａを用いているが、フォトリソグラフィー工程を二回繰り返し、予め形成した厚膜部に溝を形成するようにすることにより、端子ホール１７と共に、厚膜部２３Ｂに溝２１Ｂを形成することができる。
【００８２】
図１０には他の実施例にかかる製造方法を示す。この製造方法は、基本的には図５〜図７の構造の電子部品実装用基板を製造するのに適している。
【００８３】
この製造方法は、図９（ｃ）のソルダーレジスト層１６Ａをスクリーン印刷法により形成する以外は、図９と同一であるため、同一部分には同一の符号を付して重複する説明は省略する。
【００８４】
本実施例では、絶縁基板１１上に配線パターン１２を形成した後、ソルダーレジスト層１６Ｂをスクリーン印刷法により形成する。すなわち、ソルダーレジスト塗布部以外が乳剤によりマスキングされて所定のパターンを有する、例えば１８０メッシュのスクリーンマスクを用い、このスクリーンマスクを配線パターン１２上に重ねてソルダーレジスト材料塗布液を塗布する。その後、熱硬化させることでソルダーレジスト層１６Ｂを形成する。
【００８５】
なお、ここで用いるソルダーレジスト材料塗布液は、上述した感光性のない一般的なものである。すなわち、硬化性樹脂を有機溶媒に溶解又は分散させたものであり、硬化性樹脂としては、エポキシ系樹脂、エポキシ系樹脂のエラストマー変性物、ウレタン樹脂、ウレタン樹脂のエラストマー変性物、ポリイミド樹脂、ポリイミド樹脂のエラストマー変性物、アクリル樹脂等を挙げることができる。この塗布液の中には、硬化促進剤、充填剤、添加剤、チキソ剤等を添加することもできる。また、ソルダーレジスト層の可撓性等の特性を向上させるために、ゴム微粒子のような弾性を有する微粒子を配合することもできる。なお、スクリーン印刷に使用するソルダーレジスト材料塗布液としてフォトソルダーレジスト材料塗布液を用いてもよい。
【００８６】
以上説明した製造方法では、フォトリソグラフィー工程より工程数の少ないスクリーン印刷法によりソルダーレジスト層１６Ｂを形成できるので、図９における製造工程と比較して、より簡便な工程で溝２１Ｂを容易に形成することができる。
【００８７】
図１１にはさらに他の実施例にかかる製造方法を示す。この製造方法は、図１２に示すような特殊なフォトマスク７０を用い、フォトリソグラフィー工程の絶縁フィルム１の送り量を半分とすることにより、フォトソルダーレジスト材料塗布層４１を完全に除去する部分と、厚さの一部を残す部分とを同時に一工程で形成することができるようにしたものであり、基本的には、図２〜図４の電子部品実装用基板の製造に好適である。
【００８８】
なお、絶縁フィルム１は実際にはテープ状となっており、後述するフォトリソグラフィー工程を連続的に行うものであるが、図示及び説明においては、一つの電子部品実装用基板についてのみ行う。また、実際には、一枚のフォトマスクで複数の電子部品実装用基板の露光を行うが、簡単のため、一つの電子部品実装用基板に対応する透過部パターンのみを図示している。
【００８９】
図１２に示すように、この製造方法で用いるフォトマスク７０は、被照射体である絶縁フィルム１の送り方向に二分割して第１の領域７０Ａと、第２の領域７０Ｂとを有する。両方の領域には基本的には光遮断部７１及び透過部７２からなる略同一パターンが形成されており、被照射体の送り量を半分として同一の被照射体を第１の領域７０Ａ及び第２の領域７０Ｂを用いて二回露光するようにする。したがって、ネガ型フォトソルダーレジストを用いた場合には、二回露光された部分だけが完全に硬化され、ソルダーレジスト層１６として残留する。また、何れか一方、この例では、第２の領域７０のみに形成された光遮断部７３を設け、この領域のみを二回露光のうちの一回だけ露光されるようにする。この光遮断部７３はこの例では溝２１に対向した領域に形成されている。
【００９０】
このようなフォトマスク７０を用いての製造方法では、図１１（ａ）に示すようにまず、第１の領域７０Ａを介しての露光を行い、（ｂ）に示すように、半分送りされた後、第２の領域７０Ｂを介しての露光を行う。その後、現像することにより、（ｃ）のパターンが形成される。
【００９１】
この場合、ネガ型のフォトソルダーレジスト材料を用いているので、フォトソルダーレジスト材料塗布層４１は、光遮断部７１に対向した領域は全く硬化されず、端子ホール１７等となり、透過部７２に対向した領域の内、二回共露光された領域は相対的に厚いソルダーレジスト層１６が形成される。一方、一回目の露光では透過部７２に対向して露光されるが、二回目の露光では光遮断部７３に対向して露光されない領域は、一回露光されて厚さの略半分だけが硬化し、相対的に厚さの薄いソルダーレジスト層として残留し、溝２１となる。
【００９２】
以上説明した製造方法では、二分割したフォトマスクを用いて且つ被照射体を半送りして二回露光するようにしたので、フォトソルダーレジスト材料塗布層４１を完全に除去した端子ホール１７と、厚さの一部を残した溝２１とを一回の工程で形成することができる。なお、この製造方法では送り量を半分としているが、フォトリソグラフィー工程を二回繰り返す方法よりは著しく効率的である。
【００９３】
以上の説明した製造方法では、基本的にはフォトリソグラフィー法により段差部又は溝を形成しているが、レーザ加工等の物理的加工により、ソルダーレジスト層に段差部２０や溝２１を加工してもよい。
【００９４】
なお、この際のソルダーレジスト層の材料は、フォトソルダーレジスト層に限定されず、スクリーン印刷法等により所定の領域に塗布され、熱硬化されて形成されたソルダーレジスト層であってもよい。
【００９５】
【発明の効果】
以上説明したように、本発明の電子部品実装用基板は、ソルダーレジスト層のモールドされる領域とその周囲の領域との境界部に、当該樹脂封止される領域側の膜厚が相対的に薄くなった溝からなる段差部と、溝の両側には他の領域の標準的な厚さより厚膜に形成された厚膜部とを有するので、電子部品実装後、封止樹脂をモールドする際に、段差部及び厚膜部の作用により、封止樹脂がその周囲まで流れ出す虞がなく、特に近接して形成されている端子ホールに流れ込むことがなく、外部接続端子での接続不良等を防止することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の参考例１に係る電子部品実装用基板の概略構成を示す平面図である。
【図２】 本発明の参考例１に係る電子部品実装用基板の断面図である。
【図３】 本発明の参考例１に係る電子部品実装用基板の使用態様を示す断面図である。
【図４】 本発明の参考例２に係る電子部品実装用基板の概略構成及び使用態様を示す断面図である。
【図５】 本発明の実施形態１に係る電子部品実装用基板の概略構成及び使用態様を示す断面図である。
【図６】 本発明の実施形態２に係る電子部品実装用基板の概略構成及び使用態様を示す断面図である。
【図７】 本発明の参考例３に係る電子部品実装用基板の概略構成及び使用態様を示す断面図である。
【図８】 本発明に係る電子部品実装用基板の製造方法の一実施例を説明する断面図である。
【図９】 本発明に係る電子部品実装用基板の製造方法の他の実施例を説明する断面図である。
【図１０】 本発明に係る電子部品実装用基板の製造方法の他の実施例を説明する断面図である。
【図１１】 本発明に係る電子部品実装用基板の製造方法のさらに他の実施例を説明する断面図である。
【図１２】 本発明に係る電子部品実装用基板の製造方法で用いるフォトマスクの一例を示す平面図である。
【図１３】 従来技術に係る電子部品実装用基板の一例の概略構成を示す平面図である。
【図１４】 従来技術に係る電子部品実装用基板の一例の断面図である。
【図１５】 従来技術に係る電子部品実装用基板の一例の使用態様を示す断面図である。
【符号の説明】
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 電子部品実装用基板
１１ 絶縁基材
１２ 配線パターン
１３ デバイス側接続端子
１４ 外部接続端子
１５ スリット
１６，１６Ａ，１６Ｂ ソルダーレジスト層
１７ 端子ホール
１９ 接着剤層
２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ 段差部
２１，２１Ｂ，２１Ｃ 溝
２２Ａ 薄膜部
２３Ｂ，２３Ｃ，２３Ｄ 厚膜部
３０ ＩＣ（電子部品）
３１ ボンディングワイヤ
３３ 封止樹脂
Claims (3)
- 絶縁基材と、この絶縁基材の一方面に形成された配線パターンと、この配線パターンの少なくともデバイス側端子部を除く表面を被覆するソルダーレジスト層と、前記絶縁基材に設けられたスリットとを具備し、電子部品が前記絶縁基材の前記配線パターンとは反対の面に実装された後、前記スリットを介しての前記デバイス側端子部と電子部品との接合部が封止樹脂によりモールドされる電子部品実装用基板において、
前記ソルダーレジスト層には、前記モールドされる領域とその周囲の領域との境界部に、当該モールドされる領域側の膜厚が相対的に薄くなった段差部が少なくとも一つ設けられており、この段差部は、前記ソルダーレジスト層に設けられた溝により形成され、当該溝の両側には他の領域の標準的な厚さより厚膜に形成された厚膜部を有することを特徴とする電子部品実装用基板。 - 請求項１において、前記モールドされる領域の周囲の領域には、前記ソルダーレジスト層に形成された端子ホールが形成され、この端子ホール内に外部接続端子が設けられていることを特徴とする電子部品実装用基板。
- 請求項１又は２において、前記厚膜部が土手状に形成され、その外側が標準的な膜厚を有することを特徴とする電子部品実装用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001101440A JP3821426B2 (ja) | 2000-08-31 | 2001-03-30 | 電子部品実装用基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-262249 | 2000-08-31 | ||
| JP2000262249 | 2000-08-31 | ||
| JP2001101440A JP3821426B2 (ja) | 2000-08-31 | 2001-03-30 | 電子部品実装用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002151630A JP2002151630A (ja) | 2002-05-24 |
| JP3821426B2 true JP3821426B2 (ja) | 2006-09-13 |
Family
ID=26598886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001101440A Expired - Lifetime JP3821426B2 (ja) | 2000-08-31 | 2001-03-30 | 電子部品実装用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3821426B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011060892A (ja) * | 2009-09-08 | 2011-03-24 | Renesas Electronics Corp | 電子装置、電子装置の製造方法 |
| WO2012043775A1 (ja) * | 2010-09-30 | 2012-04-05 | 宇部興産株式会社 | テープキャリアパッケージの製造方法、及びテープキャリアパッケージ用柔軟性配線板の製造方法 |
| JP6020100B2 (ja) * | 2012-12-04 | 2016-11-02 | 株式会社デンソー | 物理量センサ |
-
2001
- 2001-03-30 JP JP2001101440A patent/JP3821426B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002151630A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8336201B2 (en) | Method of manufacturing printed circuit board having flow preventing dam | |
| US7203075B2 (en) | Screen mask | |
| KR100831514B1 (ko) | 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판 | |
| TW200522828A (en) | Printed wiring board and semiconductor device | |
| JPH1116933A (ja) | 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法 | |
| KR100389314B1 (ko) | 도금인입선 없는 인쇄회로기판의 제조방법 | |
| JP3149352B2 (ja) | 基板の導体層の形成方法 | |
| KR20030017392A (ko) | 전자부품 장착용 기판 | |
| JP3932247B2 (ja) | 電子部品実装用基板の製造方法 | |
| JP3750113B2 (ja) | 電子部品実装用フィルムキャリアテープ及びその製造方法 | |
| JP2001230513A (ja) | プリント基板及びその製造方法 | |
| KR20020000012A (ko) | 슬릿이 형성된 칩 스케일 패키지 제조 방법 | |
| KR20050061343A (ko) | 배선 회로 기판 | |
| JP3821426B2 (ja) | 電子部品実装用基板 | |
| US20090008133A1 (en) | Patterned Circuits and Method for Making Same | |
| JP2003051655A (ja) | 電子部品実装用基板の打ち抜き方法及び電子部品実装用基板用打ち抜き装置 | |
| US6210746B1 (en) | Method of fabricating a solder resist mask | |
| JP2014036220A (ja) | プリント回路基板及びその製造方法 | |
| JPS59148388A (ja) | プリント配線板 | |
| JPH1167849A (ja) | キャリアフィルムおよびその製造方法 | |
| JP3726964B2 (ja) | Ｃｏｆフィルムキャリアテープの製造方法 | |
| KR20030022703A (ko) | 전자부품 실장용기판 및 전자부품 실장용기판의 휨 제거방법 | |
| JP2002072446A (ja) | フォトマスク | |
| KR20030010521A (ko) | 전자부품 실장용 기판 및 전자부품 실장용 기판의 제조방법 | |
| JP3687669B2 (ja) | 電子部品実装用フィルムキャリアテープおよびソルダーレジスト塗布用スクリーンマスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060616 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |