JPS59148388A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPS59148388A JPS59148388A JP2346783A JP2346783A JPS59148388A JP S59148388 A JPS59148388 A JP S59148388A JP 2346783 A JP2346783 A JP 2346783A JP 2346783 A JP2346783 A JP 2346783A JP S59148388 A JPS59148388 A JP S59148388A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- printed wiring
- wiring board
- conductor pattern
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプリント配線板に関し、特にツルタレシストを
有するプリント配線板に関する。
有するプリント配線板に関する。
近年ラジオ、テレビジゴン、テープレコーダ等の電気機
器の小型化やカメラ等の精密機器の小型化の促進が行わ
れ、その結果電気機器・精密機器の機構部間の空隙部に
電気回路を配置する傾向が顕著になってきた。それ故、
これらの機器に使用するプリント配線板にも小型化が要
求される。一方、ＩＣやＬＳＩは、パッケージから外部
リードを導出し、該外部リードをプリンｉ・配線・板に
電気的に接続して電気信号の授受を行っている。前記機
器は近年増々小型化とエレクトロニクス化が進み、ＩＣ
，ＬＳＩの使用頻度が増してきている。
器の小型化やカメラ等の精密機器の小型化の促進が行わ
れ、その結果電気機器・精密機器の機構部間の空隙部に
電気回路を配置する傾向が顕著になってきた。それ故、
これらの機器に使用するプリント配線板にも小型化が要
求される。一方、ＩＣやＬＳＩは、パッケージから外部
リードを導出し、該外部リードをプリンｉ・配線・板に
電気的に接続して電気信号の授受を行っている。前記機
器は近年増々小型化とエレクトロニクス化が進み、ＩＣ
，ＬＳＩの使用頻度が増してきている。
この場合、外部リードの本数の増加と、ピッチの狭少化
が計られ、プリント配線板も高密度化が要求される。
が計られ、プリント配線板も高密度化が要求される。
従来ＩＣ，ＬＳＩ等の外部リードをプリント配線板に半
田付する場合、外部リードとプリント配線板の導体パタ
ーンのピッチを一致させ、適当な位置決め手段により位
置合わせを行い半ＩＪＪ （’ｌを行っていた。この際
プリント配線板のソルダレジストは、外部リードのピッ
チが狭いため、外部リード一本−木に対応した開口部を
設は半田付ランドとすることが不可能であった。すなわ
ち、外部リード何木分かを合わせて、１つの開口部をソ
ルダレジストに設けていた。
田付する場合、外部リードとプリント配線板の導体パタ
ーンのピッチを一致させ、適当な位置決め手段により位
置合わせを行い半ＩＪＪ （’ｌを行っていた。この際
プリント配線板のソルダレジストは、外部リードのピッ
チが狭いため、外部リード一本−木に対応した開口部を
設は半田付ランドとすることが不可能であった。すなわ
ち、外部リード何木分かを合わせて、１つの開口部をソ
ルダレジストに設けていた。
第１図に従来のプリント配線板５にＩ Ｃ、ＬＳＩ等の
集積回路素子ｌを半田付接続する例を示して説明する。
集積回路素子ｌを半田付接続する例を示して説明する。
第１図において、１は集積回路素子、２はそのリード、
３ａ、３ｂは位置決め用凸部４ａ、４ｂを備えたリード
、５はプリント配線板でその黒色部は基板上の導体パタ
ーン、５ａ、５ｂは夫々前記凸部４ａ、４ｂに対応した
位置に設けられた位置決め用の穴で、これらの穴の内一
方は４ａ−４ｂ間と５ａ−５ｂ間のピッチのズレを補正
するために長穴となっている。６は集積回路素子１の本
体部を挿入するための穴である。集積回路素子ｌをプリ
ント配線板５へ取付けるには、プリント板の穴５ａに凸
部４ａを、また穴５ｂに凸部４ｂを嵌合させ、集積回路
素子ｌのリード２とそれに対応する基板５の導体パター
ン２とを位置合わせし、破線で示した不図示公知の溶着
機により両者を半田付する。
３ａ、３ｂは位置決め用凸部４ａ、４ｂを備えたリード
、５はプリント配線板でその黒色部は基板上の導体パタ
ーン、５ａ、５ｂは夫々前記凸部４ａ、４ｂに対応した
位置に設けられた位置決め用の穴で、これらの穴の内一
方は４ａ−４ｂ間と５ａ−５ｂ間のピッチのズレを補正
するために長穴となっている。６は集積回路素子１の本
体部を挿入するための穴である。集積回路素子ｌをプリ
ント配線板５へ取付けるには、プリント板の穴５ａに凸
部４ａを、また穴５ｂに凸部４ｂを嵌合させ、集積回路
素子ｌのリード２とそれに対応する基板５の導体パター
ン２とを位置合わせし、破線で示した不図示公知の溶着
機により両者を半田付する。
プリント配線板５の表面には、集積回路素子１を半田付
するランド５ｃを除いた部分には斜線の如くソルダレジ
ストを塗布するのが一般的である。
するランド５ｃを除いた部分には斜線の如くソルダレジ
ストを塗布するのが一般的である。
しかし、第１図の如き構成では、集積回路素子１を導体
パターンに半田付する際、そのリード間でブリッジをし
てしまうというトラブルが頻繁に発生する。
パターンに半田付する際、そのリード間でブリッジをし
てしまうというトラブルが頻繁に発生する。
本発明は上記の如きブリッジの欠点を除去するためのも
ので、例えば集積回路素子の外部リードに対向するプリ
ント配線板の細かいピッチのパターンの間にもブリッジ
防止のソルダレジストを設けようとするものである。
ので、例えば集積回路素子の外部リードに対向するプリ
ント配線板の細かいピッチのパターンの間にもブリッジ
防止のソルダレジストを設けようとするものである。
第２図ａ、ｂ、ｃ、ｄは本発明のプリント配線板の製造
工程を順次説明したものである。第１図で示した如き集
積回路素子を半田付するプリント配線板のランド部の断
面を示したものである。第２図において、第２図ａは公
知の方法にて製作されたプリント配線板で、絶縁基板１
０の上に導体パターンが形成されている。例えばＧ−１
０等のプリント板であれば１０はガラスエポキシ基板、
１１は銅箔で、フォトエッチフグ等の手段によりパター
ンが形成される。フレキシブルプリント板であれば、１
０はポリイミド、ポリエステル等のシートである。
工程を順次説明したものである。第１図で示した如き集
積回路素子を半田付するプリント配線板のランド部の断
面を示したものである。第２図において、第２図ａは公
知の方法にて製作されたプリント配線板で、絶縁基板１
０の上に導体パターンが形成されている。例えばＧ−１
０等のプリント板であれば１０はガラスエポキシ基板、
１１は銅箔で、フォトエッチフグ等の手段によりパター
ンが形成される。フレキシブルプリント板であれば、１
０はポリイミド、ポリエステル等のシートである。
第２図すは第２図ａにおいてパターン形成後、紫外線硬
化型のソルダレジスト１２をラミネートした断面を示し
たものである。
化型のソルダレジスト１２をラミネートした断面を示し
たものである。
第２図Ｃは、必要な半田付ランド以外の１２を紫外線を
照射して硬化させるだめの工程を示したものである。第
１図で示す様に素子の半田付ランド以外の部分は１２を
硬化させる必要があるので、従来と同様に、１３の如き
フォトマスクを重ね、紫外線１４を上方から照射する。
照射して硬化させるだめの工程を示したものである。第
１図で示す様に素子の半田付ランド以外の部分は１２を
硬化させる必要があるので、従来と同様に、１３の如き
フォトマスクを重ね、紫外線１４を上方から照射する。
しかし、このまま現像処理をしたのでは、第１図と同様
のランドが形成されてしまうので、本発明では基板の下
方より紫外線１４’を照射する。これによって導体パタ
ーン１１自身がマスクとなり、パターン間のソルダレジ
ストを硬化させる。この時、基板ｌＯは、透明ないしは
半透明、すなわち紫外線を透過する基板であることが必
要である。またｌ ４’は基板ｌＯを通過した後、ソル
ダレジストに至るｔユめ、１４よりも強い（又は長い）
紫外線照射が必要である。紫外線照射後公知の現象法に
より、ソルダレジストを処理することにより、第２図ｄ
の如く導体パターン１１の間にスキ間なくソルダレジス
ト１２を形成することができる。
のランドが形成されてしまうので、本発明では基板の下
方より紫外線１４’を照射する。これによって導体パタ
ーン１１自身がマスクとなり、パターン間のソルダレジ
ストを硬化させる。この時、基板ｌＯは、透明ないしは
半透明、すなわち紫外線を透過する基板であることが必
要である。またｌ ４’は基板ｌＯを通過した後、ソル
ダレジストに至るｔユめ、１４よりも強い（又は長い）
紫外線照射が必要である。紫外線照射後公知の現象法に
より、ソルダレジストを処理することにより、第２図ｄ
の如く導体パターン１１の間にスキ間なくソルダレジス
ト１２を形成することができる。
前記実施例では、プリント配線板全面を紫外線硬化型の
ソルダレジストで説明を行ってきたが、現状ではこのタ
イプのソルダレジストは高価であるため、第１図で示し
た如く集積回路素子の外部リードの半田付されるランド
部にのみ紫外線硬化型ソルダレジストを使用し、他の部
分は従来の印刷法によるソルダレジストやフィルムをラ
ミネートする等の手段を併用し、コストダウンを計るこ
とも可能である。
ソルダレジストで説明を行ってきたが、現状ではこのタ
イプのソルダレジストは高価であるため、第１図で示し
た如く集積回路素子の外部リードの半田付されるランド
部にのみ紫外線硬化型ソルダレジストを使用し、他の部
分は従来の印刷法によるソルダレジストやフィルムをラ
ミネートする等の手段を併用し、コストダウンを計るこ
とも可能である。
半田付ランドの間にソルダレジストを設けることにより
、半田付時の短絡防止となることはよく知られている。
、半田付時の短絡防止となることはよく知られている。
（例えば特開昭５１−１０１８６５に示されている。）
従来の手法によれば、導体パターンに対して狭いスキ間
にソルダレジストを設けたり、導体パターンに対して精
度よくソルダレジストを設けることは不可能であった６
本発明によれば、導体パターン自身をマスクとして、ソ
ルダレジストを形成するため、精度よくしかも狭いスキ
間にもソルダレジストを設けることが可能である。
従来の手法によれば、導体パターンに対して狭いスキ間
にソルダレジストを設けたり、導体パターンに対して精
度よくソルダレジストを設けることは不可能であった６
本発明によれば、導体パターン自身をマスクとして、ソ
ルダレジストを形成するため、精度よくしかも狭いスキ
間にもソルダレジストを設けることが可能である。
第１図は従来のプリント配線板の斜視図、第２図は本発
明のプリント配線板の製造工程を示す断面図。 １０ 、、、、プリント基板 １１ 、、、、導体パターン １２ 、、、、ソルダレジスト 出願人 キャノン株式会社 （α） （ｄ） □ｌ０
明のプリント配線板の製造工程を示す断面図。 １０ 、、、、プリント基板 １１ 、、、、導体パターン １２ 、、、、ソルダレジスト 出願人 キャノン株式会社 （α） （ｄ） □ｌ０
Claims (1)
- （１）絶縁基板に導体パターンを形成し、この導体パタ
ーンの形成面に半田付するランドを残して紫外線硬化可
能なソルダレジスト形成するプリント配線板において、
紫外線を導体パターン形成面の裏面より照射し、ソルダ
レジストを硬化させることを特徴とするプリント配線板
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2346783A JPS59148388A (ja) | 1983-02-14 | 1983-02-14 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2346783A JPS59148388A (ja) | 1983-02-14 | 1983-02-14 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59148388A true JPS59148388A (ja) | 1984-08-25 |
Family
ID=12111328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2346783A Pending JPS59148388A (ja) | 1983-02-14 | 1983-02-14 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59148388A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6471198A (en) * | 1987-09-11 | 1989-03-16 | Hitachi Ltd | Printed substrate for mounting multiterminal parts |
| JPH03112188A (ja) * | 1989-09-27 | 1991-05-13 | Hitachi Ltd | 半導体装置 |
| JPH07142850A (ja) * | 1994-05-09 | 1995-06-02 | Loctite Corp | 仮マスキングの形成方法 |
| JPH09186440A (ja) * | 1997-01-13 | 1997-07-15 | Hitachi Ltd | 多端子部品実装用プリント基板 |
| JPH09186441A (ja) * | 1997-01-13 | 1997-07-15 | Hitachi Ltd | 多端子部品実装方法 |
| JPH09186439A (ja) * | 1997-01-13 | 1997-07-15 | Hitachi Ltd | 多端子部品実装用プリント基板 |
-
1983
- 1983-02-14 JP JP2346783A patent/JPS59148388A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6471198A (en) * | 1987-09-11 | 1989-03-16 | Hitachi Ltd | Printed substrate for mounting multiterminal parts |
| JPH03112188A (ja) * | 1989-09-27 | 1991-05-13 | Hitachi Ltd | 半導体装置 |
| JPH07142850A (ja) * | 1994-05-09 | 1995-06-02 | Loctite Corp | 仮マスキングの形成方法 |
| JPH09186440A (ja) * | 1997-01-13 | 1997-07-15 | Hitachi Ltd | 多端子部品実装用プリント基板 |
| JPH09186441A (ja) * | 1997-01-13 | 1997-07-15 | Hitachi Ltd | 多端子部品実装方法 |
| JPH09186439A (ja) * | 1997-01-13 | 1997-07-15 | Hitachi Ltd | 多端子部品実装用プリント基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| JP2842378B2 (ja) | 電子回路基板の高密度実装構造 | |
| KR100389314B1 (ko) | 도금인입선 없는 인쇄회로기판의 제조방법 | |
| JPS61288493A (ja) | 回路基板の部品端子番号表示方法 | |
| KR20030017392A (ko) | 전자부품 장착용 기판 | |
| JP3289858B2 (ja) | マルチチップモジュールの製造方法およびプリント配線板への実装方法 | |
| JPS59148388A (ja) | プリント配線板 | |
| JP3932247B2 (ja) | 電子部品実装用基板の製造方法 | |
| JPH04348588A (ja) | 印刷配線板の製造方法 | |
| KR20070062079A (ko) | 위치 정렬 마크를 갖는 인쇄회로기판과 그 제조 방법 | |
| JP3821426B2 (ja) | 電子部品実装用基板 | |
| JPH057072A (ja) | プリント配線板 | |
| JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
| US6009619A (en) | Process for manufacturing an electronic circuit card | |
| US6968613B2 (en) | Fabrication method of circuit board | |
| JP3240661B2 (ja) | プリント配線基板及びその製造方法 | |
| JPH10112580A (ja) | プリント配線基板 | |
| JPS61256789A (ja) | プリント配線板製造方法 | |
| JP2003324168A (ja) | 半導体集積回路実装用プリント配線板 | |
| JP2500404B2 (ja) | 回路基板の実装構造 | |
| JPH08307033A (ja) | Ｉｃチップモジュール | |
| JP3224056B2 (ja) | バンプを備えた可撓性回路基板及びその製造法 | |
| JPH0779064A (ja) | 印刷配線板 | |
| JPH08186357A (ja) | プリント配線板及びその製造方法 | |
| JPH0567871A (ja) | 印刷配線板及びその製造方法 |