JPH06334067A - 多層プリント配線板とその製造方法 - Google Patents
多層プリント配線板とその製造方法Info
- Publication number
- JPH06334067A JPH06334067A JP5139502A JP13950293A JPH06334067A JP H06334067 A JPH06334067 A JP H06334067A JP 5139502 A JP5139502 A JP 5139502A JP 13950293 A JP13950293 A JP 13950293A JP H06334067 A JPH06334067 A JP H06334067A
- Authority
- JP
- Japan
- Prior art keywords
- wire bonding
- printed wiring
- outer layer
- multilayer printed
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Abstract
(57)【要約】
【目的】 ＩＣやＬＳＩ１の高集積化が進展してワイヤ
ーボンディングパッドの数が増加しても、絶縁不良等の
問題が生じないワイヤーボンディング端子を形成する。 【構成】 基板面１に導体パターン２を形成した内層板
３の片面または両面に対し、絶縁層がアルカリ性水溶液
に可溶性を有する銅張絶縁シートを用いて外層６を積層
し、外層銅箔５の所要部分をエッチングにて除去すると
ともに、その部分に露出した絶縁層４をアルカリ性水溶
液にて溶解除去することにより内層３にＬＳＩ等を実装
する位置の基板１面およびワイヤーボンディング端子１
０を露出させ、さらに、積層した銅箔５にワイヤーボン
ディング端子１２および導体パターンを形成させること
により、ワイヤーボンディング端子１０，１２を内層３
と外層６の２段に形成する。
ーボンディングパッドの数が増加しても、絶縁不良等の
問題が生じないワイヤーボンディング端子を形成する。 【構成】 基板面１に導体パターン２を形成した内層板
３の片面または両面に対し、絶縁層がアルカリ性水溶液
に可溶性を有する銅張絶縁シートを用いて外層６を積層
し、外層銅箔５の所要部分をエッチングにて除去すると
ともに、その部分に露出した絶縁層４をアルカリ性水溶
液にて溶解除去することにより内層３にＬＳＩ等を実装
する位置の基板１面およびワイヤーボンディング端子１
０を露出させ、さらに、積層した銅箔５にワイヤーボン
ディング端子１２および導体パターンを形成させること
により、ワイヤーボンディング端子１０，１２を内層３
と外層６の２段に形成する。
Description
【０００１】
【産業上の利用分野】本発明は多層プリント配線板およ
びその製造方法に関し、特にＩＣまたはＬＳＩ用のワイ
ヤーボンディング端子に関する。
びその製造方法に関し、特にＩＣまたはＬＳＩ用のワイ
ヤーボンディング端子に関する。
【０００２】
【従来の技術】近年、電子部品は小型化、高集積化に伴
いプリント配線板の導体間隔が狭小化し、さらに多層化
へと進行している。即ち、ＩＣやＬＳＩの高集積化が小
型化を益々促進させている。
いプリント配線板の導体間隔が狭小化し、さらに多層化
へと進行している。即ち、ＩＣやＬＳＩの高集積化が小
型化を益々促進させている。
【０００３】このＩＣやＬＳＩには、図８に示すよう
に、ワイヤーボンディング用パッド９が設けられてお
り、このワイヤーボンディング用パッド９に対応して所
要の導体回路と電気的に接続するワイヤーボンディング
端子１０をプリント配線板上に形成している。
に、ワイヤーボンディング用パッド９が設けられてお
り、このワイヤーボンディング用パッド９に対応して所
要の導体回路と電気的に接続するワイヤーボンディング
端子１０をプリント配線板上に形成している。
【０００４】
【発明が解決しようとする課題】しかしながら、図８に
示すワイヤーボンディング用パッド９はＩＣやＬＳＩ８
の高集積化が進展するに伴いその数が増加し密集して設
けられるようになってきている。従って、ワイヤーボン
ディング用パッド９に接続される回路側のワイヤーボン
ディング端子１０も高密度化され、その幅と間隔が益々
狭くなってきて、端子間に絶縁不良を生じる恐れがある
等の問題があり、生産上歩留りを悪くする限界に達して
いる。
示すワイヤーボンディング用パッド９はＩＣやＬＳＩ８
の高集積化が進展するに伴いその数が増加し密集して設
けられるようになってきている。従って、ワイヤーボン
ディング用パッド９に接続される回路側のワイヤーボン
ディング端子１０も高密度化され、その幅と間隔が益々
狭くなってきて、端子間に絶縁不良を生じる恐れがある
等の問題があり、生産上歩留りを悪くする限界に達して
いる。
【０００５】よって本発明は上記事情を考慮してなされ
たものであり、ＩＣやＬＳＩの高集積化が進展するに伴
いワイヤーボンディング用パッドの数が増加しても、こ
れに対応して絶縁不良等の問題が生じないようなワイヤ
ーボンディング端子を形成することができる多層プリン
ト配線板とその製造方法の提供を目的とする。
たものであり、ＩＣやＬＳＩの高集積化が進展するに伴
いワイヤーボンディング用パッドの数が増加しても、こ
れに対応して絶縁不良等の問題が生じないようなワイヤ
ーボンディング端子を形成することができる多層プリン
ト配線板とその製造方法の提供を目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は基板の片面または両面に導体パターンを形
成するとともにその一部にＩＣまたはＬＳＩ用のボンデ
ィングパッドを設け、前記ボンディングパッドとワイヤ
ーボンディング端子とを電気的に接続して回路を形成す
る内層板を有する多層プリント配線板において、前記内
層板に設けられたＩＣまたはＬＳＩ用のボンディングパ
ッドおよび回路側のワイヤーボンディング端子部分を除
いてその周囲にワイヤーボンディング端子を形成した外
層を設けることにより、ワイヤーボンディング端子を内
層と外層の２段に形成させてなることを特徴とする。な
お、前記銅張絶縁シートには、銅箔の面にアルカリ性水
溶液に可溶性の絶縁樹脂からなる絶縁層を形成したもの
を用いている。
め、本発明は基板の片面または両面に導体パターンを形
成するとともにその一部にＩＣまたはＬＳＩ用のボンデ
ィングパッドを設け、前記ボンディングパッドとワイヤ
ーボンディング端子とを電気的に接続して回路を形成す
る内層板を有する多層プリント配線板において、前記内
層板に設けられたＩＣまたはＬＳＩ用のボンディングパ
ッドおよび回路側のワイヤーボンディング端子部分を除
いてその周囲にワイヤーボンディング端子を形成した外
層を設けることにより、ワイヤーボンディング端子を内
層と外層の２段に形成させてなることを特徴とする。な
お、前記銅張絶縁シートには、銅箔の面にアルカリ性水
溶液に可溶性の絶縁樹脂からなる絶縁層を形成したもの
を用いている。
【０００７】また、本発明の多層プリント配線板の製造
方法は、導体パターンを形成した内層板の片面または両
面に銅張絶縁シートを用いて外層を積層する工程と、積
層した外層銅箔の所要部分をエッチングにて除去する工
程と、その部分に露出した絶縁層をアルカリ性水溶液に
て溶解除去することにより内層に実装されるべきＩＣま
たはＬＳＩの位置の基板面およびワイヤーボンディング
端子を露出させる工程と、積層した銅箔にワイヤーボン
ディング端子および導体パターンを形成させることによ
り、ワイヤーボンディング端子を内層と外層の２段に形
成する工程とからなるものである。
方法は、導体パターンを形成した内層板の片面または両
面に銅張絶縁シートを用いて外層を積層する工程と、積
層した外層銅箔の所要部分をエッチングにて除去する工
程と、その部分に露出した絶縁層をアルカリ性水溶液に
て溶解除去することにより内層に実装されるべきＩＣま
たはＬＳＩの位置の基板面およびワイヤーボンディング
端子を露出させる工程と、積層した銅箔にワイヤーボン
ディング端子および導体パターンを形成させることによ
り、ワイヤーボンディング端子を内層と外層の２段に形
成する工程とからなるものである。
【０００８】
【作用】本発明の多層プリント配線板およびその製造方
法によれば、ワイヤーボンディング端子を内層と外層の
２段に形成しているので、ＩＣまたはＬＳＩが高集積化
することによりワイヤーボンディングパッドの数が増加
しても、これに接続するワイヤーボンディング端子相互
間に余裕ができる。従って、絶縁不良が生じないような
ワイヤーボンディング端子を形成させることができる。
法によれば、ワイヤーボンディング端子を内層と外層の
２段に形成しているので、ＩＣまたはＬＳＩが高集積化
することによりワイヤーボンディングパッドの数が増加
しても、これに接続するワイヤーボンディング端子相互
間に余裕ができる。従って、絶縁不良が生じないような
ワイヤーボンディング端子を形成させることができる。
【０００９】
【実施例】本発明の実施例を図面を用いて説明する。図
１は本発明の多層プリント配線板における要部断面、図
２はその平面図を示したものである。
１は本発明の多層プリント配線板における要部断面、図
２はその平面図を示したものである。
【００１０】図１および図２において、本発明の多層プ
リント配線板は、基板１の両面に導体パターン２を形成
した内層板３の両面に対し、アルカリ性水溶液に溶解性
を有する絶縁樹脂からなる絶縁層４を銅箔５の面に形成
した銅張絶縁シートを用いて外層６を積層して多層板を
形成したものである。
リント配線板は、基板１の両面に導体パターン２を形成
した内層板３の両面に対し、アルカリ性水溶液に溶解性
を有する絶縁樹脂からなる絶縁層４を銅箔５の面に形成
した銅張絶縁シートを用いて外層６を積層して多層板を
形成したものである。
【００１１】そして、基板１面のＩＣまたはＬＳＩ８を
実装するべき位置の周囲に位置する内層側ワイヤーボン
ディング端子１０部分を露出させるとともに、さらにそ
の外側に形成した外層にワイヤーボンディング端子１２
を設けることによりワイヤーボンディング端子１０，１
２により２段に形成し、外層面にソルダレジスト７を施
した後に、ＩＣまたはＬＳＩ８のワイヤーボンディング
パッド９と内外層ワイヤーボンディング端子１０，１２
とをそれぞれワイヤー１１，１３を介して電気的に接続
することにより多層回路板を構成したものである。
実装するべき位置の周囲に位置する内層側ワイヤーボン
ディング端子１０部分を露出させるとともに、さらにそ
の外側に形成した外層にワイヤーボンディング端子１２
を設けることによりワイヤーボンディング端子１０，１
２により２段に形成し、外層面にソルダレジスト７を施
した後に、ＩＣまたはＬＳＩ８のワイヤーボンディング
パッド９と内外層ワイヤーボンディング端子１０，１２
とをそれぞれワイヤー１１，１３を介して電気的に接続
することにより多層回路板を構成したものである。
【００１２】上記構成の多層プリント配線板の製造方法
は、図３〜図７の製造工程に示し、以下、この工程順に
従って説明する。
は、図３〜図７の製造工程に示し、以下、この工程順に
従って説明する。
【００１３】図３に示すように基板１の両面に導体パタ
ーン２を形成することにより内層板３を形成する。つぎ
に図４に示すように内層板３の両面に対し、アルカリ性
水溶液に溶解性を有する絶縁樹脂から成る絶縁層４を銅
箔５の面に形成した銅張絶縁シートを熱ロールにてラミ
ネートすることにより外層６を形成する。
ーン２を形成することにより内層板３を形成する。つぎ
に図４に示すように内層板３の両面に対し、アルカリ性
水溶液に溶解性を有する絶縁樹脂から成る絶縁層４を銅
箔５の面に形成した銅張絶縁シートを熱ロールにてラミ
ネートすることにより外層６を形成する。
【００１４】つぎに、図５に示すように、ＩＣまたはＬ
ＳＩ８を実装する位置および、内層側のワイヤーボンデ
ィング端子１０の位置における外層銅箔５をエッチング
にて除去し、さらに、その部分に露出した絶縁層４をア
ルカリ性水溶液にて溶解除去することにより、基板１面
およびワイヤーボンディング端子１０を図６に示すよう
に露出させる。
ＳＩ８を実装する位置および、内層側のワイヤーボンデ
ィング端子１０の位置における外層銅箔５をエッチング
にて除去し、さらに、その部分に露出した絶縁層４をア
ルカリ性水溶液にて溶解除去することにより、基板１面
およびワイヤーボンディング端子１０を図６に示すよう
に露出させる。
【００１５】最後に、図７に示すように外層銅箔５をエ
ッチングしてワイヤーボンディング端子１２および外層
導体パターンを形成させることにより、２段のワイヤー
ボンディング端子１０および１２を形成する。その後、
電気的に接続する以外の外層６面にソルダレジスト７を
施して、部品実装前の多層プリント配線板を完成する。
ッチングしてワイヤーボンディング端子１２および外層
導体パターンを形成させることにより、２段のワイヤー
ボンディング端子１０および１２を形成する。その後、
電気的に接続する以外の外層６面にソルダレジスト７を
施して、部品実装前の多層プリント配線板を完成する。
【００１６】前記工程を経て完成した多層プリント配線
板の面に対する部品実装は、図１に示すように、露出し
た基板１の面にＩＣまたはＬＳＩ８を実装し、ワイヤー
ボンディング用パッド９とワイヤーボンディング端子１
０，１２間をそれぞれをワイヤー１１，１３を介して電
気的に接続する。
板の面に対する部品実装は、図１に示すように、露出し
た基板１の面にＩＣまたはＬＳＩ８を実装し、ワイヤー
ボンディング用パッド９とワイヤーボンディング端子１
０，１２間をそれぞれをワイヤー１１，１３を介して電
気的に接続する。
【００１７】以上、本実施例では、ワイヤーボンディン
グ端子１０，１２を２段に設けたことにより端子数を２
倍に増加させることができる。なお、銅張絶縁シートを
用いて２層以上に積層すれば端子数はさらに増加させる
ことができる。
グ端子１０，１２を２段に設けたことにより端子数を２
倍に増加させることができる。なお、銅張絶縁シートを
用いて２層以上に積層すれば端子数はさらに増加させる
ことができる。
【００１８】
【発明の効果】本発明によれば、絶縁層がアルカリ性水
溶液に溶解性を有する銅張絶縁シートを用いて積層する
ことにより、ワイヤーボンディング端子を２段以上に形
成させることが容易である。これによりワイヤーボンデ
ィング端子数を従来の２倍以上に設けることができるの
で、ＩＣまたはＬＳＩが高集積化することにより、ワイ
ヤーボンディング用パッド数が増加しても、これに対応
してワイヤーボンディング端子の幅および間隔を余裕を
もって形成することが容易である。従って絶縁不良等に
よる問題点を解消し、生産上の歩留りを向上させること
ができる。
溶液に溶解性を有する銅張絶縁シートを用いて積層する
ことにより、ワイヤーボンディング端子を２段以上に形
成させることが容易である。これによりワイヤーボンデ
ィング端子数を従来の２倍以上に設けることができるの
で、ＩＣまたはＬＳＩが高集積化することにより、ワイ
ヤーボンディング用パッド数が増加しても、これに対応
してワイヤーボンディング端子の幅および間隔を余裕を
もって形成することが容易である。従って絶縁不良等に
よる問題点を解消し、生産上の歩留りを向上させること
ができる。
【図１】本発明の多層プリント配線板にＬＳＩを実装し
た断面図。
た断面図。
【図２】図１の平面図。
【図３】本発明の多層プリント配線板の製造工程を示す
図。
図。
【図４】本発明の多層プリント配線板の製造工程を示す
図。
図。
【図５】本発明の多層プリント配線板の製造工程を示す
図。
図。
【図６】本発明の多層プリント配線板の製造工程を示す
図。
図。
【図７】本発明の多層プリント配線板の製造工程を示す
図。
図。
【図８】従来のプリント配線板にＬＳＩを実装した状態
を示す図。
を示す図。
１ 基板 ２ 内層回路 ３ 内層板 ４ 絶縁層 ５ 銅箔 ６ 外層 ７ ソルダレジスト ８ ＩＣまたはＬＳＩ ９ ワイヤーボンディング用パッド １０，１２ ワイヤーボンディング端子 １１，１３ ワイヤー
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｎ
Claims (3)
- 【請求項１】 基板の片面または両面に導体パターンを
形成するとともにその一部にＩＣまたはＬＳＩ用のボン
ディングパッドを設け、前記ボンディングパッドとワイ
ヤーボンディング端子とを電気的に接続して回路を形成
する内層板を有する多層プリント配線板において、前記
内層板に設けられたＩＣまたはＬＳＩ用のボンディング
パッドおよび回路側のワイヤーボンディング端子部分を
除いてその周囲にワイヤーボンディング端子を形成した
外層を設けることにより、ワイヤーボンディング端子を
内層と外層の２段に形成させてなることを特徴とする多
層プリント配線板。 - 【請求項２】 前記外層形成には、銅箔の面にアルカリ
性水溶液に可溶性の絶縁樹脂からなる絶縁層を形成した
銅張絶縁シートを用いたことを特徴とする請求項１記載
の多層プリント配線板。 - 【請求項３】 基板の片面または両面に導体パターンを
形成するとともにその一部にＩＣまたはＬＳＩ用のボン
ディングパッドを設け、前記ボンディングパッドとワイ
ヤーボンディング端子とを電気的に接続して回路を形成
する内層板を有する多層プリント配線板において、導体
パターンを形成した内層板の片面または両面に銅張絶縁
シートを用いて外層を積層する工程と、積層した外層銅
箔の所要部分をエッチングにて除去する工程と、その部
分に露出した絶縁層をアルカリ性水溶液にて溶解除去す
ることにより内層に実装されるべきＩＣまたはＬＳＩの
位置の基板１面およびワイヤーボンディング端子を露出
させる工程と、積層した外層の銅箔にワイヤーボンディ
ング端子および導体パターンを形成させることによりワ
イヤーボンディング端子を内層と外層の２段に形成する
工程とからなる多層プリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5139502A JPH06334067A (ja) | 1993-05-18 | 1993-05-18 | 多層プリント配線板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5139502A JPH06334067A (ja) | 1993-05-18 | 1993-05-18 | 多層プリント配線板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334067A true JPH06334067A (ja) | 1994-12-02 |
Family
ID=15246783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5139502A Pending JPH06334067A (ja) | 1993-05-18 | 1993-05-18 | 多層プリント配線板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334067A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098175A (ja) * | 1995-06-14 | 1997-01-10 | Fuji Kiko Denshi Kk | 多層プリント基板のボンディング用棚形成方法 |
| US5994771A (en) * | 1995-12-08 | 1999-11-30 | Shinko Electric Industries Co., Inc. | Semiconductor package with multilayer circuit, and semiconductor device |
| JP2007059846A (ja) * | 2005-08-26 | 2007-03-08 | Matsushita Electric Works Ltd | 凹凸多層回路板モジュール及びその製造方法 |
| US9716077B2 (en) | 2015-09-11 | 2017-07-25 | Toyota Jidosha Kabushiki Kaisha | Wire connecting method and terminal |
-
1993
- 1993-05-18 JP JP5139502A patent/JPH06334067A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098175A (ja) * | 1995-06-14 | 1997-01-10 | Fuji Kiko Denshi Kk | 多層プリント基板のボンディング用棚形成方法 |
| US5994771A (en) * | 1995-12-08 | 1999-11-30 | Shinko Electric Industries Co., Inc. | Semiconductor package with multilayer circuit, and semiconductor device |
| JP2007059846A (ja) * | 2005-08-26 | 2007-03-08 | Matsushita Electric Works Ltd | 凹凸多層回路板モジュール及びその製造方法 |
| US9716077B2 (en) | 2015-09-11 | 2017-07-25 | Toyota Jidosha Kabushiki Kaisha | Wire connecting method and terminal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040076164A (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| JP2001111232A (ja) | 電子部品実装多層基板及びその製造方法 | |
| KR100783340B1 (ko) | 반도체소자 탑재용 중계기판의 제조방법 | |
| JP3606785B2 (ja) | 配線基板の製造方法 | |
| JP3226959B2 (ja) | 多層フレキシブルプリント基板の製法 | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| JPH06334067A (ja) | 多層プリント配線板とその製造方法 | |
| JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
| US5219607A (en) | Method of manufacturing printed circuit board | |
| JP2717198B2 (ja) | プリント配線板におけるバンプの形成方法 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JPH01183195A (ja) | 多層印刷配線板装置の製造方法 | |
| JPH03178193A (ja) | 多層プリント基板 | |
| JP3323114B2 (ja) | 密着力強化穴を有する表面実装用パッド | |
| JPH08167676A (ja) | 半導体装置 | |
| JP2500404B2 (ja) | 回路基板の実装構造 | |
| KR200267934Y1 (ko) | 볼 그리드 어레이 인쇄회로기판 | |
| JPH0739258Y2 (ja) | 基板のエッジにおける端子構造 | |
| JP3224056B2 (ja) | バンプを備えた可撓性回路基板及びその製造法 | |
| JP4137295B2 (ja) | Ｃｓｐ用テープキャリアの製造方法 | |
| KR20020023889A (ko) | 볼 그리드 어레이 인쇄회로기판 및 그 제조 방법 | |
| KR100204613B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP3855303B2 (ja) | プリント配線板の製造方法 | |
| KR20010019763A (ko) | 인쇄회로기판 | |
| JPH06204659A (ja) | 回路基板の製造方法及び前記回路基板と電気回路部品との接続方法 |